CN116896270A - 电压转换器及其运作方法 - Google Patents

电压转换器及其运作方法 Download PDF

Info

Publication number
CN116896270A
CN116896270A CN202310260816.7A CN202310260816A CN116896270A CN 116896270 A CN116896270 A CN 116896270A CN 202310260816 A CN202310260816 A CN 202310260816A CN 116896270 A CN116896270 A CN 116896270A
Authority
CN
China
Prior art keywords
voltage
transistor
input
node
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310260816.7A
Other languages
English (en)
Inventor
郑育轩
钟承亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN116896270A publication Critical patent/CN116896270A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Non-Volatile Memory (AREA)
  • Logic Circuits (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一种电压转换器包含输入晶体管、控制电路、重置电路以及保持电路。输入晶体管用以接收输入电压以及第一参考电压。控制电路用以依据节点电压、输出电压以及反相输入电压中的一者以及输入电压产生脉冲电压。重置电路用以接收第一参考电压以及第二参考电压，并且由脉冲电压控制。重置电路于产生节点电压的第一节点耦接至输入晶体管。保持电路耦接至第一节点，并用以依据节点电压、第一参考电压、第二参考电压以及输出电压产生输出电压。如此，输出电压从高逻辑位准到低逻辑位准的转换速度以及输出电压从低逻辑位准到高逻辑位准的转换速度皆很快速。

Description

电压转换器及其运作方法
技术领域
本揭示关于一种位准移位技术，特别是关于一种高速电压转换器及其运作方法。
背景技术
随着科技的发展，各种电路也被开发出来。例如，电压转换器已经被应用于各式各样的电路系统中，并且电压转换器可以将具有较小电压范围的输入电压转换为具有较大电压范围的输出电压。在一些相关技术中，当输入电压变化时，输出电压将会缓慢地变化。
发明内容
本揭示的一些实施方式是关于一种电压转换器。电压转换器包含输入晶体管、控制电路、重置电路以及保持电路。输入晶体管用以接收输入电压以及第一参考电压。控制电路用以依据节点电压、输出电压以及反相输入电压中的一者以及输入电压产生脉冲电压。重置电路用以接收第一参考电压以及第二参考电压，并且当输入电压从第一电压变为第二电压时，由脉冲电压控制为禁能，使得节点电压从第二参考电压变为第一参考电压，并且当输入电压从第二电压变为第一电压时，由脉冲电压控制为致能，使得节点电压从第一参考电压变为第二参考电压。重置电路于产生节点电压的第一节点耦接至输入晶体管。保持电路耦接至第一节点，并用以依据节点电压、第一参考电压、第二参考电压以及输出电压产生输出电压。
在一些实施例中，第一参考电压低于第二参考电压。
在一些实施例中，控制电路包含或非门。或非门用以依据输入电压以及节点电压产生脉冲电压。
在一些实施例中，控制电路包含反相器以及或非门。反相器用以依据输出电压产生反相输出电压。或非门用以依据输入电压以及反相输出电压产生脉冲电压。
在一些实施例中，控制电路为脉冲产生器。脉冲产生器包含多个反相器以及或非门。该些反相器用以依据输入电压产生反相输入电压。或非门用以依据输入电压以及反相输入电压产生脉冲电压。
在一些实施例中，电压转换器还包含重置晶体管。重置晶体管用以接收第二参考电压，耦接至第一节点，并且受控于重置信号。
在一些实施例中，重置电路包含第一晶体管、第二晶体管以及第三晶体管。第一晶体管用以接收第一参考电压并且由脉冲电压控制。第二晶体管用以接收第二参考电压，耦接至第一晶体管，并且由脉冲电压控制。第三晶体管用以接收第二参考电压并且耦接至输入晶体管，并由第一晶体管与第二晶体管之间的第二节点处的电压控制。
在一些实施例中，保持电路包含第四晶体管以及反相器。第四晶体管用以接收第二参考电压，耦接至第一节点，并且由输出电压控制。反相器用以反相节点电压以产生输出电压。
在一些实施例中，输入晶体管以及第一晶体管是由N型晶体管实现，且第二晶体管、第三晶体管以及第四晶体管是由P型晶体管实现。
在一些实施例中，输入晶体管的通道宽长比大于第四晶体管的通道宽长比。
在一些实施例中，第一晶体管的通道宽长比大于第二晶体管的通道宽长比。
在一些实施例中，重置电路还包含第四晶体管以及第五晶体管。第四晶体管耦接于第一晶体管以及第二晶体管之间。第四晶体管以及第五晶体管由偏压控制。
在一些实施例中，第一参考电压高于第二参考电压。
在一些实施例中，控制电路包含与非门。与非门用以依据输入电压以及节点电压产生脉冲电压。
在一些实施例中，重置电路包含第一晶体管、第二晶体管以及第三晶体管。第一晶体管用以接收第一参考电压并且由脉冲电压控制。第二晶体管用以接收第二参考电压，耦接至第一晶体管，并且由脉冲电压控制。第三晶体管用以接收第二参考电压并且耦接至输入晶体管，并由第一晶体管的漏极电压控制。
在一些实施例中，保持电路包含第四晶体管以及反相器。第四晶体管用以接收第二参考电压，耦接至第一节点，并且由输出电压控制。反相器用以反相节点电压以产生输出电压。
在一些实施例中，输入晶体管以及第一晶体管是由P型晶体管实现，且第二晶体管、第三晶体管以及第四晶体管是由N型晶体管实现。
本揭示的一些实施方式是关于一种电压转换器的运作方法。运作方法包含以下操作：当输入电压从第一电压变为第二电压时，由输入电压导通输入晶体管，使得节点电压被第一参考电压拉动(pulled)且输出电压被第二参考电压拉动；当输入电压从第二电压变为第一电压时，产生脉冲电压以导通重置电路内的第一晶体管，使得节点电压被第二参考电压拉动且输出电压被第一参考电压拉动；以及由脉冲电压断开第一晶体管。
在一些实施例中，重置电路包含该第一晶体管、第二晶体管以及第三晶体管。第一晶体管用以接收第一参考电压并且由脉冲电压控制。第二晶体管用以接收第二参考电压，耦接至第一晶体管，并且由脉冲电压控制。第三晶体管用以接收第二参考电压并且耦接至输入晶体管，并由第一晶体管与第二晶体管之间的第二节点处的电压控制。保持电路包含第四晶体管以及反相器。第四晶体管用以接收第二参考电压，耦接至第一节点，并且由输出电压控制。反相器用以反相节点电压以产生输出电压。输入晶体管的通道宽长比大于第四晶体管的通道宽长比。
在一些实施例中，重置电路包含第一晶体管、第二晶体管以及第三晶体管。第一晶体管用以接收第一参考电压并且由脉冲电压控制。第二晶体管用以接收第二参考电压，耦接至第一晶体管，并且由脉冲电压控制。第三晶体管用以接收第二参考电压并且耦接至输入晶体管，并由第一晶体管与第二晶体管之间的第二节点处的电压控制。保持电路包含第四晶体管以及反相器。第四晶体管用以接收第二参考电压，耦接至第一节点，并且由输出电压控制。反相器用以反相节点电压以产生输出电压。第一晶体管的通道宽长比大于第二晶体管的通道宽长比。
附图说明
为让本揭示的上述和其他目的、特征、优点与实施例能够更明显易懂，所附附图的说明如下：
图1是依照本揭示一些实施例所绘示的电压转换器的示意图；
图2是依照本揭示一些实施例所绘示的图1电压转换器中的电压的波形图；
图3是依照本揭示一些实施例所绘示的电压转换器的示意图；
图4是依照本揭示一些实施例所绘示的电压转换器的示意图；
图5是依照本揭示一些实施例所绘示的电压转换器的示意图；
图6是依照本揭示一些实施例所绘示的电压转换器的示意图；
图7是依照本揭示一些实施例所绘示的图6电压转换器中的电压的波形图；以及
图8是依照本揭示一些实施例所绘示运作方法的流程图。
具体实施方式
在本文中所使用的用词“耦接”也可指“电性耦接”，且用词“连接”也可指“电性连接”。“耦接”及“连接”也可指二个或多个元件相互配合或相互互动。
参考图1。图1是依照本揭示一些实施例所绘示的电压转换器100的示意图。电压转换器100是用来将具有较小电压范围的输入电压IN转换为具有较大电压范围的输出电压OUT。
以图1示例而言，电压转换器100包含输入晶体管MN0、控制电路120、重置电路130以及保持电路140。
输入晶体管MN0的第一端接收地电压GND(例如，第一参考电压)，输入晶体管MN0的第二端耦接至节点N1，并且输入晶体管MN0的控制端接收输入电压IN。换句话说，输入晶体管MN0是被输入电压IN控制以导通或断开。在这个例子中，输入晶体管MN0由N型晶体管实现。
控制电路120依据输入电压IN以及位于节点N1的节点电压ZPO产生脉冲电压H_PULSE。以图1示例而言，控制电路120包含或非门(NOR gate)121。或非门121的第一输入端接收输入电压IN，或非门121的第二输入端接收位于节点N1的节点电压ZPO。或非门121对输入电压IN与节点电压ZPO进行或非运算，以在或非门121的输出端产生脉冲电压H_PULSE。
重置电路130接收地电压GND与电源电压VHIGH(例如，高于第一参考电压的第二参考电压)。此外，重置电路130受控于脉冲电压H_PULSE。以图1示例而言，重置电路130包含晶体管MN1，晶体管MP0以及晶体管MP1。晶体管MN1的第一端接收地电压GND，晶体管MN1的第二端耦接于晶体管MP0的第一端，且晶体管MN1的控制端接收脉冲电压H_PULSE。换句话说，晶体管MN1是被脉冲电压H_PULSE控制以导通或断开。晶体管MP0的第二端接收电源电压VHIGH，并且晶体管MP0的控制端接收脉冲电压H_PULSE。换句话说，晶体管MP0也是受控于脉冲电压H_PULSE以导通或断开。晶体管MP1的第一端与输入晶体管MN0的第二端耦接于节点N1，晶体管MP1的第二端接收电源电压VHIGH，且晶体管MP1的控制端耦接至晶体管MN1的第二端。换句话说，晶体管MP1是被晶体管MN1与晶体管MP0之间的节点N2的电压(例如，晶体管MN1的漏极电压)控制以导通或断开。在这个例子中，晶体管MN1由N型晶体管实现，且晶体管MP0与晶体管MP1由P型晶体管实现。
保持电路140耦接于节点N1并且依据节点电压ZPO、地电压GND、电源电压VHIGH以及输出电压OUT产生输出电压OUT。以图1示例而言，保持电路140包含晶体管MP2与反相器141。晶体管MP2的第一端耦接至节点N1，晶体管MP2的第二端接收电源电压VHIGH，且晶体管MP2的控制端接收输出电压OUT。换句话说，晶体管MP2是被输出电压OUT控制以导通或断开。反相器141依据节点电压ZPO、地电压GND以及电源电压VHIGH产生输出电压OUT。换句话说，反相器141将节点电压ZPO反相。以图1示例而言，反相器141包含晶体管MN5以及晶体管MP5。晶体管MN5的第一端接收地电压GND，晶体管MN5的第二端耦接于晶体管MP5的第一端，且晶体管MN5的控制端接收节点电压ZPO。晶体管MP5的第二端接收电源电压VHIGH，并且晶体管MP5的控制端接收节点电压ZPO。换句话说，晶体管MN5与晶体管MP5受控于节点电压ZPO以导通或断开，进而产生输出电压OUT。在这个例子中，晶体管MN5由N型晶体管实现，且晶体管MP2与晶体管MP5由P型晶体管实现。
一并参考图1与图2。图2是依照本揭示一些实施例所绘示的图1电压转换器100中的电压的波形图。
以图2示例而言，在过渡期间TS1之前，输出电压OUT处于地电压GND，晶体管MP2依据输出电压OUT的控制而导通。晶体管MP2导通电源电压VHIGH，因此节点电压ZPO是处于电源电压VHIGH，进而导通晶体管MN5使输出电压OUT保持在地电压GND。此外，在过渡期间TS1之前，输入电压IN处于电压V1(例如，低逻辑位准)并且输入晶体管MN0断开，因此节点电压ZPO可以被保持在电源电压VHIGH，以保持输出电压OUT在地电压GND。晶体管MP2由输出电压OUT导通。
接着，在过渡期间TS1(即，重置电路130被禁能)，输入电压IN由电压V1上升至电压V2(例如，高逻辑位准)，输入晶体管MN0被输入电压IN导通。由于晶体管MP2与输入晶体管MN0被导通，因此在晶体管MP2与输入晶体管MN0之间存在着上拉/下拉竞争路径FP1。输入晶体管MN0可以设计得比晶体管MP2更强。更具体地说，在一些实施例中，输入晶体管MN0的通道宽长比被设计成大于晶体管MP2的通道宽长比。例如，输入晶体管MN0的通道宽长比可以是晶体管MP2通道宽长比的2-6倍。在一些其他实施例中，输入晶体管MN0的栅氧化物的厚度被设计为较晶体管MP2的栅氧化物的厚度薄。因为输入晶体管MN0是被输入电压IN导通，节点电压ZPO会通过导通的输入晶体管MN0被地电压GND快速下拉。据此，由反相器141所产生的输出电压OUT会被电源电压VHIGH快速上拉。
在稳定期间SS1，当输出电压OUT上升至电源电压VHIGH，晶体管MP2被快速断开且没有静态电流流过上拉/下拉竞争路径FP1。因此，节点电压ZPO被保持在地电压GND，且输入电压IN被保持在电压V2，使得为电压V2的输入电压IN与为地电压GND的节点电压ZPO的或非运算结果的脉冲电压H_PULSE保持在电压V1。因为脉冲电压H_PULSE被保持在电压V1，晶体管MN1断开且晶体管MP0导通。导通的晶体管MP0导通电源电压VHIGH以断开晶体管MP1。因此，节点电压ZPO不会通过晶体管MP1上拉至电源电压VHIGH。据此，节点电压ZPO被保持在地电压GND，输出电压OUT被保持在电源电压VHIGH，且电源电压VHIGH高于电压V2。
在过渡期间TS2(即，重置电路130被致能)，输入电压IN由电压V2下降至电压V1。由于输入电压IN与节点电压ZPO在过渡期间TS2开始时具有低逻辑位准，脉冲电压H_PULSE从电压V1上升到电压V2以导通晶体管MN1，并且在晶体管MP0与晶体管MN1之间存在着上拉/下拉竞争路径FP2。晶体管MN1可以设计得比晶体管MP0更强。更具体地说，在一些实施例中，晶体管MN1的通道宽长比被设计成大于晶体管MP0的通道宽长比。例如，晶体管MN1的通道宽长比可以是晶体管MP0通道宽长比的2-6倍。在一些其他实施例中，晶体管MN1的栅氧化物的厚度被设计为较晶体管MP0的栅氧化物的厚度薄。因此，晶体管MN1的第二端通过导通的晶体管MN1被地电压GND快速下拉。由于晶体管MN1的第二端(例如，晶体管MP1的控制端)被快速下拉，晶体管MP1快速导通且节点电压ZPO通过导通的晶体管MP1被电源电压VHIGH快速上拉。据此，由反相器141所产生的输出电压OUT会被地电压GND快速下拉。
在稳定期间SS2，当节点电压ZPO上升至电源电压VHIGH，脉冲电压H_PULSE快速从电压V2下降至电压V1以断开晶体管MN1且没有静态电流流过上拉/下拉竞争路径FP2。晶体管MP0依据处于电压V1的脉冲电压H_PULSE被导通以导通电源电压VHIGH去断开晶体管MP1。因此，输入电压IN被保持在电压V1，脉冲电压H_PULSE被保持在电压V1，节点电压ZPO被保持在电源电压VHIGH，且输出电压OUT被保持在地电压GND。
在相关技术中的一些电压转换器中，输出电压从高逻辑位准到低逻辑位准的转换速度与输出电压从低逻辑位准到高逻辑位准的转换速度有很大不同。例如，输出电压从高逻辑位准到低逻辑位准的转换速度非常慢。
与上述相关技术相比，本揭示中输出电压从高逻辑位准到低逻辑位准的转换速度非常接近于输出电压从低逻辑位准到高逻辑位准的转换速度。换句话说，输出电压从高逻辑位准到低逻辑位准的转换速度与输出电压从低逻辑位准到高逻辑位准的转换速度皆很快速。
除此之外，相较于一些相关技术，本揭示的重置电路130具有更少的晶体管。因此，本揭示的电路面积可以更小。此外，当重置电路130中的晶体管尺寸需要调整时，需要调整的晶体管更少。
参考图3。图3是依照本揭示一些实施例所绘示的电压转换器300的示意图。电压转换器300与电压转换器100之间的主要差异之一在于电压转换器300包含控制电路320而不是控制电路120。
控制电路320依据输入电压IN以及输出电压OUT产生脉冲电压H_PULSE。以图3示例而言，控制电路320包含反相器321以及或非门322。反相器321的输入端接收输出电压OUT以依据输出电压OUT产生反相输出电压OUT'。或非门322的第一输入端接收输入电压IN，或非门322的第二输入端接收反相输出电压OUT'。或非门322对输入电压IN与反相输出电压OUT'进行或非运算，以在或非门322的输出端产生脉冲电压H_PULSE。
以图2示例而言，输出电压OUT的变化趋势几乎与节点电压ZPO的变化趋势相反。因此，在图3中，反相输出电压OUT'的变化趋势与节点电压ZPO的变化趋势几乎相同。因此，控制电路320的操作类似于控制电路120，使得电压转换器300的操作类似于电压转换器100。
参考图4。图4是依照本揭示一些实施例所绘示的电压转换器400的示意图。电压转换器400与电压转换器100之间的主要差异之一在于电压转换器400包含控制电路420而不是控制电路120。电压转换器400与电压转换器100之间的另一主要差异在于电压转换器400包含保持电路440，其包含图1的保持电路140以及重置晶体管MP4。在这个例子中，重置晶体管MP4由P型晶体管实现。
控制电路420依据输入电压IN以及反相输入电压IN'产生脉冲电压H_PULSE。控制电路420是由脉冲产生器实现。以图4示例而言，控制电路420包含多个反相器421与或非门422。这些反相器421接收输入电压IN以依据输入电压IN产生反相输入电压IN'。或非门422的第一输入端接收输入电压IN，且或非门422的第二输入端接收反相输入电压IN'。或非门422对输入电压IN与反相输入电压IN'进行或非运算，以在或非门422的输出端产生脉冲电压H_PULSE。这些反相器421可以提供时间延迟，使得脉冲电压H_PULSE在时间延迟之后从低逻辑位准变为高逻辑位准。
以图2示例而言，输入电压IN的变化趋势几乎与节点电压ZPO的变化趋势相反。类似地，在图4中，反相输入电压IN'的变化趋势与节点电压ZPO的变化趋势几乎相同。因此，控制电路420的操作类似于控制电路120，使得电压转换器400的操作类似于电压转换器100。
除此之外，重置晶体管MP4的第一端耦接至节点N1，重置晶体管MP4的第二端接收电源电压VHIGH，且重置晶体管MP4的控制端接收重置信号RESET。换句话说，重置晶体管MP4受控于重置信号RESET以导通或断开。在这个例子中，重置晶体管MP4由P型晶体管实现。在电压转换器400开始操作之前(即，在过渡期间TS1之前)，重置信号RESET具有低逻辑位准。因此，重置晶体管MP4导通，且节点电压ZPO通过导通的重置晶体管MP4上拉至电源电压VHIGH。据此，输出电压OUT被下拉至地电压GND。因此，输出电压OUT不会处于未知状态。
参考图5。图5是依照本揭示一些实施例所绘示的电压转换器500的示意图。电压转换器500与电压转换器100之间的主要差异之一在于重置电路530进一步包含晶体管MN2与晶体管MN3。在这个例子中，晶体管MN2与晶体管MN3由N型晶体管实现。
以图5示例而言，晶体管MN2是耦接于晶体管MP1与输入晶体管MN0之间，并且晶体管MN3是耦接于晶体管MP0与晶体管MN1之间。晶体管MN2与晶体管MN3的控制端接收偏压VSN。晶体管MN2是用来防止处于输入晶体管MN0第二端的电压(例如，输入晶体管MN0的漏极电压)过高。类似地，晶体管MN3是用来防止处于晶体管MN1第二端的电压(例如，晶体管MN1的漏极电压)过高，使得输入晶体管MN0及晶体管MN1可以操作在安全操作区(safeoperating area，SOA)，并且输入晶体管MN0及晶体管MN1不会被损坏。
参考图6。图6是依照本揭示一些实施例所绘示的电压转换器600的示意图。
以图6示例而言，电压转换器600包含输入晶体管TP0、控制电路620、重置电路630以及保持电路640。
输入晶体管TP0的第一端接收参考电压VDD(例如，第一参考电压)，输入晶体管TP0的第二端耦接至节点NP1，且输入晶体管TP0的控制端接收输入电压IN。换句话说，输入晶体管TP0是被输入电压IN控制以导通或断开。在这个例子中，输入晶体管TP0由P型晶体管实现。
控制电路620依据输入电压IN以及位于节点NP1的节点电压ZPO产生脉冲电压L_PULSE。以图6示例而言，控制电路620包含与非门(NAND gate)621。与非门621的第一输入端接收输入电压IN，且与非门621的第二输入端接收位于节点NP1的节点电压ZPO。与非门621对输入电压IN与节点电压ZPO进行与非运算，以在与非门621的输出端产生脉冲电压L_PULSE。
重置电路630接收参考电压VDD与参考电压VBB(例如，低于第一参考电压的第二参考电压)。此外，重置电路630受控于脉冲电压L_PULSE。以图6示例而言，重置电路630包含晶体管TP1，晶体管TN1以及晶体管TN0。晶体管TP1的第一端接收参考电压VDD，晶体管TP1的第二端耦接于晶体管TN1的第一端，且晶体管TP1的控制端接收脉冲电压L_PULSE。换句话说，晶体管TP1是被脉冲电压L_PULSE控制以导通或断开。晶体管TN1的第二端接收参考电压VBB，且晶体管TN1的控制端接收脉冲电压L_PULSE。换句话说，晶体管TN1也是受控于脉冲电压L_PULSE以导通或断开。晶体管TN0的第一端与输入晶体管TP0的第二端耦接于节点NP1，晶体管TN0的第二端接收参考电压VBB，且晶体管TN0的控制端耦接至晶体管TP1的第二端。换句话说，晶体管TN0是被晶体管TP1与晶体管TN1之间的节点NP2的电压(即，晶体管TP1的漏极电压)控制以导通或断开。在这个例子中，晶体管TP1由P型晶体管实现，且晶体管TN1与晶体管TN0由P型晶体管实现。
保持电路640耦接于节点NP1并且依据节点电压ZPO、参考电压VDD、参考电压VBB以及输出电压OUT产生输出电压OUT。以图6示例而言，保持电路640包含晶体管TN2与反相器641。晶体管TN2的第一端耦接至节点NP1，晶体管TN2的第二端接收参考电压VBB，以及晶体管TN2的控制端接收输出电压OUT。换句话说，晶体管TN2是被输出电压OUT控制以导通或断开。反相器641依据节点电压ZPO、参考电压VDD以及参考电压VBB产生输出电压OUT。换句话说，反相器641将节点电压ZPO反相。以图6示例而言，反相器641包含晶体管TP5以及晶体管TN5。晶体管TP5的第一端接收参考电压VDD，晶体管TP5的第二端耦接于晶体管TN5的第一端，且晶体管TP5的控制端接收节点电压ZPO。晶体管TN5的第二端接收参考电压VBB，且晶体管TN5的控制端接收节点电压ZPO。换句话说，晶体管TP5与晶体管TN5受控于节点电压ZPO以导通或断开，进而产生输出电压OUT。在这个例子中，晶体管TP5由P型晶体管实现，且晶体管TN2与晶体管TN5由N型晶体管实现。
一并参考图6与图7。图7是依照本揭示一些实施例所绘示的图6电压转换器600中的电压的波形图。
以图7示例而言，在过渡期间TS1之前，输出电压OUT是处于参考电压VDD，晶体管TN2依据输出电压OUT的控制而导通。晶体管TN2导通参考电压VBB，因此节点电压ZPO是处于参考电压VBB，进而导通晶体管TP5使输出电压OUT保持在参考电压VDD。此外，在过渡期间TS1之前，输入电压IN是处于电压V2且输入晶体管TP0断开，因此节点电压ZPO可以被保持在参考电压VBB，以保持输出电压OUT在参考电压VDD。晶体管TN2由输出电压OUT导通。
接着，在过渡期间TS1(即，重置电路630被禁能)，输入电压IN由电压V2下降至电压V1，输入晶体管TP0被输入电压IN导通。由于晶体管TN2与输入晶体管TP0被导通，因此在输入晶体管TP0与晶体管TN2之间存在着上拉/下拉竞争路径FP3。输入晶体管TP0可以设计得比晶体管TN2更强。更具体地说，在一些实施例中，输入晶体管TP0的通道宽长比被设计成大于晶体管TN2的通道宽长比。例如，输入晶体管TP0的通道宽长比可以是晶体管TN2通道宽长比的2-6倍。在一些其他实施例中，TP0的栅氧化物的厚度被设计为较TN2的栅氧化物的厚度薄。因为输入晶体管TP0被输入电压IN导通，节点电压ZPO通过导通的输入晶体管TP0被参考电压VDD快速上拉。据此，由反相器641所产生的输出电压OUT会被参考电压VBB快速下拉。
在稳定期间SS1，当输出电压OUT下降至参考电压VBB，晶体管TN2快速断开且没有静态电流流过上拉/下拉竞争路径FP3。因此，节点电压ZPO被保持在参考电压VDD，且输入电压IN被保持在电压V1，使得为电压V1的输入电压IN与为参考电压VDD的节点电压ZPO的与非运算结果的脉冲电压L_PULSE保持在电压V2。因为脉冲电压L_PULSE被保持在电压V2，晶体管TN1导通且晶体管TP1断开。导通的晶体管TN1导通参考电压VBB以断开晶体管TN0。因此，节点电压ZPO不会通过晶体管TN0下拉至参考电压VBB。据此，节点电压ZPO被保持在参考电压VDD，并且输出电压OUT被保持在参考电压VBB。
在过渡期间TS2(即，重置电路630被致能)，输入电压IN由电压V1上升至电压V2。由于输入电压IN与节点电压ZPO在过渡期间TS2开始时具有高逻辑位准，脉冲电压L_PULSE从电压V2下降到电压V1以导通晶体管TP1，且在晶体管TP1与晶体管TN1之间存在着上拉/下拉竞争路径FP4。晶体管TP1可以设计得比晶体管TN1更强。更具体地说，在一些实施例中，晶体管TP1的通道宽长比被设计成大于晶体管TN1的通道宽长比。例如，晶体管TP1的通道宽长比可以是晶体管TN1通道宽长比的2-6倍。在一些其他实施例中，晶体管TP1的栅氧化物的厚度被设计为较晶体管TN1的栅氧化物的厚度薄。因此，晶体管TP1的第二端通过导通的晶体管TP1被参考电压VDD快速上拉。由于晶体管TP1的第二端(例如，晶体管TN0的控制端)被快速上拉，晶体管TN0快速导通且节点电压ZPO通过导通的晶体管TN0被参考电压VBB快速下拉。据此，由反相器641所产生的输出电压OUT会被参考电压VDD快速上拉。
在稳定期间SS2，当节点电压ZPO下降至参考电压VBB，脉冲电压L_PULSE快速从电压V1上升至电压V2以断开晶体管TP1，且没有静态电流流过上拉/下拉竞争路径FP4。晶体管TN1依据处于电压V2的脉冲电压L_PULSE被导通以导通参考电压VBB以断开晶体管TN0。因此，输入电压IN被保持在电压V2，脉冲电压L_PULSE被保持在电压V2，节点电压ZPO被保持在参考电压VBB，以及输出电压OUT被保持在参考电压VDD。
参考图8。图8是依照本揭示一些实施例所绘示运作方法800的流程图。
以图8示例而言，运作方法800包含操作S810、S820及S830。于一些实施例中，运作方法800可以被应用于电压转换器100、300、400、500或600。为了更好地理解，以下将搭配图1的电压转换器100对运作方法800进行描述。
在操作S810中，当输入电压IN从电压V1改变至电压V2时，输入晶体管MN0被输入电压IN导通。因此，节点电压ZPO通过导通的输入晶体管MN0被地电压GND下拉，且输出电压OUT被电源电压VHIGH上拉。
在操作S820中，当输入电压IN从电压V2改变至电压V1时，脉冲电压H_PULSE被产生以导通重置电路130中的晶体管MN1。因此，节点电压ZPO通过导通的晶体管MP1被电源电压VHIGH上拉，且输出电压OUT被地电压GND下拉。
在操作S830中，当节点电压ZPO被上拉至电源电压VHIGH时，脉冲电压H_PULSE具有低逻辑位准以断开晶体管MN1。
综上所述，在本揭示中，输出电压从高逻辑位准到低逻辑位准的转换速度以及输出电压从低逻辑位准到高逻辑位准的转换速度皆很快速。
虽然本揭示已以实施方式揭示如上，然其并非用以限定本揭示，任何本领域技术人员，在不脱离本揭示的精神和范围内，当可作各种的更动与润饰，因此本揭示的保护范围当视所附的权利要求所界定者为准。
【符号说明】
100,300,400,500,600:电压转换器
120,320,420,620:控制电路
121,322,422:或非门
130,530,630:重置电路
140,440,640:保持电路
141,321,421,641:反相器
621:与非门
800:运作方法
IN:输入电压
OUT:输出电压
MN0,TP0:输入晶体管
GND:地电压
N1,N2,NP1,NP2:节点
ZPO:节点电压
H_PULSE,L_PULSE:脉冲电压
VHIGH:电源电压
MN1,MP0,MP1,MP2,MN5,MP5,MN2,MN3,TP1,TN1,TN0,TN2,TP5,TN5:晶体管
TS1,TS2:过渡期间
V1,V2:电压
FP1,FP2,FP3,FP4:上拉/下拉竞争路径
SS1,SS2:稳定期间
OUT':反相输出电压
MP4:重置晶体管
IN':反相输入电压
RESET:重置信号
VSN:偏压
VDD,VBB:参考电压
S810,S820,S830:操作。

Claims (20)

1.一种电压转换器，其特征在于，包含：
输入晶体管，用以接收输入电压以及第一参考电压；
控制电路，用以依据节点电压、输出电压以及反相输入电压中的一者以及该输入电压产生脉冲电压；
重置电路，用以接收该第一参考电压以及第二参考电压，并且当该输入电压从第一电压变为第二电压时，由该脉冲电压控制为禁能，使得该节点电压从该第二参考电压变为该第一参考电压，并且当该输入电压从该第二电压变为该第一电压时，由该脉冲电压控制为致能，使得该节点电压从该第一参考电压变为该第二参考电压，其中该重置电路于产生该节点电压的第一节点耦接至该输入晶体管；以及
保持电路，耦接至该第一节点，并用以依据该节点电压、该第一参考电压、该第二参考电压以及该输出电压产生该输出电压。
2.根据权利要求1所述的电压转换器，其中该第一参考电压低于该第二参考电压。
3.根据权利要求2所述的电压转换器，其中该控制电路包含：
或非门，用以依据该输入电压以及该节点电压产生该脉冲电压。
4.根据权利要求2所述的电压转换器，其中该控制电路包含：
反相器，用以依据该输出电压产生反相输出电压；以及
或非门，用以依据该输入电压以及该反相输出电压产生该脉冲电压。
5.根据权利要求2所述的电压转换器，其中该控制电路为脉冲产生器，且该脉冲产生器包含：
多个反相器，用以依据该输入电压产生该反相输入电压；以及
或非门，用以依据该输入电压以及该反相输入电压产生该脉冲电压。
6.根据权利要求5所述的电压转换器，其中，还包含：
重置晶体管，用以接收该第二参考电压，耦接至该第一节点，并且受控于重置信号。
7.根据权利要求2所述的电压转换器，其中该重置电路包含：
第一晶体管，用以接收该第一参考电压并且由该脉冲电压控制；
第二晶体管，用以接收该第二参考电压，耦接至该第一晶体管，并且由该脉冲电压控制；以及
第三晶体管，用以接收该第二参考电压并且耦接至该输入晶体管，并由该第一晶体管与该第二晶体管之间的第二节点处的电压控制。
8.根据权利要求7所述的电压转换器，其中该保持电路包含：
第四晶体管，用以接收该第二参考电压，耦接至该第一节点，并且由该输出电压控制；以及
反相器，用以反相该节点电压以产生该输出电压。
9.根据权利要求8所述的电压转换器，其中该输入晶体管以及该第一晶体管是由N型晶体管实现，且该第二晶体管、该第三晶体管以及该第四晶体管是由P型晶体管实现。
10.根据权利要求8所述的电压转换器，其中该输入晶体管的通道宽长比大于该第四晶体管的通道宽长比。
11.根据权利要求8所述的电压转换器，其中该第一晶体管的通道宽长比大于该第二晶体管的通道宽长比。
12.根据权利要求7所述的电压转换器，其中该重置电路还包含：
第四晶体管，耦接于该第一晶体管以及该第二晶体管之间；以及
第五晶体管，耦接于该第三晶体管以及该输入晶体管之间，
其中该第四晶体管以及该第五晶体管由偏压控制。
13.根据权利要求1所述的电压转换器，其中该第一参考电压高于该第二参考电压。
14.根据权利要求13所述的电压转换器，其中该控制电路包含：
与非门，用以依据该输入电压以及该节点电压产生该脉冲电压。
15.根据权利要求13所述的电压转换器，其中该重置电路包含：
第一晶体管，用以接收该第一参考电压并且由该脉冲电压控制；
第二晶体管，用以接收该第二参考电压，耦接至该第一晶体管，并且由该脉冲电压控制；以及
第三晶体管，用以接收该第二参考电压并且耦接至该输入晶体管，并由该第一晶体管的漏极电压控制。
16.根据权利要求15所述的电压转换器，其中该保持电路包含：
第四晶体管，用以接收该第二参考电压，耦接至该第一节点，并且由该输出电压控制；以及
反相器，用以反相该节点电压以产生该输出电压。
17.根据权利要求16所述的电压转换器，其特征在于，其中该输入晶体管以及该第一晶体管是由P型晶体管实现，且该第二晶体管、该第三晶体管以及该第四晶体管是由N型晶体管实现。
18.一种根据权利要求1所述的电压转换器的运作方法，其特征在于，包含：
当该输入电压从该第一电压变为该第二电压时，由该输入电压导通该输入晶体管，使得该节点电压被该第一参考电压拉动且该输出电压被该第二参考电压拉动；
当该输入电压从该第二电压变为该第一电压时，产生该脉冲电压以导通该重置电路内的第一晶体管，使得该节点电压被该第二参考电压拉动且该输出电压被该第一参考电压拉动；以及
由该脉冲电压断开该第一晶体管。
19.根据权利要求18所述的运作方法，其中该重置电路包含：
该第一晶体管，用以接收该第一参考电压并且由该脉冲电压控制；
第二晶体管，用以接收该第二参考电压，耦接至该第一晶体管，并且由该脉冲电压控制；以及
第三晶体管，用以接收该第二参考电压并且耦接至该输入晶体管，并由该第一晶体管与该第二晶体管之间的第二节点处的电压控制，
其中该保持电路包含：
第四晶体管，用以接收该第二参考电压，耦接至该第一节点，并且由该输出电压控制；以及
反相器，用以反相该节点电压以产生该输出电压，
其中该输入晶体管的通道宽长比大于该第四晶体管的通道宽长比。
20.根据权利要求18所述的运作方法，其中该重置电路包含：
该第一晶体管，用以接收该第一参考电压并且由该脉冲电压控制；
第二晶体管，用以接收该第二参考电压，耦接至该第一晶体管，并且由该脉冲电压控制；以及
第三晶体管，用以接收该第二参考电压并且耦接至该输入晶体管，并由该第一晶体管与该第二晶体管之间的第二节点处的电压控制，
其中该保持电路包含：
第四晶体管，用以接收该第二参考电压，耦接至该第一节点，并且由该输出电压控制；以及
反相器，用以反相该节点电压以产生该输出电压，
其中该第一晶体管的通道宽长比大于该第二晶体管的通道宽长比。
CN202310260816.7A 2022-04-11 2023-03-17 电压转换器及其运作方法 Pending CN116896270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263329491P 2022-04-11 2022-04-11
US63/329,491 2022-04-11

Publications (1)

Publication Number Publication Date
CN116896270A true CN116896270A (zh) 2023-10-17

Family

ID=88238901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310260816.7A Pending CN116896270A (zh) 2022-04-11 2023-03-17 电压转换器及其运作方法

Country Status (3)

Country Link
US (2) US20230327671A1 (zh)
CN (1) CN116896270A (zh)
TW (2) TW202341660A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
TWI305675B (en) * 2006-04-03 2009-01-21 Nanya Technology Corp Semiconductor device and fabrication thereof
US8383476B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
US8760917B2 (en) * 2012-07-24 2014-06-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory cell with high bit density
TWI543302B (zh) * 2014-03-14 2016-07-21 林崇榮 一次編程記憶體及其相關記憶胞結構
US11245004B2 (en) * 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory
CN111357108B (zh) * 2020-02-20 2021-06-08 长江存储科技有限责任公司 具有xtacking架构的dram存储器件

Also Published As

Publication number Publication date
TW202341442A (zh) 2023-10-16
US20230328978A1 (en) 2023-10-12
US20230327671A1 (en) 2023-10-12
TWI832738B (zh) 2024-02-11
TW202341660A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
US6249169B1 (en) Transistor output circuit
US5969542A (en) High speed gate oxide protected level shifter
US6255888B1 (en) Level shift circuit
KR100347680B1 (ko) 밴드 갭 레퍼런스 회로
US7088167B2 (en) Level conversion for use in semiconductor device
CN109309493B (zh) 高压电平位移电路及半导体器件
KR100795694B1 (ko) 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
JP2006033825A (ja) レベルシフタ及びレベルシフティング方法
US6677798B2 (en) High speed voltage level shifter
JP2003309463A (ja) レベルシフト回路
JPS58123223A (ja) Ｍｏｓパワ−オンリセツト回路
CN110830027B (zh) 转压器
KR100724559B1 (ko) 레벨 쉬프터
KR102506190B1 (ko) 발진회로 및 반도체 집적회로
US8704565B2 (en) Lock detection circuit, DLL circuit, and receiving circuit
TWI739695B (zh) 轉壓器
JP3652793B2 (ja) 半導体装置の電圧変換回路
US11894843B2 (en) Level shift circuit
US20050206431A1 (en) Circuit for transforming signals varying between different voltages
CN116896270A (zh) 电压转换器及其运作方法
US6249151B1 (en) Inverter for outputting high voltage
US7170329B2 (en) Current comparator with hysteresis
CN110739958B (zh) 电平转换电路
KR100349356B1 (ko) 파워 온 리셋 회로
TWI601385B (zh) 延遲電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination