CN116895955A - 带端子导体 - Google Patents

Abstract

本发明提供一种带端子导体，在将带端子导体置于高温环境的情况下，能够抑制导体与端子之间的电阻值增加。带端子导体具备导体和通过铆接而与所述导体连接的端子。所述导体具备位于所述导体的中心部的多个Al线材、位于所述导体的外周部的多个Cu线材以及覆盖所述Cu线材的表面且厚度为2μm以下的CuSn合金层。优选处于进行了上述铆接的部分的上述Cu线材的表面中的10％以上且40％以下从CuSn合金层露出。

Description

带端子导体

技术领域

本公开涉及带端子导体。

背景技术

在专利文献1中公开了带端子导体。带端子导体具备导体和端子。端子通过铆接而与导体的端部连接。导体由Al线材和Cu线材构成。Al线材位于中心部。Cu线材位于外周部。在Cu线材的表面形成有镀锡层。

现有技术文献

专利文献

专利文献1：日本实公昭58-6089号公报

发明内容

发明所要解决的课题

在将以往的带端子导体置于高温环境的情况下，导体与端子之间的电阻值随着时间的经过而增加。在本公开的1个方面，优选提供一种在将带端子导体置于高温环境的情况下能够抑制导体与端子之间的电阻值增加的带端子导体。

用于解决课题的方法

本公开的1个方面是一种带端子导体，其具备导体和通过铆接而与上述导体连接的端子。上述导体具备位于上述导体的中心部的多个Al线材、位于上述导体的外周部的多个Cu线材以及覆盖上述Cu线材的表面且厚度为2μm以下的CuSn合金层。

作为本公开的1个方面的带端子导体在置于高温环境的情况下，能够抑制导体与端子之间的电阻值增加。

附图说明

图1是表示带端子导体的构成的平面图。

图2是表示带端子导体的构成的侧面图。

图3是图1中的III-III截面处的截面图。

图4是表示Cu线材和镀层的构成的截面图。

图5是图1中的V-V截面处的截面图。

图6是表示带端子导体的电阻增加率ΔR的测定值的图表。

图7是表示经2值化的SEM图像的说明图。

图8是表示破裂部面积比的测定结果的表。

图9是表示铆接前的Cu线材的横截面的照片。

图10是表示处于进行了铆接的部分的Cu线材与Al线材的界面的照片。

图11是观察Al线材和Cu线材的表面的SEM观察结果(×2000)。

图12是表示推测铆接时在Al线材与Cu线材的界面产生的现象的说明图。

符号说明

1、1A、1B、1C…带端子导体，3…导体，5…端子，7…绝缘层，11、13…束，21…Cu线材，23…镀层，31…筒状部，33…平板部，35…贯通孔，41…压缩部前端侧，43…压缩部中央附近，51…Al线材。

具体实施方式

参照附图对本公开的例示性的实施方式进行说明。

1.带端子导体1的构成

基于图1～图5对带端子导体1的构成进行说明。如图1、图2所示，带端子导体1具备导体3、端子5和绝缘层7。

如图3所示，导体3具有将多个束11和多个束13进行母绞合而成的结构。多个束11分别通过对多个Al线材进行子绞合而形成。多个束13分别通过对多个Cu线材进行子绞合而形成。

1个束11所包含的Al线材的数量例如为1以上且102以下。1个束13所包含的Cu线材的数量例如为1以上且102以下。导体3所包含的束11的数量例如为7以上且37以下。导体3所包含的束13的数量例如为12以上且24以下。

Al线材的直径例如为100μm以上且450μm以下。Cu线材的直径例如为100μm以上且450μm以下。

如图3所示，在未进行铆接的部分，束11位于导体3的中心部。束13位于导体3的外周部。束13位于比束11靠外周侧的位置。因此，Al线材位于导体3的中心部。另外，Cu线材位于导体3的外周部。

Al线材使用纯铝或铝合金(以下，将它们称为“铝材料”)。纯铝是由Al和不可避免的杂质构成的材料。作为纯铝，例如可列举电气用纯铝(ECAl)。作为铝合金，例如可举出以下的Al-Zr、Al-Fe-Zr等。Al-Zr是具有如下化学组成的铝合金：含有0.03～1.5质量％的Zr以及0.1～1.0质量％的Fe和Si，余量由Al和不可避免的杂质构成。另外，Al-Fe-Zr是含有0.01～0.10质量％的Zr、0.1质量％以下的Si、0.2～1.0质量％的Fe、0.01质量％以下的Cu、0.01质量％以下的Mn、0.01质量％以下的Mg、0.01质量％以下的Zn、0.01质量％以下的Ti和0.01质量％以下的V，余量具有Al和不可避免的杂质的铝合金。

在Al-Zr中，“0.1～1.0质量％的Fe和Si”具有以下含义。在含有Fe和Si两者的情况下，Fe和Si的合计浓度为0.1～1.0质量％。在含有Fe而不含Si的情况下，Fe的浓度为0.1～1.0质量％。在含有Si而不含Fe的情况下，Si的浓度为0.1～1.0质量％。需要说明的是，此处的“不含”是指例如在高频电感耦合等离子体发光分光分析中为检测限以下。

如图4所示，Cu线材21的表面被镀层23覆盖。Cu线材21由铜材料构成。铜材料是以铜为主成分的材料。作为铜材料，例如可举出TPC(Tough-Pitch Copper，韧铜)、无氧铜、铜合金等。作为铜合金，例如可以使用以规定的含量含有镁、锡、铟、银、镍、锌等中的1种以上金属元素的铜合金。另外，在本实施方式中，为了进一步抑制因金属线材彼此摩擦而导致的断线，可以对金属线材的表面赋予润滑油。作为润滑油，例如可举出液体石蜡等。

镀层23的至少最外表面由CuSn合金构成。例如，镀层23的整体由CuSn合金构成。作为形成镀层23的方法，例如有在Cu线材21的表面形成由Sn构成的镀层并进行加热处理的方法。在进行该方法的情况下，Cu线材21与Sn反应，形成CuSn合金层。如果将由Sn构成的层形成得足够薄，则镀层23的最外表面由CuSn合金构成。形成镀层23的方法没有特别限定。优选通过熔融镀覆法来形成镀层23。

镀层23的厚度为2μm以下。通过使镀层23的厚度为2μm以下，能够抑制带端子导体1的电阻增加率ΔR。关于电阻增加率ΔR在后面叙述。镀层23的厚度的测定方法是如下方法：通过树脂填埋后的截面研磨、FIB(Focused Ion Beam：聚焦离子束)加工、离子铣削等截面形成法而形成Cu线材21的截面，在任意的观察区域中测定多处的镀层23的厚度，算出它们的平均值，由此求出。镀层23的厚度优选为0.05μm以上。

端子5与导体3的端部连接。例如，如图1、图2所示，在导体3的一个端部连接有一个端子5，在导体3的另一个端部连接有另一个端子5。或者，也可以仅在导体3的一个端部连接端子5。

端子5例如具备筒状部31和平板部33。筒状部31具有内部为中空的圆筒状的形态。平板部33具有板状的形态。在平板部33例如形成有贯通孔35。贯通孔35在平板部33的厚度方向上贯通平板部33。作为端子5的材料，例如可举出铜材料等。端子5的表面例如被镀层覆盖。作为覆盖端子5的表面的镀层，例如可举出熔融镀Sn层、电镀Sn层等。特别是，优选在供导体3的端部插入的筒状部31的内周面形成2μm以上的厚度的镀Sn层。在该情况下，形成于筒状部31的内周面的镀层的最外表面由Sn构成。

连接导体3和端子5的方法例如是以下的方法。将导体3的端部插入至筒状部31。通过对筒状部31进行铆接，从而将导体3与端子5连接。铆接例如是压缩或压接。处于进行了铆接的部分的导体3和端子5被压缩或压接。

作为铆接的方法，例如有如图5所示仅从1个方向仅对筒状部31的一部分施加压力P的压缩方法。铆接的方法也可以是对筒状部31的周向的整周施加规定的压力P的压接方法。如图5所示，在进行了铆接的部分，筒状部31、束11、束13具有被压缩而变形的形态。

如图1、图2所示，绝缘层7覆盖导体3的表面。但是，绝缘层7不覆盖导体3中的插入至筒状部31的端部。

在进行了铆接的部分，有时镀层23破裂，Cu线材21的表面从镀层23露出。将Cu线材21的表面中的从镀层23露出的部分的比率设为破裂部面积比X。破裂部面积比X通过以下的式(1)算出。破裂部面积比X的单位为％。

式(1) X＝(S1/S2)×100

S2是用SEM(Scanning Electron Microscope：扫描电子显微镜)观察处于进行了铆接的部分的Cu线材21时的视野面积。视野为40μm×60μm的区域。S1是处于该视野内的、Cu线材21的表面从镀层23露出的部分的面积。计算S1的方法在后面叙述。在破裂部面积比X为10％以上且40％以下的情况下，能够进一步抑制带端子导体1的电阻增加率ΔR。

2.带端子导体1所起到的效果

(2-1)带端子导体1即使在处于高温环境下的情况下，也能够抑制电阻增加率ΔR。高温环境例如是温度为125℃以上的环境。

(2-2)在破裂部面积比X为10％以上且40％以下的情况下，带端子导体1能够进一步抑制电阻增加率ΔR。

3.实施例

(3-1)带端子导体1A、1B、1C的制造

制造具有图1～图5所示形态的带端子导体1A。导体3具备19根束11。各个束11具备16根Al线材。各Al线材的直径为0.45mm。Al线材的材料为Al-Fe-Zr合金。

导体3具备18根束13。各个束13具备16根Cu线材21。各Cu线材21的直径为0.45mm。Cu线材21的材料为TPC。

在Cu线材21的表面，通过熔融镀Sn法而形成镀层23。对镀层23的表面(即导体3的外周面)进行能量分散型X射线分光法(EDX)，确认镀层23的整体由CuSn合金构成。即，镀层23为CuSn合金层。镀层23的厚度为0.3μm。

制造基本上与带端子导体1A具有同样构成的带端子导体1B。但是，在带端子导体1B中，镀层23为镀Ni层。

制造基本上与带端子导体1A具有同样构成的带端子导体1C。但是，在带端子导体1C中，束11和束13二者由Al线材构成。需要说明的是，在带端子导体1A～1C中，在Al线材的表面未形成镀层。另外，带端子导体1A～1C所使用的端子5是纯铜制的压接端子。在端子5的整个表面形成厚度4μm的镀Sn层。形成于端子5的筒状部31的内周面的镀层的最外表面由Sn构成。

(3-2)电阻增加率ΔR的测定

对带端子导体1A、1B、1C分别测定电阻增加率ΔR。电阻增加率ΔR的测定方法如下所述。将带端子导体1A、1B、1C置于大气气氛中且温度为180℃的环境(以下称为高温环境)。通过日本特开2020-119863号公报中记载的4端子电阻测定法，每隔规定时间反复测定导体3与端子5之间的电阻值。将带端子导体1A、1B、1C置于高温环境之前的电阻值设为R0。通过以下的式(2)，算出电阻增加率ΔR。电阻增加率ΔR的单位为％。需要说明的是，电阻值的测定是在通过自然冷却使导体3和端子5的温度恢复至室温的状态下进行。

式(2) ΔR＝{(R(t)-R0)/R0}×100

R(t)是带端子导体1A、1B、1C在高温环境下经过t小时时的电阻值。电阻增加率ΔR的测定结果如图6所示。在带端子导体1A中，电阻增加率ΔR小。具体而言，经过48小时后的电阻增加率ΔR为3.7％，经过96小时后的电阻增加率ΔR为5.7％，经过168小时后的电阻增加率ΔR为6.0％，为作为电阻增加率ΔR的目标值的20％以下。在带端子导体1B、1C中，与带端子导体1A相比，电阻增加率ΔR大，均在经过48小时后超过作为电阻增加率ΔR的目标值的20％。

(3-3)破裂部面积比X的计算

用SEM观察带端子导体1A中的处于进行了铆接的部分的Cu线材21，在Cu线材21的表面上的视野1～6中取得SEM图像。SEM图像的倍率为2,000倍。1个视野的大小为40μm×60μm。接着，将在视野1～6中取得的SEM的反射电子像中的各像素的亮度进行2值化。进行2值化时的阈值设为：在使用EDX进行元素分析时，Sn浓度相对于Cu浓度超过20％的部分成为明部的值。

将经2值化的SEM图像示于图7。经2值化的SEM图像中的暗部是镀层23破裂、Cu线材21从镀层23露出的部分，是Cu。经2值化的SEM图像中的明部是镀层23残留、Cu线材21未露出的部分，是CuSn合金。将经2值化的SEM图像整体的面积设为S2。将经2值化的SEM图像整体中的暗部的面积设为S1。根据上述式(1)，算出破裂部面积比X。破裂部面积比X的测定结果如图8所示。图8中的“整体面积”是式(1)中的S2。图8中的“暗部面积”是式(1)中的S1。图8中的“比例”是破裂部面积比X。在任一视野中，破裂部面积比X均为10％以上且40％以下。

(3-4)镀层23的观察

在铆接前，以倍率10,000倍对带端子导体1A的Cu线材21的横截面进行SEM观察。Cu线材21的横截面如图9所示。镀层23覆盖Cu线材21的整个表面，没有破裂。

接着，在带端子导体1A中，以倍率10,000倍对处于进行了铆接的部分的Cu线材21与Al线材的界面进行SEM观察。将Cu线材21与Al线材的界面示于图10。如图10所示，存在镀层23破裂的部分(即龟裂部分)。根据图9、图10的SEM图像，能够推定：在铆接时，镀层23破裂，Cu线材21的表面从镀层23露出。

(3-5)Al线材及Cu线材的表面观察

以倍率2,000倍对从图1所示的压缩部前端侧41取得的Al线材及Cu线材21的表面进行SEM观察。另外，以倍率2,000倍对从图1所示的压缩部中央附近43取得的Al线材及Cu线材21的表面进行SEM观察。压缩部中央附近43是与压缩部前端侧41相比被强力铆接的部分。将各个表面的SEM观察结果(×2000)示于图11。

在从压缩部中央附近43取得的Al线材的表面观察到纵条纹图案。在从压缩部前端侧41取得的Al线材的表面未观察到纵条纹图案。构成纵条纹图案的纵条纹在与导体3的长度方向平行的方向上延伸。推测该纵条纹图案如以下那样产生。

图12的步骤1表示开始铆接前的时刻的Cu线材21与Al线材51的界面。Cu线材21的表面被镀层23覆盖。镀层23的龟裂在该时刻较少。

图12的步骤2表示开始铆接时的状态。无法追随由铆接引起的Cu线材21的变形，镀层23破裂。

图12的步骤3表示铆接结束时的状态。Al线材51进入因镀层23破裂而产生的间隙中。在高温时，Al线材51与Cu线材21结合，能够抑制高温试验中的电阻增加。另外，通过热循环中的Al线材51与Cu线材21的线膨胀差所引起的变形，能够抑制Al线材51与Cu线材21之间的接点偏移。通过将破裂的镀层23按压于Al线材51的表面，从而在Al线材51的表面产生纵条纹图案。

4.其他实施方式

以上，对本公开的实施方式进行了说明，但本公开并不限定于上述实施方式，能够进行各种变形来实施。

(4-1)也可以通过多个构成要素来实现上述实施方式中的1个构成要素所具有的多个功能，或者通过多个构成要素来实现1个构成要素所具有的1个功能。另外，也可以通过1个构成要素来实现多个构成要素所具有的多个功能，或者通过1个构成要素来实现由多个构成要素实现的1个功能。另外，也可以省略上述实施方式的构成的一部分。另外，也可以将上述实施方式的构成的至少一部分针对其他的上述实施方式的构成进行附加或者置换。

(4-2)除了上述带端子导体1以外，还能够通过将带端子导体1作为构成要素的产品、端子5的制造方法、带端子导体1的制造方法等各种方式实现本公开。

Claims (3)

1.一种带端子导体，其具备导体和通过铆接而与所述导体连接的端子，

所述导体具备位于所述导体的中心部的多个Al线材、位于所述导体的外周部的多个Cu线材以及覆盖所述Cu线材的表面且厚度为2μm以下的CuSn合金层。

2.根据权利要求1所述的带端子导体，其中，处于进行了所述铆接的部分的所述Cu线材的表面中的10％以上且40％以下从所述CuSn合金层露出。

3.根据权利要求1或2所述的带端子导体，其中，在所述Al线材上未形成镀层。