CN116884989A - 化合物半导体器件及其制备方法 - Google Patents

化合物半导体器件及其制备方法 Download PDF

Info

Publication number
CN116884989A
CN116884989A CN202310940325.7A CN202310940325A CN116884989A CN 116884989 A CN116884989 A CN 116884989A CN 202310940325 A CN202310940325 A CN 202310940325A CN 116884989 A CN116884989 A CN 116884989A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
compound semiconductor
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310940325.7A
Other languages
English (en)
Inventor
邹微微
项少华
郑茂波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202310940325.7A priority Critical patent/CN116884989A/zh
Publication of CN116884989A publication Critical patent/CN116884989A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种化合物半导体器件及其制备方法。该制备方法中，首先利用与化合物半导体器件的外延层晶格适配的第一衬底进行外延生长所需的外延结构，确保了所生长的外延结构的膜层品质，接着再将该外延结构从低导热性的第一衬底上转移至高导热性的第二衬底上。如此，即可大大提高化合物半导体器件的散热性能，优化了器件的最大输出功率和可靠性能；并且，该化合物半导体器件虽然是形成在硅衬底或者碳化硅衬底上，但是利用本发明提供的制备方法仍可以确保外延形成的外延结构的膜层品质，降低晶格失配的问题，保证了所形成的化合物半导体器件的性能。

Description

化合物半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种化合物半导体器件及其制备方法。
背景技术
GaAs功率器件通常比Si基功率器件具有更高的增益、更高的功率附加效率以及更好的线性度，适合更高频的应用场合。其中，GaAs功率器件通常需要在特定的衬底上外延生长，例如GaAs衬底、GaN衬底或者锗硅衬底等，然而其所采用的衬底材料的热导率一般都比较低，这也成为化合物半导体器件的一大劣势，有限的导热性能很大程度的限制了GaAs功率器件(例如，GaAs HBT器件)的最大输出功率和可靠性能。同样的，在其他的化合物半导体器件中也存在着类似问题，因此化合物半导体器件的散热性能是领域内的一个重要研究课题。
目前，改善化合物半导体器件的散热性能的方法主要是在器件的背面制作背孔以及在器件的正面制作铜柱，从而可通过背孔和铜柱提高器件的散热效果。但是，利用背孔和铜柱产生的散热效果有限，化合物半导体器件的散热效果仍需进一步改进。
发明内容
本发明的目的在于提供一种化合物半导体器件的制备方法，以解决现有的化合物半导体器件其散热性能不足的问题。
为解决上述技术问题，本发明提供一种化合物半导体器件的制备方法，包括：提供第一衬底，所述第一衬底包括GaAs衬底、GaN衬底或者锗硅衬底，并在所述第一衬底上生长外延结构，所述外延结构中的至少部分外延层用于形成化合物半导体器件，并且用于形成化合物半导体器件的外延层在所述第一衬底上以倒置的方式依次堆叠；提供第二衬底，所述第二衬底包括硅衬底或者碳化硅衬底，并将所述第二衬底键合在所述外延结构上；翻转键合后的结构并去除所述第一衬底；以及，去除所述第一衬底后对外延结构进行加工以形成化合物半导体器件。
可选的，所述外延结构包括截止层，所述外延结构中最接近第一衬底的外延层构成所述截止层。
可选的，去除所述第一衬底的方法包括：刻蚀所述第一衬底，并刻蚀停止于所述截止层。其中，所述截止层的材料例如包括磷化铟镓。
可选的，将所述第二衬底键合在所述外延结构上的方法包括：在所述外延结构上形成第一键合层，在所述第二衬底上形成第二键合层，并使所述第一键合层和所述第二键合层相互键合。
可选的，所述外延结构还包括隔离层，所述外延结构中最远离第一衬底的外延层构成所述隔离层，所述隔离层用于在键合所述第二衬底之后，使得所述第二衬底和所述外延结构相互隔离。
可选的，所述外延结构中用于形成化合物半导体器件的多个外延层在所述第一衬底上以倒置的方式依次堆叠；以及，去除所述第一衬底后，翻转衬底结构，并对翻转后的外延结构进行加工以形成所述化合物半导体器件。
可选的，所述化合物半导体器件包括HBT器件；其中，所述外延结构的制备方法包括：在所述第一衬底上依次外延生长发射极层、基极层和集电极层。
可选的，所述化合物半导体器件包括HEMT器件；其中，所述外延结构的制备方法：在所述第一衬底上形成势垒层和沟道层。
本发明还提供了一种化合物半导体器件，所述化合物半导体器件形成在一衬底上，所述衬底包括硅衬底或者碳化硅衬底，所述衬底键合在所述化合物半导体器件的底层外延层上。
可选的，在所述衬底和所述化合物半导体器件的底层外延层之间形成有金属键合层，以使所述衬底和所述化合物半导体器件相互键合。
可选的，所述化合物半导体器件的底层外延层为隔离层，通过所述金属键合层使所述衬底和所述隔离层相互键合。
在本发明提供的化合物半导体器件的制备方法中，首先利用与化合物半导体器件的外延层晶格适配的第一衬底进行外延生长所需的外延结构，确保生长的外延结构的膜层品质，接着再利用键合工艺将高导热性的第二衬底键合在外延结构上，实现外延结构从低导热性的第一衬底上转移至高导热性的第二衬底上，之后再在第二衬底上对外延结构进行加工以形成化合物半导体器件。
相对于传统的形成在GaAs衬底、GaN衬底或者锗硅衬底上的化合物半导体器件而言，本发明中的化合物半导体器件设置在硅衬底或者碳化硅衬底上，大大提高了化合物半导体器件的散热性能，克服了化合物半导体器件因其低导热性能的衬底而限制了器件性能的问题，优化了器件的最大输出功率和可靠性能；并且，该化合物半导体器件虽然是形成在硅衬底或者碳化硅衬底上，但是利用本发明提供的制备方法仍可以确保外延形成的外延结构的膜层品质，降低晶格失配的问题，保证了所形成的化合物半导体器件的性能。
附图说明
图1为本发明一实施例中的化合物半导体器件的制备方法的流程示意图。
图2-图7为本发明一实施例中的化合物半导体器件在其制备过程中的结构示意图。
其中，附图标记如下：
100-第一衬底；
110-截止层；
210-发射极层；
220-基极层；
230-集电极层；
300-隔离层；
410-第一键合层；
420-第二键合层；
500-第二衬底；
610-发射极金属；
620-基极金属；
630-集电极金属。
具体实施方式
本发明的核心思路在于提供一种化合物半导体器件的制备方法，利用该制备方法可以实现化合物半导体器件由低导热性的第一衬底转移至高导热性的第二衬底上，从而可利用高导热性的第二衬底大大提升化合物半导体器件的散热性能，进而可提高化合物半导体器件的最大输出功率和可靠性。
具体的，本发明提供的化合物半导体器件的制备方法包括：首先，提供第一衬底，所述第一衬底包括GaAs衬底、GaN衬底或者锗硅衬底，在第一衬底上生长外延结构，所述外延结构中的至少部分外延层用于形成化合物半导体器件，并且用于形成化合物半导体器件的外延层在所述第一衬底上以倒置的方式依次堆叠；接着，提供第二衬底，所述第二衬底包括硅衬底或者碳化硅衬底，将该第二衬底键合在外延结构上；接着，翻转键合后的结构并去除第一衬底，以将外延结构从第一衬底转移至第二衬底上；接着，对翻转后的外延结构进行加工以形成化合物半导体器件。
进一步的方案中，在形成外延结构之前，还可在第一衬底上形成截止层，使得该截止层介于第一衬底和用于形成化合物半导体器件的外延层之间，从而可作为去除第一衬底的刻蚀停止层，提高对第一衬底的刻蚀精度，并保护化合物半导体器件的外延层受到损伤。
以下结合附图和具体实施例对本发明提出的化合物半导体器件及其制备方法作进一步详细说明，根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。以及，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
图1为本发明一实施例中的化合物半导体器件的制备方法的流程示意图，图2-图7为本发明一实施例中的化合物半导体器件在其制备过程中的结构示意图。
首先参考图1和图2所示，提供第一衬底100，并在所述第一衬底100上生长外延结构，所述外延结构中的至少部分外延层用于形成化合物半导体器件。所制备的化合物半导体器件可以为GaAs功率器件或者GaN功率器件等。
其中，第一衬底100例如包括GaAs衬底、GaN衬底或者锗硅衬底。需要说明的是，由于化合物半导体器件的外延层与GaAs衬底、GaN衬底或者锗硅衬底的晶格适配，因此在制备化合物半导体器件的外延结构时一般需要基于GaAs衬底、GaN衬底或者锗硅衬底外延形成，如此以利于确保外延生长的外延层的膜层品质，降低外延结构内的外延缺陷，相应的可以提高后续形成的化合物半导体器件的性能。具体示例中，例如可采用金属有机化合物化学气相淀积工艺(MOCVD)进行外延生长，以形成外延结构中的各个外延层。
其中，可将外延结构中用于形成化合物半导体器件的外延层在第一衬底100上以倒置的方式依次堆叠，后续工艺中翻转衬底结构，以对翻转后的外延结构进行加工形成所述化合物半导体器件。本实施例中，以所制备的化合物半导体器件为GaAs功率器件，更进一步的为GaAs HBT器件为例进行说明，此时，外延结构中用于形成GaAs HBT器件的外延层即可包括：集电极层230、基极层220和发射极层210。具体示例中，集电极层230、基极层220和发射极层210以倒置的方式形成在该第一衬底100上，即，在第一衬底100上依次外延生长发射极层210、基极层220和集电极层230。如此一来，在后续翻转整个衬底结构时，即可相应的翻转外延结构，使得集电极层230、基极层220和发射极层210由下至上依次堆叠。
具体示例中，集电极层230的材料例如包括砷化镓(GaAs)、铟砷化镓(InGaAs)、氮化镓(GaN)或者铟砷镓氮(InGaAsN)，该集电极层230内还可掺杂硅(Si)以形成N型掺杂层。基极层220的材料例如包括砷化镓(GaAs)、铟砷化镓(InGaAs)、氮化镓(GaN)或者铟砷镓氮(InGaAsN)，该基极层220内具体可掺杂碳(C)以形成P型掺杂层。以及，发射极层210的材料例如包括磷化铟镓(InGaP)、砷化镓铝(AlGaAs)、磷化铟(InP)、砷化铝铟(InAlAs)、氮化镓铝(AlGaN)或者砷化镓(GaAs)等，其中发射极层210内具体可掺杂硅(Si)以形成N型掺杂层。
其他实施例中，所制备的化合物半导体器件还可以是GaN功率器件，例如可进一步为GaN HEMT器件，此时外延结构中用于形成HEMT器件的外延层即可包括沟道层和势垒层，沟道层和势垒层以倒置的方式形成在该第一衬底100上，即，在第一衬底100上依次外延生长势垒层和沟道层。如此一来，在后续翻转整个衬底结构时，即可相应的翻转外延结构，使得沟道层和势垒层由下至上依次堆叠，以利于形成HEMT器件。其中，沟道层的材料例如包括氮化镓(GaN)，以及势垒层的材料例如包括铝镓氮(AlXGa1-XN)。
进一步的，外延生长的外延结构中还可包括截止层110，外延结构中最接近第一衬底100的外延层即构成该截止层110，也即，在外延生长用于形成化合物半导体器件的各个外延层之前，优先在第一衬底100上外延生长截止层110。如此，使得所形成的截止层110可介于第一衬底100和用于形成化合物半导体器件的外延层之间，该截止层110例如可用作刻蚀停止层，用于在后续刻蚀去除第一衬底100时刻蚀停止于该截止层110上，保护该截止层110下方的外延层。
其中，该截止层110具体可采用III-V族化合物形成，并且截止层110的材料不同于第一衬底100的材料，例如针对GaAs材料的第一衬底100而言，则截止层110即采用非GaAs材料，如此以使得第一衬底100和截止层110之间具备较大的刻蚀选择比。举例而言，当第一衬底100为GaAs衬底，此时该截止层110的材料例如可包括磷化铟镓(InGaP)，如此一来，一方面可确保对砷化镓材料(第一衬底100)和磷化铟镓材料(截止层110)具备较大的刻蚀选择比，避免截止层110被过渡侵蚀，保护其下方的外延层；另一方面，在磷化铟镓材料(即，截止层110)上外延生长化合物半导体器件的外延层时，也可有效改善晶格失配的问题，提高外延结构的膜层品质。尤其是，本实施例中，用于形成GaAs HBT器件的各个外延层以倒置方式堆叠设置，其中的发射极层210即形成在该截止层110上，因此当发射极层210为砷化镓层时，即相当于在磷化铟镓层(即，截止层110)上外延生长砷化镓层(即，发射极层210)，此时可以更好的提高所生长的砷化镓层(即，发射极层210)的膜层品质，降低晶格失配的问题。
进一步的方案中，所述外延结构还包括隔离层300，该外延结构中最远离第一衬底100的外延层即构成该隔离层300，即，在外延生长用于形成化合物半导体器件的外延层之后，继续外延生长隔离层300。该隔离层300用于在键合第二衬底之后，使得第二衬底和外延结构相互隔离，在后续键合第二衬底并翻转整个衬底结构后，即可利用该隔离层300实现化合物半导体器件和第二衬底之间的有效隔离。其中，该隔离层300的材料可包括III-V族化合物，例如所述隔离层300可以为砷化镓层(GaAs)。可选的方案中，该隔离层300内还可掺杂氧(O)，以提高隔离层300的隔离性能，即，该隔离层300可以为掺氧的砷化镓层。
接着参考图1和图3-图4所示，提供第二衬底500，将该第二衬底500键合在所述外延结构上，即，第二衬底500键合在外延结构背离第一衬底100的一侧。本实施例中，在外延结构上还形成有隔离层300，因此该第二衬底500具体键合在隔离层300上。
需要说明的是，第二衬底500相对于第一衬底100而言具备更好的导热性能，因此利用第二衬底500替代第一衬底100用作化合物半导体器件的支撑衬底，相应的可以提高化合物半导体器件的散热性能，优化器件的最大输出功率和可靠性。其中，第二衬底500例如为硅衬底或者碳化硅衬底等，具体来说，硅衬底的热导率大约是GaAs衬底的3倍，而碳化硅衬底的热导率甚至可达到是GaAs衬底的大约10倍，大大提升了化合物半导体器件的散热性能。
具体示例中，第二衬底500和外延结构上均形成有键合层，使得第二衬底500和外延结构之间可通过该键合层相互键合。例如图3和图4所示，于隔离层300的表面上形成有第一键合层410，于第二衬底500的键合面上形成有第二键合层420，因此在进行键合工艺时，第一键合层410和第二键合层420相互键合，从而将该第二衬底500键合在该外延结构上。其中，第一键合层410和第二键合层420可均为金属层，从而可采用金属键合工艺，具体可通过热压键合工艺相互键合。例如，第一键合层410和第二键合层420均为金材料层(Au层)；或者，第一键合层410和第二键合层420中其中之一为金材料层(Au层)，另一键合层为锡材料层(Sn层)。
接着参考图1和图5所示，翻转衬底结构并去除第一衬底100，此时外延结构即从第一衬底100上转移至第二衬底500上。具体示例中，可利用刻蚀的方式去除第一衬底100。进一步的，可采用湿法腐蚀的方式去除第一衬底100，例如，可采用氨水和双氧水的混合溶液腐蚀GaAs材料的第一衬底100，并刻蚀停止于截止层110。
接着参考图1和图6所示，去除截止层110，以暴露出外延结构中用于形成化合物半导体器件的外延层，以利于加工形成化合物半导体器件。
本实施例中，截止层110的材料与其两侧的外延层材料和第一衬底100的材料均不同，例如，截止层110的材料包括磷化铟镓，而与截止层110紧邻设置的外延层的材料可包括砷化镓，如此即可基于较大的刻蚀选择比而精确的去除第一衬底100和截止层110。即，在刻蚀去除第一衬底100时，可刻蚀停止于截止层110；接着，可基于较大的刻蚀选择比刻蚀截止层110，避免对邻近的砷化镓外延层造成损伤。具体示例中，可采用湿法刻蚀工艺去除该截止层110，例如，可采用盐酸和磷酸的混合溶液刻蚀磷化铟镓材料的截止层110。
接着参考图1和图7所示，对翻转后的外延结构进行加工以形成化合物半导体器件。具体而言，翻转整个衬底结构后，使得外延结构设置在第二衬底500的上方。
本实施例中，翻转后的外延结构中用于形成化合物半导体器件的多个外延层由下至上依次包括集电极层230、基极层220和发射极层210。以及，对外延结构进行加工的方法可包括：首先，对发射极层210和基极层220执行光刻工艺和刻蚀工艺，以使得集电极层230相对于其上方膜层具有横向暴露出的接触面，基极层220相对于其上方的发射极层210具有横向暴露出的接触面；接着，在发射极层210的顶表面、基极层220的接触面和集电极层230的接触面上分别形成发射极金属610、基极金属620和集电极金属630，即，发射极金属610电连接发射极层210，基极金属620电连接基极层220，集电极金属630电连接集电极层230。具体示例中，发射极金属610、基极金属620和集电极金属630可以在采用相同的金属材料，并在同一制备工艺中形成。
至此，即可将化合物半导体器件形成在高导热性的第二衬底500上。相对于传统的形成在GaAs衬底、GaN衬底或者锗硅衬底上的化合物半导体器件而言，本实施例中化合物半导体器件设置在硅衬底或者碳化硅衬底上，大大提高了化合物半导体器件的散热性能，克服了化合物半导体器件因其低导热性能的原始外延衬底而限制其器件性能的问题，优化了器件的最大输出功率和可靠性能；并且，该化合物半导体器件虽然是形成在硅衬底或者碳化硅衬底上，但是利用本实施例提供的制备方法仍可以确保外延形成的外延结构的膜层品质，降低晶格失配的问题，保证了所形成的化合物半导体器件的性能。
基于如上所述的制备方法，本实施例中还提供了一种化合物半导体器件。具体可参考图7所示，该化合物半导体器件形成在一衬底(即，第二衬底500)上，该衬底包括硅衬底或者碳化硅衬底。如上所述，该化合物半导体器件可以为GaAs功率器件或者GaN功率器件等。
其中，该衬底(即，第二衬底500)键合在该化合物半导体器件的底层外延层上，用于为化合物半导体器件提供支撑。进一步的，在衬底(第二衬底500)和化合物半导体器件之间可形成有金属键合层(例如图7所示的第一键合层410和第二键合层420)，以利用金属键合层实现衬底(第二衬底500)和化合物半导体器件中的底层外延层相互键合。
具体示例中，化合物半导体器件中的底层外延层具体为隔离层300，通过所述金属键合层使衬底(第二衬底500)和隔离层300相互键合。即，该隔离层300设置在化合物半导体器件和衬底(第二衬底500)之间，从而可使化合物半导体器件和衬底相互隔离；尤其是，本实施例中采用金属键合层将衬底键合至化合物半导体器件上，此时还可利用隔离层300隔离金属键合层，避免金属键合层对化合物半导体器件造成影响，确保化合物半导体器件的性能。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。

Claims (12)

1.一种化合物半导体器件的制备方法，其特征在于，包括：
提供第一衬底，所述第一衬底包括GaAs衬底、GaN衬底或者锗硅衬底，在所述第一衬底上生长外延结构，所述外延结构中的至少部分外延层用于形成化合物半导体器件，并且用于形成化合物半导体器件的外延层在所述第一衬底上以倒置的方式依次堆叠；
提供第二衬底，所述第二衬底包括硅衬底或者碳化硅衬底，将所述第二衬底键合在所述外延结构上；
翻转键合后的结构并去除所述第一衬底；以及，
去除所述第一衬底后对外延结构进行加工以形成化合物半导体器件。
2.如权利要求1所述的化合物半导体器件的制备方法，其特征在于，所述外延结构包括截止层，所述外延结构中最接近第一衬底的外延层构成所述截止层。
3.如权利要求2所述的化合物半导体器件的制备方法，其特征在于，去除所述第一衬底的方法包括：刻蚀所述第一衬底，并刻蚀停止于所述截止层。
4.如权利要求2所述的化合物半导体器件的制备方法，其特征在于，所述截止层的材料包括磷化铟镓。
5.如权利要求1所述的化合物半导体器件的制备方法，其特征在于，将所述第二衬底键合在所述外延结构上的方法包括：在所述外延结构上形成第一键合层，在所述第二衬底上形成第二键合层，并使所述第一键合层和所述第二键合层相互键合。
6.如权利要求1-5中任一项所述的化合物半导体器件的制备方法，其特征在于，所述外延结构还包括隔离层，所述外延结构中最远离第一衬底的外延层构成所述隔离层，所述隔离层用于在键合所述第二衬底之后，使得所述第二衬底和所述外延结构相互隔离。
7.如权利要求1-5中任一项所述的化合物半导体器件的制备方法，其特征在于，所述化合物半导体器件包括HBT器件；
其中，所述外延结构的制备方法包括：在所述第一衬底上依次外延生长发射极层、基极层和集电极层。
8.如权利要求1-5中任一项所述的化合物半导体器件的制备方法，其特征在于，所述化合物半导体器件包括HEMT器件；
其中，所述外延结构的制备方法：在所述第一衬底上形成势垒层和沟道层。
9.一种化合物半导体器件，其特征在于，所述化合物半导体器件形成在一衬底上，所述衬底包括硅衬底或者碳化硅衬底，所述衬底键合在所述化合物半导体器件的底层外延层上。
10.如权利要求9所述的化合物半导体器件，其特征在于，在所述衬底和所述化合物半导体器件的底层外延层之间形成有金属键合层，以使所述衬底和所述化合物半导体器件相互键合。
11.如权利要求10所述的化合物半导体器件，其特征在于，所述化合物半导体器件的底层外延层为隔离层，通过所述金属键合层使所述衬底和所述隔离层相互键合。
12.如权利要求9所述的化合物半导体器件，其特征在于，所述化合物半导体器件包括HBT器件或者HEMT器件。
CN202310940325.7A 2023-07-27 2023-07-27 化合物半导体器件及其制备方法 Pending CN116884989A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310940325.7A CN116884989A (zh) 2023-07-27 2023-07-27 化合物半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310940325.7A CN116884989A (zh) 2023-07-27 2023-07-27 化合物半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116884989A true CN116884989A (zh) 2023-10-13

Family

ID=88266219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310940325.7A Pending CN116884989A (zh) 2023-07-27 2023-07-27 化合物半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116884989A (zh)

Similar Documents

Publication Publication Date Title
US10074588B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
US8263853B2 (en) Wafer level interconnection of inverted metamorphic multijunction solar cells
TWI355017B (en) Method for producing semiconductor device
US7622788B2 (en) GaN heterojunction bipolar transistor with a p-type strained InGaN base layer
KR102533932B1 (ko) 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
US10388814B2 (en) III-V solar cell structure with multi-layer back surface field
US20210013363A1 (en) Stack-like iii-v semiconductor product and production method
US20230178611A1 (en) Manufacturable gallium containing electronic devices
US20180315591A1 (en) Hetero-integration of iii-n material on silicon
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN113823628A (zh) 一种集成芯片及其制作方法
US20130048061A1 (en) Monolithic multi-junction photovoltaic cell and method
JP2002015965A (ja) 半導体基板の製造方法および半導体基板
JP3078420B2 (ja) 半導体デバイス
CN116884989A (zh) 化合物半导体器件及其制备方法
JP2008258563A (ja) 半導体装置の製造方法、半導体装置および電子機器
US8569097B1 (en) Flexible III-V solar cell structure
CN110931547A (zh) 一种hemt器件及其制备方法
CN104393168A (zh) 一种霍尔元件及其制备方法
US20230395561A1 (en) Method for Producing a Semiconductor Chip
US20120261721A1 (en) Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
KR100847848B1 (ko) 이종접합 바이폴라 트랜지스터 및 그 제조방법
JP3055264B2 (ja) 半導体素子の製造方法
US20230420542A1 (en) Method for producing a transistor with a high degree of electron mobility, and produced transistor
US20220285585A1 (en) Semiconductor structures and manufacturing methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination