CN116868701A - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents
阵列基板及其制造方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN116868701A CN116868701A CN202180004301.XA CN202180004301A CN116868701A CN 116868701 A CN116868701 A CN 116868701A CN 202180004301 A CN202180004301 A CN 202180004301A CN 116868701 A CN116868701 A CN 116868701A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- substrate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 178
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 146
- 239000004065 semiconductor Substances 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 298
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910001257 Nb alloy Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000005019 vapor deposition process Methods 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ANUQVPMOKIYKBZ-UHFFFAOYSA-N [Ti].[Ni].[Mo] Chemical compound [Ti].[Ni].[Mo] ANUQVPMOKIYKBZ-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum (Al) Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001000 nickel titanium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板(10)及阵列基板(10)的制造方法、显示面板(30)和显示装置，属于显示技术领域。阵列基板(10)包括衬底基板(11)和位于衬底基板(11)上的驱动薄膜晶体管(12)，其中，驱动薄膜晶体管(12)包括在衬底基板(11)上依次层叠的第一栅极(121)、第一绝缘层(122)、第一有源层(123)、第二绝缘层(124)以及第一源漏极(125，126)，第一绝缘层(122)的厚度大于第二绝缘层(124)的厚度，因此降低了驱动薄膜晶体管(12)的第一栅极(121)对第一有源层(123)的调控能力，从而能够增大驱动薄膜晶体管(12)的亚阈值摆幅，进而可以提升驱动薄膜晶体管(12)对显示面板(30)上的发光器件的灰阶的调节能力。
Description
本申请涉及油气管道领域，特别涉及一种阵列基板及其制造方法、显示面板和显示装置。
目前，有机发光二极管(英文：organic light-emitting diode；简写：OLED)的显示面板具有高对比度、广色域、响应速度快等特点。阵列基板是显示面板中的一个部件，用于对显示面板进行控制。铟镓锌氧化物(英文：indium gallium zinc oxide；简写：IGZO)由于其迁移率高，均一性好以及透明性好等优点，被广泛应用于制备阵列基板中的薄膜晶体管(英文：thin film transistor；简写：TFT)的有源层。
相关技术中，一种阵列基板，包括驱动薄膜晶体管，该驱动薄膜晶体管包括衬底基板、缓冲层、有源层、栅极、源极和漏极。
但是，相关技术中的驱动薄膜晶体管的亚阈值摆幅较小，导致驱动薄膜晶体管调节有机发光二极管的灰阶的性能较差。
发明内容
本申请实施例提供了一种阵列基板及其制造方法、显示面板和显示装置。所述技术方案如下：
根据本申请的一方面，提供了一种阵列基板，所述阵列基板包括：衬底基板和位于所述衬底基板上的驱动薄膜晶体管，所述驱动薄膜晶体管包括在所述衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
可选的，所述阵列基板还包括：位于所述衬底基板上的开关薄膜晶体管，所述开关薄膜晶体管包括在所述衬底基板上依次层叠的第二有源层、第三绝缘层、第二栅极以及第二源漏极，所述第三绝缘层与所述第二绝缘层为同层结构。
可选的，所述第一绝缘层的厚度与所述第二绝缘层的厚度的比值范围为 1.2～5。
可选的，所述驱动薄膜晶体管还包括位于所述第二绝缘层与所述第一源漏极之间的导电结构，所述导电结构在所述衬底基板上的正投影，与所述第一栅极在所述衬底基板上的正投影存在交叠；
所述第一源漏极包括用于与电源电连接的第一极以及用于与发光单元电连接的第二极，所述第二极与所述导电结构电连接。
可选的，所述第一有源层包括沿远离衬底基板的方向依次层叠的第一半导体层和第二半导体层；
所述第一半导体层的迁移率大于所述第二半导体层的迁移率。
可选的，所述第二半导体层覆盖所述第一半导体层远离所述衬底基板的一面。
可选的，所述第一半导体层具有相对的顶面和底面，以及连接所述顶面和所述底面的侧面，所述底面朝向所述衬底基板；
所述第二半导体层覆盖所述第一半导体层的顶面以及侧面。
可选的，所述第一半导体层的迁移率的范围为20平方厘米/(伏·秒)～100平方厘米/(伏·秒)，所述第二半导体层的迁移率的范围为5平方厘米/(伏·秒)～30平方厘米/(伏·秒)。
根据本申请的另一方面，提供了一种阵列基板的制造方法，所述方法包括：
获取衬底基板；
在所述衬底基板上形成驱动薄膜晶体管；
其中，所述驱动薄膜晶体管的形成方式包括：
依次形成层叠的第一栅极以及第一绝缘层；
在所述第一绝缘层上形成第一有源层；
在形成有所述第一有源层的衬底基板上依次形成第二绝缘层和第一源漏极；
其中，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
可选的，所述在所述第一绝缘层上形成第一有源层，包括：
在氧气浓度大于或者等于20％的环境中在形成有所述第一绝缘层的衬底基板上形成所述第一有源层。
可选的，所述在所述第一绝缘层上形成第一有源层，包括：
在形成有所述第一绝缘层的衬底基板上依次形成第一半导体材料层和第二半导体材料层；
对所述第一半导体层和所述第二半导体材料层进行一次构图工艺以形成第一半导体层和第二半导体层；
其中，所述第二半导体层覆盖所述第一半导体层远离所述衬底基板的一面。
根据本申请的另一方面，提供了一种显示面板，所述显示面板包括上述的阵列基板。
根据本申请的另一方面，提供了一种显示装置，所述显示装置包括上述的显示面板。
本申请实施例提供的技术方案带来的有益效果至少包括：
提供了一种阵列基板，该阵列基板包括衬底基板和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的结构示意图；
图2是本申请实施例示出的另一种阵列基板的结构示意图；
图3是本申请实施例中的驱动薄膜晶体管的输出特性曲线和相关技术中驱动薄膜晶体管的输出特性曲线对比图；
图4是本申请实施例提供的另一种阵列基板的结构示意图；
图5是本申请实施例提供的另一种阵列基板的结构示意图；
图6是本申请实施例提供的一种阵列基板的制造方法的流程图；
图7是图6所示的方法中形成驱动薄膜晶体管的方法的流程图；
图8是本申请实施例提供的另一种阵列基板的制造方法的流程图；
图9是本申请实施例制备的驱动薄膜晶体管和相关技术制备的驱动薄膜晶体管的开关特性对比图；
图10是本申请实施例提供的一种显示面板的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
有机发光二极管的显示面板具有高对比度、广色域、响应速度快等特点。阵列基板是显示面板中的一个部件，用于对显示面板进行控制。
阵列基板上的驱动薄膜晶体管是有机发光二极管的显示面板中的主要驱动元件。铟镓锌氧化物由于其迁移率高，均一性好以及透明性好等优点，被广泛应用于制备阵列基板中的薄膜晶体管的有源层。
有机发光二极管的显示面板内具有呈阵列式排布的多个像素，每一像素通过一个阵列基板上的像素驱动电路来进行驱动。示例性的，阵列基板上包括驱动薄膜晶体管和开关薄膜晶体管；其中，开关薄膜晶体管用于有机发光二极管的开关，驱动薄膜晶体管用于调节有机发光二极管的灰阶。
由于驱动薄膜晶体管和开关薄膜晶体管的在显示面板中的作用不同，因此对于驱动薄膜晶体管和开关薄膜晶体管，电学特性的要修也不一样，例如：开关薄膜晶体管的亚阈值摆幅(英文：subthreshold swing；简写：ss)较小，从而能够快速地开启或者关断该开关薄膜晶体管，以关闭发光器件。驱动薄膜晶体管的亚阈值摆幅较大，以避免出现发光器件的灰阶调节范围太小的现象。
其中，亚阈值摆幅是衡量薄膜晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，又称为S因子，S因子越小代表薄膜晶体管的开启或者关断的速率越快。
但是，由于现有技术中阵列基板上的开关薄膜晶体管和驱动薄膜晶体管为同时制造而成，开关薄膜晶体管和驱动薄膜晶体管的结构类似，且开关薄膜晶体管与驱动薄膜晶体管中各个膜层的厚度均相等，导致开关薄膜晶体管的亚阈值摆幅与驱动薄膜晶体管的亚阈值摆幅比较接近。即就是其中的驱动薄膜晶体管的亚阈值摆幅较小，导致驱动薄膜晶体管调节有机发光二极管的灰阶的性能较差。
上述部分和全部的技术问题通过本申请下述的有限的实施例可以优化。
本申请实施例提供的阵列基板可以用于显示领域或芯片领域，显示领域可以是液晶显示面板(英文：liquid crystal display；简写：LCD)，有机发光二极管(英文：organic light-emitting diode；简写：OLED)显示面板，量子点发光二极管(英文：quantum dot light emitting diodes；简写：QLED)显示面板，微型发光二极管显示面板(英文：micro light emitting diode；简写：Micro LED)以及传感等技术领域中。
图1是本申请实施例提供的一种阵列基板的结构示意图。参考图1可以看出，该阵列基板10可以包括：衬底基板11和位于衬底基板11上的驱动薄膜晶体管12，驱动薄膜晶体管12可以与显示面板上的发光器件连接，在显示面板开启时，驱动薄膜晶体管12可以处于导通状态，使得驱动显示面板上的发光器件的驱动电流通过驱动薄膜晶体管12进入发光器件中，以驱动显示面板上的发光器件发光。
驱动薄膜晶体管12可以包括在衬底基板11上依次层叠的第一栅极121、第一绝缘层122、第一有源层123、第二绝缘层124以及第一源漏极(为了便于理解，本申请实施例中以第一源极125和第一漏极126表示第一源漏极)。即就是，第一栅极121可以位于衬底基板11的一侧，第一绝缘层122可以位于第一栅极121远离衬底基板11的一侧，第一有源层123可以位于第一绝缘层122远离衬底基板11的一侧，第二绝缘层124可以位于第一有源层123远离衬底基板11的一侧，第一源漏极(第一源极125和第一漏极126)可以位于第二绝缘层124远离衬底基板11的一侧。
参考图1，第一源极125和第一漏极126位于同层，由同一次构图工艺制备得到。第一源极125和第一漏极126均与第一有源层123电连接。第一有源层123可以包括金属氧化物半导体层。
其中，第一绝缘层122的厚度可以大于第二绝缘层124的厚度。示例性的，第一绝缘层122的厚度可以为第二绝缘层124的厚度的2倍。本申请实施例中的第一绝缘层122可以作为驱动薄膜晶体管12的栅极绝缘层，相较于相关技术中，阵列基板中的驱动薄膜晶体管为顶栅的结构中，第二绝缘层124作为驱动薄膜晶体管的栅极绝缘层，本申请实施例中的作为栅极绝缘层的第一绝缘层122的厚度较厚，如此，可以使得驱动薄膜晶体管12的第一栅极121对第一有源层 123的栅控能力较弱，从而可以增大驱动薄膜晶体管12的亚阈值摆幅，进而使得驱动薄膜晶体管12连接的发光器件具有较宽的灰度调控范围。
此外，由于驱动薄膜晶体管12的亚阈值摆幅与栅极绝缘层的电容负相关，栅极绝缘层的电容与栅极绝缘层的厚度负相关，即驱动薄膜晶体管12的亚阈值摆幅与栅极绝缘层的厚度正相关，并且，第一绝缘层122的厚度变化对该阵列基板10上的其他器件的电学性能的影响较小，因此，本申请实施例可以通过对作为栅极绝缘层的第一绝缘层122的厚度进行调整，从而调整驱动薄膜晶体管12的亚阈值摆幅。
综上所述，本申请提供了一种阵列基板，该阵列基板包括衬底基板和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
可选的，如图2所示，图2是本申请实施例示出的另一种阵列基板的结构示意图。阵列基板10还可以包括：位于衬底基板11上的开关薄膜晶体管13，开关薄膜晶体管13可以包括在衬底基板11上依次层叠的第二有源层131、第三绝缘层132、第二栅极133以及第二源漏极(为了便于理解，本申请实施例中以第二源极134和第二漏极135表示第二源漏极，第二源极134和第二漏极135可以位于同层，可以采用同一次构图工艺制备得到，第二源极134和第二漏极135均与第二有源层131电连接)。即就是，第二有源层131可以位于衬底基板11的一侧，第三绝缘层132可以位于第二有源层131远离衬底基板11的一侧，第二栅极133可以位于第三绝缘层132远离衬底基板11的一侧，第二源漏极(第二源极134和第二漏极135)可以位于第二栅极133远离衬底基板11的一侧。第二有源层131可以包括金属氧化物半导体层。
其中，第三绝缘层132与第二绝缘层124可以为同层结构，进一步的，第三绝缘层132和第二绝缘层124可以为同一绝缘层，可以在阵列基板的制备过程中一次形成第三绝缘层132和第二绝缘层124。如此，第三绝缘层132的厚度可以与第二绝缘层124的厚度相同，第三绝缘层132的厚度可以小于第一绝缘层122的厚度，可以使得开关薄膜晶体管13的第二栅极133对第二有源层131 的栅控能力较强，从而使得开关薄膜晶体管13的亚阈值摆幅相较于驱动薄膜晶体管12的亚阈值摆幅较小，进而可以提升薄膜晶体管开启或者关断的速率。
可选的，开关薄膜晶体管13还可以包括位于第二有源层131靠近衬底基板11一侧的遮光金属层136，遮光金属层136可以用于避免外界光束对第二有源层131的稳定性造成影响，遮光金属层136可以和第一栅极121为同层结构，可以和第一栅极121通过同一次构图工艺形成。
可选的，请参考图1或者图2，第一绝缘层122的厚度与第二绝缘层124的厚度的比值范围为1.2～5。示例性的，第一绝缘层122的厚度范围可以为2000埃～5000埃，第二绝缘层124的厚度范围可以为800埃～2000埃。在此范围内，本申请实施例可以通过使得驱动薄膜晶体管12的第一栅极121位于第一有源层123靠近衬底基板11的一侧，作为驱动薄膜晶体管12的栅极绝缘层的第一绝缘层122的厚度较厚，且使得开关薄膜晶体管13的第二栅极位于第二有源层131远离衬底基板11的一侧，作为开关薄膜晶体管13的栅极绝缘层的第三绝缘层132的厚度较薄，如此，可以使得阵列基板10中的驱动薄膜晶体管12的亚阈值摆幅较大，同时阵列基板中的开关薄膜晶体管13的亚阈值摆幅较小。
可选的，如图2所示，驱动薄膜晶体管12还可以包括位于第二绝缘层124与第一源漏极(第一源极125和第一漏极126)之间的导电结构127，导电结构127在衬底基板11上的正投影，与第一栅极121在衬底基板11上的正投影存在交叠。其中，导电结构127的材料可以包括金属，导电结构127可以位于第一有源层123远离衬底基板11的一侧，导电结构127在衬底基板11上的正投影，可以与第一有源层123在衬底基板11上的正投影存在交叠，可以避免第一有源层123受到外界光线的影响，以提升第一有源层123的稳定性。
第一源漏极(第一源极125和第一漏极126)包括用于与电源电连接的第一极以及用于与发光单元电连接的第二极，第二极与导电结构127电连接。可选的，如图2所示，驱动薄膜晶体管12还可以包括导电结构127与第一源漏极(第一源极125和第一漏极126)之间的第四绝缘层128，该第四绝缘层128可以称为中间介电层(英文：inter layer dielectric；简写：ILD)，第四绝缘层128上可以具有多个通孔，第二绝缘层124上也可以具有多个通孔，第一极可以通过第四绝缘层128和第二绝缘层124上的通孔与第一有源层123连接，第二极可以通过第四绝缘层128和第二绝缘层124上的通孔与第一有源层123连接，并且，第二极可以通过第四绝缘层128上的通孔与导电结构127连接。
示例性的，如图2所示，第一极为第一漏极126，第二极为第一源极125，导电结构127与第一源极125连接，可以使得第一栅极121和导电结构127之间形成电场，且导电结构127与第一漏极126之间也形成电场，上述电场可以使得第一漏极126附近的第一有源层123中的耗尽层的厚度增大，可以在较短的时间内使得在驱动薄膜晶体管12的源漏电压(第一漏极126和第一源极125之间的电压)在一定变化范围内，驱动薄膜晶体管12的漏极电流(第一漏极126的电流)会保持近似恒定，从而使得驱动薄膜晶体管12可以较快的处于饱和工作区的输出状态，进而可以提高驱动薄膜晶体管12的稳定性。
示例性的，请参考图3，图3是本申请实施例中的驱动薄膜晶体管的输出特性曲线和相关技术中驱动薄膜晶体管的输出特性曲线对比图。其中，横坐标为源漏电压，其单位为伏特(V)，纵坐标为漏极电流，其单位为安培(A)。驱动薄膜晶体管的输出特性曲线主要可以包括以下四个区域：可变电阻区，饱和区，截止区和击穿区。其中，饱和区可以指驱动薄膜晶体管的输出特性曲线中漏源电压V(ds)的值较大，且漏极电流I(d)不随着V(ds)的增加而变化的部分。在该区域内，漏极电流I(d)的大小可以只由栅源电压(栅极和源极之间的电压)控制，此时驱动薄膜晶体管的输出特性较为稳定。
图3中的曲线C1为本申请实施例中的驱动薄膜晶体管12的输出特性曲线的漏极电流随源漏电压变化的曲线。曲线C2为相关技术中未设置导电结构127驱动薄膜晶体管的输出特性曲线的漏极电流随源漏电压变化的曲线。从图3可以看出，本申请实施例中的驱动薄膜晶体管相较于相关技术中的驱动薄膜晶体管可以较快地达到饱和工作区的状态，即本申请中的驱动薄膜晶体管的电学稳定性较好。
可选的，如图2所示，导电结构127可以与开关薄膜晶体管13的第二栅极133为同层结构，导电结构127和第二栅极133可以通过一次构图工艺形成。
可选的，如图4所示，图4是本申请实施例提供的另一种阵列基板的结构示意图。第一有源层123可以包括沿远离衬底基板11的方向依次层叠的第一半导体层1231和第二半导体层1232。第一有源层123可以为叠层结构，第一源极125和第一漏极126均可以与第二半导体层1232电连接。
其中，第一半导体层1231的迁移率可以大于第二半导体层1232的迁移率。由于同一种类型的材料制成的半导体层，使用迁移率较低的半导体层的薄膜晶体管的亚阈值摆幅较大，使用迁移率较高的半导体层的薄膜晶体管的亚阈值摆 幅较小，当第一有源层123为叠层结构时，可以在使得第一有源层123的迁移率较高的前提下，增大驱动薄膜晶体管12的亚阈值摆幅。
此外，迁移率较低的第二半导体层1232还可以改善第一有源层123的短沟道效应。
可选的，如图4所示，第二半导体层1232覆盖第一半导体层1231远离衬底基板11的一面。如此，第一半导体层1231和第二半导体层1232可以通过一次构图工艺形成，可以简化阵列基板10的制备工序。
可选的，如图5所示，图5是本申请实施例提供的另一种阵列基板的结构示意图，图5所示的阵列基板在图4所示的阵列基板的基础上进行了一些调整。第一半导体层1231可以具有相对的顶面s1和底面s2，以及连接顶面s1和底面s2的侧面s3，底面s2朝向衬底基板11。其中，第一半导体层1231相对于第二半导体层1232的迁移率较低，且更加稳定，第二半导体层1232可以覆盖第一半导体层1231的顶面s1以及侧面s2，可以进一步提高有源层的稳定性。
可选的，第一半导体层1231的迁移率的范围为20平方厘米/(伏·秒)～100平方厘米/(伏·秒)，第二半导体层1232的迁移率的范围为5平方厘米/(伏·秒)～30平方厘米/(伏·秒)。其中，第一半导层1231和第二半导体层1232的材料均可以包括铟镓锌氧化物(IGZO)，氧化铟锡(ITO)以及氧化铟锌(IZO)中的一种。
可选的，如图5所示，驱动薄膜晶体管12还可以包括第五绝缘层129，第五绝缘层129可以包括钝化层(英文：passivation；简写：PVX)或者平坦层(英文：Planarizing；简写：PLN)中的至少一层。第五绝缘层129可以用于保护第一源漏极(第一漏极126和第一源极125)。
综上所述，本申请提供了一种阵列基板，该阵列基板包括衬底基板和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
图6是本申请实施例提供的一种阵列基板的制造方法的流程图。该方法可以制造上述实施例所提供的阵列基板，例如用于制备图1所示的阵列基板。参 考图6，该方法可以包括：
步骤201、获取衬底基板。
步骤202、在衬底基板上形成驱动薄膜晶体管。
其中，如图7所示，步骤202可以包括以下三个子步骤：
子步骤2021、依次形成层叠的第一栅极以及第一绝缘层。
子步骤2022、在第一绝缘层上形成第一有源层。
子步骤2023、在形成有第一有源层的衬底基板上依次形成第二绝缘层和第一源漏极。
其中，第一绝缘层的厚度大于第二绝缘层的厚度。
综上所述，本申请提供了一种阵列基板的制造方法，该阵列基板包括衬底基板和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
图8是本申请实施例提供的另一种阵列基板的制造方法的流程图。该方法可以制造上述实施例所提供的阵列基板，例如用于制备图4或者图5所示的阵列基板。参考图8，该方法可以包括：
步骤301、获取衬底基板。
可选的，该衬底基板可以为柔性基板，该柔性基板可以采用柔性材料(如，聚酰亚胺PI材料)制成。或者，该衬底基板可以为玻璃基板。或者，该衬底基板可以为不透光的基板。
步骤302、在衬底基板上形成第一栅极。
在对衬底基板采用标准方法进行清洗以后，可以采用溅射沉积工艺(英文：Sputter)或者原子层沉积工艺(英文：Atomic Layer Deposition；简写：ALD)在衬底基板上形成第一栅极金属薄膜，之后对该第一栅极金属薄膜进行图案化处理，从而得到第一栅极。该第一栅极的厚度范围可以为500埃～2000埃，其材料可以包括铝(Al)、钼(Mo)、钛(Ti)和钼铌合金(MoNb)等金属中的至少一种。
步骤303、在形成有第一栅极的衬底基板上形成第一绝缘层。
可以采用等离子体增强气相沉积工艺(英文：Plasma Enhanced Chemical Vapor Deposition；简写：PECVD)或者等离子体增强原子层沉积工艺，(英文：Plasma Enhanced Atomic Layer Deposition；简写：ALD)在形成有第一栅极的衬底基板上沉积第一绝缘薄膜，该第一绝缘薄膜的材料可以包括氧化硅(SiOx)或者氧化氮(SiNx)中的至少一种，并且对第一绝缘薄膜进行图案化处理，以形成第一绝缘层，该第一绝缘层可以为复合膜层。该第一绝缘层的厚度范围可以为2000埃～5000埃。
步骤304、在形成有第一绝缘层的衬底基板上形成第一有源层。
可选的，可以在氧气浓度大于或者等于20％的环境中在形成有第一绝缘层的衬底基板上形成第一有源层。如此，可以增加第一有源层的界面缺陷，该界面缺陷可以存放电荷，界面缺陷的增加，相当于增大有源层的晶界电容值，由于有源层的晶界电容值与驱动薄膜晶体管的亚阈值摆幅成正比，因此可以增大驱动薄膜晶体管的亚阈值摆幅。
在本申请实施例中，形成第一有源层可以包括以下两种方式：
方式一：
(1)可以采用溅射沉积工艺或者原子层沉积工艺，在形成有第一绝缘层的衬底基板上依次形成第一半导体材料层和第二半导体材料层。其中，第一半导体材料层的厚度可以为10nm～80nm，可以包括迁移率范围为20cm
2/Vs～100cm
2/Vs的氧化物半导体材料，第二半导体材料层的厚度可以为10nm～80nm，可以包括迁移率范围为5cm
2/Vs～30cm
2/Vs的氧化物半导体材料。
(2)对第一半导体层和第二半导体材料层进行一次构图工艺以形成第一半导体层和第二半导体层。其中，第二半导体层覆盖第一半导体层远离衬底基板的一面。如此，可以通过一次构图工艺形成第一半导体层和第二半导体层，可以简化阵列基板的制造工艺步骤。
方式二：
(1)在形成有第一绝缘层的衬底基板上形成第一半导体材料层。
可以采用溅射沉积工艺或者原子层沉积工艺，在形成有第一绝缘层的衬底基板上依次形成第一半导体材料层。第一半导体材料层的厚度可以为10nm～80nm，可以包括迁移率范围为20cm
2/Vs～100cm
2/Vs的氧化物半导体材料。
(2)对第一半导体材料层进行一次构图工艺以形成第一半导体层。
(3)在形成有第一半导体层的衬底基板上形成第二半导体材料层。
可以采用溅射沉积工艺或者原子层沉积工艺，在形成有第一半导体层的衬底基板上形成第二半导体材料层。第二半导体材料层的厚度可以为10nm～80nm，可以包括迁移率范围为5cm2/Vs～30cm2/Vs的氧化物半导体材料。
(4)对第二半导体材料层进行一次构图工艺以形成第二半导体层。
其中，第二半导体层具有相对的顶面和底面，以及连接顶面和底面的侧面，底面朝向衬底基板，第二半导体层覆盖第一半导体层的顶面以及侧面。
步骤305、在形成有第一有源层的衬底基板上依次形成第二绝缘层。
其中，第一绝缘层的厚度大于第二绝缘层的厚度。该第二绝缘层的材料可以包括氧化硅，厚度范围可以为80nm～200nm。
步骤306、在形成有第二绝缘层的衬底基板上形成导电结构。
可以采用溅射沉积工艺或者原子层沉积工艺在形成有第二绝缘层的衬底基板上形成导电金属薄膜，之后对该导电金属薄膜进行图案化处理，从而得到导电结构。该导电结构的厚度范围可以为100nm～1000nm，其材料可以包括铝(Al)、钼(Mo)、钛(Ti)、钼镍钛合金(MoNiTi，MTD)、铜(Cu)和钼铌合金(MoNb)等金属中的至少一种。
步骤307、在形成有导电结构的衬底基板上形成第四绝缘层。
可以采用等离子体增强气相沉积的工艺在形成有导电结构的衬底基板上第四绝缘层，该第四绝缘层的厚度范围可以为200nm～600nm，其材料可以包括氧化硅和氮化硅中的至少一种。
步骤308、在形成有第四绝缘层的衬底基板上形成源漏金属层。
其中，源漏金属层包括第一源极和第一漏极。可以采用溅射沉积工艺或者原子层沉积工艺在形成有有源层的衬底基板上形成源漏金属薄膜，该源漏金属薄膜的厚度范围可以为100nm～1000nm，其材料可以包括铝(Al)、钼(Mo)、钛(Ti)、钼镍钛合金(MoNiTi，MTD)、铜(Cu)和钼铌合金(MoNb)等金属中的至少一种。并对源漏金属薄膜进行图案化处理以形成源漏金属层。
步骤309、在形成有源漏金属层的衬底基板上形成第五绝缘层。
可以采用等离子体增强气相沉积的工艺在形成有源漏金属层的衬底基板上形成第五绝缘层，该第五绝缘层的厚度范围可以为200nm～600nm，其材料可以包括氧化硅和氮化硅中的至少一种。
如图9所示，图9是本申请实施例制备的驱动薄膜晶体管和相关技术制备 的驱动薄膜晶体管的开关特性对比图。其中，横坐标为电压，其单位为伏特(V)，纵坐标为电流，其单位为安培(A)。图9中的曲线C3为本申请实施例中的驱动薄膜晶体管的漏极电流随栅极电压变化的曲线。曲线C4为相关技术中使用顶栅结构的工艺制备的驱动薄膜晶体管的漏极电流随栅极电压变化的曲线。
从图9可以看出，在驱动薄膜晶体管的栅极电压为正，驱动薄膜晶体管处于开启状态时，本申请实施例制备的驱动薄膜晶体管相较于相关技术制备的驱动薄膜晶体管具有较大的亚阈值摆幅(相当于图中曲线的斜率)。经测试，本申请实施例中的驱动薄膜晶体管的亚阈值摆幅的范围0.25mV/dec～0.8mV/dec，相关技术中的驱动薄膜晶体管亚阈值摆幅的范围0.15mV/dec～0.25mV/dec。
综上所述，本申请实施例提供了一种阵列基板的制造方法，该阵列基板包括衬底基板和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
如图10所示，图10是本申请实施例提供的一种显示面板的结构示意图，该显示面板30可以包括：如上述任一实施例中的阵列基板10。
该显示面板30还可以包括：阵列基板10上的第五绝缘层129远离衬底基板11一侧的第一电极301。第一电极301可以为显示面板30上的发光单元的阳极。阳极可以包括采用溅射工艺沉积的厚度为40nm或135nm的ITO，或者阳极可以包括厚度分别为70埃、1000埃和70埃的ITO、Ag和ITO的叠层结构。
位于第一电极301远离衬底基板11的一侧还可以具有像素定义层302(英文：pixel defining layer；简写：PDL)，该像素定义层302可以具有像素开口，像素开口中可以具有发光材料，位于发光材料远离衬底基板11的一侧还可以具有第二电极，该第二电极可以为发光单元的阴极，阴极可以为整层结构。其中，像素定义层的厚度范围可以为1微米(um)～2um，材料可以包括PI。
第五绝缘层129中可以具有过孔，该过孔可以用于露出第一源极125，以便第一电极301通过该过孔与第一源极125电连接。
综上所述，本申请实施例提供了一种显示面板，该阵列基板包括衬底基板 和位于衬底基板上的驱动薄膜晶体管，其中，驱动薄膜晶体管包括在衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，第一绝缘层的厚度大于第二绝缘层的厚度，因此降低了驱动薄膜晶体管的第一栅极对第一有源层的调控能力，从而能够增大驱动薄膜晶体管的亚阈值摆幅，进而可以提升驱动薄膜晶体管对显示面板上的发光器件的灰阶的调节能力。
本申请实施例提供一种显示装置，该显示装置包括上述实施例中的显示面板。可选的，该显示装置可以包括OLED显示面板、液晶显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等各种具有显示功能的产品或部件。
本申请中术语“A和B的至少一种”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和B的至少一种，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。同理，“A、B和C的至少一种”表示可以存在七种关系，可以表示：单独存在A，单独存在B，单独存在C，同时存在A和B，同时存在A和C，同时存在C和B，同时存在A、B和C这七种情况。同理，“A、B、C和D的至少一种”表示可以存在十五种关系，可以表示：单独存在A，单独存在B，单独存在C，单独存在D，同时存在A和B，同时存在A和C，同时存在A和D，同时存在C和B，同时存在D和B，同时存在C和D，同时存在A、B和C，同时存在A、B和D，同时存在A、C和D，同时存在B、C和D，同时存在A、B、C和D，这十五种情况。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”、“第二”、“第三”、“第四”和“第五”仅用于 描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (13)
- 一种阵列基板，其特征在于，所述阵列基板包括：衬底基板和位于所述衬底基板上的驱动薄膜晶体管，所述驱动薄膜晶体管包括在所述衬底基板上依次层叠的第一栅极、第一绝缘层、第一有源层、第二绝缘层以及第一源漏极，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
- 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述衬底基板上的开关薄膜晶体管，所述开关薄膜晶体管包括在所述衬底基板上依次层叠的第二有源层、第三绝缘层、第二栅极以及第二源漏极，所述第三绝缘层与所述第二绝缘层为同层结构。
- 根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层的厚度与所述第二绝缘层的厚度的比值范围为1.2～5。
- 根据权利要求1所述的阵列基板，其特征在于，所述驱动薄膜晶体管还包括位于所述第二绝缘层与所述第一源漏极之间的导电结构，所述导电结构在所述衬底基板上的正投影，与所述第一栅极在所述衬底基板上的正投影存在交叠；所述第一源漏极包括用于与电源电连接的第一极以及用于与发光单元电连接的第二极，所述第二极与所述导电结构电连接。
- 根据权利要求1所述的阵列基板，其特征在于，所述第一有源层包括沿远离衬底基板的方向依次层叠的第一半导体层和第二半导体层；所述第一半导体层的迁移率大于所述第二半导体层的迁移率。
- 根据权利要求5所述的阵列基板，其特征在于，所述第二半导体层覆盖所述第一半导体层远离所述衬底基板的一面。
- 根据权利要求5所述的阵列基板，其特征在于，所述第一半导体层具有相对的顶面和底面，以及连接所述顶面和所述底面的侧面，所述底面朝向所述衬底基板；所述第二半导体层覆盖所述第一半导体层的顶面以及侧面。
- 根据权利要求5所述的阵列基板，其特征在于，所述第一半导体层的迁移率的范围为20平方厘米/(伏·秒)～100平方厘米/(伏·秒)，所述第二半导体层的迁移率的范围为5平方厘米/(伏·秒)～30平方厘米/(伏·秒)。
- 一种阵列基板的制造方法，其特征在于，所述方法包括：获取衬底基板；在所述衬底基板上形成驱动薄膜晶体管；其中，所述驱动薄膜晶体管的形成方式包括：依次形成层叠的第一栅极以及第一绝缘层；在所述第一绝缘层上形成第一有源层；在形成有所述第一有源层的衬底基板上依次形成第二绝缘层和第一源漏极；其中，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
- 根据权利要求9所述的方法，其特征在于，所述在所述第一绝缘层上形成第一有源层，包括：在氧气浓度大于或者等于20％的环境中在所述第一绝缘层的衬底基板上形成所述第一有源层。
- 根据权利要求9所述的方法，其特征在于，所述在所述第一绝缘层上形成第一有源层，包括：在所述第一绝缘层上依次形成第一半导体材料层和第二半导体材料层；对所述第一半导体层和所述第二半导体材料层进行一次构图工艺以形成第一半导体层和第二半导体层；其中，所述第二半导体层覆盖所述第一半导体层远离所述衬底基板的一面。
- 一种显示面板，其特征在于，所述显示面板包括权利要求1至8任一所述的阵列基板。
- 一种显示装置，其特征在于，所述显示装置包括权利要求12所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/142698 WO2023123125A1 (zh) | 2021-12-29 | 2021-12-29 | 阵列基板及其制造方法、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116868701A true CN116868701A (zh) | 2023-10-10 |
Family
ID=86996959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180004301.XA Pending CN116868701A (zh) | 2021-12-29 | 2021-12-29 | 阵列基板及其制造方法、显示面板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240306438A1 (zh) |
| CN (1) | CN116868701A (zh) |
| WO (1) | WO2023123125A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252353A (ja) * | 2001-02-26 | 2002-09-06 | Hitachi Ltd | 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置 |
| CN104167449B (zh) * | 2014-08-05 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN105489615B (zh) * | 2016-01-13 | 2019-03-08 | 深圳市华星光电技术有限公司 | 用于amoled的薄膜晶体管阵列基板及其制造方法 |
| CN108288606A (zh) * | 2017-01-06 | 2018-07-17 | 昆山国显光电有限公司 | 一种薄膜晶体管阵列基板及制造方法和显示面板 |
| KR102484320B1 (ko) * | 2017-12-28 | 2023-01-02 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법과 이를 포함하는 유기발광표시장치 |
| CN110880518B (zh) * | 2019-11-28 | 2021-07-13 | 云谷（固安）科技有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN112259553B (zh) * | 2020-09-30 | 2022-09-20 | 昆山国显光电有限公司 | 阵列基板及其制备方法、显示面板 |
-
2021
- 2021-12-29 CN CN202180004301.XA patent/CN116868701A/zh active Pending
- 2021-12-29 WO PCT/CN2021/142698 patent/WO2023123125A1/zh active Application Filing
- 2021-12-29 US US17/924,845 patent/US20240306438A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240306438A1 (en) | 2024-09-12 |
| WO2023123125A1 (zh) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
| USRE49814E1 (en) | Transistor display panel, manufacturing method thereof, and display device including the same | |
| JP5685805B2 (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| US9991319B2 (en) | Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor | |
| US9698278B2 (en) | Thin film transistor and manufacturing method thereof, array substrate, display device | |
| US9991398B2 (en) | Thin film transistor (TFT) array substrate and fabrication method thereof, and display device | |
| JP2013191859A (ja) | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 | |
| US20190123119A1 (en) | Organic el display apparatus and active matrix substrate | |
| CN107634102B (zh) | 薄膜晶体管及其制造方法及驱动方法、显示装置 | |
| KR20160073923A (ko) | 박막트랜지스터 어레이 기판 | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| US11637152B2 (en) | Array substrate and method for manufacturing the same, and display device having photosensitive element, light emitting device and sensing transistor | |
| CN103022144B (zh) | 氧化物半导体 | |
| US12075661B2 (en) | Display apparatus | |
| KR20150074825A (ko) | 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2021108366A (ja) | 薄膜デバイス | |
| KR20200102041A (ko) | 표시 장치 및 이의 제조 방법 | |
| US20220302313A1 (en) | Thin-film transistor substrate | |
| CN102468338A (zh) | 一种氧化锌基肖特基薄膜晶体管 | |
| CN116868701A (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| CN112420764B (zh) | 显示驱动基板、显示驱动基板的制作方法以及显示面板 | |
| CN111384070B (zh) | 一种像素结构、阵列基板、显示装置和制作方法 | |
| WO2020066288A1 (ja) | 薄膜トランジスタ及び表示装置 | |
| CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |