CN116864451B - 一种共源共栅级联型GaN器件、限流装置及其制备方法 - Google Patents
一种共源共栅级联型GaN器件、限流装置及其制备方法 Download PDFInfo
- Publication number
- CN116864451B CN116864451B CN202310834356.4A CN202310834356A CN116864451B CN 116864451 B CN116864451 B CN 116864451B CN 202310834356 A CN202310834356 A CN 202310834356A CN 116864451 B CN116864451 B CN 116864451B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- current limiting
- limiting device
- ohmic contact
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 88
- 241000047703 Nonion Species 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 230000010354 integration Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 69
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 63
- 238000010586 diagram Methods 0.000 description 21
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体技术领域，公开了一种共源共栅级联型GaN器件、限流装置及其制备方法。本发明制备集成于共源共栅级联型GaN器件的限流装置时，利用光刻技术在晶圆上形成离子注入区域和非离子注入区域，利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域处的2DEG，利用光刻技术在所述晶圆上形成欧姆接触区域，在所述欧姆接触区域上制作欧姆接触电极，最后利用热退火技术对所述欧姆接触电极进行处理。本发明的制备工艺与常用有源区隔离工艺兼容，且能够增加器件在不同工作温度下限流装置的相对稳定性及电阻的功率能力，从整体上优化了EMI控制效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种共源共栅级联型GaN器件、限流装置及其制备方法。
背景技术
共源共栅级联(Cascode)型GaN(氮化镓)器件是由低压Si-MOSFET与高压耗尽型GaN HEMT采用共源共栅的方式构成。高压耗尽型GaN HEMT的漏极为级联结构的漏极，低压Si-MOSFET的栅极作为级联结构的栅极，最终实现增强型功能，共源共栅级联型GaN器件的结构如图1所示。
共源共栅级联型GaN器件兼具增强型操作、易驱动、卓越的反向恢复特性及高可靠性等特点，是目前商用GaN功率器件主流结构之一。然而，共源共栅级联型GaN器件在开通关断时采用外部电阻Rg控制di/dt和dv/dt的范围有限，EMI(电磁干扰)控制效果不佳。
在高压耗尽型GaN HEMT的栅极集成限流装置是一种有效增加EMI控制范围的方法，如图2所示。进一步地，限流装置可在栅极采用电阻Rg2和肖特基(SBD)串联的方式，并联在电阻Rg1上，则可以实现对GaN器件开通和关断速度的分别调节，兼顾EMI性能和开关损耗，如图3所示。
然而，在封装过程中，虽然可以通过在高压耗尽型GaN HEMT的栅极与低压Si-MOSFET的源极之前引入无源电阻元件作为限流装置(如图4所示)，但其无疑增大了器件的寄生参数，对EMI的改善效果有限，同时也增大了封装成本。
不同于通过封装实现外部集成限流装置的方案，现有技术中提出通过金属条作为电阻结构来实现集成限流装置的方案。然而该方案通常很难通过多个金属条并联的方式来实现，而是要通过如图5所示的一定长度的单根金属条(金属厚度和宽度要很小)来实现。这种方案会占用更大的面积，导致晶圆上器件数量降低及单颗器件成本的增加，且金属的电阻率随温度的升高而增加，无法保证器件在不同工作温度下电阻的一致性，同样存在EMI控制效果不佳的缺陷。
发明内容
本发明提供了一种共源共栅级联型GaN器件、限流装置及其制备方法，解决了目前共源共栅级联型GaN器件的限流装置的实现方案存在EMI控制效果不佳的缺陷的技术问题。
本发明第一方面提供一种限流装置的制备方法，所述限流装置集成于共源共栅级联型GaN器件，所述制备方法包括：
利用光刻技术在晶圆上形成离子注入区域和非离子注入区域；多个所述非离子注入区域并联间隔设置，相邻两个所述非离子注入区域之间设置所述离子注入区域；
利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域处的2DEG(二维电子气)；所述晶圆包括从下往上依次设置的衬底、GaN层、所述2DEG和AlGaN层；
利用光刻技术在所述晶圆上形成欧姆接触区域；
在所述欧姆接触区域上制作欧姆接触电极；
利用热退火技术对所述欧姆接触电极进行处理。
根据本发明第一方面的一种能够实现的方式，所述非离子注入区域的并联数量基于共源共栅级联型GaN器件在应用过程中的开启/关断时间进行确定。
根据本发明第一方面的一种能够实现的方式，所述非离子注入区域的并联数量的求解公式为：
式中，n表示非离子注入区域的并联数量，Qoss_GaN为共源共栅级联型GaN器件的高压耗尽型GaN HEMT的输出电荷，ton/off为共源共栅级联型GaN器件在应用过程中的开启/关断时间，J为2DEG允许通过的单位宽度最大电流密度，W为单个非离子注入区域的宽度。
根据本发明第一方面的一种能够实现的方式，单个所述非离子注入区域的长度基于所述并联数量和非离子注入区域的方块电阻进行确定。
根据本发明第一方面的一种能够实现的方式，单个所述非离子注入区域的长度的求解公式为：
式中，L表示单个所述非离子注入区域的长度，Rg为预置的共源共栅级联型GaN器件的外部电阻需求值，n为非离子注入区域的并联数量，Rsh为非离子注入区域的方块电阻，W为单个非离子注入区域的宽度。
根据本发明第一方面的一种能够实现的方式，所述在所述欧姆接触区域上制作欧姆接触电极，包括：
对所述欧姆接触区域的介质进行刻蚀；
通过物理气相沉积和金属刻蚀工艺制作欧姆接触电极。
本发明第二方面提供一种限流装置，所述限流装置根据如上任意一项能够实现的方式所述的限流装置的制备方法制得。
本发明第三方面提供一种共源共栅级联型GaN器件，集成有：
如上所述的限流装置。
根据本发明第三方面的一种能够实现的方式，所述共源共栅级联型GaN器件还集成有：
与所述限流装置连接的SBD结构；所述SBD结构基于AlGaN/GaN异质结制备得到。
根据本发明第三方面的一种能够实现的方式，所述SBD结构包括：
第一SBD单元和第二SBD单元；
所述第一SBD单元和所述第二SBD单元的极性相反；
所述第一SBD单元与一个所述限流装置串联得到第一串联组，所述第二SBD单元与另一个所述限流装置串联得到第二串联组，所述第一串联组与所述第二串联组并联。
从以上技术方案可以看出，本发明具有以下优点：
本发明制备集成于共源共栅级联型GaN器件的限流装置的工艺包括：利用光刻技术在晶圆上形成离子注入区域和非离子注入区域，利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域处的2DEG，利用光刻技术在所述晶圆上形成欧姆接触区域，在所述欧姆接触区域上制作欧姆接触电极，利用热退火技术对所述欧姆接触电极进行处理；本发明的制备工艺与常用有源区隔离工艺兼容，无需增加新的工艺步骤，便能实现晶圆级的集成；通过离子注入工艺实现限流装置，利用离子注入横向扩散的特点，能够降低2DEG体迁移率并减少迁移率对温度的变化率，相对于通过金属条来实现集成限流装置的方案，具有更平稳的温度稳定性，增加了器件在不同工作温度下限流装置的相对稳定性，能够满足在不同温度下对EMI改善的要求；本发明中多个非离子注入区域并联间隔设置，相邻两个非离子注入区域之间设置离子注入区域，可以避免离子注入区域发热，减少发热的区的聚集，增加电阻的功率能力，从而从整体上优化了EMI控制效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为共源共栅级联(Cascode)增强型GaN器件结构示意图；
图2为集成由Rg构成的限流装置的共源共栅级联型GaN器件的结构示意图；
图3为集成由Rg和SBD串联结构构成的限流装置的共源共栅级联型GaN器件的结构示意图；
图4为通过封装实现外部集成限流装置的方案的示意图；图5为通过金属条来实现集成限流装置时所采用的单根金属条的结构示意图；
图6为本发明一个可选实施例提供的一种限流装置的制备方法的流程图；
图7为本发明一个可选实施例提供的在晶圆上形成离子注入区域和非离子注入区域的示意图；
图8为本发明一个可选实施例提供的图7沿A-A的剖视图；
图9为本发明一个可选实施例提供的在晶圆上形成欧姆接触区域的示意图；
图10为本发明一个可选实施例提供的图9沿B-B的剖视图；
图11为本发明一个可选实施例提供的通过金属互连结构将限流装置与高压耗尽型GaN HEMT的栅极形成电气连接，实现晶圆级的集成方案的示意图；
图12为本发明一个可选实施例提供的图11沿剖线AA的剖视图；
图13为本发明一个可选实施例提供的图11沿剖线BB的剖视图；
图14为本发明一个可选实施例提供的图11沿剖线CC的剖视图；
图15为本发明一个可选实施例提供的栅极焊盘位于晶圆衬底背面的晶圆级集成限流装置方案的示意图；
图16为本发明一个可选实施例提供的图15沿剖线AA的剖视图；
图17为本发明一个可选实施例提供的图15沿剖线BB的剖视图；
图18为本发明一个可选实施例提供的图15沿剖线CC的剖视图；
图19为本发明一个可选实施例提供的SBD结构实现方式示意图；
图20为本发明一个可选实施例提供的图19沿剖线AA的剖视图；。
图21为本发明一个可选实施例提供的基于Flyback应用时不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆表面)的示意图；
图22为本发明一个可选实施例提供的基于Flyback应用时不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆背面)的示意图；
图23为本发明一个可选实施例提供的实现不同的Rg(on/off)方案的电路图；
图24为本发明一个可选实施例提供的基于High power bridge应用时不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆表面)的示意图；
图25为本发明一个可选实施例提供的基于High power bridge应用时不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆背面)的示意图；
图26为本发明另一个可选实施例提供的实现不同的Rg(on/off)方案的电路图；
图27为本发明一个可选实施例提供的基于图26所示电路时，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆表面)的示意图；
图28为本发明一个可选实施例提供的基于图26所示电路时，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘位于晶圆背面)的示意图。
附图标记：
1-高压耗尽型GaN HEMT；2-低压Si-MOSFET；Rg-外部电阻；Rg1-第一电阻；Rg2-第二电阻；SBD-肖特基势垒二极管；SBD1-第一SBD单元；SBD2-第二SBD单元；3-离子注入区域；4-非离子注入区域；5-AlGaN层；6-2DEG；7-GaN层；8-衬底；9-欧姆接触区域；10-欧姆接触电极；11-漏极焊盘；12-漏极通孔；13-漏极插指；14-源极焊盘；15-源极通孔；16-栅极总线；17-栅极通孔；18-栅极-Rg连接桥；19-Rg通孔；20-栅极焊盘；21-栅极插指；22-源极插指；23-SBD通孔；24-TEV；25-TEV连接桥。
具体实施方式
本发明实施例提供了一种共源共栅级联型GaN器件、限流装置及其制备方法，用于解决目前共源共栅级联型GaN器件的限流装置的实现方案存在EMI控制效果不佳的缺陷的技术问题。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
共源共栅级联型GaN器件的结构如图1所示。图1中，共源共栅级联型GaN器件包括高压耗尽型GaN HEMT和低压Si-MOSFET。共源共栅级联型GaN器件在开通关断时采用外部电阻Rg控制di/dt和dv/dt，如图2所示。限流装置可在栅极采用第二电阻Rg2和肖特基SBD串联的方式，并联在第一电阻Rg1上，如图3所示。然而，在封装过程中，虽然可以通过在高压耗尽型GaN HEMT的栅极与低压Si-MOSFET的源极之前引入无源电阻元件作为限流装置，如图4所示，但其无疑增大了器件的寄生参数，对EMI的改善效果有限，同时也增大了封装成本。上述图1-图4中，“D”表示漏极，“S”表示源极，“G”表示栅极。
不同于通过封装实现外部集成限流装置的方案，现有技术中提出通过金属条作为外部电阻结构来实现集成限流装置的方案。然而该方案通常很难通过多个金属条并联的方式来实现，而是要通过如图5所示的一定长度的单根金属条(金属厚度和宽度要很小)来实现。这种方案会占用更大的面积，导致晶圆上器件数量降低及单颗器件成本的增加，且金属的电阻率随温度的升高而增加，无法保证器件在不同工作温度下外部电阻的一致性，同样存在EMI控制效果不佳的缺陷。
本发明提供了一种限流装置的制备方法，所述限流装置集成于共源共栅级联型GaN器件。
请参阅图6，图6示出了本发明实施例提供的一种限流装置的制备方法的流程图。
本发明实施例提供的一种限流装置的制备方法，包括步骤S1-S5。
步骤S1，利用光刻技术在晶圆上形成离子注入区域3和非离子注入区域4。
如图7所示，多个所述非离子注入区域4并联间隔设置，相邻两个所述非离子注入区域4之间设置所述离子注入区域3。图7中，L表示单个所述非离子注入区域4的长度，S为两个非离子注入区域4间的距离，W为单个非离子注入区域4的宽度。
本发明实施例中，多个非离子注入区域4并联间隔设置，相邻两个非离子注入区域4之间设置离子注入区域3，可以避免离子注入区域3发热，减少发热的区的聚集，增加电阻的功率能力。
在相同Rg的前提下，流过电阻的电流为I，因此电阻的功率P为I2×Rg。假设采用并联方式实现相同的Rg，并联的数量为N，则每个并联支路的电阻R’为N×Rg，电流I’为I÷N，因此采用并联方案的每个并联支路电阻功率P’为(I’×I’)×R＝P÷N。综上所述，采用并联方案，每个并联支路的电阻功率仅为单根方案电阻功率的1/N，因此并联方式可以使得离子注入区域3不会发热，减少发热的区的聚集，增加电阻的功率能力。
步骤S2，利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域3处的2DEG 6。
其中，所述晶圆包括从下往上依次设置的衬底8、GaN层7、所述2DEG 6和AlGaN层5。
执行步骤S2后的晶圆结构的剖面图如图8所示。
步骤S3，利用光刻技术在所述晶圆上形成欧姆接触区域9。
作为具体的实施方式，如图9所示，欧姆接触区域9分布于单个非离子注入区域4的两侧。
步骤S4，在所述欧姆接触区域9上制作欧姆接触电极10。
在一种能够实现的方式中，所述在所述欧姆接触区域9上制作欧姆接触电极10，包括：
对所述欧姆接触区域9的介质进行刻蚀；
通过物理气相沉积和金属刻蚀工艺制作欧姆接触电极10。
作为具体的实施方式，如图10所示，欧姆接触电极10的剖面形状为T形。
步骤S5，利用热退火技术对所述欧姆接触电极10进行处理。
在一种能够实现的方式中，所述非离子注入区域4的并联数量基于共源共栅级联型GaN器件在应用过程中的开启/关断时间进行确定。
本发明实施例中，基于共源共栅级联型GaN器件在应用过程中的开启/关断时间来进行限流装置的设计。
定义非离子注入长度为L、宽度为W、间距为S、并联数量为n，假设级联GaN器件在应用过程中开启/关断时间为ton/off，GaN HEMT的输出电荷为Qoss_GaN，2DEG6允许通过的单位宽度最大电流密度为J，基于此，需满足以下公式：Qoss_GaN/t＝J×W×n。基于该公式，可求解并联数量n以指导限流装置的设计。
根据上述分析，作为一种能够实现的方式，所述非离子注入区域4的并联数量的求解公式为：
式中，n表示非离子注入区域4的并联数量，Qoss_GaN为共源共栅级联型GaN器件的高压耗尽型GaN HEMT的输出电荷，ton/off为共源共栅级联型GaN器件在应用过程中的开启/关断时间，J为2DEG 6允许通过的单位宽度最大电流密度，W为单个非离子注入区域4的宽度。
在一种能够实现的方式中，单个所述非离子注入区域4的长度基于所述并联数量和非离子注入区域4的方块电阻进行确定。
如若对Rg的值有所要求，假设非离子注入区域4的方块电阻为Rsh，因此单根非离子注入区域4的电阻应满足：Rs＝Rsh×L÷W。根据上述求解得出的并联数量n，可得出以下等式：Rs÷n＝Rg，即可求解出单个所述非离子注入区域4的长度。
基于上述分析，作为一种能够实现的方式，单个所述非离子注入区域4的长度的求解公式为：
式中，L表示单个所述非离子注入区域4的长度，Rg为预置的共源共栅级联型GaN器件的外部电阻需求值，n为非离子注入区域4的并联数量，Rsh为非离子注入区域4的方块电阻，W为单个非离子注入区域4的宽度。
本发明上述实施例中，通过两种实施方式设计限流装置的参数：1)无Rg值的要求下，通过级联GaN器件在应用过程中开启/关断时间来设计限流装置；2)如果对Rg值有所要求，可根据1)的结果，通过方块电阻来计算单根非离子注入长度来进一步设计限流装置的参数。本发明上述实施例可以根据实际的应用条件，通过设置单个非离子注入区域4的宽度，求解单个非离子注入区域4并联的数量，用以指导限流装置的设计，同时也可通过设置非离子注入区域4的长度来实现所需限流装置的电阻值，方法具有较强的灵活性。
作为示例，假设级联GaN器件在应用过程中开启/关断时间为ton/off＝20ns，GaNHEMT的输出电荷为Qoss_GaN＝14nC，W/S＝5/1um，2DEG 6允许通过的单位宽度最大电流密度为J＝700mA/mm，则求解单个非离子注入区域4并联的数量的过程包括：
求解在开关过程中流过限流装置的电流为：
QossGaN÷t＝14nC/20ns＝0.7A；
要满足通过限流装置的电流为0.7A，则需要的最小2DEG 6的宽度为：
0.7A÷700mA/mm＝1mm＝1000um；
因此单个非离子注入区域4并联的数量为：
n＝1000um/W＝1000um/5um＝200。
作为示例，基于上述条件，如需满足Rg≥1Ω，假设非离子注入区域4的方块电阻为Rsh＝600Ω/sq，求解单根非离子注入长度L的过程包括：
求解单根非离子注入区域4的电阻为：
Rs＝n×Rg＝200×1Ω＝200Ω；
求解单根非离子注入长度L：
L＝(Rs×W)÷Rsh＝1.66um。
作为示例，当采用基于金属条制备限流装置的方案来实现上述的Rg≥1Ω时，假设金属铝的电阻率ρ为3μΩ·cm，金属厚度T为0.5um，金属宽度w为1um，按照下式求解所需金属条的长度L：
Rg＝ρ÷T×(L÷w)
将ρ、T、w的数值代入到上述公式中，求得L＝16.6um。
由上述计算可以看出，当采用多根金属条并联的方式时，需增加每根金属条的长度，使得基于金属条制备限流装置的方案占用更大的面积，引起晶圆器件数量降低，单颗器件的成本增加。因此，不论是采用单根金属条或多根金属条并联的方式，可行性较低。
本发明还一种限流装置，所述限流装置根据如上任意一项能够实现的方式所述的限流装置的制备方法制得。
本发明还提供一种共源共栅级联型GaN器件，集成有：
如上所述的限流装置。
作为一种实施方式，通过金属互连结构将限流装置与高压耗尽型GaN HEMT的栅极形成电气连接，实现晶圆级的集成方案，如图11至图14所示。其中，漏极焊盘11、漏极通孔12、漏极插指13、源极焊盘14、源极通孔15、栅极总线16、栅极通孔17、栅极-Rg连接桥18、Rg通孔19、栅极焊盘20、栅极插指21和源极插指22的位置如图11-14所示。
作为另一种实施方式，栅极焊盘位于晶圆衬底背面的晶圆级集成限流装置方案，如图15-18所示。其中，漏极焊盘11、漏极通孔12、漏极插指13、源极焊盘14、源极通孔15、栅极总线16、栅极通孔17、栅极-Rg连接桥18、Rg通孔19、栅极插指21、源极插指22、TEV(穿过外延层的通孔)24和TEV连接桥25的位置如图15-18所示。
图15至图18中，通过TEV 24将限流装置的一端与导电衬底8实现电气连接，限流装置的另一端与与栅极总线16相连，衬底经过减薄工艺后，将栅极焊盘20制作到晶圆衬底8背面。
在封装过程中，虽然可以通过在高压耗尽型GaN HEMT的栅极与低压Si-MOSFET的源极之间引入无源电阻元件作为限流装置，如图4所示，但其无疑增大了器件的寄生参数，对EMI的改善效果有限，同时也增大了封装成本；通过金属条作为电阻结构来实现集成限流装置的方案(如图5所示)会占用更大的面积，导致晶圆上器件数量降低及单颗器件成本的增加，且金属的电阻率随温度的升高而增加，无法保证器件在不同工作温度下外部电阻的一致性。本发明实施例中，现对于上述现有的两种限流装置实现方案，有效优化了EMI控制效果。
在一种能够实现的方式中，所述共源共栅级联型GaN器件还集成有：
与所述限流装置连接的SBD结构；所述SBD结构基于AlGaN/GaN异质结制备得到。
对于不同的电路应用而言，器件开启和关断时间并不相同，因此在开启和关断状态下需要集成不同的限流装置。为了在导通、关断状态下，实现不同的Rg(on)和Rg(off)。我们需要引入如图3所示的结构来实现上述需求，以利用肖特基SBD的单向导电性，实现不同的Rg(on)和Rg(off)。
通常共源共栅级联型GaN器件在Flyback应用下的开启和关断时间并不相同，一般来说，为了降低EMI的干扰，在导通状态下，开启速度较慢(即开启时间较长)且需要一个较大值的Rg(on)。但是在关断状态下，希望提高关断速度(即关断时间较短)且需要一个较小值的Rg(off)，综上，可按照如图3所示结构来设计限流装置。导通状态下，Cgs(GaN HEMT)处于放电状态，Rg1回路导通，由于肖特基SBD处于反偏阻断状态，因此Rg2回路不导通，因此在导通状态下，Rg结构的等效电阻为Rg(on)＝Rg1；关断状态下，Cgs(GaN HEMT)处于充电状态，Rg1回路导通，肖特基SBD处于正偏导通状态，因此Rg2回路也处于导通状态。Rg结构的等效电阻约为Rg(off)＝Rg1//Rg2，忽略肖特基SBD的导通电阻。满足Rg(on)＞Rg(off)需求。
其中SBD结构可利用AlGaN/GaN异质结来实现，具体实现方式如图19和图20所示。
基于AlGaN/GaN异质结结构，分别制作肖特基接触阳极和欧姆接触阴极，并通过金属互连结构实现晶圆级集成。基于Flyback应用时，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘20位于晶圆表面)的示意图如图21所示。
该集成方式同样适用于栅极焊盘20位于晶圆背面的模式，如图22所示。
其中，漏极焊盘11、漏极通孔12、漏极插指13、源极焊盘14、源极通孔15、栅极总线16、栅极通孔17、栅极-Rg连接桥18、Rg通孔19、栅极焊盘20、栅极插指21、源极插指22、SBD通孔23、TEV24和TEV连接桥25的位置如图21-22所示，在此不再详细阐述。
基于High Power Bridge(高功率电桥)应用来说，Rg(on)和Rg(off)的设置与Flyback应用相反，即需要一个较小值的Rg(on)和较大值的Rg(off)。如此，我们可以通过利用肖特基SBD的单向导电性，来控制Rg2回路在开通/关断状态的导通情况。其设计电路图如图23所示。
导通状态下，Cgs(GaN HEMT)处于放电状态，Rg1回路导通，由于肖特基SBD处于正偏导通状态，因此Rg2回路导通，因此在导通状态下，Rg结构的等效电阻为Rg(on)＝Rg1//Rg2，忽略肖特基SBD的导通电阻；关断状态下，Cgs(GaN HEMT)处于充电状态，Rg1回路导通，肖特基SBD处于反偏阻断状态，因此Rg2回路不导通。因此Rg结构的等效电阻约为Rg(of)＝Rg1。肖特基SBD的实现方式如图19和图20所示。
基于High power bridge应用时不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘20位于晶圆表面)的示意图如图24所示；基于High power bridge应用时，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘20位于晶圆背面)的示意图如图25所示；
基于肖特基的概念，实现不同的Rg(on/off)Rg(on/off)方案的电路图还可如图26所示。在一种能够实现的方式中，所述SBD结构包括：
第一SBD单元SBD1和第二SBD单元SBD2；
所述第一SBD单元SBD1和所述第二SBD单元SBD2的极性相反；
所述第一SBD单元与一个所述限流装置串联得到第一串联组，所述第二SBD单元SBD2与另一个所述限流装置串联得到第二串联组，所述第一串联组与所述第二串联组并联。
根据本实施例，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘20位于晶圆表面)如图27所示，不同的Rg(on)和Rg(off)的晶圆集成方案(栅极焊盘20位于晶圆背面)如图28所示。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种限流装置的制备方法，所述限流装置集成于共源共栅级联型GaN器件，其特征在于，通过金属互连结构将所述限流装置与高压耗尽型GaN HEMT的栅极形成电气连接，所述制备方法包括：
利用光刻技术在晶圆上形成离子注入区域和非离子注入区域；
多个所述非离子注入区域并联间隔设置，相邻两个所述非离子注入区域之间设置所述离子注入区域；
利用光刻胶作为掩膜材料，通过离子注入工艺去除所述离子注入区域处的2DEG；所述晶圆包括从下往上依次设置的衬底、GaN层、所述2DEG和AlGaN层；
利用光刻技术在所述晶圆上形成欧姆接触区域；
在所述欧姆接触区域上制作欧姆接触电极；
利用热退火技术对所述欧姆接触电极进行处理。
2.根据权利要求1所述的限流装置的制备方法，其特征在于：
所述非离子注入区域的并联数量基于共源共栅级联型GaN器件在应用过程中的开启/关断时间进行确定。
3.根据权利要求2所述的限流装置的制备方法，其特征在于，所述非离子注入区域的并联数量的求解公式为：
式中，n表示非离子注入区域的并联数量，Qoss_GaN为共源共栅级联型GaN器件的高压耗尽型GaN HEMT的输出电荷，ton/off为共源共栅级联型GaN器件在应用过程中的开启/关断时间，J为2DEG允许通过的单位宽度最大电流密度，W为单个非离子注入区域的宽度。
4.根据权利要求2所述的限流装置的制备方法，其特征在于：
单个所述非离子注入区域的长度基于所述并联数量和非离子注入区域的方块电阻进行确定。
5.根据权利要求4所述的限流装置的制备方法，其特征在于，单个所述非离子注入区域的长度的求解公式为：
式中，L表示单个所述非离子注入区域的长度，Rg为预置的共源共栅级联型GaN器件的外部电阻需求值，n为非离子注入区域的并联数量，Rsh为非离子注入区域的方块电阻，W为单个非离子注入区域的宽度。
6.根据权利要求1所述的限流装置的制备方法，其特征在于，所述在所述欧姆接触区域上制作欧姆接触电极，包括：
对所述欧姆接触区域的介质进行刻蚀；
通过物理气相沉积和金属刻蚀工艺制作欧姆接触电极。
7.一种限流装置，其特征在于：
所述限流装置根据如权利要求1-6任意一项所述的限流装置的制备方法制得。
8.一种共源共栅级联型GaN器件，其特征在于，集成有：
如权利要求7所述的限流装置。
9.根据权利要求8所述的共源共栅级联型GaN器件，其特征在于，还集成有：
与所述限流装置连接的SBD结构；所述SBD结构基于AlGaN/GaN异质结制备得到。
10.根据权利要求9所述的共源共栅级联型GaN器件，其特征在于，所述SBD结构包括：
第一SBD单元和第二SBD单元；
所述第一SBD单元和所述第二SBD单元的极性相反；
所述第一SBD单元与一个所述限流装置串联得到第一串联组，所述第二SBD单元与另一个所述限流装置串联得到第二串联组，所述第一串联组与所述第二串联组并联。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410020449.8A CN117878117A (zh) | 2023-07-07 | 2023-07-07 | 具有限流装置的共源共栅级联型GaN器件 |
| CN202310834356.4A CN116864451B (zh) | 2023-07-07 | 2023-07-07 | 一种共源共栅级联型GaN器件、限流装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310834356.4A CN116864451B (zh) | 2023-07-07 | 2023-07-07 | 一种共源共栅级联型GaN器件、限流装置及其制备方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410020449.8A Division CN117878117A (zh) | 2023-07-07 | 2023-07-07 | 具有限流装置的共源共栅级联型GaN器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116864451A CN116864451A (zh) | 2023-10-10 |
| CN116864451B true CN116864451B (zh) | 2024-05-03 |
Family
ID=88218713
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410020449.8A Pending CN117878117A (zh) | 2023-07-07 | 2023-07-07 | 具有限流装置的共源共栅级联型GaN器件 |
| CN202310834356.4A Active CN116864451B (zh) | 2023-07-07 | 2023-07-07 | 一种共源共栅级联型GaN器件、限流装置及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410020449.8A Pending CN117878117A (zh) | 2023-07-07 | 2023-07-07 | 具有限流装置的共源共栅级联型GaN器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN117878117A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118100882B (zh) * | 2024-04-28 | 2024-08-23 | 江苏能华微电子科技发展有限公司 | 一种常开耗尽型开关器件的驱动电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223933A (zh) * | 2018-11-27 | 2020-06-02 | 北京大学 | 一种提高GaN增强型MOSFET阈值电压的新型外延层结构 |
| CN115440810A (zh) * | 2022-09-01 | 2022-12-06 | 徐州致能半导体有限公司 | 一种半导体器件、共源共栅级联器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5548909B2 (ja) * | 2010-04-23 | 2014-07-16 | 古河電気工業株式会社 | 窒化物系半導体装置 |
| TWI648858B (zh) * | 2016-06-14 | 2019-01-21 | 黃知澍 | Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法 |
-
2023
- 2023-07-07 CN CN202410020449.8A patent/CN117878117A/zh active Pending
- 2023-07-07 CN CN202310834356.4A patent/CN116864451B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223933A (zh) * | 2018-11-27 | 2020-06-02 | 北京大学 | 一种提高GaN增强型MOSFET阈值电压的新型外延层结构 |
| CN115440810A (zh) * | 2022-09-01 | 2022-12-06 | 徐州致能半导体有限公司 | 一种半导体器件、共源共栅级联器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117878117A (zh) | 2024-04-12 |
| CN116864451A (zh) | 2023-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| JP5940235B1 (ja) | 半導体装置 | |
| JP3334290B2 (ja) | 半導体装置 | |
| US8049223B2 (en) | Semiconductor device with large blocking voltage | |
| JP6096109B2 (ja) | アイランドトポロジを用いる高密度窒化ガリウム装置 | |
| JP6649183B2 (ja) | 半導体装置 | |
| CN116864451B (zh) | 一种共源共栅级联型GaN器件、限流装置及其制备方法 | |
| US9029874B2 (en) | Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer | |
| WO2020192098A1 (zh) | 一种高耐压能力的异质结半导体器件 | |
| JP6641488B2 (ja) | 半導体装置 | |
| JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110034184B (zh) | 半导体装置 | |
| CN112768532A (zh) | 一种单片集成续流二极管的SiC MOSFET器件及其制备方法 | |
| EP1737042A1 (en) | Voltage-controlled semiconductor device | |
| CN115528117A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| JPWO2019077877A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN111627900B (zh) | 一种功率半导体器件及制作方法 | |
| US10319851B2 (en) | Semiconductor device and method for manufacturing same | |
| JP7196265B2 (ja) | 半導体装置 | |
| JP2020074426A (ja) | 半導体装置 | |
| JP6182921B2 (ja) | Ｍｏｓ型半導体装置 | |
| CN108475703B (zh) | 碳化硅半导体装置 | |
| US20210313466A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet | |
| JPWO2019186224A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |