CN116848614A - 具有独立温控的等离子体处理 - Google Patents

具有独立温控的等离子体处理 Download PDF

Info

Publication number
CN116848614A
CN116848614A CN202180093412.2A CN202180093412A CN116848614A CN 116848614 A CN116848614 A CN 116848614A CN 202180093412 A CN202180093412 A CN 202180093412A CN 116848614 A CN116848614 A CN 116848614A
Authority
CN
China
Prior art keywords
plasma
substrate
nitrogen
radicals
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180093412.2A
Other languages
English (en)
Inventor
刘炜
弗拉基米尔·纳戈尔尼
雷妮·乔治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116848614A publication Critical patent/CN116848614A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开内容的实施例一般涉及电感耦合等离子体源、等离子体处理装置及等离子体处理的独立温控。在至少一个实施例中，一种方法包括将工艺气体引入至气体注入通道中，及在气体注入通道内产生电感耦合等离子体。等离子体包括选自氧、氮、氢、NH及氦的至少一种自由基物质。该方法包括借由使等离子体流经在等离子体源与基板之间的分离栅格而将等离子体自等离子体源输送至与等离子体源耦合的工艺腔室。该方法包括处理基板。处理基板包括使包括该至少一种自由基物质的等离子体与基板的面向分离栅格的第一侧接触，及使用位于基板的与分离栅格相对的第二侧上的多个灯来加热基板。

Description

具有独立温控的等离子体处理
背景
领域
本公开内容的实施例一般涉及电感耦合等离子体源、等离子体处理装置及其使用方法，以及等离子体处理的独立温控。
相关技术说明
等离子体处理在半导体行业中用于半导体基板和其他基板的沉积、蚀刻、抗蚀剂去除和相关处理。等离子体源通常用于等离子体处理以产生高密度等离子体及反应性物质以用于处理基板。
等离子体的形成将分子分解成自由基(和/或产生离子)，这些自由基可用以在腔室中实现基板处理。通常，气体混合物被馈入(fed into)电感耦合等离子体(inductivelycoupled plasma；ICP)源的等离子体产生区域(主动区)，且在高电场区域中加速的电子使此混合物电离(ionize)并离解(dissociate)，从而形成具有自由基和离子的新气体(等离子体)。
用于高等离子体产生效率和宽工作范围的习知ICP源具有与ICP线圈相邻的相对小的主动区。此些主动区经设计以在线圈周围的此区中提供电子约束(confinement)，且因此等离子体形成主要被约束在该区中。然而，当等离子体被引导朝向基板时，物质之间会发生一些化学反应，从而降低自由基的数目，但结果会形成诸多新物质。
因此，需要改良的电感耦合等离子体源和等离子体处理装置，及其使用方法。另外，需要等离子体处理的精确且独立的温控。
发明内容
本公开内容的实施例一般涉及等离子体处理方法。
在至少一个实施例中，一种等离子体处理方法包括将工艺气体引入至气体注入通道中，和在气体注入通道内产生电感耦合等离子体。等离子体包括选自氧、氮、氢、NH和氦的至少一种自由基物质。该方法包括借由使等离子体流经在等离子体源与基板之间的分离栅格(grid)而将等离子体自等离子体源输送至与等离子体源耦合的工艺腔室。该方法包括处理基板。处理基板包括使包括该至少一种自由基物质的等离子体与基板的面向分离栅格的第一侧接触，和使用位于基板的与分离栅格相对的第二侧上的多个灯来加热基板。
在另一实施例中，一种等离子体处理方法包括将工艺气体引入至被限定在气体注入插入件与等离子体源的侧壁之间的气体注入通道中，及借由定位成靠近侧壁且与气体注入通道水平重叠的电感线圈在气体注入通道内产生等离子体。等离子体包括氮或NH自由基中的至少一者。该方法包括将等离子体自等离子体源输送至与等离子体源耦合的工艺腔室。等离子体流经被设置在等离子体源与待处理的基板之间的分离栅格。在工艺腔室内处理基板包括使等离子体与基板的面向分离栅格的第一侧接触，及使用位于基板的与分离栅格相对的第二侧上的多个灯来加热基板。
在又一实施例中，一种等离子体处理方法包括将工艺气体引入至被限定在气体注入插入件与等离子体源的侧壁之间的气体注入通道中，及借由定位成靠近侧壁且与气体注入通道水平重叠的电感线圈在气体注入通道内产生氢等离子体。氢等离子体包括氢自由基。该方法包括将氢等离子体自等离子体源输送至与该等离子体源耦合的工艺腔室。氢等离子体流经被设置在等离子体源与待处理的基板之间的分离栅格。在工艺腔室内处理基板包括使包括氢自由基的氢等离子体与基板的面向分离栅格的第一侧接触，及使用位于基板的与分离栅格相对的第二侧上的多个灯来加热基板。
附图的简要说明
因此，可详细地理解本公开内容的上述特征的方式，可借由参考实施例来获得以上简要概述的本公开内容的更特定描述，一些实施例在附图中绘示。然而，应注意，附图仅绘示例示性实施例，且因此不应视为对本公开内容的范畴的限制，且可允许其他同等有效的实施例。
图1为根据至少一个实施例的等离子体处理装置的示意图。
图2为根据至少一个实施例的等离子体处理装置的示意图。
图3为根据至少一个实施例的等离子体处理装置的示意图。
图4为根据至少一个实施例的等离子体处理装置的示意图。
图5为根据至少一个实施例的等离子体处理装置的示意图。
图6a为根据至少一个实施例的分离栅格的等角视图。
图6b为根据至少一个实施例的图6a的分离栅格的横截面图(沿线6B)。
图7为根据至少一个实施例的可与等离子体源一起使用的电感线圈。
图8为根据至少一个实施例的工艺的流程图。
为了便于理解，在可能的情况下，已使用相同附图标记来表示诸图中共同的相同元件。预期一个实施例的元件和特征可有益地并入其他实施例中而无需进一步叙述。
具体实施方式
本公开内容的实施例一般涉及高效电感耦合等离子体源及等离子体处理装置，及其使用方法。除了将高密度中性等离子体物质(例如，非习知物质)高效输送至基板以外，本公开内容的源和装置可提供改良的等离子体均匀性以用于处理基板。习知假设在等离子体源的主动区中更高效地产生物质会自动导致在基板附近有较多这些物质，但发明人已注意到，此为不真实的(至少不完整的)假设。
出于说明和论述目的，参考“基板”或半导体晶片论述本公开内容的方面。使用本文所提供的公开内容，一般技术人员将理解可与任何适当的半导体基板或其他适当基板相关联地使用本公开内容的实例方面。“基板支撑件”代表可用以支撑基板的任何结构。
现参考诸图，现将阐述本公开内容的实例实施例。图1描绘实例等离子体处理装置100。等离子体处理装置100包括处理腔室110和与该处理腔室110耦合的等离子体源120(例如，远程等离子体源)。处理腔室110包括可用以固持基板114的基板支撑件112。在一些实施例中，基板具有小于1mm的厚度。基板支撑件112可靠近一个或多个热源(例如，多个灯176)，在工艺腔室110中处理基板期间，该一个或多个热源向基板提供热。可使用任何适当热源(诸如，一个或多个灯，诸如，一个或多个快速热处理灯)或经由经加热的基座(例如，具有内嵌在基座中或与基座耦合的电阻式加热元件的基座)来提供热。在操作中，这些热源实现了基板的独立温控，以下更详细地进行描述。
如图1中所示，处理腔室110包括窗口162(诸如，圆顶)及多个灯176。该多个灯176设置在窗口162与腔室110的底壁之间。多个灯176以阵列定位。可将多个灯176布置在环绕处理腔室110的中心的多个同心环中。多个灯176可包括100个或更多个灯，诸如200个或更多个灯，诸如自200个灯至500个灯，诸如自200个灯至300个灯，诸如240个灯，诸如自300个灯至400个灯，诸如自400个灯至500个灯，诸如400个灯。多个灯176中的每一者的功率为自400W至1000W，诸如自500W至800W，诸如自500W至600W，诸如自600W至700W，诸如自645W，诸如自700W至800W。自多个灯176至基板的距离为约50mm或更小，诸如自约5mm至约50mm，诸如自约5mm至约20mm，诸如约12.5mm，诸如自约20mm至约50mm，诸如约36.5mm。
控制器(未示出)耦合至腔室110，且可用以控制本文所述的腔室工艺，包括控制多个灯176。基板支撑件112设置在分离栅格116与窗口162之间。多个传感器(未示出)可被设置成靠近灯176和/或基板支撑件112中的一者或多者以测量腔室110内的温度。该多个传感器可包括一个或多个红外高温计或微型高温计。在某些实施例中，一个或多个高温计包括2个、3个或4个高温计。在某些实施例中，高温计具有3.3μm的波长，尽管通常，商用高温计波长通常自约0.5μm至约14μm变化。在一些实施例中，高温计为底部高温计，意谓高温计定位在基板下方，诸如，靠近多个灯176。
基板支撑件112与轴165耦合。该轴连接至致动器178，该致动器178提供轴和基板支撑件的旋转移动(围绕轴线A)。致动器178可额外地或可选地在处理期间提供轴165的高度调整。
基板支撑件112包括设置于基板支撑件中的升降销孔166。升降销孔166经确定大小以容纳升降销164，以用于在执行沉积工艺之前或之后自基板支撑件112升降基板114。当基板114自处理位置下降至移送位置时，升降销164可搁置(rest)在升降销止动件168上。
可借由电感线圈130在等离子体源120中(例如，在等离子体产生区域中)产生等离子体，且所需粒子经由设置在分离栅格116中的孔126自等离子体源120流动至基板114的表面，该分离栅格116将等离子体源120与处理腔室110(下游区域)分离开。
等离子体源120包括介电侧壁122。等离子体源120包括顶盖124(例如，顶板)。与插入件140整合在一起的介电侧壁122和顶盖124限定了等离子体源内部空间125(例如，腔室内部空间)。介电侧壁122可包括任何适当介电材料，诸如，石英。电感线圈130被设置成靠近(例如，相邻)围绕等离子体源120的介电侧壁122。电感线圈130经由任何适当匹配网络132耦合至RF功率产生器134。自气体供应器150将进料气体引入等离子体源内部空间125中。当借由来自RF功率产生器134的RF功率使电感线圈130通电时，在等离子体源120中产生等离子体。在一些实施例中，以约1kW至约15kW(诸如，约3kW至约10kW)向线圈130提供RF功率。电感线圈130可在宽的压强和流量范围内点燃并维持等离子体。在一些实施例中，等离子体处理装置100包括接地法拉第护罩128以降低电感线圈130与等离子体的电容性耦合。
为了提高效率，等离子体处理装置100包括设置在等离子体源内部空间125中的气体注入插入件140。气体注入通道151经由主动区172(例如，主动区域)将工艺气体提供至等离子体源内部空间125，其中由于热电子增强的约束，热电子与进料气体之间会发生反应。增强的电子约束区域或主动区172是由气体注入插入件的侧壁和真空管在径向方向上且由插入件的底表面180的边缘自底部在垂直方向上限定。主动区172在等离子体源内部空间125内提供电子约束区域，以用于高效的等离子体产生和维持。狭窄的气体注入通道151防止等离子体自腔室内部空间散布至气体通道151中。通道151的直径可为约1mm或更大，诸如约10mm或更大，诸如约1mm至约10mm。气体注入插入件140迫使工艺气体经过主动区172，在该主动区172中形成等离子体。
只要与自由基直接接触的壁是由具有自由基的低重组率的材料制成，气体注入插入件140提高等离子体处理装置100(例如，等离子体反应器)的效率的能力便与气体注入插入件140的材料无关。举例而言，在一些实施例中，气体注入插入件140可由金属(诸如，铝材料)制成，该金属具有被构造为降低表面重组的涂层。或者，气体注入插入件140可以是介电材料(诸如，石英材料)或绝缘材料。
线圈130与主动区域对准，以此方式使得线圈的顶匝在插入件140的底表面180上方且实质上在内部空间的主动区域中操作，而同时线圈的底匝在底表面180下方且实质上在主动区域外部操作。线圈中心实质上与底表面180对准。在此这些边界内，一般技术人员可调整线圈位置以获得所需效能。线圈与底表面180(例如，表面边缘)的对准提供了改良的源效率，即，提供了用于等离子体工艺的所需化学物质的受控产生并以降低或消除损失的方式将所需化学物质输送至晶片。举例而言，等离子体维持条件(区域产生与离子损失之间的平衡)对于产生用于等离子体工艺的物质而言可能并非最佳。关于物质向基板的输送，效率可能取决于此些特定物质的体积和壁重组。因而，控制线圈与底表面180的对准提供了对等离子体工艺的源效率的控制。
在一些实施例中，线圈在引线附近具有短的过渡区域，且线圈匝的其余部分平行于底表面180，在其他实施例中，线圈为螺旋形的，但一般技术人员可始终限定线圈的顶匝和底匝。在一些实施例中，线圈可具有2～5匝。
在一些实施例中，表面180借由利用适当大小的插入件140(及顶盖124，顶盖124可以是插入件140的预成形部分)沿轴线184(例如，对准水平面)与电感线圈130的一部分(例如，线圈环182)对准，以形成等离子体源120。或者，表面180可沿垂直方向V1相对于等离子体源120移动，而同时插入件140的其余部分静止(例如，固定)作为等离子体源120的一部分，以便提供表面180与线圈130的一部分的对准。举例而言，机构170可与插入件140的任何适当部分耦合以调整表面180的位置，以使得插入件140的具有第一长度(L1)的部分被调整为第二长度(L2)。机构170可为任何适当机构，诸如，致动器，例如，电机、电动电机、步进电机或气动致动器。在一些实施例中，L1与L2长度的差(Δ)为约0.1cm至约4cm，诸如，约1cm至约2cm。
额外地或附加地，插入件140可耦合至机构(诸如，机构170)，且机构170被构造为使整个插入件140垂直移动(例如，相对于等离子体源120沿垂直方向V1)，以便使表面180与线圈130的一部分对准。可使用间隔物(未示出)填充插入件140与等离子体源120的另一部分(诸如，在顶盖124与介电侧壁122之间)之间的(若干)缝隙，该(这些)缝隙由于垂直移动插入件而形成。间隔物可由(例如)陶瓷材料(诸如，石英)形成。
通常，将线圈130中心定位在表面180上方将增加电离及解离的效率，但会降低此些物质至基板的运输效率，因为许多物质中可能在狭窄主动区域的壁上重组。将线圈130定位在表面180下方可提高等离子体输送效率，但可能减小等离子体产生效率。
分离栅格116被构造为将处理腔室110区域与等离子体带电粒子(离子或电子)分离，这些等离子体带电粒子在栅格上重组，使得仅中性等离子体物质可经过栅格进入处理腔室110中。分离栅格116的底部部分中的孔可具有不同图案，例如，如图6a、图6b中所示的均匀图案600。在一些实施例中，分离栅格600由铝、阳极化铝、石英、氮化铝、氧化铝、钽、氮化钽、钛、氮化钛或它们(若干)的组合形成。举例而言，AlN可有益于氮自由基的通量，而习知的分离栅格更易于发生氮自由基重组。类似地，氧化铝可提供氧或氢自由基的通量，而习知分离栅格更易于发生氧或氢自由基的重组。在一些实施例中，分离栅格600具有多个孔602。如图6b中所示，孔602被设置成穿过分离栅格(例如，孔602横穿分离栅格的厚度)。孔602可具有约4mm至约6mm的平均直径。在一些实施例中，多个孔602中的每一孔具有约4mm至约6mm的直径(D1)。在一些实施例中，图6a、图6b的分离栅格600具有约5mm至约10mm的厚度，该厚度限定孔长度(L1)。栅格厚度(长度(L1))与多个孔的平均直径的比率可大于约1，诸如，约1至约3。
排放装置192与工艺腔室110的侧壁耦合。在一些实施例中，排放装置192可与工艺腔室110的底壁耦合，以提供方位独立性(例如，若非旋转基座)。若灯为旋转的，则排放装置192可与侧壁耦合，因为旋转会减轻方位依赖性。
现将参考图2、图3、图4及图5描述ICP源及等离子体处理装置的各种特征结构。图2、图3、图4及图5为根据本公开内容的一些实施例的等离子体处理装置的示意图。图2、图3、图4及图5的等离子体处理装置可以与等离子体处理装置100(图1)类似的方式构造，且按以上针对处理装置100所述的方式操作。应当理解，在替代实例实施例中，图2、图3、图4及图5的等离子体处理装置的部件亦可并入任何其他适当等离子体处理装置中。
如图2中所示，等离子体处理装置200包括处理腔室220，该处理腔室220具有设置在处理腔室220中的分离栅格(未示出)。等离子体处理装置200包括沿垂直方向V的等离子体源222。基板可在处理腔室中定位成直接在栅格下方且距栅格一定的距离，且来自等离子体源内部空间230的中性粒子可朝向处理腔室220中的基板向下流经分离栅格，且中性粒子可接触基板以执行工艺，例如，表面处理工艺。
多个电感线圈250沿垂直方向V以不同位置设置在等离子体源222上，例如，以使得电感线圈(例如，252及254)沿等离子体源222沿垂直方向V彼此间隔开。举例而言，电感线圈250可包括第一电感线圈252及第二电感线圈254。第一电感线圈252可沿介电侧壁232的垂直表面定位在第一垂直位置处。第二电感线圈254可沿介电侧壁232的垂直表面定位在第二垂直位置处。第一垂直位置可与第二垂直位置不同。举例而言，第一垂直位置可在第二垂直位置上方。在一些实施例中，如以上所述，第一电感线圈252的一部分可与插入件的表面180实质上对准。第二电感线圈254设置在等离子体源200的底部(例如，下部)部分处。第二电感线圈包括(若干)磁场集中器280，从而允许将线圈放置在等离子体源的底部，如图2中所示。使用磁场集中器280提高了源底部处的等离子体产生效率，并显著提高了基板附近的径向控制(与无磁场集中器相比较而言)。在一些实施例中，电感线圈254设置在等离子体源222的底部1/3高度(诸如，底部1/4高度)处。
电感线圈250(252,254)可用以在等离子体源内部空间230内产生(或改质)电感等离子体。举例而言，等离子体处理装置200可包括与线圈252耦合的射频功率产生器262(例如，RF产生器和匹配网络)。电感线圈254耦合至第二RF产生器264(例如，RF产生器及匹配网络)。分别由第一RF产生器262施加至第一电感线圈252及由第二RF产生器264施加至第二电感线圈254的RF能量的频率和/或功率可以是独立的，以便更佳地控制表面处理工艺的工艺参数。
举例而言，由第二RF产生器264施加的RF能量的频率和/或功率可小于由第一RF产生器262施加的RF能量的频率和/或功率。射频功率产生器262可用以使电感线圈252通电以在等离子体源内部空间230中产生电感等离子体。特定而言，射频功率产生器262可借由射频(radio frequency；RF)的交变电流(alternating current；AC)使电感线圈252通电，以使得AC在电感线圈252附近的空间内部引发交变磁场及电场，其加热电子以产生电感等离子体。在一些实施例中，以约1kW至约15kW(诸如，约3kW至约15kW)向线圈252提供RF功率。电感线圈252可在宽的压强和流量范围内点燃并维持等离子体。
射频功率产生器264可用以使电感线圈254通电以在等离子体源内部空间230中产生和/或改质等离子体。特定而言，射频功率产生器264可借由射频(RF)的交变电流(AC)使电感线圈254通电，以使得在与电感线圈254相邻的空间内部的电感性RF电场使电子加速以产生等离子体。在一些实施例中，以约0.5kW至约6kW(诸如，约0.5kW至约3kW)向线圈254提供RF功率。电感线圈254可改质等离子体处理装置200中的等离子体密度，例如，电感线圈254可调谐等离子体的径向轮廓以促成朝向腔室220中的基板移动的额外等离子体均匀性。因为在使用期间线圈252比线圈254离基板更远，所以线圈252所产生的等离子体及自由基可在基板附近促成圆顶形轮廓，且当等离子体接近基板时，线圈254可使圆顶形等离子体轮廓变平(或甚至升高边缘)。
介电侧壁232定位在电感线圈250与等离子体源222之间。介电侧壁232具有一般圆柱形的形状。电接地法拉第护罩234可由金属制成和/或定位在电感线圈250与介电侧壁232之间。法拉第护罩234具有圆柱形形状且绕介电侧壁232设置。接地法拉第护罩234延伸了等离子体源222的长度。介电侧壁232含有等离子体源内部空间230内的等离子体，以允许来自电感线圈250的RF场经过以到达等离子体源内部空间230，且接地法拉第护罩234降低了线圈250与等离子体源内部空间230内的等离子体的电容耦合。在一些实施例中，法拉第护罩234可以是具有垂直于线圈方向的插槽的金属圆筒。垂直插槽在线圈区域中(例如，与线圈相邻)，而线圈的至少一个垂直端部(在线圈上方或下方)具有围绕圆筒的完整电流路径。法拉第护罩可具有任何适当厚度，和/或插槽可具有任何适当形状。即使在利用螺旋线圈时，在(若干)线圈附近，插槽可相对窄(例如，约0.5cm至约2cm)且实质上垂直。
如上所述，每一电感线圈250沿垂直方向V在等离子体源222上设置在不同位置处，与等离子体源222的介电侧壁的垂直部分相邻。以此方式，每一电感线圈250可用以沿等离子体源222的介电侧壁232的垂直表面在与线圈相邻的区域中产生(或改质)等离子体。
在一些实施例中，等离子体处理装置200包括一个或多个气体注入口270，一个或多个气体注入口270被设置成穿过等离子体源222的气体注入插入件240，自注入插入件240径向向外。气体注入口270及插入件的侧面形状可用以在等离子体源内部空间230的周边处将工艺气体直接注入与介电侧壁232的垂直表面相邻的主动等离子体产生区域中。举例而言，可能存在被设置成穿过插入件240的大于20(例如，70～200)个垂直注入孔。举例而言，第一电感线圈252可用以在靠近介电侧壁232的垂直表面的区域272中产生等离子体。第二电感线圈254可用以产生或改质存在于靠近介电侧壁232的垂直表面的区域275中的等离子体。在一些实施例中，气体注入插入件240可进一步限定等离子体源内部空间230中的与介电侧壁232的垂直表面相邻的用于产生等离子体的主动区域。本公开内容的气体注入插入件的顶部部分可具有约10cm至约15cm的直径。本公开内容的气体注入插入件的底部部分可具有约7cm至约10cm的直径。
等离子体处理装置200可具有底部边缘气体注入端口290，底部边缘气体注入端口290被构造为将与气体注入口270向等离子体源内部空间230提供的气体相同或不同的气体引入空间210中。边缘气体注入口290与工艺腔室220耦合且是工艺腔室220的顶板。边缘气体注入口290包括圆形气室292，气体经由入口294被引入该圆形气室292中。气体经由一个或多个开口296自气室292流至空间210中。边缘气体注入口290可提供对基板边缘附近的等离子体化学性质的精细调谐，和/或改良基板处的等离子体均匀性。举例而言，边缘气体注入口290可提供对流量(同一气体)的改质，和/或对化学性质(等离子体自由基与新进料气体或不同气体之间的化学反应)的改质。
相对于已知等离子体处理装置而言，等离子体处理装置200具有改良的源可调谐性。举例而言，电感线圈250可沿介电侧壁232的垂直表面定位在两个位置，以使得靠近主动等离子体产生区域的顶部线圈252的功能为在等离子体源内部空间230中的等离子体点燃及维持，且放置在源底部处的第二线圈254的功能允许有利的源可调谐性。由于使用磁场集中器280，因此第二线圈的低定位是可能的，此提供了线圈与等离子体而非周围金属(例如，290)的耦合。以此方式，借由等离子体处理装置200在基板上执行的处理工艺可更均匀。
图3为等离子体处理装置300的示意图。处理装置300包括等离子体源322和处理腔室220。等离子体源322包括插入件302，插入件302具有周边气体注入口270及中心气体注入口310。中心气体注入口310由形成气室316的顶板318和底板340形成。底板340具有多个孔(直通孔)312，以使得中心气体注入口310/插入件302具有多个孔(直通孔)312以用于将工艺气体提供至中心工艺区域314中。由插入件302的部分(即，中心气体注入口310及侧壁320)提供中心工艺区域314的尺寸。侧壁320具有圆柱形形状且为介电材料。举例而言，侧壁320由石英或氧化铝形成。由介电侧壁232及插入件302(即，气体注入口270及侧壁324)提供周边工艺区域272的尺寸。侧壁324(一般言之，及插入件302)可具有圆柱形形状。侧壁324表面材料可为介电材料或金属。举例而言，侧壁324由铝形成且可覆盖有石英或氧化铝，或具有裸露或阳极化的铝表面。另外，第一法拉第护罩(未示出)可设置在线圈252与介电侧壁232之间。同样，第二法拉第护罩(未示出)可设置在线圈254与侧壁320之间。在一些实施例中，侧壁320为石英或陶瓷和/或具有约2.5mm至约5mm的厚度。
由周边气体注入口270经由导管326提供至周边工艺区域272的工艺气体的流动速率可大于由中心气体注入口310提供至中心工艺区域314的工艺气体的流动速率。在一些实施例中，由周边气体注入口270提供的工艺气体的流动速率与由中心气体注入口310提供的工艺气体的流动速率的比率为约2:1至约20:1，诸如，约5:1至约10:1。向周边工艺区域272提供比向中心工艺区域314提供的流动速率更高的流动速率会提供等离子体在存在于处理腔室220中的基板的基板表面处的改良的中心-边缘均匀性。
处理装置300进一步包括周边线圈252和中心线圈254。由周边线圈252提供的RF功率可大于由中心线圈254提供的RF功率。在一些实施例中，由周边线圈252提供的RF功率与由中心线圈254提供的RF功率的比率为约2:1至约20:1，诸如约3:1至约10:1，诸如约5:1。若未使中心线圈通电，则二次等离子体源充当辅助气体注入，其会降低由主线圈252朝向基板中心产生的自由基及离子/电子的通量。因为在习知等离子体工艺期间等离子体密度在基板中心处通常较高，所以向周边电感线圈254提供比向中心电感线圈252提供的RF功率更大的RF功率会促进在基板的(若干)边缘部分处增大的等离子体密度，从而改良等离子体均匀性。中心和边缘区域之间的等离子体分离器304(圆柱形突起)提高独立中心-边缘等离子体控制的能力。
周边线圈252及中心线圈254可用以在等离子体源内部空间330内产生(或改质)电感等离子体。举例而言，等离子体处理装置300可包括与周边线圈252耦合的射频功率产生器262(例如，RF产生器及匹配网络)。中心线圈254耦合至第二RF产生器264(例如，RF产生器及匹配网络)。分别由第一RF产生器262施加至周边线圈252及由第二RF产生器264施加至中心线圈254的RF能量的频率和/或功率可经调整而为相同的或不同的，以便控制基板处理工艺的工艺参数。
举例而言，由第二RF产生器264施加的RF能量的频率和/或功率可小于由第一RF产生器262施加的RF能量的频率和/或功率。射频功率产生器262可用以使周边线圈252通电以在等离子体源内部空间330中产生电感等离子体。特定而言，射频功率产生器262可借由射频(RF)的交变电流(AC)使周边线圈252通电，以使得AC在周边线圈252内部引发交变磁场，其加热气体以产生电感等离子体。在一些实施例中，以约1kW至约15kW(诸如，约3kW至约10kW)向周边线圈252提供RF功率。
射频功率产生器264可用以使中心线圈254通电以在等离子体源322的中心区域314中产生和/或改质电感等离子体。特定而言，射频功率产生器264可借由射频(RF)的交变电流(AC)使中心线圈254通电，以使得AC在电感线圈254内部引发交变磁场，其加热气体以产生和/或改质电感等离子体。在一些实施例中，以约0.3kW至约3kW(诸如，约0.5kW至约2kW)向中心线圈254提供RF功率。中心线圈254可改质等离子体处理装置300中的等离子体，例如，中心线圈254可调谐等离子体的径向轮廓以促成朝向腔室220中的基板移动的额外等离子体均匀性。
在一些实施例中，等离子体处理装置300包括气体注入口270，气体注入口270可用以沿介电侧壁232的垂直表面在区域272周边处注入工艺气体，从而限定与介电侧壁232的垂直表面相邻的(若干)主动等离子体产生区域。举例而言，周边线圈252可用以在靠近介电侧壁232的垂直表面的区域272中产生等离子体。中心线圈254可用以产生和/或改质存在于靠近侧壁320的垂直表面的中心区域314中的等离子体。在一些实施例中，气体注入插入件302可进一步限定等离子体源内部空间中的与介电侧壁232的垂直表面及侧壁320的垂直表面相邻的用于产生等离子体的主动区域。
实务上，可为基板提供在区域314中形成的工艺等离子体与在区域272中形成的工艺等离子体的部分重叠。总的，周边及中心工艺气体注入口(270,310)及电感线圈(252,254)可提供改良的等离子体及工艺均匀性(中心至边缘的等离子体控制)，以用于借由等离子体处理基板。为了增强中心至边缘的工艺控制，插入件302包括分离器304。分离器304可以是与惰性底表面180耦合(例如，沿惰性底表面180设置)的均匀圆柱形分离器。
另外，在由中心气体注入口310提供的工艺气体与由周边气体注入口270提供的工艺气体不同的实施例中，与使用习知等离子体源的习知等离子体工艺相比较而言，可获得新的等离子体化学性质。举例而言，可提供在习知等离子体处理中无法获得的对基板的有利处理。举例而言，若一般技术人员将等离子体产生的自由基及受激发物质的流(例如，区域272的一些实施例)与富含不同种类等离子体物质(例如，不同自由基)的不同等离子体流混合，便可产生独特的等离子体混合物。另外，可在利用表面180与线圈252的一部分对准(例如，如上所述)的实施例中获得这些独特等离子体化学性质的形成。
图4为等离子体处理装置400的示意图。等离子体处理装置400包括等离子体源422。等离子体源422包括气体注入插入件402，注入插入件402可与顶盖、周边气体注入口270及中心气体注入口410整合在一起。中心气体注入口410设置在气体注入插入件402内，以使中心气体注入口410与气体注入插入件402的气体分配气室416流体耦合合。气体分配气室416为工艺气体提供增加的直径(与口410的直径相比较而言)，以在工艺气体进入插入件402的底部与分配平台414之间的排放区域之前使工艺气体均匀分配。一旦经由孔412提供了气体，平台414便提供第二气体分配气室418(例如，区域)并促成气体向外流动至等离子体源422的周边(例如，流至区域272中)。在本公开内容的一些实施例中，不存在用以形成孔412的材料，且形成较大气室。平台414可经由多个螺栓或螺钉(未示出)与插入件402耦合。平台414可由石英或陶瓷制成。平台414可具有允许不同材料的任何适当设计。与习知等离子体处理装置相比较而言，由平台414促成的气体向外/侧向流动可影响处理期间气体/等离子体至基板的流动分布，从而提高中心至边缘的均匀性。另外，气体的此种向外流动至与等离子体源400的等离子体产生区域(例如，272)相邻的区域提供了益处。因为可在与线圈130的顶部部分相邻的区域272中产生高等离子体密度，所以电场不会穿透远离线圈，因而来自中心注入410-416-414的气体不会经历大量电离或解离，但该气体会与主动区域272中产生的高密度自由基及离子在化学上相互作用。自由基及离子均有化学活性，并与来自中心注入410-416-414的新进料气体相互作用。与使用等离子体处理腔室的习知等离子体源相比较而言，新的进料气体、自由基及离子可产生新的等离子体化学性质。举例而言，若一般技术人员将等离子体产生的自由基及受激发物质的流(例如，区域272的一些实施例)与不经过具有热电子的等离子体产生区域272的新气流(例如，由注入口410及平台414/第二气体分配气室418提供的工艺气体)混合，则可产生独特的等离子体混合物。举例而言，一般技术人员可将在来自H2进料气体(例如，来自由注入口270提供的气体)的等离子体中获得的H+及H-自由基流与氧气O2流(例如，来自由注入口410提供的气体)混合，其中一般技术人员可显著增加与相关于电感线圈130的主动区域272相邻的区域中的HO2、HO、H2O2及其他非平衡分子等的比例。另外，可在利用表面180边缘与线圈130的一部分对准(例如，如上所述)的实施例中获得这些独特等离子体化学性质的形成。
在一些实施例中，由周边气体注入口270提供的工艺气体的流动速率与由中心气体注入口410提供的工艺气体的流动速率的比率为约20:1至约1:20，诸如约10:1至约1:10，诸如约2:1至约1:2，诸如约1.2:1至约1:1.2，诸如约1:1。这些流动速率可提供不同工艺气体的化学计量(例如，实质上等摩尔的量)，以提供形成于区域272中的等离子体中的化学物质的所需密度。
另外，由中心气体注入口410及平台414/第二气体分配气室418提供的向外/侧向流动可改质等离子体源400内的流动模式，从而影响自由基向基板的输送分布。举例而言，在由中心注入口410提供的工艺气体与由周边注入口270提供的工艺气体实质上相同的实施例中，促成了朝向基板边缘的更多等离子体流动，从而改良了中心-边缘等离子体分布(例如，提供给基板的等离子体的均匀性)。
另外，在由中心气体注入口410提供的工艺气体与由周边气体注入口270提供的工艺气体不同的实施例中，与使用习知等离子体源的习知等离子体工艺相比较而言，可获得新的等离子体化学性质。举例而言，可提供在习知等离子体处理中无法获得的对基板的有利处理。举例而言，若一般技术人员将等离子体产生的自由基及受激发物质的流(例如，区域272的一些实施例)与不经过具有热电子的等离子体区域的新气流混合，便可产生独特的等离子体混合物。举例而言，一般技术人员可将在来自H2进料气体的等离子体中获得的H+及H-自由基流与氧气O2流混合，其中一般技术人员可在等离子体处理装置400的在区域272下游的区域中产生大量不同自由基，如HO2、H2O2分子，等。另外，可在利用表面180与线圈252的一部分对准(例如，如上所述)的实施例中获得这些独特等离子体化学性质的形成。
图5为等离子体处理装置500的示意图。处理装置500包括等离子体源522及处理腔室220。等离子体源522包括气体注入插入件240、周边气体注入口270、中心气体注入口510及顶盖124。中心气体注入口510可设置成靠近(例如，相邻)壁550。中心气体注入包括具有一般圆柱形的气室/歧管的口510，及沿气室均匀散布的多个成角度的注入出口512。气体注入插入件240可同样具有一般圆柱形的形状。中心气体注入口510具有成角度的出口512以促成由中心注入口510及成角度的出口512提供的工艺气体的向外/侧向流动。成角度的出口512可具有相对于垂直轴线(诸如，垂直轴线186，垂直轴线186平行于处理装置500的轴向中心线和/或等离子体源522的轴向中心线)约0度至约90度的角度，诸如约30度至约60度，诸如约45度。
与习知等离子体处理装置相比较而言，由成角度的出口512促成的气体向外/侧向流动可影响处理期间气体/等离子体至基板的流动分布，从而提高中心至边缘的均匀性。另外，因为可在与线圈130相邻的区域中产生高等离子体密度(且电场不会穿透远离线圈)，所以与使用等离子体处理腔室的习知等离子体工艺相比较而言，可获得新的等离子体化学性质。举例而言，若一般技术人员将等离子体产生的自由基及受激发物质的流(例如，区域272的一些实施例)与不经过具有热电子的等离子体区域的新气流(例如，由注入口510及成角度的出口512提供的工艺气体)混合，则可产生独特的等离子体混合物。举例而言，一般技术人员可将在来自H2进料气体(例如，来自由注入口270提供的气体)的等离子体中获得的H+及H-自由基流与氧气O2流(例如，来自由注入口510提供的气体)混合，其中一般技术人员可在与电感线圈130相邻的工艺区域272中产生如HO2、H2O2等的分子自由基。另外，可在利用线圈130与表面180对准(如上所述)的实施例中获得这些独特等离子体化学性质的形成。
在一些实施例中，由周边气体注入口270提供的工艺气体的流动速率与由中心气体注入口510提供的工艺气体的流动速率的比率为约2:1至约1:2，诸如约1.2:1至约1:1.2，诸如约1:1。这些流动速率可提供不同工艺气体的化学计量(例如，实质上等摩尔的量)，以提供形成于区域272中的等离子体中的化学物质的所需密度。
另外，由中心气体注入口510及成角度的出口512提供的向外/侧向流动可改质等离子体源522内的流动模式，从而影响自由基向基板的输送分布。举例而言，在由中心注入口510提供的工艺气体与由周边注入口270提供的工艺气体实质上相同的实施例中，促成了朝向基板边缘的更多等离子体流动，从而提高了中心-边缘等离子体分布(例如，提供给基板的等离子体的均匀性)。
另外，图5的气体注入插入件240在底表面180处具有固定边缘，从而限定标记电感线圈130的轴线184的主动区域。线圈130与表面180实质上对准，以此方式使得线圈的顶匝定位在轴线184(表面180)上方，且底匝定位在边缘下方。一般技术人员可基于工艺结果在此范围内进一步调整线圈的位置。线圈垂直中心与表面180的对准提供了改良的源效率，即，受控地产生用于等离子体工艺的所需化学物质并以最小损失将所需化学物质输送至晶片。举例而言，等离子体维持条件(区域产生与离子损失之间的平衡)对于产生用于等离子体工艺的物质而言可能不好用。关于物质向基板的输送，效率可能取决于这些特定物质的体积及壁重组。因而，控制线圈130与表面180的对准提供了对等离子体工艺的源效率的控制。
在一些实施例中，借由利用适当大小的插入件240形成等离子体源120，插入件240的底表面与限定线圈的主动区域的插入件的底表面180的边缘部分对准(此对准水准被示为轴线184)。或者，可使用插入件240的如图5中所示的可移动中心部分而使得插入件240的底表面为可挠性的，而插入件240的其余部分为固定的，作为等离子体源120的一部分。举例而言，机构170可与插入件240的中心部分电子耦合(electronically coupled)，以调整该中心部分，以使得插入件240的具有第一位置的中心部分被调整至第二位置。在一些实施例中，第一位置与第二位置的位置差(Δ)为约0.1cm至约10cm，诸如约1cm至约2cm。机构170可为任何适当机构，诸如，致动器，例如，电机、电动电机、步进电机或气动致动器。插入件240的中心部分借由机构170的移动增大或减小了中心部分与顶盖124之间的空间。
一般，沿垂直方向V向下移动插入件240的中心部分将降低活性物质朝向基板中心的流动，并因此减小中心对边缘的处理速率的比，而向上移动中心部分将增大中心对边缘的处理速率的比。
尽管已独立地描述了诸图，但应理解，来自一个图的一个或多个实施例可有益地与不同图的一个或多个实施例合并。举例而言，图1的气体注入插入件140或图2的气体注入插入件240可以是图3的气体注入插入件302、图4的气体注入插入件402，或图5的气体注入插入件240及中心气体注入端口510的构造。作为另一非限制性实例，作为具有图3的等离子体处理装置300、图4的等离子体处理装置400及图5的等离子体处理装置500的实施例，可将气体注入口290包括在内。
图7为可与等离子体源一起使用的电感线圈130。电感线圈130包括多个线圈环，包括线圈环182。电感线圈130包括3个完整线圈，但可设想更多个或更少个线圈。举例而言，对于13.56MHz的RF频率，电感线圈可具有2～6个完整的匝。可利用更多匝获得更低RF频率。
图8为用于借由本公开内容的等离子体处理装置来等离子体处理基板的方法800的流程图。方法800可包括将工艺气体引入等离子体处理源中(810)。可基于特定基板处理应用来选择工艺气体及工艺气体的流动速率。实质上，工艺气体可包括N2、NH3、O2、H2或He中的至少一者，且流动速率可为约100sccm至约3000sccm。然而，可设想其他工艺气体及其他流动速率。方法800进一步包括提供射频功率以在等离子体源内产生电感等离子体(820)。可基于特定基板处理应用控制射频功率。一般，射频功率可为约1kW至约10kW，然而，亦可设想其他功率水平。自等离子体源的内部区域，电感等离子体的中性粒子和/或自由基流经分离栅格流至处理腔室内的基板。尽管在图1中示出分离栅格，但可在无分离栅格的情况下执行方法800。
方法800进一步包括在工艺腔室内处理基板(830)。可基于特定基板处理应用控制处理腔室的温度及压强。通常，温度可为约200℃至约1200℃，且压强可为约0.25托至约5托。然而，预期其他温度及压强。处理腔室中的基板可暴露于在经过分离栅格的电感等离子体中产生的中性粒子和/或自由基。特定而言，等离子体(包括其中所含的中性粒子和/或自由基)接触基板的面向等离子体源的第一侧。在一些实施例中，使用被设置成与基板的第一侧相对的多个灯加热基板。举例而言，可使用中性粒子和/或自由基作为基板的表面处理工艺的一部分。特定而言，可选择气体流动速率和/或气体比率，以使得基板的表面被中性粒子和/或自由基的反应物供应饱和。本文所公开的装置提供反应性物质的表面饱和的能力归因于极高密度的源及等离子体源与基板之间缩短的距离。
在不具有表面饱和的等离子体处理操作中，反应性物质至基板表面的到达速率决定了反应性物质的反应和/或合并的速率。然而，使用本文所公开的装置和/或方法，由于高物质通量，使得反应性物质在表面上饱和，使得反应性物质的扩散成为支配性因素。因为温度决定了反应性物质的扩散并驱动反应，所以反应是温度依赖性的。因为热能本质上为保形的，在三维上为实质上均匀的，所以与其中反应性物质的到达速率有速率决定性的等离子体处理操作相比较而言，本文所公开的基于温度进行控制的方法会产生更保形的表面处理。
通常，取决于特定基板处理应用，操作830的处理时间可为约10秒至约10分钟，然而，亦预期其他处理时间。以下将关于每一例示性基板处理应用更详细地描述方法800的诸多益处。将了解，可使用本公开内容的等离子体处理装置中的任一者来执行方法800。
可借由用RF能量使靠近等离子体源的一个或多个电感线圈通电，以便使用引入等离子体源中的工艺气体产生等离子体而产生等离子体。举例而言，工艺气体可自气源进入等离子体源中。可将来自(若干)RF源的RF能量施加至(若干)线圈以在等离子体源中产生等离子体。
通常，方法800可用于一系列不同的基板处理应用，包括但不限于氮自由基处理(例如，氮化)、氧自由基处理(例如，氧化)、氢自由基处理、氦自由基处理及各种预处理和后处理。
在某些实施例中，本公开内容的等离子体处理装置可根据方法800用于氧化硅(例如，SiO2)氮化。在某些实例中，经历氮化工艺的基板可包括具有约10埃至约200埃厚度的氧化硅层。在氧化硅氮化期间，双原子氮(N2)、氨(NH3)或其混合物中的至少一者被引入至等离子体处理源以产生氮和/或NH自由基。在使用N2源气体的实施例中，N2的流动速率为约100sccm至约500sccm，诸如约300sccm。在使用N2与NH3源气体的混合物的实施例中，N2与NH3的比率为约3:1至约1:3，诸如约3:1至约1:1，诸如约1:1，诸如约1:1至约1:3。在可与其他实施例组合的一些实施例中，源气体与惰性气体(例如，氩气(Ar))混合。
在氧化硅氮化期间，工艺腔室可热(例如，大于250℃)运行或冷(例如，250℃或更低)运行。在可与其他实施例组合的某些实施例中，工艺腔室中的温度为约200℃或更高，诸如约200℃至约1200℃，诸如约250℃至约950℃，诸如约200℃至约250℃，诸如约250℃，诸如约250℃或更高，诸如约500℃至约1000℃，诸如约500℃至约600℃，诸如约600℃至约700℃，诸如约700℃至约800℃，诸如与800℃至约900℃，诸如约850℃，诸如约900℃至约1000℃，诸如约950℃。工艺腔室中的压强为约0.2托至约3托，诸如约0.5托至约2托，诸如约0.5托，诸如约1托，诸如约2托。射频功率为约1kW至约10kW，诸如约1kW至约5kW，诸如约2kW，诸如约2kW至约8kW，诸如约5kW至约10kW，诸如约8kW。处理时间在约2分钟至约8分钟的范围内，诸如约4分钟至约5分钟，诸如约4分钟，诸如约5分钟。
有益地，相对于快速热氮化工艺，使用本公开内容的等离子体处理装置及方法执行的氧化硅氮化增大了氧化硅中的氮含量，氮保形性水平大致相同。此外，相对于离子驱动的去耦等离子体氮化工艺而言，本文所述的氧化硅氮化工艺亦增大了氧化硅中的氮保形性。由于氮和/或NH自由基自表面扩散至界面，因此本文所述的氧化硅氮化在硅-氧化硅界面及氧化硅表面两者处形成氮含量的峰值。另外，本文所述的氧化硅氮化可增大全环绕栅极(gate all around；GAA)半导体结构上的保形性。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于硅(Si)氮化。在某些实例中，经历氮化工艺的基板可包括硅层，可借由氮自由基处理该硅层以形成氮化硅(例如，SiN)的保形层。在硅氮化的一些实施例中，将双原子氮(N2)引入至等离子体处理源以产生氮自由基。在使用N2源气体的实施例中，N2的流动速率为约500sccm至约1500sccm，诸如约1000sccm。在可与其他实施例组合的一些实施例中，源气体与惰性气体(例如，Ar)混合。
在硅氮化期间，工艺腔室可热(例如，大于250℃)运行或冷(例如，250℃或更低)运行。在可与其他实施例组合的某些实施例中，工艺腔室中的温度为约200℃或更高，诸如约200℃至约1200℃，诸如约250℃至约950℃，诸如约200℃至约250℃，诸如约250℃，诸如约250℃或更高，诸如约500℃至约1000℃，诸如约500℃至约600℃，诸如约550℃，诸如约600℃至约700℃，诸如约700℃至约800℃，诸如与800℃至约900℃，诸如约900℃至约1000℃，诸如约950℃。工艺腔室中的压强为约0.2托至约3托，诸如约0.3托至约2托，诸如约0.3托，诸如约2托。射频功率为约1kW至约10kW，诸如约1kW至约5kW，诸如约2kW。处理时间在约0.25分钟至约8分钟的范围内，诸如约0.5分钟至约5分钟，诸如约0.5分钟，诸如约2分钟，诸如约4分钟，诸如约5分钟。
有益地，使用本公开内容的等离子体处理装置及方法执行的硅氮化可形成具有约20埃至约60埃厚度的氮化硅的保形层。在一个实例中，本文所述的硅氮化使得能够在氧化物/多晶硅(OPOP)堆叠物中的多晶硅的顶部及底部侧壁上形成实质上保形的氮含量，例如，2.8μm的深度及自20:1至30:1的深宽比。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于钨(W)氮化。在某些实例中，经历氮化工艺的基板包括钨层，可借由氮自由基处理该钨层以形成氮化钨(例如，WN)的保形层。在钨氮化期间，将N2源气体引入至等离子体处理源以产生氮自由基。N2的流动速率为约500sccm至约1500sccm，诸如约1000sccm。在可与其他实施例组合的一些实施例中，源气体与惰性气体(例如，Ar)混合。预期可利用其他氮源气体。
在钨氮化期间，工艺腔室中的温度为约800℃或更低，诸如约700℃或更低，诸如约500℃至约700℃，诸如约500℃至约600℃，诸如约600℃至约700℃，诸如约650℃。使用本文所公开的装置和/或方法，温度与经处理膜的氮含量负相关。举例而言，在约850℃或更高的温度下操作工艺腔室导致仅约5％或更少的氮含量，而约780℃或更低的温度会将氮含量增大至约25％，增大了5倍。此外，在约750℃的温度下操作工艺腔室导致在约25％与约30％之间的氮含量。将温度进一步降低至约650℃将氮含量进一步增大至约30％与约35％之间，且将温度更进一步降低至约550℃可将氮含量进一步增大至约35％与约40％之间。在钨氮化期间，工艺腔室中的压强为约0.5托至约3托，诸如约2托。射频功率为约1kW至约10kW，诸如约1kW至约5kW，诸如约2kW。处理时间在约2分钟至约8分钟的范围内，诸如约5分钟。有益地，使用本公开内容的等离子体处理装置及方法执行的钨氮化导致具有约25埃至约30埃厚度的氮化钨的保形层。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于钨(W)的氢自由基处理。在此实例中，经历氢自由基处理工艺的基板包括沉积在氮化钛(例如，TiN)层上的钨的毯覆层。在此实例中，可(例如)借由原子层沉积(atomic layer deposition；ALD)形成钨层。钨的毯覆层具有约600埃至约650埃的厚度，然而，预期其他厚度。使用本文所公开的装置和/或方法，借由氢自由基处理钨降低了界面氟(F)含量。举例而言，当基板包括沉积在氮化钛层上的钨时，氢自由基处理会降低钨-氮化钛界面处的界面氟含量。在钨的氢自由基处理期间，将双原子氢(H2)源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约100sccm至约1200sccm，诸如约200sccm至约1000sccm，诸如约100sccm至约500sccm，诸如约200sccm，诸如约500sccm至约1200sccm，诸如约1000sccm。预期源气体可与惰性气体(例如，Ar)混合。
在钨的氢自由基处理期间，工艺腔室中的温度为约500℃至约1000℃，诸如约500℃至约600℃，诸如约600℃至约700℃，诸如约650℃，诸如约700℃至约800℃，诸如约750℃，诸如约800℃至约900℃，诸如约850℃，诸如约900℃至约1000℃，诸如约950℃。在处理期间，提高工艺腔室中的温度会导致界面氟含量较大的降低，亦即，温度与界面氟含量的降低正相关，或换言之，温度与界面氟含量负相关。举例而言，在约950℃或更高的温度下操作工艺腔室导致界面氟含量降低了多达20倍，而约650℃或更低的温度仅将界面氟含量降低约1.4倍。约750℃的温度将界面氟含量降低约2.1倍，且约850℃的温度将界面氟含量降低约4.8倍。
在钨的氢自由基处理期间，工艺腔室中的压强为约0.2托至约2托，诸如约0.5托。射频功率为约1kW至约10kW，诸如约5kW至约8kW，诸如约5kW，诸如约8kW。处理时间在约2分钟至约8分钟的范围内，诸如约5分钟。
有益地，使用本公开内容的等离子体处理装置及方法执行的钨的氢自由基处理将钨中的界面氟含量降低了约20倍或更多。提高氢自由基密度(使用本文所公开的装置及方法，此是可能的)会导致界面氟含量的更大降低。此外，提高温度及提高氢自由基密度的效应对界面氟的降低具有附加影响。与习知方法(诸如，热H2退火)相反，习知方法不会降低界面氟含量。使用本文所述方面，与未经处理的膜相比较而言，钨的氢自由基处理导致钨层的薄层电阻(Rs)降低10％。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于氮化钛(例如，TiN)的氢自由基处理。使用本文所公开的装置和/或方法，借由减少氮化钛层中的杂质，与未经处理的膜相比较而言，借由氢自由基处理氮化钛将氮化钛层的Rs降低了约50％或更多。在氮化钛的氢自由基处理期间，将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约200sccm至约1200sccm，诸如约200sccm至约500sccm，诸如约350sccm，诸如约350sccm至约1000sccm，诸如约500sccm至约1200sccm，诸如约1000sccm。在另一实例中，氢自由基处理为双操作工艺，在第一操作中引入H2源气体，且接着在第一操作之后引入N2源气体。预期源气体可与惰性气体(例如，Ar)混合。当H2源气体与Ar混合时，H2源气体的比例在约5体积％至约90体积％的范围内，诸如，约50体积％。
在氮化钛的氢自由基处理期间，工艺腔室中的温度为约500℃至约1000℃，诸如约500℃至约600℃，诸如约550℃，诸如约600℃至约700℃，诸如约650℃，诸如约700℃至约800℃，诸如约750℃，诸如约800℃至约900℃，诸如约850℃，诸如约900℃至约1000℃。在处理期间，提高工艺腔室中的温度会导致氮化钛层的Rs的较大降低，亦即，温度与氮化钛层的Rs的降低正相关，或换言之，温度与氮化钛层的Rs负相关。举例而言，在约550℃的温度下操作工艺腔室导致氮化钛层的Rs降低约30％至40％之间，约650℃的温度导致氮化钛层的Rs降低约40％至50％之间，约750℃的温度导致氮化钛层的Rs降低约50％至60％之间，约850℃的温度导致氮化钛层的Rs降低约60％至70％之间。在氮化钛的氢自由基处理期间，工艺腔室中的压强为约0.2托至约3托，诸如约0.5托至约3托，诸如约0.5托，诸如约2托。射频功率为约1kW至约5kW，诸如约2kW。处理时间在约2分钟至约8分钟的范围内，诸如约5分钟。
有益地，使用本公开内容的等离子体处理装置及方法对氮化钛进行氢自由基处理选择性地降低了钛-氧键合，借此降低了氮化钛层中的氧含量，而同时保持钛-氮键合实质上恒定。另一方面，仅热处理无法降低钛-氧键合。使用本文所述方面，温度与氧含量负相关。此外，类似于仅热处理，氢自由基处理会减小氯含量。此外，氢自由基处理减小碳含量，而仅热处理无法减小碳含量。总的，与仅热处理相比较而言，经由氢自由基处理来降低氯、氧或碳中的至少一者的杂质含量导致氮化钛层的Rs的降低。使用本文所述方面，与仅热处理相比较而言，氢自由基处理将氮化钛层的Rs降低了约6％至约11％。预期可在使用或不使用栅格(例如，图1中所示的分离栅格116)的情况下执行氢自由基处理。值得注意，与仅热处理相比较而言，归因于氢自由基处理的改良在不使用栅格的情况下更为明显。通常，在工艺腔室中应用较高温度会增大氮化钛晶粒大小，此会减小氮化钛层的Rs。换言之，温度及晶粒大小各自与氮化钛层的Rs负相关。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于钌(Ru)的氢自由基处理。在某些实例中，经历处理工艺的基板可包括借由化学气相沉积(chemicalvapor deposition；CVD)形成的钌层。使用本文所公开的装置和/或方法，与无氢自由基的H2退火相比较而言，借由氢自由基处理钌改良了缝隙填充并降低了钌层的Rs。在钌的氢自由基处理期间，将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约100sccm至约2000sccm。预期源气体可与惰性气体(例如，Ar)混合。当H2源气体与Ar混合时，H2源气体的比例在约5体积％至约90体积％的范围内，诸如，约50％。
在钌的氢自由基处理期间，工艺腔室中的温度为约400℃至约500℃，诸如约450℃。工艺腔室中的压强为约0.2托至约3托。射频功率为约1kW至约10kW。处理时间在约0.5分钟至约10分钟的范围内，诸如约1分钟至约5分钟，诸如约1分钟，诸如约5分钟。在处理期间，提高氢自由基密度导致钌层的Rs的更大降低。举例而言，与未经处理的膜相比较而言，在450℃下引入10％的H2源气体历时1分钟会将钌层的Rs降低约35％至约40％。另一方面，与未经处理的膜相比较而言，在450℃下引入50％的H2源气体历时5分钟(此对应于更低的氢自由基密度)仅将钌层的Rs降低约30％。
有益地，与无氢自由基的H2退火相比较而言，使用本公开内容的等离子体处理装置及方法执行的用氢自由基处理钌改良了钌层的缝隙填充。此外，相对于H2退火，氢自由基处理增大了晶粒大小并减小了钌层中的接缝(seam)大小。使用本文所公开的装置和/或方法，与无氢自由基的H2退火相比较而言，降低了钌层的Rs。此外，与无氢自由基的H2退火相比较而言，氢自由基辅助退火在热预算降低的情况下改良了回流并降低了电阻率。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于碳氮化钨(例如，WCN)的氢自由基处理及可选的氮自由基处理。使用本文所公开的装置和/或方法，与未经处理的膜相比较而言，借由氢自由基处理碳氮化钨降低了碳含量而不会提高碳氮化钨膜中的氮含量。使用本文所述方面，与未经处理的膜相比较而言，借由氢自由基及氮自由基处理碳氮化钨降低了碳含量且提高了碳氮化钨膜中的氮含量。在碳氮化钨的氢自由基处理期间，将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约100sccm至约2000sccm。在碳氮化钨的氮自由基处理期间，将N2源气体引入至等离子体处理源以产生氮自由基。N2的流动速率为约100sccm至约2000sccm。预期源气体可与惰性气体(例如，Ar)混合。
在碳氮化钨的氢自由基和/或氮自由基处理期间，工艺腔室中的温度为约500℃至约1000℃，诸如约500℃至约600℃，诸如约550℃，诸如约600℃至约700℃，诸如约650℃，诸如约700℃至约800℃，诸如约750℃，诸如约800℃至约900℃，诸如约900℃至约1000℃。工艺腔室中的压强为约0.2托至约3托。射频功率为约1kW至约10kW。在氢自由基处理期间，处理时间在约1分钟至约10分钟的范围内，诸如约1分钟至约5分钟，诸如约3分钟。在氢自由基处理之后的可选氮自由基处理期间，处理时间在约10秒至约2分钟的范围内，诸如约30秒至约1分钟，诸如约30秒，诸如约1分钟。
有益地，使用本公开内容的等离子体处理装置及方法执行的借由氢自由基处理碳氮化钨将碳氮化钨膜中的碳含量减小了约3倍至约6倍，而氮含量与未经处理的膜相比较而言保持大约相同。使用本文所公开的装置和/或方法，与未经处理的膜相比较而言，借由氮自由基进一步处理碳氮化钨将碳氮化钨膜中的氮含量增大了约2倍至约3倍。因此，与未经处理的膜相比较而言，碳氮化钨处理中的每一者皆改良了膜质量。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于氮化钛(例如，TiN)接缝去除。在某些实例中，经历处理工艺的基板可包括借由ALD形成的氮化钛层。预期用于接缝去除的源气体可包括O2、H2、N2或其混合物。相对于单独的H2或N2源气体而言，引入O2源气体会改良接缝去除。使用本文所公开的装置和/或方法，具有三个操作(涉及借由氧自由基、之后为氢自由基、之后为氮自由基的依序处理)的工艺以及单独的氧自由基处理改良了接缝去除，而同时亦并入额外的氮，以实质上恢复氮化钛层中钛与氮的原始化学计量比率。使用本文所公开的装置和/或方法，氧自由基处理使氮化钛层氧化，从而导致体积膨胀并填充了特征结构之间的缝隙，此去除了接缝。在氧自由基处理之后，氢自由基处理降低了氮化钛层的氧含量，而同时保留钛晶格的结构。在氢自由基处理之后，氮自由基处理以氮替换钛晶格中的氧空位，这恢复了无接缝的氮化钛层。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于钨的选择性氧化。钨的选择性氧化涉及在不氧化相邻钨层的情况下氧化硅层。在钨的选择性氧化期间，将O2源气体引入至等离子体处理源以产生氧自由基。为了最小化钨氧化，将过量H2添加至等离子体以产生大量氢自由基。在钨的选择性氧化期间，源气体中H2的浓度为H2及O2的总流量体积的约65％至约95％。H2与O2的比率可用以控制选择性。举例而言，使H2浓度低于约65％会限制氧化工艺的选择性。另一方面，使H2浓度高于约95％会降低硅的氧化。利用自上而下的等离子体源的本文所公开的装置和/或方法提供自基板的中心至边缘的均匀浓度的氢自由基。与其中氢自由基的浓度随着朝向基板中心移动而耗尽的侧向注入等离子体源相比较而言，此改良了钨的选择性氧化。H2的流动速率为约400sccm至8000sccm，且O2的流动速率为约100sccm至约3000sccm。预期源气体可与惰性气体(例如，Ar)混合。
在钨的选择性氧化期间，工艺腔室中的温度为约600℃至约1000℃，诸如约700℃至约900℃，诸如约800℃。工艺腔室中的压强为约1托至约3托。射频功率为约3kW至约5kW，诸如约4kW。用于氧化的处理时间在约1分钟至约4分钟的范围内。
有益地，使用本公开内容的等离子体处理装置及方法执行的钨的选择性氧化实现了约3埃/√(秒)或更大的氧化硅(例如，SiO2)生长速率，而同时将氧含量降低至约40原子百分比或更小。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于硅的氧化。在某些实例中，经历氧化工艺的基板可包括硅层，可借由氧自由基处理该硅层以形成氧化硅的保形层。在某些实例中，基板可具有3维NAND结构，3维NAND结构包括借由ALD在具有交替的氧化物/氮化物层的层堆叠物内沉积的氮化硅(例如，SiN)过孔(via)，该过孔具有(例如)8μm的深度、125nm的顶部临界尺寸(critical dimension；CD)及约80:1的深宽比。在处理期间，将O2及H2源气体的混合物引入至等离子体处理源以分别产生氧自由基及氢自由基。O2的流动速率为约500sccm至约1000sccm，诸如约750sccm。H2的流动速率为约400sccm至约1000sccm，诸如约400sccm至约600sccm，诸如约500sccm，诸如约600sccm至约900sccm，诸如约750sccm。预期源气体可与惰性气体(例如，Ar)混合。当O2及H2源气体的混合物与Ar混合时，H2相对于O2的比例在约5体积％至约50体积％的范围内，诸如约33体积％至约50体积％。
在硅的氧化期间，工艺腔室中的温度为约600℃至约1000℃，诸如约700℃至约900℃，诸如约800℃。工艺腔室中的压强为约1托至约3托，诸如约2托。射频功率为约1kW至约10kW。用于氧化的处理时间在约1分钟至约10分钟的范围内。
有益地，使用本公开内容的等离子体处理装置及方法执行的硅氧化可实现约5埃/√(秒)或更大的氧化硅(例如，SiO2)生长速率，诸如约5埃/√(秒)至约6埃/√(秒)，及约95％至约100％(诸如，约99％)的氧化硅保形性。使用本文所公开的装置和/或方法，氧化硅保形性大于使用习知远程等离子体氧化(remote plasma oxidation；RPO)工艺所实现的氧化硅保形性。使用本文所述方面，氧化硅保形性取决于H2源气体的浓度。特定而言，H2源气体的更大比例与更大的氧化硅保形性相关。在一个实例中，引入具有50％的H2的源气体导致约98％的氧化硅保形性，而引入具有33％的H2的源气体导致约70％的氧化硅保形性，且引入具有5％的H2的源气体导致约61％的氧化硅保形性。使用本文所述方面，在源气体中H2浓度较高时，氧化硅保形性与层厚度无关。举例而言，对于具有约5％ H2的源气体，氧化硅保形性取决于层厚度，而在较高H2比例下(诸如，约50％的H2)，氧化硅保形性实质上与层厚度无关。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于氧化硅(例如，SiOx)的氧自由基及氢自由基处理。在某些实例中，经历处理工艺的基板可包括借由可流动CVD(FCVD)形成的氧化硅层。将O2源气体、H2源气体及其混合物引入至等离子体处理源以分别产生氧自由基和/或氢自由基。O2的流动速率为约500sccm至约3000sccm。H2的流动速率为约25sccm至约200sccm。预期源气体可与惰性气体(例如，Ar)混合。
在氧化硅的氧自由基和/或氢自由基处理期间，工艺腔室中的温度为约400℃至约600℃，诸如约500℃。工艺腔室中的压强为约0.5托至约3托。射频功率为约1kW至约10kW。处理时间在约1分钟至约10分钟的范围内，诸如约1分钟至约5分钟，诸如约1分钟，诸如约5分钟。
有益地，与根据FTIR的未经处理膜相比较而言，使用本公开内容的等离子体处理装置及方法执行的氧化硅的氧自由基及氢自由基处理降低了氧化硅膜中的氧-氢键合、硅-氢键合和/或氮-氢键合。在一个实例中，与使用1分钟的处理时间的相同处理相比较而言，将氧自由基及氢自由基处理的处理时间延长至5分钟可降低湿式蚀刻反应速率(wet etchreaction rate；WERR)。使用本文所公开的装置和/或方法，该氧化硅膜的WERR比借由仅退火工艺处理的氧化硅膜更低。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于氧化硅(例如，SiO2)的氦自由基处理。在某些实例中，经历处理工艺的基板可包括借由ALD形成的氧化硅层(例如，高温氧化物(high temperature oxide；HTO)层)。预期氦自由基处理可用于所有类型的ALD膜。在氦自由基处理期间，将氦(He)源气体引入至等离子体处理源以产生氦自由基。He的流动速率为约100sccm至约2000sccm。预期源气体可与惰性气体(例如，Ar)混合。
在氧化硅的氦自由基处理期间，工艺腔室中的温度为约500℃至约1000℃，诸如约700℃至约800℃，诸如约700℃，诸如约800℃。工艺腔室中的压强为约0.2托至约4托，诸如约0.5托至约2托，诸如约0.5托，诸如约2托。射频功率为约1kW至约10kW，诸如约5kW至约10kW，诸如约8kW。处理时间在约0.25分钟至约5分钟的范围内，诸如约0.5分钟至约3分钟，诸如约0.5分钟，诸如约3分钟。
有益地，与未经处理的膜相比较而言，使用本公开内容的等离子体处理装置及方法执行的氧化硅的氦自由基处理提高了氧化硅层的膜质量，并减少了氧化硅层的泄漏。使用本文所公开的装置和/或方法，与未经处理的膜相比较而言，膜质量(其代表被蚀刻的膜部分及经处理膜的WERR的所得降低)提高了约50％至约60％。此外，在较低压强下(即，与2托相比较而言在0.5托下)，氧化硅层的经湿式蚀刻后侧壁保形性得以更大程度地提高。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于富硼非晶碳层的氢自由基处理。在某些实例中，经历处理工艺的基板可包括基于硼掺杂碳的硬模层。在一个实例中，基于硼掺杂的碳的硬模层借由CVD沉积，且在CVD之后执行氢等离子体处理。硬模层可具有约0.2μm的厚度。在氢自由基处理期间，将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约100sccm至约2000sccm。预期源气体可与惰性气体(例如，Ar)混合。
在氢自由基处理期间，工艺腔室中的温度为约400℃至约1000℃，诸如约500℃至约700℃，诸如约500℃，诸如约700℃。工艺腔室中的压强为约0.5托至约3托。射频功率为约1kW至约10kW。处理时间在约3分钟至约5分钟的范围内，诸如约4分钟。
有益地，与未经处理的膜相比较而言，使用本公开内容的等离子体处理装置及方法执行的富硼非晶碳膜的氢自由基处理降低了膜的氢含量，借此增大了杨氏模量及密度。通常，与未经处理的膜相比较而言，氢自由基处理产生了具有较低总应力的更致密膜，此提高了膜稳定性。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于使用源气体(包括H2、NH3、N2、O2或Ar中的至少一者)的多种ALD预处理及后处理。
在一个实例中，本公开内容的等离子体处理装置可根据方法800用于氮化硅(例如，SiN)膜的处理。在氢自由基处理期间，将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约500sccm至约1500sccm，诸如约1000sccm。源气体中的H2比例为约50体积％。在借由氢及氮自由基的组合处理期间，在借由氢自由基的处理之后，视情况将N2添加至等离子体处理源以产生氮自由基。N2的流动速率为约200sccm至约400sccm，诸如约300sccm。源气体中的N2比例为约10体积％。预期可利用其他氮源气体。举例而言，可将NH3引入至等离子体处理源以产生NH自由基。NH3的流动速率为约200sccm至约400sccm，诸如约300sccm。源气体中的NH3比例为约10体积％。预期源气体可与惰性气体(例如，Ar)混合。
在氮化硅的氢自由基、氮自由基和/或NH自由基处理期间，工艺腔室中的温度为约800℃至约1200℃，诸如约900℃至约1000℃，诸如约950℃。工艺腔室中的压强为约0.25托至约2托，诸如约0.5托至约1托，诸如约0.5托，诸如约1托。射频功率为约5kW至约10kW，诸如约8kW。处理时间在约1分钟至约10分钟的范围内，诸如约1分钟至约3分钟，诸如约2.5分钟，诸如约3分钟至约4分钟，诸如约3.3分钟，诸如约4分钟至约6分钟，诸如约5分钟。
有益地，与未经处理的膜相比较而言，使用本公开内容的等离子体处理装置及方法执行的氮化硅膜处理降低了氧、氢或氯中的至少一者的杂质含量。使用本文所公开的装置和/或方法，与使用快速热处理(rapid thermal processing；RTP)退火所处理的氮化硅膜的WERR相比较而言，氮化硅膜的氢自由基、氮自由基和/或NH自由基处理减小了WERR。使用本文所述方面，氮化硅处理的效果在膜的顶表面(例如，在表面的20埃以内)最为显著。值得注意，与借由分别单独使用H2或NH3源气体产生的氢或NH自由基的处理相比较而言，借由分别使用H2及N2源气体产生的氢及氮自由基的组合处理改良了自氮化硅膜去除氢。此外，与借由单独使用N2或NH3源气体产生的氮或NH自由基的处理相比较而言，借由分别使用H2及N2源气体产生的氢及氮自由基的组合处理改良了自氮化硅膜去除氯。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于氮化硅(例如，SiN)接缝去除。在某些实例中，经历处理工艺的基板可包括借由ALD形成的氮化硅层。预期源气体可包括O2、H2、N2或其混合物。在一个实例中，处理仅包括涉及O2源气体的一个操作。在另一实例中，处理包括两个操作，其涉及O2源气体，之后为H2源气体。在又一实例中，处理包括三个操作，其涉及O2源气体，之后为H2源气体，之后为N2源气体。将O2源气体引入至等离子体处理源以产生氧自由基。O2的流动速率为约2500sccm至约3500sccm，诸如约3000sccm。在借由氧自由基的处理之后，视情况将H2源气体引入至等离子体处理源以产生氢自由基。H2的流动速率为约200sccm至约500sccm，诸如约300sccm至约350sccm，诸如约300sccm，诸如约350sccm。在借由氧自由基及氢自由基的处理之后，视情况将N2源气体添加至等离子体处理源以产生氮自由基。N2的流动速率为约200sccm至约400sccm，诸如约300sccm。预期源气体可与惰性气体(例如，Ar)混合。
在氮化硅的氧自由基、氢自由基和/或氮自由基处理期间，工艺腔室中的温度为约500℃至约1000℃，诸如约600℃至约700℃，诸如约650℃，诸如约700℃至约800℃，诸如约750℃。工艺腔室中的压强为约0.5托至约5托，诸如约1托至约3托，诸如约1托，诸如约3托。射频功率为约5kW至约10kW，诸如约8kW。处理时间在约1分钟至约10分钟的范围内，诸如约1分钟至约3分钟，诸如约2.5分钟，诸如约3分钟至约6分钟，诸如约5分钟。
有益地，使用氧自由基、之后为氢自由基、之后为氮自由基的依序处理以及单独的氧自由基处理改良了接缝去除而同时亦并入额外的氮，以实质上恢复氮化硅层中硅与氮的原始化学计量比率。使用本文所公开的装置和/或方法，氧自由基处理使氮化硅氧化，从而导致体积膨胀并填充了特征结构之间的缝隙，此去除了接缝。在氧自由基处理之后，氢自由基处理降低了氮化硅层的氧含量，而同时保留硅晶格的结构。在氢自由基处理之后，氮自由基处理以氮替换硅晶格中的氧，此恢复了无接缝的氮化硅层。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于使用源气体(包括PH3、BF3、AsH3或Ga中的至少一者)的多种气相掺杂处理。
在另一实例中，本公开内容的等离子体处理装置可根据方法800用于诸如氧化铪(例如，HfO2)的高介电常数介电材料的氮化。在某些实例中，经历处理工艺的基板包括硅基板、在硅基板之上的界面层(例如，包括氧化硅)，及在界面层之上的氧化铪层。在高介电常数氮化期间，将包括N2及NH3的混合物的源气体引入至等离子体处理源以产生氮及NH自由基。N2的流动速率为约30sccm至约180sccm，诸如约50sccm至约150sccm，诸如约50sccm至约100sccm，诸如约50sccm，诸如约100sccm至约150sccm，诸如约100sccm，诸如约120sccm。NH3的流动速率为约10sccm至约50sccm，诸如约10sccm至约20sccm，诸如约15sccm。预期源气体可与惰性气体(例如，Ar)混合。Ar的流动速率为约2500sccm至约3500sccm，诸如约3000sccm。
在氧化铪氮化期间，工艺腔室中的温度小于约400℃，诸如约150℃至约400℃，诸如约200℃至约300℃，诸如约300℃至约400℃，诸如约300℃，诸如约325℃。预期在氧化铪氮化期间，温度可渐变。举例而言，温度可自小于约200℃逐渐上升至大于约300℃。渐变时间可自约60秒至约120秒，诸如约90秒。工艺腔室中的压强为约0.5托至约2托，诸如约0.75托。射频功率为约5kW至约10kW，诸如约8kW。处理时间在约20秒至约5分钟的范围内，诸如约20秒至约2分钟，诸如约25秒，诸如约90秒，诸如约2分钟至约4分钟，诸如约2.5分钟，诸如约4分钟。与在习知ICP腔室中使用NH3及Ar气体的混合物进行氮化相比较而言，与使用本文所公开的装置和/或方法的氧化铪氮化相关联的缩短的处理时间提高了处理量。
有益地，与在习知ICP腔室中使用NH3及Ar气体的混合物进行氮化相比较而言，借由N2及NH3的混合物的氧化铪氮化实质上防止了界面层变薄。将N2添加至NH3源气体中借由与氢自由基结合以形成NH自由基而降低了氢自由基的浓度。氢自由基的此种减少降低了氢自由基对界面层的攻击，借此防止了界面层变薄。此外，与单独的N2相比较而言，使用N2及NH3的混合物实质上防止了界面层变厚。与无Ar的N2及NH3相比较而言，将Ar添加至N2及NH3的混合物增大了氮化速率。
通常，使用本文所公开的装置和/或方法以及N2与NH3的混合物，温度降低进一步抑制了界面层变薄。举例而言，与较高温度相比较而言，低于约400℃的温度抑制了界面层变薄。通常，使用本文所公开的装置和/或方法以及N2与NH3的混合物，增加处理时间会增加氧化铪层中的氮含量。举例而言，在约2分钟至约3分钟的范围内的处理时间将氮含量自小于约5％增加至高达约15％至约20％，并维持界面层的厚度约等于氮化前的厚度。然而，与相对较短的处理时间相比较而言，大于约4分钟的处理时间会导致界面层变厚。因此，可能期望将处理时间限制在小于约4分钟。通常，使用本文所公开的装置和/或方法以及N2与NH3的混合物，降低压强会增加氧化铪层中的氮含量，并进一步抑制界面层变薄。举例而言，低于约1托的压强将氮含量增加至大于约10％，而同时维持界面层的厚度约等于氮化前的厚度。使用本文所公开的装置和/或方法以及N2与NH3的混合物增加了铪-氮键合，并实质上防止了氮-氧亚稳键的形成。使用本文所公开的装置和/或方法，与使用习知ICP腔室相比较而言，由于NH自由基的浓度增加，因此保形性及均匀图案负载得以改良。
如本文中所使用，术语“内部”及“外部”；“上”及“下”；“上部”及“下部”；“顶”及“底”、“垂直”及“水平”、“向上”及“向下”；“上方”及“下方”；及如本文中所使用的其他类似术语代表彼此的相对位置且并不意欲表示整个源/装置的特定方向或空间定向。如本文中所使用，术语“大致”或“约”代表在参考值的至少±5％以内。
虽然前文针对本公开内容的实施例，但可在不脱离本公开内容的基本范畴的情况下设计出本公开内容的其他及另外实施例。

Claims (23)

1.一种等离子体处理方法，包括以下步骤：
将工艺气体引入至被限定在气体注入插入件与等离子体源的侧壁之间的气体注入通道中；
借由定位成靠近所述侧壁且与所述气体注入通道水平重叠的电感线圈在所述气体注入通道内产生电感耦合等离子体，其中所述等离子体包括选自氧、氮、氢、NH及氦的至少一种自由基物质；
将所述等离子体自所述等离子体源输送至与所述等离子体源耦合的工艺腔室，其中所述等离子体流经被设置在所述等离子体源与待处理的基板之间的分离栅格；和
在所述工艺腔室内处理所述基板，其中处理所述基板的步骤包括以下步骤：
使包括所述至少一种自由基物质的所述等离子体与所述基板的面向所述分离栅格的第一侧接触；和
使用位于所述基板的与所述分离栅格相对的第二侧上的多个灯来加热所述基板。
2.如权利要求1所述的方法，其中所述基板包括碳氮化钨层，其中所述工艺气体包括氢气，其中所述等离子体包括氢自由基，且其中在加热期间使所述氢自由基与所述碳氮化钨层接触将所述碳氮化钨层中的碳含量减小了约3倍至约6倍而不会降低所述碳氮化钨层中的氮含量。
3.如权利要求2所述的方法，其中在借由所述等离子体处理所述基板之后，所述方法进一步包括以下步骤：
将氮气引入至所述等离子体源的所述气体注入通道中；
在所述气体注入通道内产生氮等离子体，其中所述氮等离子体包括氮自由基；
将所述氮等离子体自所述等离子体源输送至所述工艺腔室；和
在所述工艺腔室内借由所述氮等离子体处理所述基板，其中处理所述基板的步骤包括以下步骤：
使包括所述氮自由基的所述氮等离子体与所述基板的面向所述分离栅格的所述第一侧接触；和
使用位于所述基板的与所述分离栅格相对的所述第二侧上的所述多个灯来加热所述基板，其中在加热期间使所述氮自由基与所述碳氮化钨层接触将所述碳氮化钨层中的氮含量增大了约2倍至约3倍。
4.如权利要求1所述的方法，其中所述基板包括氮化钛的层，所述层具有接缝及钛与氮的起始化学计量比率，且其中所述方法包括三个依序操作，包括以下步骤：
第一操作，其中所述工艺气体包括氧气，其中所述等离子体包括氧自由基，且其中在加热期间使所述氧自由基与所述氮化钛层接触使所述氮化钛层氧化，从而导致所述氮化钛层的体积膨胀；
第二操作，其中所述工艺气体包括氢气，其中所述等离子体包括氢自由基，且其中在加热期间使所述氢自由基与所述氮化钛层接触降低了所述氮化钛层的氧含量，借此去除所述接缝并改变钛与氮的所述化学计量比率；和
第三操作，其中所述工艺气体包括氮气，其中所述等离子体包括氮自由基，且其中在加热期间使所述氮自由基与所述氮化钛层接触增大了所述氮化钛层的氮含量，借此在无所述接缝的情况下实质上恢复所述氮化钛层的钛与氮的所述起始化学计量比率。
5.如权利要求1所述的方法，其中所述基板包括钨层，其中所述工艺气体包括氧气，其中所述等离子体包括氧自由基，且其中在加热期间使所述氧自由基与所述钨层接触将氧化硅的生长速率增大至约3埃/√(秒)或更大，并将氧含量降低至约40原子百分比或更小。
6.如权利要求1所述的方法，其中所述基板包括硅层，其中所述工艺气体包括氧气，其中所述等离子体包括氧自由基，且其中在加热期间使所述氧自由基与所述硅层接触将氧化硅的生长速率增大至约5埃/√(秒)或更大，其中氧化硅保形性为约95％至约100％。
7.如权利要求1所述的方法，其中所述基板包括氧化硅层，其中所述工艺气体包括氧气与氢气的混合物，其中所述等离子体包括氧及氢自由基，且其中与处理之前的所述氧化硅层相比较而言，在加热期间使所述氧及氢自由基与所述氧化硅层接触降低了所述氧化硅层中的氧-氢键合、硅-氢键合及氮-氢键合。
8.如权利要求1所述的方法，其中所述基板包括氧化硅层，其中所述工艺气体包括氦气，其中所述等离子体包括氦自由基，且其中与处理之前的所述氧化硅层相比较而言，在加热期间使所述氦自由基与所述氧化硅层接触提高了所述氧化硅层的膜品质。
9.如权利要求1所述的方法，其中处理所述基板的步骤包括化学气相沉积后处理。
10.如权利要求1所述的方法，其中处理所述基板的步骤包括原子层沉积预处理或后处理。
11.如权利要求1所述的方法，其中所述基板包括氮化硅层，其中所述工艺气体包括氢气、氮气或氨气中的至少一者，其中所述等离子体包括氢、氮或NH自由基中的至少一者，且其中类似于快速热处理退火，在加热期间使所述氢、氮或NH自由基与所述氮化硅层接触降低了所述氮化硅层中的氧、氢及氯的杂质含量。
12.如权利要求1所述的方法，其中所述基板包括氮化硅层，所述层具有接缝及硅与氮的起始化学计量比率，且其中所述方法包括三个依序操作，包括以下步骤：
第一操作，其中所述工艺气体包括氧气，其中所述等离子体包括氧自由基，且其中在加热期间使所述氧自由基与所述氮化硅层接触使所述氮化硅层氧化，从而导致所述氮化硅层的体积膨胀，借此去除所述接缝并改变硅与氮的所述化学计量比率；
第二操作，其中所述工艺气体包括氢气，其中所述等离子体包括氢自由基，且其中在加热期间使所述氢自由基与所述氮化硅层接触降低了所述氮化硅层的氧含量；和
第三操作，其中所述工艺气体包括氮气，其中所述等离子体包括氮自由基，且其中在加热期间使所述氮自由基与所述氮化硅层接触增大了所述氮化硅层的氮含量，借此在无所述接缝的情况下实质上恢复所述氮化硅层的硅与氮的所述起始化学计量比率。
13.如权利要求1所述的方法，其中所述工艺气体包括PH3、BF3、AsH3或Ga中的至少一者，且其中处理所述基板包括气相掺杂。
14.一种等离子体处理方法，包括以下步骤：
将工艺气体引入至被限定在气体注入插入件与等离子体源的侧壁之间的气体注入通道中；
借由定位成靠近所述侧壁且与所述气体注入通道水平重叠的电感线圈在所述气体注入通道内产生等离子体，其中所述等离子体包括氮或NH自由基中的至少一者；
将所述等离子体自所述等离子体源输送至与所述等离子体源耦合的工艺腔室，其中所述等离子体流经被设置在所述等离子体源与待处理的基板之间的分离栅格；和
在所述工艺腔室内处理所述基板，其中处理所述基板的步骤包括以下步骤：
使所述等离子体与所述基板的面向所述分离栅格的第一侧接触；和
使用位于所述基板的与所述分离栅格相对的第二侧上的多个灯来加热所述基板。
15.如权利要求14所述的方法，其中所述基板包括氧化硅层，其中所述工艺气体包括氮气、氨气或氮气和氨气的混合物中的至少一者，且其中在加热期间使所述氮或NH自由基与所述氧化硅层接触在大致相同的氮保形性位准下增大了所述氧化硅层的氮含量。
16.如权利要求14所述的方法，其中所述基板包括硅层，其中所述工艺气体包括氮气，且其中在加热期间使所述氮自由基与所述硅层接触形成氮化硅的保形层。
17.如权利要求14所述的方法，其中所述基板包括钨层，其中所述工艺气体包括氮气，且其中在加热期间使所述氮自由基与所述钨层接触形成了氮化钨的保形层。
18.如权利要求14所述的方法，其中所述基板包括设置在界面层之上的高介电常数介电层，其中所述工艺气体包括氮气、氨气及氩气，且其中在加热期间使所述NH自由基与所述高介电常数介电层接触在不使所述界面层实质性变薄的情况下增大所述高介电常数介电层的氮含量。
19.一种等离子体处理方法，包括以下步骤：
将工艺气体引入至被限定在气体注入插入件与等离子体源的侧壁之间的气体注入通道中；
借由定位成靠近所述侧壁且与所述气体注入通道水平重叠的电感线圈在所述气体注入通道内产生氢等离子体，其中所述氢等离子体包括氢自由基；
将所述氢等离子体自所述等离子体源输送至与所述等离子体耦合的工艺腔室，其中所述氢等离子体流经被设置在所述等离子体源与待处理的基板之间的分离栅格；和
在所述工艺腔室内处理所述基板，其中处理所述基板的步骤包括以下步骤：
使包括所述氢自由基的所述氢等离子体与所述基板的面向所述分离栅格的第一侧接触；和
使用位于所述基板的与所述分离栅格相对的第二侧上的多个灯来加热所述基板。
20.如权利要求19所述的方法，其中所述基板包括钨层，其中所述工艺气体包括氢气，且其中在加热期间使所述氢自由基与所述钨层接触将所述钨层的界面氟含量降低了约2倍至约20倍。
21.如权利要求19所述的方法，其中所述基板包括氮化钛层，其中所述工艺气体包括氢气，且其中在加热期间使所述氢自由基与所述氮化钛层接触相比于仅热处理而言使所述氮化钛层中的氧、氯及碳的杂质含量降低得更大。
22.如权利要求19所述的方法，其中所述基板包括钌层，其中所述工艺气体包括氢气，且其中在加热期间使所述氢自由基与所述钌层接触相对于无氢自由基的氢退火而言改良钌缝隙填充。
23.如权利要求19所述的方法，其中所述基板包括硼掺杂碳层，其中所述工艺气体包括氢气，且其中在加热期间使所述氢自由基与所述硼掺杂碳层接触降低了所述硼掺杂碳层的氢含量，借此增大了杨氏模量及所述硼掺杂碳层的密度。
CN202180093412.2A 2021-01-14 2021-12-30 具有独立温控的等离子体处理 Pending CN116848614A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/149,232 2021-01-14
US17/149,232 US11854770B2 (en) 2021-01-14 2021-01-14 Plasma processing with independent temperature control
PCT/US2021/065598 WO2022154968A1 (en) 2021-01-14 2021-12-30 Plasma processing with independent temperature control

Publications (1)

Publication Number Publication Date
CN116848614A true CN116848614A (zh) 2023-10-03

Family

ID=82322055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180093412.2A Pending CN116848614A (zh) 2021-01-14 2021-12-30 具有独立温控的等离子体处理

Country Status (7)

Country Link
US (2) US11854770B2 (zh)
EP (1) EP4278373A1 (zh)
JP (1) JP2024504618A (zh)
KR (1) KR20230128550A (zh)
CN (1) CN116848614A (zh)
TW (1) TW202242998A (zh)
WO (1) WO2022154968A1 (zh)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632322B1 (en) 2000-06-30 2003-10-14 Lam Research Corporation Switched uniformity control
JP2003033647A (ja) 2001-07-23 2003-02-04 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置
US7557362B2 (en) 2004-02-04 2009-07-07 Veeco Instruments Inc. Ion sources and methods for generating an ion beam with a controllable ion current density distribution
US7371688B2 (en) * 2003-09-30 2008-05-13 Air Products And Chemicals, Inc. Removal of transition metal ternary and/or quaternary barrier materials from a substrate
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
KR100999583B1 (ko) 2008-02-22 2010-12-08 주식회사 유진테크 기판처리장치 및 기판처리방법
US8916022B1 (en) 2008-09-12 2014-12-23 Novellus Systems, Inc. Plasma generator systems and methods of forming plasma
US7998859B2 (en) * 2008-09-25 2011-08-16 Enthone Inc. Surface preparation process for damascene copper deposition
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
KR101659594B1 (ko) 2011-08-19 2016-09-23 맷슨 테크놀로지, 인크. 고효율 플라즈마 소스
US9161428B2 (en) 2012-04-26 2015-10-13 Applied Materials, Inc. Independent control of RF phases of separate coils of an inductively coupled plasma reactor
KR101517489B1 (ko) 2013-04-25 2015-05-07 피에스케이 주식회사 플라즈마 발생 장치 및 그 제어 방법, 그리고 플라즈마 발생 장치를 포함하는 기판 처리 장치
WO2015145663A1 (ja) 2014-03-27 2015-10-01 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
KR102465801B1 (ko) 2015-05-22 2022-11-14 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
US20170170018A1 (en) * 2015-12-14 2017-06-15 Lam Research Corporation Conformal doping using dopant gas on hydrogen plasma treated surface
JP6527482B2 (ja) 2016-03-14 2019-06-05 東芝デバイス＆ストレージ株式会社 半導体製造装置
WO2018111333A1 (en) * 2016-12-14 2018-06-21 Mattson Technology, Inc. Atomic layer etch process using plasma in conjunction with a rapid thermal activation process
US20180358204A1 (en) 2017-06-09 2018-12-13 Mattson Technology, Inc. Plasma Strip Tool With Multiple Gas Injection Zones
US20180358206A1 (en) 2017-06-09 2018-12-13 Mattson Technology, Inc. Plasma Processing Apparatus
US20190131112A1 (en) 2017-10-30 2019-05-02 Mattson Technology, Inc. Inductively Coupled Plasma Wafer Bevel Strip Apparatus
KR20200072557A (ko) 2017-12-27 2020-06-22 매슨 테크놀로지 인크 플라즈마 처리 장치 및 방법
US10984987B2 (en) * 2018-10-10 2021-04-20 Lam Research Corporation Showerhead faceplate having flow apertures configured for hollow cathode discharge suppression
US11049728B2 (en) * 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods
US11120973B2 (en) 2019-05-10 2021-09-14 Applied Materials, Inc. Plasma processing apparatus and techniques
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing
US11075157B2 (en) * 2019-09-09 2021-07-27 Texas Instruments Incorporated IC having trench-based metal-insulator-metal capacitor
US11658006B2 (en) 2021-01-14 2023-05-23 Applied Materials, Inc. Plasma sources and plasma processing apparatus thereof

Also Published As

Publication number Publication date
US20240170263A1 (en) 2024-05-23
US11854770B2 (en) 2023-12-26
US20220223381A1 (en) 2022-07-14
JP2024504618A (ja) 2024-02-01
KR20230128550A (ko) 2023-09-05
TW202242998A (zh) 2022-11-01
WO2022154968A1 (en) 2022-07-21
EP4278373A1 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
CN107104036B (zh) 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法
TWI781279B (zh) 氧化矽薄膜的沉積後處理之方法
US10283353B2 (en) Method of reforming insulating film deposited on substrate with recess pattern
US9627221B1 (en) Continuous process incorporating atomic layer etching
CN112071754A (zh) 使用重整气体形成电子结构的方法、系统和形成的结构
TWI602943B (zh) 基板處理方法及基板處理裝置
KR20180062442A (ko) 필름 스택의 인-시츄 증착
WO2012050770A2 (en) Method of mitigating substrate damage during deposition processes
US11848199B2 (en) Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
TW201305380A (zh) 成膜方法
WO2012060940A1 (en) Ion-induced atomic layer deposition of tantalum
US11081340B2 (en) Argon addition to remote plasma oxidation
KR20150105218A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
CN116848614A (zh) 具有独立温控的等离子体处理
US20230127138A1 (en) Plasma processing with tunable nitridation
JP7233173B2 (ja) トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法
KR20210016476A (ko) 원자 층 증착 프로세스에서 산화 변환

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination