CN116845048A - 高功率表面贴装器件 - Google Patents
高功率表面贴装器件 Download PDFInfo
- Publication number
- CN116845048A CN116845048A CN202210305014.9A CN202210305014A CN116845048A CN 116845048 A CN116845048 A CN 116845048A CN 202210305014 A CN202210305014 A CN 202210305014A CN 116845048 A CN116845048 A CN 116845048A
- Authority
- CN
- China
- Prior art keywords
- chip
- horizontal part
- high power
- mount device
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004593 Epoxy Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005452 bending Methods 0.000 claims abstract description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000005476 soldering Methods 0.000 claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 claims description 27
- 238000003466 welding Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开一种高功率表面贴装器件，其相邻的2个芯片之间通过第一焊锡层连接，一端位于环氧封装体外侧的右引脚的另一端伸入环氧封装体内并与连接片连接，一端位于环氧封装体外侧的左引脚的另一端伸入环氧封装体内并与芯片基板连接，连接片进一步包括：与位于顶层的芯片电连接的第一水平部、位于芯片边缘处正上方的第二水平部和自第二水平部相背于第一水平部一端向下折弯的延伸部，该延伸部远离第二水平部的下端与右引脚连接，第二水平部高于第一水平部，从而在第二水平部与第一水平部之间形成一折弯部。本发明在保证产品功率、性能的基础上从三维空间上缩小器件的外形，同时可以有效避免生产、使用过程中的多种风险，保证产品性能的稳定性。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种高功率表面贴装器件。
背景技术
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高，对封装体的尺寸要求也越来越严格，而如何将芯片高密度集成封装在一个尽可能小的模组中，无疑是如今芯片封装领域小型化的潮流中的一个主要方向。为了实现较大功率的应用，部分功率器件采用的是多层芯片叠加的产品结构，如附图1所示：
图中1为多层芯片之间及芯片上下层的基板，材质为铜，缓冲芯片之间的应力，同时提升产品散热能力，带来的问题是，产品整体厚度较厚，封装工艺复杂；图中2为芯片，多层叠加，实现产品较大功率的电性能；图中3为左引脚，插脚式结构，用于连接PCB板上的外部电路；图中4为右引脚，与左引脚形成叠片式结构，缺点是产品结构应力较大；图中5为绝缘树脂填充料，起绝缘和保护内部结构的作用。
发明内容
本发明目的是提供一种高功率表面贴装器件，该高功率表面贴装器件在保证产品功率、性能的基础上减薄产品的厚度，并可以避免连接片与芯片边缘处直接接触而损伤芯片的情况。
为达到上述目的，本发明采用的技术方案是：一种高功率表面贴装器件，包括：由环氧封装体包覆的芯片基板、至少2个层叠设置的芯片和连接片，相邻的2个芯片之间通过厚度为0.05mm~0.1mm的第一焊锡层连接，一端位于环氧封装体外侧的右引脚的另一端伸入环氧封装体内并与连接片连接，一端位于环氧封装体外侧的左引脚的另一端伸入环氧封装体内并与芯片基板连接；
所述芯片基板进一步包括：水平设置于芯片正下方的主体部和位于主体部一端并向下延伸的折弯部，所述折弯部的下端与左引脚连接且芯片一端边缘处覆盖于折弯部与左引脚的连接处的上方，所述芯片基板的主体部相背于左引脚一端的上表面设置有一凹槽，此凹槽位于芯片另一端边缘处的正下方；
所述连接片进一步包括：与位于顶层的芯片电连接的第一水平部、位于芯片边缘处正上方的第二水平部和自第二水平部相背于第一水平部一端向下折弯的延伸部，该延伸部远离第二水平部的下端与右引脚连接，所述第二水平部高于第一水平部，从而在第二水平部与第一水平部之间形成一折弯部。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于顶层的所述芯片上表面与连接片第一水平部的下表面之间通过第三焊锡层电连接。
2. 上述方案中，所述第一水平部与第三焊锡层焊接的区域内开有一圆形通孔。
3. 上述方案中，所述圆形通孔位于第一水平部与第三焊锡层焊接区域的中央。
4. 上述方案中，所述芯片基板相对两侧的边缘处各开有一缺口槽，所述缺口槽延伸至位于底层的芯片正下方。
5. 上述方案中，位于底层的所述芯片下表面与芯片基板上表面之间通过第二焊锡层电连接。
6. 上述方案中，所述延伸部的下端具有一沿水平方向延伸的搭接区，该搭接区与右引脚连接。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明高功率表面贴装器件，其在保证产品功率、性能的基础上，可以通过与芯片面积相近的芯片基板实现大功率器件的封装，还可以减薄器件的厚度，把产品厚度从8mm左右降至3mm以下，从三维空间上缩小器件的外形，同时解决由于减薄厚度、减小封装体积所带来的环氧填充和应力问题，有效避免生产、使用过程中的多种风险，保证产品性能的稳定性。
附图说明
附图1为现有技术中产品结构示意图；
附图2为本发明高功率表面贴装器件的俯视图；
附图3为本发明高功率表面贴装器件的剖面正视图；
附图4为本发明图3的A处放大图；
附图5为本发明图3的B处放大图。
以上附图中：1、环氧封装体；2、芯片基板；21、主体部；22、折弯部；23、凹槽；3、芯片；41、第一焊锡层；42、第二焊锡层；43、第三焊锡层；5、右引脚；6、左引脚；7、连接片；71、第一水平部；72、第二水平部；73、延伸部；74、折弯部；75、搭接区；8、圆形通孔；9、缺口槽；10、缺口。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例1：一种高功率表面贴装器件，包括：由环氧封装体1包覆的芯片基板2、至少2个层叠设置的芯片3和连接片7，相邻的2个芯片3之间通过厚度为0.05mm的第一焊锡层41连接，一端位于环氧封装体1外侧的右引脚5的另一端伸入环氧封装体1内并与连接片7连接，一端位于环氧封装体1外侧的左引脚6的另一端伸入环氧封装体1内并与芯片基板2连接；
所述芯片基板2进一步包括：水平设置于芯片3正下方的主体部21和位于主体部21一端并向下延伸的折弯部22，所述折弯部22的下端与左引脚6连接且芯片3一端边缘处覆盖于折弯部22与左引脚6的连接处的上方，所述芯片基板2的主体部21相背于左引脚6一端的上表面设置有一凹槽23，此凹槽23位于芯片3另一端边缘处的正下方；
所述连接片7进一步包括：与位于顶层的芯片3电连接的第一水平部71、位于芯片3边缘处正上方的第二水平部72和自第二水平部72相背于第一水平部71一端向下折弯的延伸部73，该延伸部73远离第二水平部72的下端与右引脚5连接，所述第二水平部72高于第一水平部71，从而在第二水平部72与第一水平部71之间形成一折弯部74。
位于顶层的上述芯片3上表面与连接片7第一水平部71的下表面之间通过第三焊锡层43电连接；
上述第一水平部71与第三焊锡层43焊接的区域内开有一圆形通孔8；上述圆形通孔8位于第一水平部71与第三焊锡层43焊接区域的中央；
上述右引脚5、左引脚6各自位于环氧封装体1外侧一端的端部均具有一缺口10，可以降低产品在切筋分离过程中对芯片的机械应力，降低生产加工过程中对芯片的损害，保证成品的良率和性能，上述缺口10位于右引脚5、左引脚6一端的中央。
实施例2：一种高功率表面贴装器件，包括：由环氧封装体1包覆的芯片基板2、至少2个层叠设置的芯片3和连接片7，相邻的2个芯片3之间通过厚度为0.09mm的第一焊锡层41连接，一端位于环氧封装体1外侧的右引脚5的另一端伸入环氧封装体1内并与连接片7连接，一端位于环氧封装体1外侧的左引脚6的另一端伸入环氧封装体1内并与芯片基板2连接；
所述芯片基板2进一步包括：水平设置于芯片3正下方的主体部21和位于主体部21一端并向下延伸的折弯部22，所述折弯部22的下端与左引脚6连接且芯片3一端边缘处覆盖于折弯部22与左引脚6的连接处的上方，所述芯片基板2的主体部21相背于左引脚6一端的上表面设置有一凹槽23，此凹槽23位于芯片3另一端边缘处的正下方；
所述连接片7进一步包括：与位于顶层的芯片3电连接的第一水平部71、位于芯片3边缘处正上方的第二水平部72和自第二水平部72相背于第一水平部71一端向下折弯的延伸部73，该延伸部73远离第二水平部72的下端与右引脚5连接，所述第二水平部72高于第一水平部71，从而在第二水平部72与第一水平部71之间形成一折弯部74。
上述芯片基板2相对两侧的边缘处各开有一缺口槽9，上述缺口槽9延伸至位于底层的芯片3正下方；
上述缺口槽9位于芯片基板2边缘处的中央区域；位于底层的上述芯片3下表面与芯片基板2上表面之间通过第二焊锡层42电连接；上述延伸部73的下端具有一沿水平方向延伸的搭接区75，该搭接区75与右引脚5连接。
采用上述高功率表面贴装器件时，其芯片基板进一步包括：水平设置于芯片正下方的主体部和位于主体部一端并向下延伸的折弯部，所述折弯部的下端与左引脚连接且芯片一端边缘处覆盖于折弯部与左引脚的连接处的上方，所述芯片基板的主体部相背于左引脚一端的上表面设置有一凹槽，此凹槽位于芯片另一端边缘处的正下方，采用与芯片面积相近的芯片基板，既可以实现小结构封装大芯片，又可以有效避免芯片基板与芯片边缘非焊接区接触导致的风险，还可以在减小封装结构的同时保证芯片边缘处环氧的厚度以及缓冲产品在切筋分离过程中对芯片产生的机械应力，保证产品性能的稳定性；
还有，连接片进一步包括：与位于顶层的芯片电连接的第一水平部、位于芯片边缘处正上方的第二水平部和自第二水平部相背于第一水平部一端向下折弯的延伸部，该延伸部远离第二水平部的下端与右引脚连接，所述第二水平部高于第一水平部，从而在第二水平部与第一水平部之间形成一折弯部，在保证产品功率、性能的基础上减薄产品的厚度，并可以避免连接片与芯片边缘处直接接触而损伤芯片的情况，还可以增加芯片边缘处环氧填充的厚度和均匀性，保证产品的良率、降低使用过程中漏电等风险；
此外，通过连接片第一水平部与第三焊锡层焊接的区域内通孔的设置增加局部环氧厚度，降低因产品上表面薄层环氧注塑填充不满的风险，保证产品的性能；相邻的2个芯片之间通过厚度为0.05mm~0.1mm的第一焊锡层连接，可以有效缓冲芯片之间的结构应力，提高产品性能的稳定性；
另外，芯片基板相对两侧的边缘处各开有一缺口槽，所述缺口槽延伸至位于底层的芯片正下方，在保证产品功率、性能的基础上减薄产品的厚度，并可以使得芯片边缘处的环氧填充饱满，从而保证产品性能的稳定。
本专利产品具有以下优点：
1）结合了芯片基板左侧的折弯结构和边缘减薄结构替代了现有产品结构底层的铜片，使得产品厚度降低0.4mm左右；
2）通过对焊锡层厚度的管控替代了现有产品两层芯片之间的铜片（厚度0.4mm左右），同时减少了1层焊锡厚度；
3）通过芯片基板边缘的缺口结构解决了芯片边缘的薄层环氧填充问题；
4）通过连接片与芯片接触面的通孔结构解决了大尺寸芯片上表面薄层环氧填充问题和封装应力问题；
5）通过以上结构组合，结合低膨胀系数环氧（CTE 9 ppm以下）的使用，解决了大尺寸芯片封装在小尺寸外形带来的封装应力问题。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种高功率表面贴装器件，包括：由环氧封装体（1）包覆的芯片基板（2）、至少2个层叠设置的芯片（3）和连接片（7），其特征在于：相邻的2个芯片（3）之间通过厚度为0.05mm~0.1mm的第一焊锡层（41）连接，一端位于环氧封装体（1）外侧的右引脚（5）的另一端伸入环氧封装体（1）内并与连接片（7）连接，一端位于环氧封装体（1）外侧的左引脚（6）的另一端伸入环氧封装体（1）内并与芯片基板（2）连接；
所述芯片基板（2）进一步包括：水平设置于芯片（3）正下方的主体部（21）和位于主体部（21）一端并向下延伸的折弯部（22），所述折弯部（22）的下端与左引脚（6）连接且芯片（3）一端边缘处覆盖于折弯部（22）与左引脚（6）的连接处的上方，所述芯片基板（2）的主体部（21）相背于左引脚（6）一端的上表面设置有一凹槽（23），此凹槽（23）位于芯片（3）另一端边缘处的正下方；
所述连接片（7）进一步包括：与位于顶层的芯片（3）电连接的第一水平部（71）、位于芯片（3）边缘处正上方的第二水平部（72）和自第二水平部（72）相背于第一水平部（71）一端向下折弯的延伸部（73），该延伸部（73）远离第二水平部（72）的下端与右引脚（5）连接，所述第二水平部（72）高于第一水平部（71），从而在第二水平部（72）与第一水平部（71）之间形成一折弯部（74）。
2.根据权利要求1所述的高功率表面贴装器件，其特征在于：位于顶层的所述芯片（3）上表面与连接片（7）第一水平部（71）的下表面之间通过第三焊锡层（43）电连接。
3.根据权利要求2所述的高功率表面贴装器件，其特征在于：所述第一水平部（71）与第三焊锡层（43）焊接的区域内开有一圆形通孔（8）。
4.根据权利要求3所述的高功率表面贴装器件，其特征在于：所述圆形通孔（8）位于第一水平部（71）与第三焊锡层（43）焊接区域的中央。
5.根据权利要求1所述的高功率表面贴装器件，其特征在于：所述芯片基板（2）相对两侧的边缘处各开有一缺口槽（9），所述缺口槽（9）延伸至位于底层的芯片（3）正下方。
6.根据权利要求1所述的高功率表面贴装器件，其特征在于：位于底层的所述芯片（3）下表面与芯片基板（2）上表面之间通过第二焊锡层（42）电连接。
7.根据权利要求1所述的高功率表面贴装器件，其特征在于：所述延伸部（73）的下端具有一沿水平方向延伸的搭接区（75），该搭接区（75）与右引脚（5）连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210305014.9A CN116845048A (zh) | 2022-03-25 | 2022-03-25 | 高功率表面贴装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210305014.9A CN116845048A (zh) | 2022-03-25 | 2022-03-25 | 高功率表面贴装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116845048A true CN116845048A (zh) | 2023-10-03 |
Family
ID=88165791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210305014.9A Pending CN116845048A (zh) | 2022-03-25 | 2022-03-25 | 高功率表面贴装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116845048A (zh) |
-
2022
- 2022-03-25 CN CN202210305014.9A patent/CN116845048A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9565767B2 (en) | Wiring board formed by a laminate on a stiffener | |
| KR100881182B1 (ko) | 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 | |
| CN111739885B (zh) | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 | |
| KR101207882B1 (ko) | 패키지 모듈 | |
| US10032652B2 (en) | Semiconductor package having improved package-on-package interconnection | |
| US9508677B2 (en) | Chip package assembly and manufacturing method thereof | |
| CN116845048A (zh) | 高功率表面贴装器件 | |
| CN113380632A (zh) | 半导体封装器件及其制备方法 | |
| KR20120126365A (ko) | 유닛 패키지 및 이를 갖는 스택 패키지 | |
| CN219163385U (zh) | 一种高散热基板结构、一种封装结构 | |
| KR20080067891A (ko) | 멀티 칩 패키지 | |
| CN217035618U (zh) | 大功率半导体器件封装结构 | |
| CN217983333U (zh) | 一种贴片式so23c半导体分立器件的封装结构 | |
| WO2022042584A1 (zh) | 一种封装模块以及电子设备 | |
| JP2019080046A (ja) | プリント基板、半導体パッケージ及び半導体パッケージの製造方法 | |
| CN215496713U (zh) | 一种被动元件与芯片堆叠的封装结构及系统 | |
| TWI360217B (en) | Stacked packaging module and method for manufactur | |
| CN217035627U (zh) | 贴片式电力电子器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| KR100376884B1 (ko) | 스택 패키지 | |
| KR20080020372A (ko) | 듀얼 다이 패키지 | |
| CN116053223A (zh) | 一种高散热基板结构及其制作方法、一种封装结构 | |
| KR20210101355A (ko) | 반도체 패키지 | |
| US20050098872A1 (en) | Chip package structure | |
| CN115440676A (zh) | 双面电磁屏蔽结构和屏蔽结构制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |