CN116804720A - 适用于ddr5 sdram dimm插槽的检测系统及其方法 - Google Patents

适用于ddr5 sdram dimm插槽的检测系统及其方法 Download PDF

Info

Publication number
CN116804720A
CN116804720A CN202210269721.7A CN202210269721A CN116804720A CN 116804720 A CN116804720 A CN 116804720A CN 202210269721 A CN202210269721 A CN 202210269721A CN 116804720 A CN116804720 A CN 116804720A
Authority
CN
China
Prior art keywords
connection interface
dimm
usb
detection
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210269721.7A
Other languages
English (en)
Inventor
赵晋东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Itc Inventec Tianjin Co
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Itc Inventec Tianjin Co
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itc Inventec Tianjin Co, Inventec Pudong Technology Corp, Inventec Corp filed Critical Itc Inventec Tianjin Co
Priority to CN202210269721.7A priority Critical patent/CN116804720A/zh
Priority to US17/701,429 priority patent/US11754626B1/en
Publication of CN116804720A publication Critical patent/CN116804720A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种适用于DDR5 SDRAM DIMM插槽的检测系统及其方法，第一检测板以及第二检测板形成串接，当检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板或是第二检测板以依据DIMM检测指令进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测，借此可以达成提高DDR5 SDRAM DIMM连接接口检测效率的技术功效。

Description

适用于DDR5 SDRAM DIMM插槽的检测系统及其方法
技术领域
一种检测系统及其方法，尤其是指一种适用于DDR5 SDRAM DIMM连接接口的检测系统及其方法。
背景技术
目前，设计适用DDR5 SDRAM的电路板均在初步试产阶段，要对DDR5SDRAM DIMM连接接口的测试仅能依据已有实体存储器进行测试。依赖实体存储器的测试方案存在测试周期长，对物理脚位连接验证的覆盖程度较低，报错指向性偏差…等问题。
综上所述，可知现有技术中长期以来一直存在现有对于DDR5 SDRAM DIMM连接接口检测具有测试周期长、验证覆盖程度较低以及报错指向性偏差的问题，因此有必要提出改进的技术手段，来解决这种问题。
发明内容
有鉴于现有技术存在现有对于DDR5 SDRAM DIMM连接接口检测具有测试周期长、验证覆盖程度较低以及报错指向性偏差的问题，本发明遂公开一种适用于DDR5 SDRAMDIMM插槽的检测系统及其方法，其中：
本发明所公开的适用于DDR5 SDRAM DIMM插槽的检测系统，其包含：待测试电路板、第一检测板、第二检测板、转接电路板、JTAG控制器以及检测装置。
待测试电路板具有至少两个适用于第五代双倍数据率同步动态随机存取存储器(double data rate fifth-generation synchronous dynamic random-access memory，DDR5 SDRAM)的双列直插式存储器模块(Dual In-line Memory Module，DIMM)插槽。
第一检测板具有第一DIMM连接接口、第一C型通用序列总线(Universal SerialBus Type-C，USB-C)连接接口以及第二USB-C连接接口，第一检测板通过第一DIMM连接接口插接于待测试电路板的至少两个DDR5SDRAM DIMM插槽其中之一。
第二检测板具有第二DIMM连接接口、第三USB-C连接接口以及第四USB-C连接接口，第二检测板通过第二DIMM连接接口插接于待测试电路板的至少两个DDR5 SDRAM DIMM插槽其中之一，第三USB-C连接接口与第二USB-C连接接口形成电性连接。
转接电路板具有USB-C连接接口以及联合测试工作群组(Joint Test ActionGroup，JTAG)连接接口，USB-C连接接口与第一USB-C连接接口形成电性连接，转接电路板提供USB-C连接接口以及JTAG连接接口的数据转换。
JTAG控制器具有至少一个JTAG插接接口以及外部装置连接接口，至少一个JTAG插接接口提供JTAG连接接口插接形成电性连接。
检测装置具有连接接口，连接接口提供与外部装置连接接口形成电性连接。
其中，第一检测板与第二检测板形成串接，检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板以及第二检测板以依据DIMM检测指令同时进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测。
本发明所公开的适用于DDR5 SDRAM DIMM插槽的检测方法，其包含下列步骤：
首先，待测试电路板具有至少两个适用于DDR5 SDRAM的DIMM插槽；接着，第一检测板具有第一DIMM连接接口、第一USB-C连接接口以及第二USB-C连接接口；接着，第一检测板通过第一DIMM连接接口插接于待测试电路板的至少两个DDR5 SDRAM DIMM插槽其中之一；接着，第二检测板具有第二DIMM连接接口、第三USB-C连接接口以及第四USB-C连接接口；接着，第二检测板通过第二DIMM连接接口插接于待测试电路板的至少两个DDR5SDRAM DIMM插槽其中之一，第三USB-C连接接口与第二USB-C连接接口形成电性连接；接着，转接电路板具有USB-C连接接口以及JTAG连接接口；接着，USB-C连接接口与第一USB-C连接接口形成电性连接，转接电路板提供USB-C连接接口以及JTAG连接接口的数据转换；接着，JTAG控制器具有至少一个JTAG插接接口以及外部装置连接接口；接着，至少一个JTAG插接接口提供JTAG连接接口插接形成电性连接；接着，检测装置具有连接接口，连接接口提供与外部装置连接接口形成电性连接；最后，第一检测板与第二检测板形成串接，检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板以及第二检测板以依据DIMM检测指令同时进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测。
本发明所公开的系统及方法如上，与现有技术之间的差异在于第一检测板以及第二检测板形成串接，当检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板或是第二检测板以依据DIMM检测指令进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测。
通过上述的技术手段，本发明可以达成提高DDR5 SDRAM DIMM连接接口检测效率的技术功效。
附图说明
图1为本发明适用于DDR5 SDRAM DIMM插槽的检测系统的系统方块图。
图2为本发明的第一检测板元件方块图。
图3为本发明的第二检测板元件方块图。
图4为本发明的USB-C连接接口脚位示意图。
图5为本发明的JTAG连接接口脚位示意图。
图6A以及图6B本发明适用于DDR5 SDRAM DIMM插槽的检测方法的方法流程图。
其中，附图标记：
10 待测试电路板
11 DIMM插槽
20 第一检测板
201 直流转换器
202 第一Multi_sel芯片
203 暂存器
204 第一CPLD芯片
205 第二CPLD芯片
206 微控制器
207 第二Multi_sel芯片
208 模拟数字转换器
21 第一DIMM连接接口
22 第一USB-C连接接口
23 第二USB-C连接接口
30 第二检测板
301 直流转换器
302 第一Multi_sel芯片
303 暂存器
304 第一CPLD芯片
305 第二CPLD芯片
306 微控制器
307 第二Multi_sel芯片
308 模拟数字转换器
31 第二DIMM连接接口
32 第三USB-C连接接口
33 第四USB-C连接接口
40 转接电路板
41USB-C 连接接口
42JTAG 连接接口
421 测试时钟脚位
422 测试模式选择脚位
423 测试数据输入脚位
424 测试数据输出脚位
425 接地脚位
426 空脚位
50JTAG 控制器
51JTAG 插接接口
52 外部装置连接接口
60 检测装置
61 连接接口
71 上排脚位组
711 上排测试数据输入脚位
712 上排测试数据输出脚位
713 上排测试时钟脚位
714 上排测试模式选择脚位
715 上排接地脚位
72 下排脚位组
721 下排测试数据输入脚位
722 下排测试数据输出脚位
723 下排测试时钟脚位
724 下排测试模式选择脚位
725 下排接地脚位
步骤101 待测试电路板具有至少两个适用于DDR5 SDRAM的DIMM插槽
步骤102 第一检测板具有第一DIMM连接接口、第一USB-C连接接口以及第二USB-C连接接口
步骤103 第一检测板通过第一DIMM连接接口插接于待测试电路板的至少两个DDR5 SDRAM DIMM插槽其中之一
步骤104 第二检测板具有第二DIMM连接接口、第三USB-C连接接口以及第四USB-C连接接口
步骤105 第二检测板通过第二DIMM连接接口插接于待测试电路板的至少两个DDR5 SDRAM DIMM插槽其中之一，第三USB-C连接接口与第二USB-C连接接口形成电性连接
步骤106 转接电路板具有USB-C连接接口以及JTAG连接接口
步骤107 USB-C连接接口与第一USB-C连接接口形成电性连接，转接电路板提供USB-C连接接口以及JTAG连接接口的数据转换
步骤108 JTAG控制器具有至少一个JTAG插接接口以及外部装置连接接口
步骤109 至少一个JTAG插接接口提供JTAG连接接口插接形成电性连接
步骤110 检测装置具有连接接口，连接接口提供与外部装置连接接口形成电性连接
步骤111 第一检测板与第二检测板形成串接，检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板以及第二检测板以依据DIMM检测指令同时进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测
具体实施方式
以下将配合说明书附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所公开的适用于DDR5 SDRAM DIMM插槽的检测系统，并请参考图1所示，图1为本发明适用于DDR5 SDRAM DIMM插槽的检测系统的系统方块图。
本发明所公开的适用于DDR5 SDRAM DIMM插槽的检测系统，其包含：待测试电路板10、第一检测板20、第二检测板30、转接电路板40、JTAG控制器50以及检测装置60。
待测试电路板10具有至少两个适用于第五代双倍数据率同步动态随机存取存储器(double data rate fifth-generation synchronous dynamic random-accessmemory，DDR5 SDRAM)的双列直插式存储器模块(Dual In-line Memory Module，DIMM)插槽11。
请参考图2所示，图2为本发明的第一检测板元件方块图。
第一检测板20具有第一DIMM连接接口21、第一C型通用序列总线连接接口22以及第二USB-C连接接口23，第一检测板20通过第一DIMM连接接口21插接于待测试电路板10的至少两个DDR5 SDRAM DIMM插槽11其中之一。
值得注意的是，待测试电路板10对DDR5 SDRAMDIMM插槽11提供12伏特的电源供应，而DDR5 SDRAMDIMM插槽11的输入输出(IO)脚位的工作电压被设定为1.1伏特，故而第一检测板20则是依据DDR5 SDRAMDIMM插槽11的规格规范设计为第一检测板20的电源供应为12伏特，并且第一检测板20的第一DIMM连接接口21中IO脚位的工作电压为1.1伏特。
第一检测板20除了具有第一DIMM连接接口21、第一C型通用序列总线连接接口22以及第二USB-C连接接口23之外，第一检测板20更包含：直流转换器(DC converter)201、第一多路选择(Multi_sel)芯片202、暂存器(Buffer)203、第一复杂可编程逻辑装置(ComplexProgrammable Logic Device，CPLD)芯片204、第二CPLD芯片205、微控制器(microcontroller，MCU)206、第二Multi_sel芯片207以及模拟数字转换器(Analog-to-digital converter，ADC)208。
第一DIMM连接接口21分别与直流转换器201、第一CPLD芯片204、第二Multi_sel芯片207以及模拟数字转换器208形成电性连接，第二USB-C连接接口23与第一Multi_sel芯片202形成电性连接，第一USB-C连接接口22分别与第一Multi_sel芯片202以及暂存器203形成电性连接，暂存器203分别与第二USB-C连接接口23以及第一CPLD芯片204形成电性连接，第一CPLD芯片204分别与暂存器203以及第二CPLD芯片205形成电性连接，第二CPLD芯片205分别与第一Multi_sel芯片202、第二Multi_sel芯片207、第一CPLD芯片204以及微控制器206形成电性连接，微控制器206分别与第二CPLD芯片205以及模拟数字转换器208形成电性连接，第二Multi_sel芯片207分别与第一DIMM连接接口21、第二CPLD芯片205以及模拟数字转换器208形成电性连接，模拟数字转换器208分别与第一DIMM连接接口21、微控制器206以及第二Multi_sel芯片207形成电性连接。
通过上述对于第一检测板20的配置，使得第一检测板20符合12伏特的电源供应为12，并且第一检测板20的第一DIMM连接接口21中IO脚位的工作电压为1.1伏特。
请参考图3所示，图3为本发明的第二检测板元件方块图。
第二检测板30具有第二DIMM连接接口31、第三C型USB-C连接接口32以及第四USB-C连接接口33，第二检测板30通过第二DIMM连接接口31插接于待测试电路板10的至少两个DDR5 SDRAM DIMM插槽11其中之一。
值得注意的是，待测试电路板10对DDR5 SDRAMDIMM插槽11提供12伏特的电源供应，而DDR5 SDRAMDIMM插槽11的IO脚位的工作电压被设定为1.1伏特，故而第二检测板30则是依据DDR5 SDRAMDIMM插槽11的规格规范设计为第二检测板30的电源供应为12伏特，并且第二检测板30的第二DIMM连接接口31中IO脚位的工作电压为1.1伏特。
第二检测板30除了具有第二DIMM连接接口31、第三C型USB-C连接接口32以及第二USB-C连接接口33之外，第二检测板30更包含：直流转换器301、第一Multi_sel芯片302、暂存器303、第一CPLD芯片304、第二CPLD芯片305、微控制器306、第二Multi_sel芯片307以及模拟数字转换器308。
第一DIMM连接接口31分别与直流转换器301、第一CPLD芯片304、第二Multi_sel芯片307以及模拟数字转换器308形成电性连接，第四USB-C连接接口33与第一Multi_sel芯片302形成电性连接，第三USB-C连接接口32分别与第一Multi_sel芯片302以及暂存器303形成电性连接，暂存器303分别与第三USB-C连接接口32以及第一CPLD芯片304形成电性连接，第一CPLD芯片304分别与暂存器303以及第二CPLD芯片305形成电性连接，第二CPLD芯片305分别与第一Multi_sel芯片302、第二Multi_sel芯片307、第一CPLD芯片304以及微控制器306形成电性连接，微控制器306分别与第二CPLD芯片305以及模拟数字转换器308形成电性连接，第二Multi_sel芯片307分别与第一DIMM连接接口31、第二CPLD芯片305以及模拟数字转换器308形成电性连接，模拟数字转换器308分别与第一DIMM连接接口31、微控制器306以及第二Multi_sel芯片307形成电性连接。
通过上述对于第二检测板30的配置，使得第二检测板30符合12伏特的电源供应，并且第二检测板30的第二DIMM连接接口31中输入输出IO脚位的工作电压为1.1伏特。
转接电路板40具有USB-C连接接口41以及JTAG连接接口42，USB-C连接接口41与第一USB-C连接接口32形成电性连接，转接电路板40提供USB-C连接接口41以及JTAG连接接口42的数据转换。
值得注意的是，本发明所提出的第一检测板20以及第二检测板30进一步具备多个检测板相互串接，即第一检测板20的第二USB-C连接接口23与第一个第二检测板30的第三USB-C连接接口32形成电性连接，第一个第二检测板30的第四USB-C连接接口33与第二个第二检测板30的第三USB-C连接接口32形成电性连接，第二个第二检测板30的第四USB-C连接接口33与第三个第二检测板30的第三USB-C连接接口32形成电性连接，依此类推，借此即可以使得第一检测板20以及第二检测板30具备多个检测板相互串接的效果。
在实际检测应用上，可以仅使用单一一个第一检测板20或是第二检测板30插接于待测试电路板10的至少两个DDR5 SDRAM DIMM插槽11其中之一，即第一检测板20的第一USB-C连接接口22或是第二检测板30的第三USB-C连接接口32与USB-C连接接口41形成电性连接。
第一检测板20以及第二检测板30是为了说明的便利性，故而将检测板分为第一检测板20以及第二检测板30进行说明，事实上第一检测板20以及第二检测板30为相同的检测板。
请参考图4所示，图4为本发明USB-C连接接口脚位示意图。
上述对于第一USB-C连接接口22、第二USB-C连接接口23、第三C型USB-C连接接口32、第二USB-C连接接口33以及USB-C连接接口41的脚位如下：
USB-C连接接口包含有上排脚位组71以及下排脚位组72，上排脚位组71中具有上排测试数据输入(Test Data In，TDI)脚位711、上排测试数据输出(Test Data Out，TDO)脚位712、上排测试时钟(Test Clock，TCK)脚位713、上排测试模式选择(Test Mode Select，TMS)脚位714、多个上排接地(Ground，GND)脚位715，下排脚位组72中具有下排测试数据输入脚位721、下排测试数据输出脚位722、下排测试时钟脚位723、下排测试模式选择脚位724以及多个下排接地脚位725。
上排脚位组71具有十二个脚位，上排脚位组71的脚位顺序为由右至左配置，上排测试数据输入脚位711、上排测试数据输出脚位712、上排测试时钟脚位713、上排测试模式选择脚位714分别为上排脚位组71的第六脚位、第七脚位、第二脚位以及第十一脚位，上排脚位组71其余的脚位皆为上排接地脚位715。
下排脚位组72具有十二个脚位，下排脚位组72的脚位顺序为由左至右配置，下排测试数据输入脚位721、下排测试数据输出脚位722、下排测试时钟脚位723、下排测试模式选择脚位724分别为下排脚位组72的第六脚位、第七脚位、第二脚位以及第十一脚位，下排脚位组72其余的脚位皆为下排接地脚位725。
请参考图5所示，图5为本发明的JTAG连接接口脚位示意图。
JTAG连接接口42的脚位如下：脚位呈现上下两排且每一排具有五个脚位，脚位中的测试时钟脚位421、测试模式选择脚位422、测试数据输入脚位423、测试数据输出脚位424以及接地脚位425为固定的脚位位置。
值得注意的是，联合测试工作群组插槽12中上排的五个脚位皆为接地脚位425，联合测试工作群组插槽12中下排的五个脚位由右至左分别为测试时钟脚位421、测试模式选择脚位422、测试数据输入脚位423、测试数据输出脚位424以及空脚位426。
请再次参考图1所示，JTAG控制器50具有至少一个JTAG插接接口51以及外部装置连接接口52，至少一个JTAG插接接口51提供JTAG连接接口42插接形成电性连接，外部装置连接接口52可以是USB-A、USB-C、RS232、RJ45…等，在此仅为举例说明之，并不以此局限本发明的应用范畴。
检测装置60可以是一般电脑、笔记本电脑、智能装置…等，在此仅为举例说明之，并不以此局限本发明的应用范畴，检测装置60具有连接接口61，连接接口61提供与外部装置连接接口52形成电性连接，连接接口61即与外部装置连接接口52相互对应，亦即连接接口61可以是USB-A、USB-C、RS232、RJ45…等，在此仅为举例说明之，并不以此局限本发明的应用范畴。
通过第一检测板20与第二检测板30(第二检测板30可以是单个也可以是多个)形成串接，检测装置60生成DIMM检测指令，由JTAG控制器50转换为JTAG格式的DIMM检测指令，再通过转接电路板40提供JTAG格式的DIMM检测指令至对应的第一检测板20以及第二检测板30以依据DIMM检测指令同时进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测，藉以有效的降低测试周期长，并提高验证覆盖程度，以及降低报错指向性偏差。
接着，以下将以说明本发明的运作方法，并请参考图6A以及图6B所示，图6A以及图6B绘示为本发明适用于DDR5 SDRAM DIMM插槽的检测方法的方法流程图。
本发明所公开的适用于DDR5 SDRAM DIMM插槽的检测方法，其包含下列步骤：
首先，待测试电路板具有至少二适用于DDR5 SDRAM的DIMM插槽(步骤101)；接着，第一检测板具有第一DIMM连接接口、第一USB-C连接接口以及第二USB-C连接接口(步骤102)；接着，第一检测板通过第一DIMM连接接口插接于待测试电路板的至少二DDR5 SDRAMDIMM插槽其中之一(步骤103)；接着，第二检测板具有第二DIMM连接接口、第三USB-C连接接口以及第四USB-C连接接口(步骤104)；接着，第二检测板通过第二DIMM连接接口插接于待测试电路板的至少二DDR5 SDRAM DIMM插槽其中之一，第三USB-C连接接口与第二USB-C连接接口形成电性连接(步骤105)；接着，转接电路板具有USB-C连接接口以及JTAG连接接口(步骤106)；接着，USB-C连接接口与第一USB-C连接接口形成电性连接，转接电路板提供USB-C连接接口以及JTAG连接接口的数据转换(步骤107)；接着，JTAG控制器具有至少一个JTAG插接接口以及外部装置连接接口(步骤108)；接着，至少一个JTAG插接接口提供JTAG连接接口插接形成电性连接(步骤109)；接着，检测装置具有连接接口，连接接口提供与外部装置连接接口形成电性连接(步骤110)；最后，第一检测板与第二检测板形成串接，检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板以及第二检测板以依据DIMM检测指令同时进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测(步骤111)。
综上所述，可知本发明与现有技术之间的差异在于第一检测板以及第二检测板形成串接，当检测装置生成DIMM检测指令，由JTAG控制器转换为JTAG格式的DIMM检测指令，再通过转接电路板提供JTAG格式的DIMM检测指令至对应的第一检测板或是第二检测板以依据DIMM检测指令进行对应待测试电路板的DDR5 SDRAM DIMM插槽检测。
藉由此一技术手段可以来解决现有技术所存在现有对于DDR5 SDRAM DIMM连接接口检测具有测试周期长、验证覆盖程度较低以及报错指向性偏差的问题，进而达成提高DDR5 SDRAM DIMM连接接口检测效率的技术功效。
虽然本发明所公开的实施方式如上，但所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定内容为准。

Claims (10)

1.一种适用于DDR5 SDRAM DIMM插槽的检测系统，包含：
一待测试电路板，具有至少两个适用于第五代双倍数据率同步动态随机存取存储器DDR5 SDRAM的双列直插式存储器模块DIMM插槽；
一第一检测板，具有一第一DIMM连接接口、一第一C型通用序列总线USB-C连接接口以及一第二USB-C连接接口，所述第一检测板通过所述第一DIMM连接接口插接于所述待测试电路板的所述至少两个DDR5 SDRAM DIMM插槽其中之一；
一第二检测板，具有一第二DIMM连接接口、一第三USB-C连接接口以及一第四USB-C连接接口，所述第二检测板通过所述第二DIMM连接接口插接于所述待测试电路板的所述至少两个DDR5 SDRAM DIMM插槽其中之一，所述第三USB-C连接接口与所述第二USB-C连接接口形成电性连接；
一转接电路板，具有一USB-C连接接口以及一联合测试工作群组JTAG连接接口，所述USB-C连接接口与所述第一USB-C连接接口形成电性连接，所述转接电路板提供所述USB-C连接接口以及所述JTAG连接接口的数据转换；
一JTAG控制器，具有至少一个JTAG插接接口以及一外部装置连接接口，所述至少一个JTAG插接接口提供所述JTAG连接接口插接形成电性连接；及
一检测装置，具有一连接接口，所述连接接口提供与所述外部装置连接接口形成电性连接；
其中，所述第一检测板与所述第二检测板形成串接，所述检测装置生成一DIMM检测指令，由所述JTAG控制器转换为JTAG格式的DIMM检测指令，再通过所述转接电路板提供JTAG格式的DIMM检测指令至对应的所述第一检测板以及所述第二检测板以依据所述DIMM检测指令同时进行对应所述待测试电路板的所述DDR5 SDRAM DIMM插槽检测。
2.如权利要求1所述的适用于DDR5 SDRAM DIMM插槽的检测系统，其中所述第一检测板以及所述第二检测板更包含直流转换器、第一Multi_sel芯片、暂存器、第一复杂可编程逻辑装置CPLD芯片、第二CPLD芯片、微控制、第二Multi_sel芯片以及模拟数字转换器。
3.如权利要求2所述的适用于DDR5 SDRAM DIMM插槽的检测系统，其中所述第一DIMM连接接口/所述第二DIMM连接接口分别与直流转换器、第一CPLD芯片、第二Multi_sel芯片以及模拟数字转换器形成电性连接，第二USB-C连接接口/第四USB-C连接接口与第一Multi_sel芯片形成电性连接，第一USB-C连接接口/第三USB-C连接接口分别与第一Multi_sel芯片以及暂存器形成电性连接，暂存器分别与第二USB-C连接接口/第四USB-C连接接口以及第一CPLD芯片形成电性连接，第一CPLD芯片分别与暂存器以及第二CPLD芯片形成电性连接，第二CPLD芯片分别与第一Multi_sel芯片、第二Multi_sel芯片、第一CPLD芯片以及微控制器形成电性连接，微控制器分别与第二CPLD芯片以及模拟数字转换器形成电性连接，第二Multi_sel芯片分别与第一DIMM连接接口/第二DIMM连接接口、第二CPLD芯片以及模拟数字转换器形成电性连接，模拟数字转换器分别与第一DIMM连接接口/第二DIMM连接接口、微控制器以及第二Multi_sel芯片形成电性连接。
4.如权利要求1所述的适用于DDR5 SDRAM DIMM插槽的检测系统，其中USB-C连接接口包含有上排脚位组以及下排脚位组，所述上排脚位组中具有一上排测试数据输入脚位、一上排测试数据输出脚位、一上排测试时钟脚位、一上排测试模式选择脚位以及多个上排接地脚位，所述下排脚位组中具有一下排测试数据输入脚位、一下排测试数据输出脚位、一下排测试时钟脚位、一下排测试模式选择脚位以及多个下排接地脚位。
5.如权利要求1所述的适用于DDR5 SDRAM DIMM插槽的检测系统，其中所述JTAG连接接口呈现上下两排且每一排具有五个脚位，所述脚位中的一测试时钟脚位、一测试模式选择脚位、一测试数据输入脚位、一测试数据输出脚位以及多个接地脚位为固定的脚位位置。
6.一种适用于DDR5 SDRAM DIMM插槽的检测方法，其包含下列步骤：
一待测试电路板具有至少两个适用于DDR5 SDRAM的DIMM插槽；
一第一检测板具有一第一DIMM连接接口、一第一USB-C连接接口以及一第二USB-C连接接口；
所述第一检测板通过所述第一DIMM连接接口插接于所述待测试电路板的所述至少两个DDR5 SDRAM DIMM插槽其中之一；
一第二检测板具有一第二DIMM连接接口、一第三USB-C连接接口以及一第四USB-C连接接口；
所述第二检测板通过所述第二DIMM连接接口插接于所述待测试电路板的所述至少两个DDR5 SDRAM DIMM插槽其中之一，所述第三USB-C连接接口与所述第二USB-C连接接口形成电性连接；
一转接电路板具有一USB-C连接接口以及一JTAG连接接口；
所述USB-C连接接口与所述第一USB-C连接接口形成电性连接，所述转接电路板提供所述USB-C连接接口以及所述JTAG连接接口的数据转换；
一JTAG控制器具有至少一个JTAG插接接口以及一外部装置连接接口；
所述至少一个JTAG插接接口提供所述JTAG连接接口插接形成电性连接；
一检测装置具有一连接接口，所述连接接口提供与所述外部装置连接接口形成电性连接；及
所述第一检测板与所述第二检测板形成串接，所述检测装置生成一DIMM检测指令，由所述JTAG控制器转换为JTAG格式的DIMM检测指令，再通过所述转接电路板提供JTAG格式的DIMM检测指令至对应的所述第一检测板以及所述第二检测板以依据所述DIMM检测指令同时进行对应所述待测试电路板的所述DDR5 SDRAM DIMM插槽检测。
7.如权利要求6所述的适用于DDR5 SDRAM DIMM插槽的检测方法，其中所述所述第一检测板以及所述第二检测板更包含直流转换器、第一Multi_sel芯片、暂存器、第一CPLD芯片、第二CPLD芯片、微控制器、第二Multi_sel芯片以及模拟数字转换器。
8.如权利要求7所述的适用于DDR5 SDRAM DIMM插槽的检测方法，其中所述所述第一DIMM连接接口/所述第二DIMM连接接口分别与直流转换器、第一CPLD芯片、第二Multi_sel芯片以及模拟数字转换器形成电性连接，第二USB-C连接接口/第四USB-C连接接口与第一Multi_sel芯片形成电性连接，第一USB-C连接接口/第三USB-C连接接口分别与第一Multi_sel芯片以及暂存器形成电性连接，暂存器分别与第二USB-C连接接口/第四USB-C连接接口以及第一CPLD芯片形成电性连接，第一CPLD芯片分别与暂存器以及第二CPLD芯片形成电性连接，第二CPLD芯片分别与第一Multi_sel芯片、第二Multi_sel芯片、第一CPLD芯片以及微控制器形成电性连接，微控制器分别与第二CPLD芯片以及模拟数字转换器形成电性连接，第二Multi_sel芯片分别与第一DIMM连接接口/第二DIMM连接接口、第二CPLD芯片以及模拟数字转换器形成电性连接，模拟数字转换器分别与第一DIMM连接接口/第二DIMM连接接口、微控制器以及第二Multi_sel芯片形成电性连接。
9.如权利要求6所述的适用于DDR5 SDRAM DIMM插槽的检测方法，其中USB-C连接接口包含有上排脚位组以及下排脚位组，所述上排脚位组中具有一上排测试数据输入脚位、一上排测试数据输出脚位、一上排测试时钟脚位、一上排测试模式选择脚位以及多个上排接地脚位，所述下排脚位组中具有一下排测试数据输入脚位、一下排测试数据输出脚位、一下排测试时钟脚位、一下排测试模式选择脚位以及多个下排接地脚位。
10.如权利要求6所述的适用于DDR5 SDRAM DIMM插槽的检测方法，其中所述JTAG连接接口呈现上下两排且每一排具有五个脚位，所述脚位中的一测试时钟脚位、一测试模式选择脚位、一测试数据输入脚位、一测试数据输出脚位以及多个接地脚位为固定的脚位位置。
CN202210269721.7A 2022-03-18 2022-03-18 适用于ddr5 sdram dimm插槽的检测系统及其方法 Pending CN116804720A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210269721.7A CN116804720A (zh) 2022-03-18 2022-03-18 适用于ddr5 sdram dimm插槽的检测系统及其方法
US17/701,429 US11754626B1 (en) 2022-03-18 2022-03-22 DDR5 SDRAM DIMM slot detection system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210269721.7A CN116804720A (zh) 2022-03-18 2022-03-18 适用于ddr5 sdram dimm插槽的检测系统及其方法

Publications (1)

Publication Number Publication Date
CN116804720A true CN116804720A (zh) 2023-09-26

Family

ID=87933358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210269721.7A Pending CN116804720A (zh) 2022-03-18 2022-03-18 适用于ddr5 sdram dimm插槽的检测系统及其方法

Country Status (2)

Country Link
US (1) US11754626B1 (zh)
CN (1) CN116804720A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116073152A (zh) * 2021-11-01 2023-05-05 长鑫存储技术有限公司 板卡转接设备及测试方法、系统、装置、设备及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077564B (zh) * 2020-08-17 2024-03-29 英业达科技有限公司 C型通用串行总线转接板
US11507285B1 (en) * 2021-05-12 2022-11-22 TORmem Inc. Systems and methods for providing high-performance access to shared computer memory via different interconnect fabrics

Also Published As

Publication number Publication date
US20230296673A1 (en) 2023-09-21
US11754626B1 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
RU2438164C2 (ru) Система функционального тестирования корпусированных микросхем оперативно запоминающих устройств
CN106771987A (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
CN101932943B (zh) 半导体器件测试系统
CN103364740A (zh) 转接板及具有该转接板的直流电源测试系统
CN103207366A (zh) 测试系统及印刷电路板组件的测试方法
TWI445974B (zh) 複合功能接口測試系統及方法
CN109416386A (zh) 多功能型基板检查装置以及多功能型基板检查方法
CN116804720A (zh) 适用于ddr5 sdram dimm插槽的检测系统及其方法
CN101196546A (zh) 可供不同ip产品进行老化测试的方法及其所用测试板
US20190245291A1 (en) Ngsff and m.2 differentiation and mutual protection circuit
CN101769986A (zh) 测试装置及其测试方法
CN201035106Y (zh) 测试模块
CN103366827A (zh) 存储器、通过测试机台对存储器进行测试的方法
CN208399596U (zh) 一种基于电荷的电容测量装置
CN111707966A (zh) 一种cpld的漏电检测方法及装置
CN115641905B (zh) 一种数据存储芯片的掉电测试装置及测试方法
TWI794061B (zh) 適用於ddr5 sdram dimm插槽的檢測系統及其方法
CN218213291U (zh) 一种存储芯片管脚的开短路测试装置
CN208297649U (zh) 一种线缆测试仪
CN217543325U (zh) 一种通用性高的集成电路芯片的老炼板
CN217385742U (zh) 一种lt1x63系列的集成电路芯片的老炼板
CN218630088U (zh) 一种核心板检测装置
CN219657732U (zh) 一种碳化硅mos器件的htgb老化实验多用途夹具
CN220188649U (zh) 一种半导体双向器件老化板结构
TWI785923B (zh) Jtag轉接電路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination