CN116802979A - 电源装置 - Google Patents

电源装置 Download PDF

Info

Publication number
CN116802979A
CN116802979A CN202180092754.2A CN202180092754A CN116802979A CN 116802979 A CN116802979 A CN 116802979A CN 202180092754 A CN202180092754 A CN 202180092754A CN 116802979 A CN116802979 A CN 116802979A
Authority
CN
China
Prior art keywords
voltage
feedback
power supply
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180092754.2A
Other languages
English (en)
Inventor
藤村大悟
山本精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116802979A publication Critical patent/CN116802979A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

通过使用电荷泵电路将输出电压稳定在预定的目标电压。提供第一分压器和第二分压器以在反馈线上产生比输出电压低第一分压电压的电压作为反馈电压，所述第一分压器被布置在所述输出电压被施加到的所述输出线与所述反馈线之间，并且所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压，所述第二分压器被布置在所述反馈线与所述接地之间，并且所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述第二分压器包括其栅极接收所述基准电压并且其漏极连接到所述反馈线的N型特定晶体管。

Description

电源装置
技术领域
本发明涉及电源装置。
背景技术
各种集成电路和电子装置包含电源装置。电源装置从输入电压产生具有期望电压电平的稳定输出电压。使用输出电压，负载执行期望的功能。
例如，包含非易失性存储器的半导体装置通常需要具有不同电压电平的多个电压。在这种情况下，提供多个电源装置以产生具有必要电压电平的输出电压，使得将具有不同电压电平的多个输出电压供应给存储块。
现有技术文献
专利文献
专利文献1：日本专利第3773718号公报
专利文献2：日本专利第5940691号公报
发明内容
发明所要解决的课题
当在电源装置启动时输出电压朝向目标电压上升或下降时，可能发生所谓的过冲或下冲。另一方面，在输出电压达到目标电压之后，输出电压在目标电压附近波动，并且该波动被称为波纹。过大的过冲、下冲或波纹不利地影响被供应有输出电压的负载。例如，在如上所述的非易失性存储器中，过大的过冲、下冲或波纹可能导致数据读取错误。
本发明旨在提供一种有助于抑制过冲、下冲或波纹的电源装置。
用于解决课题的手段
根据本公开的一个方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述反馈电压发生器包括：第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器，所述第二分压器被布置在所述反馈线与所述接地之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器在所述反馈线上产生比所述输出电压低所述第一分压电压的电压作为所述反馈电压。所述第二分压器包括N沟道特定晶体管，所述N沟道特定晶体管具有：栅极，所述栅极接收所述基准电压；以及漏极，所述漏极连接到所述反馈线。
根据本公开的另一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述比较器具有：差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。
根据本公开的又一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述比较器包括：差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。
根据本公开的又一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述反馈电压发生器包括：第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器，所述第二分压器被布置在所述反馈线与预定电源电压被施加到的电源线之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压。所述电源装置还包括反馈电压调节器，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。
发明效果
根据本公开，可以提供一种有助于抑制过冲、下冲或波纹的电源装置。
附图说明
图1是根据本公开的实施方式的存储装置的示意性总体框图。
图2是根据本公开的实施方式的被提供在存储装置中的电源块的内部配置图。
图3A是示出根据本公开的实施方式的电源块中的电源电路的输出电压波形的轮廓的示意图。
图3B是示出根据本公开的实施方式的电源块中的电源电路的输出电压波形的轮廓的示意图。
图3C是示出根据本公开的实施方式的电源块中的电源电路的输出电压波形的轮廓的示意图。
图4A是图示根据本公开的实施方式的电源电路中的电源操作时段的示意图。
图4B是图示根据本公开的实施方式的电源电路中的电源操作时段的示意图。
图4C是图示根据本公开的实施方式的电源电路中的电源操作时段的示意图。
图5是示意性地示出根据本公开的实施方式的MOSFET的结构的示意图。
图6是根据属于本公开的实施方式的实施例EX_1A的电源电路的电路图。
图7是根据属于本公开的实施方式的实施例EX_1B的电源电路的电路图。
图8A是与图6和图7中的电源电路相关的波形图。
图8B是与图6和图7中的电源电路相关的波形图。
图9是根据属于本公开的实施方式的实施例EX_2A的电源电路的电路图。
图10是根据属于本公开的实施方式的实施例EX_2B的电源电路的电路图。
图11A是与图9和图10中的电源电路相关的波形图。
图11B是与图9和图10中的电源电路相关的波形图。
图12是根据属于本公开的实施方式的实施例EX_3A的电源电路的电路图。
图13是根据属于本公开的实施方式的实施例EX_3B的电源电路的电路图。
图14A是与图12和图13中的电源电路相关的波形图。
图14B是与图12和图13中的电源电路相关的波形图。
具体实施方式
下面将参考附图具体描述实现本公开的示例。在过程中所参考的示意图中，相同的部件由相同的附图标记标识，并且原则上将不重复相同部件的重叠描述。在本描述中，为了简单起见，有时在省略或缩写与那些符号和附图标记相对应的信息、信号、物理量、元件、部件等的名称的情况下使用指代信息、信号、物理量、元件、部件等的符号和附图标记。例如，稍后描述并由附图标记“c1”(参见图7和图8B)标识的差分信号有时被称为差分信号c1，并且在其他时间缩写为信号c1，两者都是指相同的实体。
首先，将定义用于描述本公开的实施方式的术语中的一些术语。“线”表示电信号穿过或施加到其上的布线。“接地”表示0V(零伏)的基准电位的基准导体，或表示0V的电位本身。基准导体由诸如金属的导电材料形成。0V的电位有时被称为接地电位。在本公开的实施方式中，在没有提及特定基准的情况下提及的任何电压是相对于接地的电位。
“电平”表示电位的电平，并且对于任何感兴趣信号或电压，“高电平”具有比“低电平”更高的电位。对于任何感兴趣信号或电压，其处于高电平意味着更精确地其电平等于高电平，并且其处于低电平意味着更精确地其电平等于低电平。信号的电平有时被称为信号电平，并且电压的电平有时被称为电压电平。对于任何感兴趣信号，如果信号处于高电平，则其反相信号处于低电平，并且如果信号处于低电平，则其反相信号处于高电平。对于将其信号电平视为高电平或低电平的任何信号，信号处于高电平的时段被称为高电平时段，并且信号处于低电平的时段被称为低电平时段。类似的定义适用于将其电压电平视为高电平或低电平的任何电压。
对于被配置为FET(场效应晶体管)的任何晶体管(其可以是MOSFET)，“导通状态”是指晶体管的漏极-源极沟道导通的状态，而“截止状态”是指晶体管的漏极-源极沟道不导通(切断)的状态。类似的定义适用于未被分类为FET的任何晶体管。除非另有说明，否则任何MOSFET可以被理解为增强MOSFET。“MOSFET”是“金属氧化物半导体场效应晶体管”的缩写。
MOSFET的电特性包括栅极阈值电压。对于为N沟道增强型MOSFET的任何晶体管，当晶体管的栅极电位高于晶体管的源极电位并且晶体管的栅极-源极电压(栅极电位相对于源极电位)的量值等于或高于晶体管的栅极阈值电压时，晶体管处于导通状态；对于为P沟道增强型MOSFET的任何晶体管，当晶体管的栅极电位低于晶体管的源极电位并且晶体管的栅极-源极电压(栅极电位相对于源极电位)的量值等于或高于晶体管的栅极阈值电压时，晶体管处于导通状态；否则，晶体管处于截止状态。在以下描述中，对于任何晶体管，其处于导通或截止状态有时分别简单地表示为其导通或截止。无论在何处讨论构成电路的多个部分之间(如在给定的电路元件、导体(线)、节点等之间)的“连接”，该术语应被理解为表示“电连接”。
图1是根据本发明的实施方式的存储装置1的示意性总体框图。存储装置1包括存储块2、电源块3和控制块4。从外部向存储装置1供应两个电源电压VCC和VDD。电源电压VCC和VDD是相互不同的正直流电压。
存储块2具有沿着第一和第二方向以矩阵方式布置的多个存储单元。每个存储单元以非易失性方式存储“0”或“1”的值。存储装置1是为一种非易失性存储器的MTP(多次可编程)存储器，并且因此允许存储在每个存储单元中的数据被多次重写。将“1”或“0”的数据写入被视为数据写入目标的存储单元的操作称为写入操作。写入操作可以是编程操作或擦除操作。编程操作表示将“1”的数据写入被视为数据写入目标的存储单元的操作。擦除操作表示将“0”的数据写入被视为数据写入目标的存储单元的操作。顺便提及，读取存储在被视为数据读取目标的存储单元中的数据的操作被称为读取操作。
执行写入操作(编程操作或擦除操作)需要具有不同电压电平的多个写入电压。这些写入电压包括稍后描述的在电源块3中产生的电压VI、VP和VM(参见图2)。顺便提及，读取操作不需要写入电压。当执行读取操作时，将电源电压VCC和VDD供应给存储块2，并且从而执行读取操作。
从外部向控制块4供给地址信号、数据输入信号和操作模式设置信号。操作模式设置信号是指定在存储块2中执行写入操作和读取操作中的哪一个的信号。存储块2具有在其中定义的多个地址，并且每个存储单元被分配那些地址中的一个。地址信号指定存储块2中的被视为数据写入目标或数据读取目标的地址。数据输入信号指定要在被指定为数据写入目标的地址处写入存储单元的数据。
基于地址信号、数据输入信号和操作模式设置信号，控制块4控制存储块2和电源块3，使得通过编程或擦除操作将数据写入存储块2，或通过读取操作从存储块2读取数据。当将数据写入存储块2时，控制块4控制电源块3，使得它产生上述多个写入电压。从存储装置1外部向电源块3供给包括操作模式设置信号的控制信号，以便控制电源块3的操作。
图2是电源块3的内部配置图。电源块3包括电源电路31至33、带隙基准34、振荡电路35、基准电压产生电路36、基准电流源37和电力控制电路38。电源电路31至33中的每一个可以称为电源装置。
带隙基准34基于电源电压VCC或VDD产生电压VBGR(例如1.25V)，其为预定正直流电压。使用电压VBGR，振荡电路35产生时钟信号，该时钟信号为预定时钟频率的矩形波信号。基准电压产生电路36基于电压VBGR产生三个基准电压VREF_I、VREF_P和VREF_M。这些基准电压均具有正直流电压值。基准电压产生电路36可以通过对电压VBGR进行分压来生成基准电压VREF_I、VREF_P和VREF_M。这里假设基准电压VREF_I、VREF_P和VREF_M具有相互不同的值，但是它们中的两个或更多个可以具有相等的值。基准电流源37向电源电路31至33供应在电源电路31至33中使用的恒定电流。电力控制电路38综合控制电源块3中的不同部分的操作。
电源电路31使用电源电压VCC产生输出电压VI。当电源电路31正在操作时，输出电压VI具有正电压值；即，电源电路31产生高于接地电位的输出电压VI。电源电路31包括电荷泵电路CP_I，并且通过使用从振荡电路35供给的时钟信号使它以适当的定时进行操作来升高输出电压VI。在电源电路31内产生与输出电压VI相对应的反馈电压，并且执行反馈控制，使得反馈电压等于基准电压VREF_I。反馈控制使得电源电路31中的电荷泵电路CP_I交替地操作和不操作(在操作和不操作状态之间切换它)。在电源电路31中，在电荷泵电路CP_I操作的情况下，输出电压VI上升；在电荷泵电路CP_I不操作的情况下，输出电压VI由于被供应有输出电压VI的电路元件中的漏电流等而逐渐下降。随着输出电压VI的上升和下降，与输出电压VI相对应的反馈电压一起上升和下降。以这种方式，输出电压VI稳定在与基准电压VREF_I相对应的目标电压VITG。输出电压VI稳定在目标电压VITG意味着输出电压VI的平均值基本上保持在或接近目标电压VITG。如图3A所示，随着输出电压VI稳定在目标电压VITG，输出电压VI相对于目标电压VITG波动(例如，其中目标电压VITG作为其波动的下限)。
电源电路32使用电源电压VCC产生输出电压VP。当电源电路32正在操作时，输出电压VP具有正电压值；即，电源电路32产生高于接地电位的输出电压VP。电源电路32包括电荷泵电路CP_P，并且通过使用从振荡电路35供给的时钟信号使它以适当的定时进行操作来升高输出电压VP。在电源电路32内产生与输出电压VP相对应的反馈电压，并且执行反馈控制，使得反馈电压等于基准电压VREF_P。反馈控制使得电源电路32中的电荷泵电路CP_P交替地操作和不操作(在操作和不操作状态之间切换它)。在电源电路32中，在电荷泵电路CP_P操作的情况下，输出电压VP上升；在电荷泵电路CP_P不操作的情况下，输出电压VP由于被供应有输出电压VP的电路元件中的漏电流等而逐渐下降。随着输出电压VP的上升和下降，与输出电压VP相对应的反馈电压一起上升和下降。以这种方式，输出电压VP稳定在与基准电压VREF_P相对应的目标电压VPTG。输出电压VP稳定在目标电压VPTG意味着输出电压VP的平均值基本上保持在或接近目标电压VPTG。如图3B所示，随着输出电压VP稳定在目标电压VPTG，输出电压VP相对于目标电压VPTG波动(例如，其中目标电压VPTG作为其波动的下限)。
电源电路33使用电源电压VDD产生输出电压VM。当电源电路33正在操作时，输出电压VM具有负电压值；即，电源电路33产生低于接地电位的输出电压VM。电源电路33包括电荷泵电路CP_M，并且通过使用从振荡电路35供给的时钟信号使它以适当的定时进行操作来降低输出电压VM。在电源电路33内产生与输出电压VM相对应的反馈电压，并且执行反馈控制，使得反馈电压等于基准电压VREF_M。反馈控制使得电源电路33中的电荷泵电路CP_M交替地操作和不操作(在操作和不操作状态之间切换它)。在电源电路33中，在电荷泵电路CP_M操作的情况下，输出电压VM下降；在电荷泵电路CP_M不操作的情况下，输出电压VM由于被供应有输出电压VM的电路元件中的漏电流等而逐渐上升。随着输出电压VM的下降和上升，与输出电压VM相对应的反馈电压一起下降和上升。以这种方式，输出电压VM稳定在与基准电压VREF_M相对应的目标电压VMTG。输出电压VM稳定在目标电压VMTG意味着输出电压VM的平均值基本上保持在或接近目标电压VMTG。如图3C所示，随着输出电压VM稳定在目标电压VMTG，输出电压VM相对于目标电压VMTG波动(例如，其中目标电压VMTG作为其波动的上限)。
参考图4A，关于输出电压VI的电源操作时段PI被定义如下。电源操作时段PI的开始定时对应于由于电源电路31中的电荷泵电路CP_I开始操作而输出电压VI开始从充分低于目标电压VITG的电压朝向目标电压VITG上升的定时。在电源操作时段PI开始之后，输出电压VI上升到目标电压VITG并且稳定在目标电压VITG。在此之后，电荷泵电路CP_I保持不操作，并且因此输出电压VI从目标电压VITG单调地下降到充分低于目标电压VITG的电压。从输出电压VI稳定在目标电压VITG的状态到电荷泵电路CP_I保持不操作的状态的切换的定时对应于电源操作时段PI的结束定时。
参考图4B，关于输出电压VP的电源操作时段PP被定义如下。电源操作时段PP的开始定时对应于由于电源电路32中的电荷泵电路CP_P开始操作而输出电压VP开始从充分低于目标电压VPTG的电压朝向目标电压VPTG上升的定时。在电源操作时段PP开始之后，输出电压VP上升到目标电压VPTG并且稳定在目标电压VPTG。在此之后，电荷泵电路CP_P保持不操作，并且因此输出电压VP从目标电压VPTG单调地下降到充分低于目标电压VPTG的电压。从输出电压VP稳定在目标电压VPTG的状态到电荷泵电路CP_P保持不操作的状态的切换的定时对应于电源操作时段PP的结束定时。
参考图4C，关于输出电压VM的电源操作时段PM被定义如下。电源操作时段PM的开始定时对应于由于电源电路33中的电荷泵电路CP_M开始操作而输出电压VM开始从充分高于目标电压VMTG的电压朝向目标电压VMTG下降的定时。在电源操作时段PM开始之后，输出电压VM下降到目标电压VMTG并且稳定在目标电压VMTG。在此之后，电荷泵电路CP_M保持不操作，并且因此输出电压VM从目标电压VMTG单调地上升到充分高于目标电压VMTG的电压。从输出电压VM稳定在目标电压VMTG的状态到电荷泵电路CP_M保持不操作的状态的切换的定时对应于电源操作时段PM的结束定时。
在简单的示例中，可以使电源操作时段PI、PP和PM的开始定时彼此一致，并且可以使电源操作时段PI、PP和PM的结束定时一致。替代地，可以使电源操作时段PI、PP和PM的开始定时中的两个或更多个彼此稍微偏移；同样地，可以使电源操作时段PI、PP和PM的结束定时中的两个或更多个彼此稍微偏移。在任何情况下，电源操作时段PI、PP和PM共享它们彼此重叠的时段，并且在该重叠时段内，在输出电压VI、VP和VM都分别稳定在目标电压VITG、VPTG和VMTG的时段(该时段在下文中被称为电压稳定时段)期间，通过编程或擦除操作将数据写入每个存储单元。
输出电压VP的目标电压VPTG高于输出电压VI的目标电压VITG。在该实施方式中，假设目标电压VPTG为12V并且目标电压VITG为5V。另一方面，假设输出电压VM的目标电压VMTG为(-7V)。例如，在电压稳定时段期间使用输出电压VI、VP和VM执行编程操作，并且在电压稳定时段期间使用输出电压VP和VM执行擦除操作。
电源电路31至33均被配置有多个MOSFET。尽管MOSFET的栅极宽度和栅极长度在关于MOSFET的公知技术知识中被定义和认识，但是将重申栅极宽度和栅极长度的定义。图5示意性地示出了MOSFET的结构。在图5中，栅极宽度由符号“W”标识，并且栅极长度由符号“L”标识。存储装置1的电路元件以集成的方式形成在半导体基板上，并且在半导体基板上形成为MOSFET的任何晶体管的结构的特征在于其栅极宽度W和栅极长度L。形成为MOSFET的任何晶体管具有形成在其中以用作其栅极的栅极电极GG。栅极宽度W和栅极长度L表示栅极电极GG在平行于半导体基板的表面(顶面和底面)的方向上的尺寸。两者中的栅极长度L是晶体管的漏极和源极之间的距离(即栅极电极GG沿着指向漏极和源极之间的方向的尺寸)；栅极宽度W是栅极电极GG在与限定栅极长度L的方向(即，指向漏极和源极之间的方向)和垂直于半导体基板的方向(即，与半导体基板的顶面和底面正交的方向)正交的方向上的尺寸。对于任何MOSFET，其他条件是同样的，随着栅极宽度W增加，漏极电流增加，并且在足够大的栅极长度L的情况下，漏极电流通常与栅极宽度W成比例。
当在电源操作时段PI期间从充分低于目标电压VITG的电压上升的输出电压VI达到目标电压VITG时，输出电压VI可能上升超过目标电压VITG，即，可能发生过冲。并且，在电源操作时段PI期间，已经达到目标电压VITG的输出电压VI相对于目标电压VITG波动，并且该波动被称为纹波。因此，输出电压VI中过大的过冲或纹波干扰存储单元的正常操作(例如，导致数据读取错误)。由于该原因，必须将输出电压VI中的过冲和纹波抑制为充分低。这同样适用于输出电压VP和VM。然而，注意，输出电压VM经历下冲而不是过冲。即，当在电源操作时段PM期间从充分高于目标电压VMTG的电压下降的输出电压VM达到目标电压VMTG时，输出电压VM可能下降超过目标电压VMTG，即，可能发生下冲。并且，在电源操作时段PM期间，已经达到目标电压VMTG的输出电压VM相对于目标电压VMTG波动，并且该波动被称为纹波。因此，输出电压VM中过大的下冲或纹波干扰存储单元的正常操作(例如，导致数据读取错误)。由于该原因，必须将输出电压VM中的下冲和纹波保持得充分低。
在存储块2中，每个存储单元被配置有包括浮栅MOSFET的多个MOSFET。当执行写入操作时，写入电压(VI、VP和VM)被供给到每个存储单元中的对应栅极。在每个存储单元中，栅极伴随有电容(寄生电容)，并且该电容用作关于电源电路31至33的输出的负载电容。负载电容与存储块2的存储容量成比例地增加。存储块2的存储容量对应于存储块2中的存储单元的总数量，并且例如是几千比特或几万比特。
电源电路31至33优选地被设计为适合于负载电容。例如，如果被设计为适合于具有第一存储容量的存储块2的电源电路31的配置照原样应用于具有低于第一存储容量的第二存储容量的存储块2，则可能导致如上所述的过大的过冲和纹波。这同样适用于电源电路32和33。第一和第二存储容量例如分别是64千比特和2千比特。
现在，通过多个实施例，将呈现存储装置1的配置和操作的一些具体示例以及与其相关联的所应用和修改的技术。除非另有说明或除非不一致，否则上面结合实施方式给出的任何描述都适用于下面呈现的实施例。对于与上面描述的内容相矛盾的实施例的任何描述，可以以结合实施例给出的描述为准。除非不一致，否则结合下面呈现的任何一个实施例给出的任何描述都适用于任何其他实施例(即，任何两个或更多个实施例可以被组合地实施)。
<<实施例EX_1A>>
将描述实施例EX_1A。图6是根据实施例EX_1A的电源电路100A的电路图。假设存储块2具有第一存储容量(例如64千比特)，电源电路100A被设计为电源电路31。当考虑将存储块2的存储容量从第一存储容量(例如64千比特)减小到第二存储容量(例如2千比特)时，电源电路100A在一些方面留下改进的空间。其原因以及电源电路100A的配置和特性将通过下面的实施例EX_1B的描述来阐明。
<<实施例EX_1B>>
将描述实施例EX_1B。图7是根据实施例EX_1B的电源电路100B的电路图。假设存储块2具有第二存储容量(例如2千比特)，电源电路100B被设计为电源电路31。除非另外说明，否则结合该实施例描述的电源电路100B的操作是电源电路100B在电源操作时段PI期间的操作。
电源电路100B包括输出电压发生器101、反馈电压发生器102、比较器105和反相器108。
输出电压发生器101包括电荷泵电路CP_I。输出电压发生器101连接到电源线111和输出线112。电源线111被供给电源电压VCC作为输入电压。
输出电压发生器101操作电荷泵电路CP_I，以在输出线112上产生高于接地电位的输出电压VI。输出电压发生器101可以使用电源电压VCC产生相对于电源电压VCC的输出电压VI。电源电压VCC可以用作驱动器(未图示)的电源电压，该驱动器向电荷泵电路CP_I供给时钟信号(在这种情况下，时钟信号的幅度等于电源电压VCC的量值)。反馈电压发生器102连接到输出线112、基准线113、反馈线114和接地，并且在反馈线114上产生与输出电压VI相对应的反馈电压b1。比较器105将反馈电压b1与预定基准电压a1进行比较，以输出反映其量值关系的比较结果信号。输出电压发生器101基于比较结果信号使电荷泵电路CP_I操作或不操作，并且从而将输出电压VI稳定在目标电压VITG。
反馈电压发生器102被配置如下。反馈电压发生器102包括第一分压器103和第二分压器104，第一分压器103被布置在输出电压VI被供给到的输出线112和反馈线114之间以产生与输出电压VI相对应的第一分压电压，第二分压器104被布置在反馈线114和接地之间以产生与输出电压VI相对应的第二分压电压。反馈电压发生器102因此在反馈线114上产生比输出电压VI低第一分压电压的电压作为反馈电压b1。与输出电压VI相对应的第一分压电压出现在输出线112和反馈线114之间，并且对应于相对于反馈线114上的电位的输出线112上的电位(即，电压差(VI-b1))。与输出电压VI相对应的第二分压电压出现在反馈线114和接地之间，并且对应于相对于接地的电位的反馈线114上的电位(即，反馈电压b1)。输出电压VI对应于第一分压电压和第二分压电压之和。
第一分压器103包括让电流的直流分量在输出线112和反馈线114之间通过的电路(DC通过电路)121、以及与电路121并联连接的反馈电容元件122。电路121布置在输出线112和反馈线114之间。
在图7中的配置示例中，电路121是多个二极管的串联电路，并且电路121中的每个二极管的正向方向从输出线112指向反馈线114。电路121中的二极管均被配置为二极管连接的MOSFET。即，电路121由均为N沟道MOSFET的多个晶体管121a构成，每个晶体管121a使其漏极和栅极连接在一起(使得每个晶体管121a起二极管的作用)。在每个晶体管121a中，背栅极连接到源极。在电路121由第一至第nI晶体管121a(其中nI是2或更大的任何整数)构成的情况下，第一晶体管121a的漏极连接到输出线112，第nI晶体管121a的源极连接到反馈线114，并且第i晶体管121a的源极和第(i+1)晶体管121a的漏极连接在一起(其中i是满足1≤i≤(nI-1)的任何整数)。虽然在图7中的配置示例中四个晶体管121a串联连接(即，nI＝4)，但是电路121可以具有串联连接的任意数量的晶体管121a。电路121可以是让电流的直流分量在输出线112和反馈线114之间通过并且在输出线112和反馈线114之间产生与该电流的直流分量相对应的电压作为第一分压电压的直流分量的任意电路。
与电路121并联连接的反馈电容元件122由配置为P沟道MOSFET的晶体管构成。用作反馈电容元件122的晶体管使其漏极、源极和背栅极都连接到输出线112，并且使其栅极连接到反馈线114，使得晶体管用作电容元件。然而，反馈电容元件122可以是任何类型的电容元件，并且可以是例如具有MOM(金属-氧化物-金属)结构或MIM(金属-绝缘体-金属)结构的电容元件。
第二分压器104包括晶体管123至125。晶体管123至125均为N沟道MOSFET。晶体管123被具体地称为特定晶体管123。特定晶体管123的漏极和晶体管125的漏极都连接到反馈线114。晶体管123的栅极连接到基准线113。基准线113被供给预定基准电压a1。基准电压a1具有正直流电压值(例如，0.964V)。电源电路100B包括缓冲器151。缓冲器151的输入端子被供给基准电压VREF_I，并且缓冲器151的输出端子连接到基准线113，使得电压值基本上等于基准电压VREF_I的电压值的基准电压a1被施加到基准线113。缓冲器151可以被理解为包括在图2中的基准电压产生电路37的部件中。基准电压VREF_I和基准电压a1低于电源电压VCC。
晶体管123的源极和背栅极连接到晶体管124的漏极。晶体管124的源极和背栅极接地。电源电路100B包括反相器152。反相器152将来自电力控制电路38(参见图2)的接通/关断控制信号CNT_I的反相信号供给到晶体管124的栅极。电力控制电路38使用反相器152控制晶体管124的栅极电位，使得晶体管124在电源操作期间PI期间导通，而除了在电源操作期间PI之外截止。晶体管125使其栅极、源极和背栅极连接到接地。因此，晶体管125用作插入在反馈线114和接地之间的电容元件。在如上所述的那样配置的反馈电压发生器102中，特定晶体管123经由第一分压器103从输出线112接收其漏极电流。
比较器105包括晶体管131至136、141和142。反相器108包括晶体管143至146。比较器105具有差分输入级106和输出级107。晶体管131至135构成差分输入级106，并且晶体管141和142构成输出级107。晶体管137也可以理解为包括在比较器105的部件中。电流源138包括在图2中的基准电流源37的部件中。晶体管133、134、136、141、143和144是N沟道MOSFET，并且晶体管131、132、135、137、142、145和146是P沟道MOSFET。
晶体管135、137、142、145和146的源极和背栅极连接到电源线111以接收电源电压VCC。晶体管137的栅极和漏极以及晶体管135和142的栅极在预定节点处连接在一起。电流源138产生从晶体管137的栅极等连接到的刚刚提及的预定节点流到接地的恒定电流I1。恒定电流I1充当晶体管137的漏极电流。晶体管137、135和142构成电流镜电路，使得与晶体管137的漏极电流(因此恒定电流I1)成比例的电流作为晶体管135的漏极电流通过，并且与晶体管137的漏极电流(因此恒定电流I1)成比例的另一电流作为晶体管142的漏极电流通过。
晶体管131和132具有共同的结构和共同的特性，并且晶体管131和132构成差分输入级106中的差分输入对。晶体管131的栅极连接到基准线113以接收基准电压a1，并且晶体管132的栅极连接到反馈线114以接收反馈电压b1。晶体管131和132的源极连接到晶体管135的漏极，并且晶体管131和132的背栅极连接到电源线111。晶体管131的漏极、晶体管133的漏极和栅极以及晶体管134的栅极连接在一起。晶体管133和134的源极和背栅极连接到接地。晶体管132和134的漏极在节点115处连接在一起。
晶体管136的栅极和第一电极以及晶体管141的栅极也连接到节点115。晶体管136的第二电极连接到节点116，并且晶体管136的背栅极连接到接地。晶体管136的第一电极和第二电极中的一个是漏极，并且另一个是源极。晶体管136的第一电极和第二电极中的被施加更高电压的一个用作漏极，并且另一个用作源极。至少在晶体管141导通期间，晶体管136的第一电极(连接到节点115的电极)用作漏极。晶体管141和142的漏极以及晶体管143和145的栅极也连接到节点116。晶体管141的源极和背栅极连接到接地。
晶体管145和146的漏极以及晶体管143的漏极在节点117处连接在一起。晶体管143的源极连接到晶体管144的漏极，并且晶体管144的源极连接到接地。晶体管143和144的背栅极连接到接地。晶体管144的栅极被供给来自未图示的电路的预定偏置电压。晶体管146的栅极被供给来自未图示的电路的另一预定偏置电压。
电源电路100B还包括晶体管153和154。晶体管153和154均为N沟道MOSFET。晶体管153的漏极连接到输出线112，并且晶体管153的栅极被供给电压VP。因此，当电压VP充分高于输出线112上的电压VI时，晶体管153导通，并且输出线112上的电压VI被施加到晶体管153的源极(至少在上述电压稳定时段期间，晶体管153导通)。实际上，晶体管153的源极处的电压VI被供应给存储块2。存储块2需要被供应有满足VP>VI的电压VP和VI，并且为了满足该需要，提供晶体管153。如果不存在电压VP和IV之间的量值关系的反相的可能性(即，使得VP＜VI)，可以省略晶体管153，使得输出线112上的电压VI被直接供应给存储块2。晶体管154使其漏极、源极和背栅极连接到接地，并且使其栅极连接到输出线112。因此，晶体管154用作插入在输出线112和接地之间的电容元件。可以省略晶体管154。
将描述电源电路100B的操作。如上所述，反馈线114被供给与输出电压VI相对应的反馈电压b1，并且在比较器105中将反馈电压b1与基准电压a1进行比较。作为反映比较结果的信号，差分信号c1出现在节点115处，比较结果信号d1出现在节点116处，并且反相的比较结果信号e1出现在节点117处。基准电压VREF_I和电源电路100B内的电路元件被设计成使得只要反馈电压b1等于基准电压a1，输出电压VI就基本上等于目标电压VITG。
差分输入级106在差分输入对(131和132)处接收基准电压a1和反馈电压b1，并且在节点115处产生与基准电压a1和反馈电压b1之间的差相对应的差分信号c1。如果反馈电压b1低于基准电压a1，则随着电压a1和b1之间的差的绝对值增加，差分信号c1的电平(电位)上升；如果反馈电压b1高于基准电压a1，则随着电压a1和b1之间的差的绝对值增加，差分信号c1的电平(电位)下降。然而，注意，差分信号c1的变化范围的上限电平和下限电平分别是低于电源电压VCC和接地电平的预定正电平。
输出级107根据差分信号c1的电平使晶体管141接通或关断从而将差分信号c1二值化，并且在节点116处产生由二值化产生的信号(反映差分信号c1的二进制信号)作为比较结果信号d1。比较结果信号d1是除了当反馈电压b1和基准电压a1相等时之外基本上处于高电平或低电平的二进制信号。当差分信号c1的电平上升直到差分信号c1的电平变得高于晶体管141的栅极阈值电压时，晶体管141接通，并且比较结果信号d1变为低电平。当差分信号c1的电平下降直到差分信号c1的电平变得低于晶体管141的栅极阈值电压时，晶体管141关断，并且比较结果信号d1变为高电平。因此，低电平比较结果信号d1指示反馈电压b1低于基准电压a1，并且高电平比较结果信号d1指示反馈电压b1高于基准电压a1。晶体管136用作限制差分信号c1的幅度的钳位元件。稍后将详细地描述晶体管136的功能。
反相器108在节点117处产生反相比较结果信号e1，其为比较结果信号d1的反相信号。如果比较结果信号d1处于高电平，则反相比较结果信号e1处于低电平；如果比较结果信号d1处于低电平，则反相的比较结果信号e1处于高电平。信号d1和e1的高电平基本上对应于电源电压VCC的电平，并且信号d1和e1的低电平基本上对应于接地电平。尽管这里信号d1被视为对应于比较器105的输出信号，但是替代地信号e1可以被视为对应于比较器105的输出信号(在这种情况下，反相器108被理解为包括在比较器105的部件中)。
反相比较结果信号e1被供给到输出电压发生器101。基于反相比较结果信号e1，输出电压发生器101使电荷泵电路CP_I操作或不操作。具体地，在反相比较结果信号e1的高电平时段期间，输出电压发生器101保持电荷泵电路CP_I操作，并且在反相比较结果信号e1的低电平时段期间，输出电压发生器101保持电荷泵电路CP_I不操作。替代地，比较结果信号d1可以被供给到输出电压发生器101。在这种情况下，可以省略反相器108；电荷泵电路CP_I可以在比较结果信号d1的低电平时段期间保持操作，并且在比较结果信号d1的高电平时段期间保持不操作。
电荷泵电路CP_I操作的时段将被称为电荷泵电路CP_I的操作时段，并且电荷泵电路CP_I不操作的时段将被称为电荷泵电路CP_I的不操作时段。电荷泵电路CP_I可以被配置为由多个二极管和一个或多个电容器构成的二极管电荷泵电路，并且该二极管电荷泵电路可以插入在电源线111和输出线112之间。这里，电荷泵电路CP_I中的每个二极管的正向方向从电源线111指向输出线112。电荷泵电路CP_I中的每个二极管可以被配置有二极管连接的MOSFET。由于电荷泵电路的配置是公知的，因此将不给出其内部配置的具体说明或描述。
在对应于比较结果信号d1的低电平时段的电荷泵电路CP_I的操作时段期间，来自振荡电路35(参见图2)的时钟信号被供给到电荷泵电路CP_I；因此，与时钟信号同步地，经由电荷泵电路CP_I中的每个二极管从电源线111向输出线112供应正电荷，使得输出电压VI增加。在电荷泵电路CP_I的不操作时段期间，暂停向输出线112供应正电荷，并且由于被供应有输出电压VI的电路元件中的漏电流等(包括通过反馈电压发生器102的电流)，输出电压VI逐渐下降。
现在，将描述图6中的电源电路100A和图7中的电源电路100B之间的差异。电源电路100A和100B之间的主要差异包括下面描述的第一到第八差异DIF_I。注意，对应于图7中的电源电路100B中的电压a1和b1以及信号c1、d1和e1的图6中的电源电路100A中的两个电压和三个信号将分别由符号a1’、b1’、c1’、d1’和e1’标识。
第一差异DIF_I：电源电路100A和100B中仅电源电路100B包括反馈电容元件122。由于第一差异DIF_I，与电源电路100A相比，在电源电路100B中，输出电压VI的变化被更快地传送到反馈线114。因此，与电源电路100A相比，在电源电路100B中，输出电压VI中的过冲和纹波可以被更有效地减少。
第二差异DIF_I：特定晶体管123的栅极在图6中的电源电路100A中连接到反馈线114，并且在图7中的电源电路100B中连接到基准线113。在图6中的电源电路100A的配置中，多个晶体管121a的串联电路以及晶体管123和124的串联电路不仅对输出电压VI的直流分量进行分压，而且还对其交流分量进行分压。相比之下，在图7中的电源电路100B的配置中，通过改变特定晶体管123的栅极所连接到的目的地，输出电压VI的交流分量被直接传输到反馈线114。因此，与电源电路100A相比，在电源电路100B中，可以减少输出电压VI中的过冲和纹波。
第三差异DIF_I：电源电路100A和100B中仅电源电路100B包括晶体管136。在电源电路100B中，由于晶体管136，差分信号c1的变化范围的上限电平被限制为比晶体管136的栅极阈值电压更高的非常小的电压的电平。例如，如果晶体管136的栅极阈值电压是1.0V，则差分信号c1的电平上升到不高于大约1.1V。差分信号c1的变化范围的下限电平取决于差分输入级106的特性，并且具有接近0V的充分低的正电压值。因此，晶体管136用作限制差分信号c1的幅度的钳位元件。该钳位元件是其正向方向从节点115指向节点116的整流元件，并且在图7中，被配置有二极管连接的晶体管136。然而，钳位元件可以被配置有任何二极管。为了最小化镜像效应，晶体管136可以被给予尽可能小的尺寸(栅极宽度和栅极长度)。
虽然从图6和图7中不清楚，但是还将描述第四至第八差异DIF_I。第四差异DIF_I：与电源电路100A相比，在电源电路100B中，晶体管125被给予减小的栅极宽度和减小的栅极长度。目的是减小输出电压VI的变化到反馈线114的传输的延迟。
第五差异DIF_I：与电源电路100A相比，在电源电路100B中，差分输入对(131和132)的输入电容由于晶体管131和132被给予减小的栅极宽度而减小。
第六差异DIF_I：与电源电路100A相比，在电源电路100B中，为了适应差分输入对(131和132)的尺寸的变化，晶体管133和134被给予减小的栅极宽度和增加的栅极长度。因此，根据差分输入对(131和132)的尺寸的变化，差分输入级106具有更高的输出电阻，导致差分输入级106中的更高的增益。
第七差异DIF_I：与电源电路100A相比，在电源电路100B中，恒定电流I1减小，并且因此晶体管137中的漏极电流减小；此外，晶体管137、135和142被给予减小的栅极宽度。因此，与电源电路100A相比，在电源电路100B中，通过晶体管135和142的漏极电流也减小。
第八差异DIF_I：与电源电路100A相比，在电源电路100B中，输出级107的跨导由于晶体管141被给予减小的栅极宽度和减小的栅极长度而增加。
图8A示出了电源电路100A中的相关点处的信号波形，并且图8B示出了电源电路100B中的相关点处的信号波形。在图8A中，波形171、172、173、174和175分别是电源电路100A中的输出电压VI、反馈电压b1’、差分信号c1’、比较结果信号d1’和反相比较结果信号e1’的波形。在图8B中，波形181、182、183、184和185分别是电源电路100B中的输出电压VI、反馈电压b1、差分信号c1、比较结果信号d1和反相比较结果信号e1的波形。在存储块2具有第二存储容量(例如，2千比特)的条件下，在仿真中观察到波形171至175和181至185。在该仿真中，假设电源电压VCC为5V。
如图8A所示，在电源电路100A中，在电源操作时段PI开始之后，输出电压VI从充分低的电压向目标电压VITG(例如，5V)上升，并且在时间点tI1处首次上升到目标电压VITG。在输出电压VI正上升时，反馈电压b1’也向基准电压a1’上升。然而，在电源电路100A中，由于输出电压VI的变化到反馈线114的传输的较大延迟，因此在时间点tI1处，反馈电压b1’显著低于基准电压a1’，并且它在一段时间之后首次在时间点tI2处达到基准电压a1’。在电源电路100A中，在时间点tI2附近，差分信号c1’从其变化范围的上限电平c1’_UL开始下降。在差分信号c1’的电平已经下降到晶体管141的栅极阈值电压Vth或以下的时间点tI3之后，信号d1’和e1’的电平反相，并且电荷泵电路CP_I停止其操作(即，电荷泵电路CP_I从操作状态切换到不操作状态)。从时间点tI1经过时间点tI2和tI3直到电荷泵电路CP_I停止操作，输出电压VI保持上升，导致较大的过冲。
相比之下，在电源电路100B中，输出电压VI的交流分量比在电源电路100A中更快且更充分地传输到反馈线114，并且因此，当输出电压VI仍然从充分低的电压朝向目标电压VITG上升时，反馈电压b1达到基准电压a1。在此之后，通过由于从“a1>b1”转变到“a1<b1”而信号c1、d1和e1使其电平反相并且电荷泵电路CP_I停止其操作并且由于从“a1<b1”转变到”a1>b1“而信号c1、d1和e1使其电平反相并且电荷泵电路CP_I重新开始其操作的重复，输出电压VI达到目标电压VITG。该操作保持过冲较小。
此外，在电源电路100B中，由于晶体管136(钳位元件)，差分信号c1的变化范围的上限电平c1_UL保持在仅稍微高于晶体管141的栅极阈值电压Vth的电平。至少上限电平c1_UL(例如，1.1V)低于电源电路100A中的上限电平c1’_UL(例如，2.5V)。因此，在从“a1>b1”转变到“a1<b1”之后直到差分信号c1的电平下降到栅极阈值电压Vth以下经过的时间比电源电路100A中的时间短得多。因此，在从“a1>b1”转变到“a1<b1”之后直到电荷泵电路CP_I停止操作的延迟时间更短。这有助于减少输出电压VI中的过冲。
在电源电路100B中，即使在输出电压VI已经达到目标电压VITG之后，因为输出电压VI的交流分量比在电源电路100A中更快且更充分地传输到反馈线114，并且由于晶体管136(钳位元件)，所以保持输出电压VI中的纹波较小。
<<实施例EX_2A>>
将描述实施例EX_2A。图9是根据实施方式EX_2A的电源电路200A的电路图。假设存储块2具有第一存储容量(例如64千比特)，电源电路200A被设计为电源电路32。当考虑将存储块2的存储容量从第一存储容量(例如64千比特)减小到第二存储容量(例如2千比特)时，电源电路200A在一些方面留下改进的空间。其原因以及电源电路200A的配置和特性将通过下面的实施例EX_2B的描述来阐明。
<<实施例EX_2B>>
将描述实施例EX_2B。图10是根据实施方式EX_2B的电源电路200B的电路图。假设存储块2具有第二存储容量(例如2千比特)，电源电路200B被设计为电源电路32。将与应用于图6中的电源电路100A类似的修改应用于图9中的电源电路200A以获得图7中的电源电路100B给出了图10中的电源电路200B。除非另外说明，否则结合该实施例描述的电源电路200B的操作是电源电路200B在电源操作时段PP期间的操作。
电源电路200B包括输出电压发生器202、反馈电压发生器202、比较器205和反相器208。
输出电压发生器201包括电荷泵电路CP_P。输出电压发生器201连接到电源线211和输出线212。电源线211被供给电源电压VCC作为输入电压。
输出电压发生器201操作电荷泵电路CP_P，以在输出线212上产生高于接地电位的输出电压VP。输出电压发生器201可以使用电源电压VCC产生相对于电源电压VCC的输出电压VP。电源电压VCC可以用作驱动器(未图示)的电源电压，该驱动器向电荷泵电路CP_P供给时钟信号(在这种情况下，时钟信号的幅度等于电源电压VCC的量值)。反馈电压发生器202连接到输出线212、基准线213、反馈线214和接地，并且在反馈线214上产生与输出电压VP相对应的反馈电压b2。比较器205将反馈电压b2与预定基准电压a2进行比较，以输出反映其量值关系的比较结果信号。输出电压发生器201基于比较结果信号使电荷泵电路CP_P操作或不操作，并且从而将输出电压VP稳定在目标电压VPTG。
反馈电压发生器202被配置如下。反馈电压发生器202包括第一分压器203和第二分压器204，第一分压器203被布置在输出电压VP被供给到的输出线212和反馈线214之间以产生与输出电压VP相对应的第一分压电压，第二分压器204被布置在反馈线214和接地之间以产生与输出电压VP相对应的第二分压电压。反馈电压发生器202因此在反馈线214上产生比输出电压VP低第一分压电压的电压作为反馈电压b2。与输出电压VP相对应的第一分压电压出现在输出线212和反馈线214之间，并且对应于相对于反馈线214上的电位的输出线212上的电位(即，电压差(VP-b2))。与输出电压VP相对应的第二分压电压出现在反馈线214和接地之间，并且对应于相对于接地的电位的反馈线214上的电位(即，反馈电压b2)。输出电压VP对应于第一分压电压和第二分压电压之和。
第一分压器203包括让电流的直流分量在输出线212212和反馈线214之间通过的电路(DC通过电路)221、以及与电路221并联连接的反馈电容元件222。电路221布置在输出线212和反馈线214之间。
在图10中的配置示例中，电路221是多个二极管的串联电路，并且电路221中的每个二极管的正向方向从输出线212212指向反馈线214。电路221中的二极管均被配置为二极管连接的MOSFET。即，电路221由均为N沟道MOSFET的多个晶体管221a构成，每个晶体管221a使其漏极和栅极连接在一起(使得每个晶体管221a起二极管的作用)。在每个晶体管221a中，背栅极连接到源极。在电路221由第一至第nP晶体管221a(其中nP是2或更大的任何整数)构成的情况下，第一晶体管221a的漏极连接到输出线212，第nP晶体管221a的源极连接到反馈线214，并且第i晶体管221a的源极和第(i+1)晶体管221a的漏极连接在一起(其中P是满足1≤P≤(nP-1)的任何整数)。电路221可以具有串联连接的任意数量的晶体管221a。电路221可以是让电流的直流分量在输出线212和反馈线214之间通过并且在输出线212和反馈线214之间产生与该电流的直流分量相对应的电压作为第一分压电压的直流分量的任意电路。
与电路221并联连接的反馈电容元件222是具有MOM(金属-氧化物-金属)结构的电容元件。然而，反馈电容元件222可以是任何类型的电容元件，并且可以是例如具有MIM(金属-绝缘体-金属)结构的电容元件。在耐电压方面可能没有问题的情况下，反馈电容元件222可以被配置有MOSFET。在这种情况下，例如，N沟道或P沟道MOSFET可以用作反馈电容元件222，其中其漏极、源极和背栅极都连接到输出线212，并且其栅极连接到反馈线214。
第二分压器204包括晶体管223至225。晶体管223至225均为N沟道MOSFET。晶体管223被具体地称为特定晶体管223。特定晶体管223的漏极和晶体管225的漏极都连接到反馈线214。晶体管223的栅极连接到基准线213。基准线213被供给预定基准电压a2。基准电压a2具有正直流电压值(例如，1.100V)。电源电路200B包括缓冲器251。缓冲器251的输入端子被供给基准电压VREF_P，并且缓冲器251的输出端子连接到基准线213，使得电压值基本上等于基准电压VREF_P的电压值的基准电压a2被施加到基准线213。缓冲器251可以被理解为包括在图2中的基准电压产生电路37的部件中。基准电压VREF_P和基准电压a2低于电源电压VCC。
晶体管223的源极和背栅极连接到晶体管224的漏极。晶体管224的源极和背栅极接地。电源电路200B包括反相器252。反相器252将来自电力控制电路38(参见图2)的接通/关断控制信号CNT_P的反相信号供给到晶体管224的栅极。电力控制电路38使用反相器252控制晶体管224的栅极电位，使得晶体管224在电源操作期间PP期间接通，而除了在电源操作期间PP之外关断。晶体管225使其栅极、源极和背栅极连接到接地。因此，晶体管225用作插入在反馈线214和接地之间的电容元件。在如上所述的那样配置的反馈电压发生器202中，特定晶体管223经由第一分压器203从输出线212接收其漏极电流。
比较器205包括晶体管231至236、241和242。反相器208包括晶体管243至246。比较器205具有差分输入级206和输出级207。晶体管231至235构成差分输入级206，并且晶体管241和242构成输出级207。晶体管237也可以理解为包括在比较器205的部件中。电流源238包括在图2中的基准电流源37的部件中。晶体管233、234、236、241、243和244是N沟道MOSFET，并且晶体管231、232、235、237、242、245和246是P沟道MOSFET。
晶体管235、237、242、245和246的源极和背栅极连接到电源线211以接收电源电压VCC。晶体管237的栅极和漏极以及晶体管235和242的栅极在预定节点处连接在一起。电流源238产生从晶体管237的栅极等连接到的刚刚提及的预定节点流到接地的恒定电流I2。恒定电流I2充当晶体管237的漏极电流。晶体管237、235和242构成电流镜电路，使得与晶体管237的漏极电流(因此恒定电流I2)成比例的电流作为晶体管235的漏极电流通过，并且与晶体管237的漏极电流(因此恒定电流I2)成比例的另一电流作为晶体管242的漏极电流通过。
晶体管231和232具有共同的结构和共同的特性，并且晶体管231和232构成差分输入级206中的差分输入对。晶体管231的栅极连接到基准线213以接收基准电压a2，并且晶体管232的栅极连接到反馈线214以接收反馈电压b2。晶体管231和232的源极连接到晶体管235的漏极，并且晶体管231和232的背栅极连接到电源线211。晶体管231的漏极、晶体管233的漏极和栅极以及晶体管234的栅极连接在一起。晶体管233和234的源极和背栅极连接到接地。晶体管232和234的漏极在节点215处连接在一起。
晶体管236的栅极和第一电极以及晶体管241的栅极也连接到节点215。晶体管236的第二电极连接到节点216，并且晶体管236的背栅极连接到接地。晶体管236的第一电极和第二电极中的一个是漏极，并且另一个是源极。晶体管236的第一电极和第二电极中的被施加更高电压的一个用作漏极，并且另一个用作源极。至少在晶体管241接通期间，晶体管236的第一电极(连接到节点215的电极)用作漏极。晶体管241和242的漏极以及晶体管243和245的栅极也连接到节点216。晶体管241的源极和背栅极连接到接地。
晶体管245和246的漏极以及晶体管243的漏极在节点217处连接在一起。晶体管243的源极连接到晶体管244的漏极，并且晶体管244的源极连接到接地。晶体管243和244的背栅极连接到接地。晶体管244的栅极被供给来自未图示的电路的预定偏置电压。晶体管246的栅极被供给来自未图示的电路的另一预定偏置电压。
在电源电路200b中，与图7中的电源电路100B中的晶体管154类似并且用作电容元件的晶体管可以插入在输出线212和接地之间。
将描述电源电路200B的操作。如上所述，反馈线214被供给与输出电压VP相对应的反馈电压b2，并且在比较器205中将反馈电压b2与基准电压a2进行比较。作为反映比较结果的信号，差分信号c2出现在节点215处，比较结果信号d2出现在节点216处，并且反相的比较结果信号e2出现在节点217处。基准电压VREF_P和电源电路200B内的电路元件被设计成使得只要反馈电压b2等于基准电压a2，输出电压VP就基本上等于目标电压VPTG。
差分输入级206在差分输入对(231和232)处接收基准电压a2和反馈电压b2，并且在节点215处产生与基准电压a2和反馈电压b2之间的差相对应的差分信号c2。如果反馈电压b2低于基准电压a2，则随着电压a2和b2之间的差的绝对值增加，差分信号c2的电平(电位)上升；如果反馈电压b2高于基准电压a2，则随着电压a2和b2之间的差的绝对值增加，差分信号c2的电平(电位)下降。然而，注意，差分信号c2的变化范围的上限电平和下限电平分别是低于电源电压VCC和接地电平的预定正电平。
输出级207根据差分信号c2的电平使晶体管241接通或关断从而将差分信号c2二值化，并且在节点216处产生由二值化产生的信号(反映差分信号c2的二进制信号)作为比较结果信号d2。比较结果信号d2是除了当反馈电压b2和基准电压a2相等时之外基本上处于高电平或低电平的二进制信号。当差分信号c2的电平上升直到差分信号c2的电平变得高于晶体管241的栅极阈值电压时，晶体管241接通，并且比较结果信号d2变为低电平。当差分信号c2的电平下降直到差分信号c2的电平变得低于晶体管241的栅极阈值电压时，晶体管241关断，并且比较结果信号d2变为高电平。因此，低电平比较结果信号d2指示反馈电压b2低于基准电压a2，并且高电平比较结果信号d2指示反馈电压b2高于基准电压a2。晶体管236用作限制差分信号c2的幅度的钳位元件。稍后将详细地描述晶体管236的功能。
反相器208在节点217处产生反相比较结果信号e2，其为比较结果信号d2的反相信号。如果比较结果信号d2处于高电平，则反相比较结果信号e2处于低电平；如果比较结果信号d2处于低电平，则反相的比较结果信号e2处于高电平。信号d2和e2的高电平基本上对应于电源电压VCC的电平，并且信号d2和e2的低电平基本上对应于接地电平。尽管这里信号d2被视为对应于比较器205的输出信号，但是替代地信号e2可以被视为对应于比较器205的输出信号(在这种情况下，反相器208被理解为包括在比较器205的部件中)。
反相比较结果信号e2被供给到输出电压发生器201。基于反相比较结果信号e2，输出电压发生器201使电荷泵电路CP_P操作或不操作。具体地，在反相比较结果信号e2的高电平时段期间，输出电压发生器201保持电荷泵电路CP_P操作，并且在反相比较结果信号e2的低电平时段期间，输出电压发生器201保持电荷泵电路CP_P不操作。替代地，比较结果信号d2可以被供给到输出电压发生器201。在这种情况下，可以省略反相器208；电荷泵电路CP_P可以在比较结果信号d2的低电平时段期间保持操作，并且在比较结果信号d2的高电平时段期间保持不操作。
电荷泵电路CP_P操作的时段将被称为电荷泵电路CP_P的操作时段，并且电荷泵电路CP_P不操作的时段将被称为电荷泵电路CP_P的不操作时段。电荷泵电路CP_P可以被配置为由多个二极管和一个或多个电容器构成的二极管电荷泵电路，并且该二极管电荷泵电路可以插入在电源线211和输出线212之间。这里，电荷泵电路CP_P中的每个二极管的正向方向从电源线211指向输出线212。电荷泵电路CP_P中的每个二极管可以被配置有二极管连接的MOSFET。由于电荷泵电路的配置是公知的，因此将不给出其内部配置的具体说明或描述。
在对应于比较结果信号d2的低电平时段的电荷泵电路CP_P的操作时段期间，来自振荡电路35(参见图2)的时钟信号被供给到电荷泵电路CP_P；因此，与时钟信号同步地，经由电荷泵电路CP_P中的每个二极管从电源线211向输出线212供应正电荷，使得输出电压VP增加。在电荷泵电路CP_P的不操作时段期间，暂停向输出线212供应正电荷，并且由于被供应有输出电压VP的电路元件中的漏电流等(包括通过反馈电压发生器202的电流)，输出电压VP逐渐下降。
现在，将描述图9中的电源电路200A和图10中的电源电路200B之间的差异。电源电路200A和200B之间的主要差异包括下面描述的第一到第八差异DIF_P。注意，对应于图10中的电源电路200B中的电压a2和b2以及信号c2、d2和e2的图9中的电源电路200A中的两个电压和三个信号将分别由符号a2’、b2’、c2’、d2’和e2’标识。
第一差异DIF_P：电源电路200A和200B中仅电源电路200B包括反馈电容元件222。由于第一差异DIF_P，与电源电路200A相比，在电源电路200B中，输出电压VP的变化被更快地传送到反馈线214。因此，与电源电路200A相比，在电源电路200B中，输出电压VP中的过冲和纹波可以被更有效地减少。
第二差异DIF_P：特定晶体管223的栅极在图9中的电源电路200A中连接到反馈线214，并且在图10中的电源电路200B中连接到基准线213。在图9中的电源电路200A的配置中，多个晶体管221a的串联电路以及晶体管223和224的串联电路不仅对输出电压VP的直流分量进行分压，而且还对其交流分量进行分压。相比之下，在图10中的电源电路200B的配置中，通过改变特定晶体管223的栅极所连接到的目的地，输出电压VP的交流分量被直接传输到反馈线214。因此，与电源电路200A相比，在电源电路200B中，可以减少输出电压VP中的过冲和纹波。
第三差异DIF_P：电源电路200A和200B中仅电源电路200B包括晶体管236。在电源电路200B中，由于晶体管236，差分信号c2的变化范围的上限电平被限制为比晶体管236的栅极阈值电压更高的非常小的电压的电平。例如，如果晶体管236的栅极阈值电压是1.0V，则差分信号c2的电平上升到不高于大约1.1V。差分信号c2的变化范围的下限电平取决于差分输入级206的特性，并且具有接近0V的充分低的正电压值。因此，晶体管236用作限制差分信号c2的幅度的钳位元件。该钳位元件是其正向方向从节点215指向节点216的整流元件，并且在图10中，被配置有二极管连接的晶体管236。然而，钳位元件可以被配置有任何二极管。为了最小化镜像效应，晶体管236可以被给予尽可能小的尺寸(栅极宽度和栅极长度)。
虽然从图9和图10中不清楚，但是还将描述第四至第八差异DIF_P。第四差异DIF_P：与电源电路200A相比，在电源电路200B中，晶体管225被给予减小的栅极宽度和减小的栅极长度。目的是减小输出电压VP的变化到反馈线214的传输的延迟。
第五差异DIF_P：与电源电路200A相比，在电源电路200B中，差分输入对(231和232)的输入电容由于晶体管231和232被给予减小的栅极宽度而减小。
第六差异DIF_P：与电源电路200A相比，在电源电路200B中，为了适应差分输入对(231和232)的尺寸的变化，晶体管233和234被给予减小的栅极宽度和增加的栅极长度。因此，根据差分输入对(231和232)的尺寸的变化，差分输入级206具有更高的输出电阻，导致差分输入级206中的更高的增益。
第七差异DIF_P：与电源电路200A相比，在电源电路200B中，恒定电流I2减小，并且因此晶体管237中的漏极电流减小；此外，晶体管237、235和242被给予减小的栅极宽度。因此，与电源电路200A相比，在电源电路200B中，通过晶体管235和242的漏极电流减小。
第八差异DIF_P：与电源电路200A相比，在电源电路200B中，输出级207的跨导由于晶体管241被给予减小的栅极宽度和减小的栅极长度而增加。
图11A示出了电源电路200A中的相关点处的信号波形，并且图11B示出了电源电路200B中的相关点处的信号波形。在图11A中，波形271、272、273、274和275分别是电源电路200A中的输出电压VP、反馈电压b2’、差分信号c2’、比较结果信号d2’和反相比较结果信号e2’的波形。在图11B中，波形281、282、283、284和285分别是电源电路200B中的输出电压VP、反馈电压b2、差分信号c2、比较结果信号d2和反相比较结果信号e2的波形。在存储块2具有第二存储容量(例如，2千比特)的条件下，在仿真中观察到波形271至275和281至285。在该仿真中，假设电源电压VCC为6V。
如图11A所示，在电源电路200A中，在电源操作时段PP开始之后，输出电压VP从充分低的电压朝向目标电压VPTG(例如，12V)上升，并且在时间点tP1处首次上升到目标电压VPTG。在输出电压VP正上升时，反馈电压b2’也朝向基准电压a2’上升。然而，在电源电路200A中，由于输出电压VP的变化到反馈线214的传输的较大延迟，因此在时间点tP1处，反馈电压b2’显著低于基准电压a2’，并且它在一段时间之后在时间点tP2处首次达到基准电压a2’。在电源电路200A中，在时间点tP2附近，差分信号c2’从其变化范围的上限电平c2’_UL开始下降。在差分信号c2’的电平已经下降到晶体管241的栅极阈值电压Vth或以下的时间点tP3之后，信号d2’和e2’的电平反相，并且电荷泵电路CP_P停止其操作(即，电荷泵电路CP_P从操作状态切换到不操作状态)。从时间点tP1经过时间点tP2和tP3直到电荷泵电路CP_P停止操作，输出电压VP保持上升，导致较大的过冲。
相比之下，在电源电路200B中，输出电压VP的交流分量比在电源电路200A中更快且更充分地传输到反馈线214，并且因此，当输出电压VP仍然从充分低的电压朝向目标电压VPTG上升时，反馈电压b2达到基准电压a2。在此之后，通过由于从“a2>b2”转变到“a2<b2”而信号c2、d2和e2使其电平反相并且电荷泵电路CP_P停止其操作并且由于从“a2<b2”转变到”a2>b2“而信号c2、d2和e2使其电平反相并且电荷泵电路CP_P重新开始其操作的重复，输出电压VP达到目标电压VPTG。该操作保持过冲较小。
此外，在电源电路200B中，由于晶体管236(钳位元件)，差分信号c2的变化范围的上限电平c2_UL保持在仅稍微高于晶体管241的栅极阈值电压Vth的电平。至少上限电平c2_UL(例如，1.3V)低于电源电路200A中的上限电平c2’_UL(例如，3.0V)。因此，在从“a2>b2”转变到“a2<b2”之后直到差分信号c2的电平下降到栅极阈值电压Vth以下经过的时间比电源电路200A中的时间短得多。因此，在从“a2>b2”转变到“a2<b2”之后直到电荷泵电路CP_P停止操作的延迟时间更短。这有助于减少输出电压VP中的过冲。
在电源电路200B中，即使在输出电压VP已经达到目标电压VPTG之后，因为输出电压VP的交流分量比在电源电路200A中更快且更充分地传输到反馈线214，并且由于晶体管236(钳位元件)，所以保持输出电压VP中的纹波较小。
<<实施例EX_3A>>
将描述实施例EX_3A。图12是根据实施方式EX_3A的电源电路300A的电路图。假设存储块2具有第一存储容量(例如64千比特)，电源电路300A被设计为电源电路33。当考虑将存储块2的存储容量从第一存储容量(例如64千比特)减小到第二存储容量(例如2千比特)时，电源电路300A在一些方面留下改进的空间。其原因以及电源电路300A的配置和特性将通过下面的实施例EX_3B的描述来阐明。
<<实施例EX_3B>>
将描述实施例EX_3B。图13是根据实施方式EX_3B的电源电路300B的电路图。假设存储块2具有第二存储容量(例如2千比特)，电源电路300B被设计为电源电路33。除非另外说明，否则结合该实施例描述的电源电路300B的操作是电源电路300B在电源操作时段PM期间的操作。
电源电路300B包括输出电压发生器301、反馈电压发生器302、比较器305和反相器308。
输出电压发生器301包括电荷泵电路CP_M。输出电压发生器301连接到基准线310和输出线312。基准线310被供给电压VSS作为输入电压。电压VSS可以是具有高于输出电压VM的目标电压VMTG(这里假定为-7V)的电位的任何直流电压，并且可以是接地。
输出电压发生器301操作电荷泵电路CP_M，以在输出线312上产生低于接地电位的输出电压VM。输出电压发生器301可以使用电源电压VDD产生相对于电压VSS的输出电压VM。电源电压VDD可以用作驱动器(未图示)的电源电压，该驱动器向电荷泵电路CP_M供给时钟信号(在这种情况下，时钟信号的幅度等于电源电压VDD的量值)。电源电压VDD被施加于电源线311。反馈电压发生器302连接到输出线312、基准线313、反馈线314和电源线311，并且在反馈线314上产生与输出电压VM相对应的反馈电压b3。比较器305将反馈电压b3与预定基准电压a3进行比较，以输出反映其量值关系的比较结果信号。输出电压发生器301基于比较结果信号使电荷泵电路CP_M操作或不操作，并且从而将输出电压VM稳定在目标电压VMTG。
反馈电压发生器302被配置如下。反馈电压发生器302包括第一分压器303和第二分压器304，第一分压器303被布置在输出电压VM被供给到的输出线312和反馈线314之间以产生与输出电压VM相对应的第一分压电压，第二分压器304被布置在反馈线314和电源线311之间以产生与输出电压VM相对应的第二分压电压。反馈电压发生器302因此在反馈线314上产生比输出电压VM高第一分压电压的电压作为反馈电压b3。与输出电压VM相对应的第一分压电压出现在输出线312和反馈线314之间，并且对应于相对于输出线312上的电位的反馈线314上的电位(即，电压差(b3-VM))。与输出电压VM相对应的第二分压电压出现在反馈线314和电源线311之间，并且对应于相对于反馈线314上的电位的电源线311上的电位(即，电压差(VDD-b3))。
第一分压器303包括让电流的直流分量在输出线312和反馈线314之间通过的电路(DC通过电路)321、以及与电路321并联连接的反馈电容元件322。电路321布置在输出线312和反馈线314之间。
在图13中的配置示例中，电路321是多个二极管的串联电路，并且电路321中的每个二极管的正向方向从反馈线314指向输出线312。电路321中的二极管均被配置为二极管连接的MOSFET。即，电路321由均为N沟道MOSFET的多个晶体管321a构成，每个晶体管321a使其漏极和栅极连接在一起(使得每个晶体管321a起二极管的作用)。在每个晶体管321a中，背栅极连接到源极。在电路321由第一至第nM晶体管(其中nM是2或更大的任何整数)构成的情况下，第一晶体管321a的源极连接到输出线312，第nM晶体管321a的漏极连接到反馈线314，并且第i晶体管321a的漏极和第(i+1)晶体管321a的源极连接在一起(其中i是满足1≤i≤(nM-1)的任何整数)。电路321可以具有串联连接的任意数量的晶体管321a。电路321可以是让电流的直流分量在输出线312和反馈线314之间通过并且在输出线312和反馈线314之间产生与该电流的直流分量相对应的电压作为第一分压电压的直流分量的任意电路。
与电路321并联连接的反馈电容元件322是具有MOM(金属-氧化物-金属)结构的电容元件。然而，反馈电容元件322可以是任何类型的电容元件，并且可以是例如具有MIM(金属-绝缘体-金属)结构的电容元件。在耐电压方面可能没有问题的情况下，反馈电容元件322可以被配置有MOSFET。在这种情况下，例如，N沟道或P沟道MOSFET可以用作反馈电容元件322，其中其漏极、源极和背栅极都连接到输出线312，并且其栅极连接到反馈线314。
第二分压器304包括晶体管323、324和355至359。这些晶体管中的晶体管323、324和357至359是P沟道MOSFET，并且晶体管355和366是N沟道MOSFET。电源电路300B包括缓冲器351。缓冲器351的输入端子被供给基准电压VREF_M，并且缓冲器351的输出端子连接到基准线313，使得电压值基本上等于基准电压VREF_M的电压值的基准电压a3被施加到基准线313。缓冲器351可以被理解为包括在图2中的基准电压产生电路37的部件中。基准电压VREF_M和a3具有比电源电压VDD更低的正直流电压值(例如，1.001V)。
晶体管324、357和359的源极和背栅极连接到电源线311。晶体管324的栅极、晶体管329的栅极、晶体管358的漏极和晶体管356的漏极连接在一起。晶体管323的栅极、晶体管358的栅极、晶体管357的栅极和漏极以及晶体管355的漏极连接在一起。晶体管323和358的背栅极连接到电源线311。晶体管324的漏极连接到晶体管323的源极。晶体管323的漏极连接到反馈线314。晶体管359的漏极连接到晶体管358的源极。晶体管355和356的栅极连接到基准线313。晶体管355和356的源极和背栅极连接到接地。
电源电路300B还包括特定晶体管325和电阻器326。特定晶体管325被配置为P沟道MOSFET。特定晶体管325使其源极连接到反馈线314，使其栅极连接到基准线313，使其漏极连接到电阻器326的一个端子，并且使其背栅极连接到电源线311。电阻器326的另一个端子连接到接地。
比较器305包括晶体管331至336、341和342。反相器308包括晶体管343至346。比较器305具有差分输入级306和输出级307。晶体管331至335构成差分输入级306，并且晶体管341和342构成输出级307。晶体管337也可以理解为包括在比较器305的部件中。电流源338包括在图2中的基准电流源37的部件中。晶体管333、334、336、341、343和344是N沟道MOSFET，并且晶体管331、332、335、337、342、345和346是P沟道MOSFET。
晶体管335、337、342、345和346的源极和背栅极连接到电源线311以接收电源电压VDD。晶体管337的栅极和漏极以及晶体管335和晶体管342的栅极在预定节点处连接在一起。电流源338产生从晶体管337的栅极等连接到的刚刚提及的预定节点流到接地的恒定电流I3。恒定电流I3充当晶体管337的漏极电流。晶体管337、335和342构成电流镜电路，使得与晶体管337的漏极电流(因此恒定电流I3)成比例的电流作为晶体管335的漏极电流通过，并且与晶体管337的漏极电流(因此恒定电流I3)成比例的另一电流作为晶体管342的漏极电流通过。
晶体管331和332具有共同的结构和共同的特性，并且晶体管331和332构成差分输入级306中的差分输入对。晶体管331的栅极连接到基准线313以接收基准电压a3，并且晶体管332的栅极连接到反馈线314以接收反馈电压b3。晶体管331和332的源极连接到晶体管335的漏极，并且晶体管331和332的背栅极连接到电源线311。晶体管332的漏极、晶体管334的漏极和栅极以及晶体管333的栅极连接在一起。晶体管333和334的源极和背栅极连接到接地。晶体管331和333的漏极在节点315处连接在一起。
晶体管336的栅极和第一电极以及晶体管341的栅极也连接到节点315。晶体管336的第二电极连接到节点316，并且晶体管336的背栅极连接到接地。晶体管336的第一电极和第二电极中的一个是漏极，并且另一个是源极。晶体管336的第一电极和第二电极中的被施加更高电压的一个用作漏极，并且另一个用作源极。至少在晶体管341接通期间，晶体管336的第一电极(连接到节点315的电极)用作漏极。晶体管341和342的漏极以及晶体管343和345的栅极也连接到节点316。晶体管341的源极和背栅极连接到接地。
晶体管345和346的漏极以及晶体管343的漏极在节点317处连接在一起。晶体管343的源极连接到晶体管344的漏极，并且晶体管344的源极连接到接地。晶体管343和344的背栅极连接到接地。晶体管344的栅极被供给来自未图示的电路的预定偏置电压。晶体管346的栅极被供给来自未图示的电路的另一预定偏置电压。
在电源电路300b中，与图7中的电源电路100B中的晶体管154类似并且用作电容元件的晶体管可以插入在输出线312和接地之间。
将描述电源电路300B的操作。在第二分压器304中，晶体管324和359构成电流镜电路。取决于晶体管355至359等的特性的电流分别作为晶体管356、358和359的漏极电流通过，并且刚刚提及的电流镜电路操作为使得与晶体管359的漏极电流成比例的漏极电流通过晶体管324。然而，取决于输出电压VM的电平(例如，如果输出电压VM充分高)，没有与晶体管359的漏极电流成比例的漏极电流通过晶体管324。当输出电压VM稳定在目标电压VMTG时，与晶体管359的漏极电流成比例的漏极电流通过晶体管324。
如上所述，反馈线314被供给与输出电压VM相对应的反馈电压b3，并且在比较器305中将反馈电压b3与基准电压a3进行比较。作为反映比较结果的信号，差分信号c3出现在节点315处，比较结果信号d3出现在节点316处，并且反相的比较结果信号e3出现在节点317处。基准电压VREF_M和电源电路300B内的电路元件被设计成使得只要反馈电压b3等于基准电压a3，输出电压VM就基本上等于目标电压VMTG。
差分输入级306在差分输入对(331和332)处接收基准电压a3和反馈电压b3，并且在节点315处产生与基准电压a3和反馈电压b3之间的差相对应的差分信号c3。如果反馈电压b3高于基准电压a3，则随着电压a3和b3之间的差的绝对值增加，差分信号c3的电平(电位)上升；如果反馈电压b3低于基准电压a3，则随着电压a3和b3之间的差的绝对值增加，差分信号c3的电平(电位)下降。然而，注意，差分信号c3的变化范围的上限电平和下限电平分别是低于电源电压VDD和接地电平的预定正电平。
输出级307根据差分信号c3的电平使晶体管341接通或关断从而将差分信号c3二值化，并且在节点316处产生由二值化产生的信号(反映差分信号c3的二进制信号)作为比较结果信号d3。比较结果信号d3是除了当反馈电压b3和基准电压a3相等时之外基本上处于高电平或低电平的二进制信号。当差分信号c3的电平上升直到差分信号c3的电平变得高于晶体管341的栅极阈值电压时，晶体管341接通，并且比较结果信号d3变为低电平。当差分信号c3的电平下降直到差分信号c3的电平变得低于晶体管341的栅极阈值电压时，晶体管341关断，并且比较结果信号d3变为高电平。因此，低电平比较结果信号d3指示反馈电压b3高于基准电压a3，并且高电平比较结果信号d3指示反馈电压b3低于基准电压a3。晶体管336用作限制差分信号c3的幅度的钳位元件。稍后将详细地描述晶体管336的功能。
反相器308在节点317处产生反相比较结果信号e3，其为比较结果信号d3的反相信号。如果比较结果信号d3处于高电平，则反相比较结果信号e3处于低电平；如果比较结果信号d3处于低电平，则反相的比较结果信号e3处于高电平。信号d3和e3的高电平基本上对应于电源电压VDD的电平，并且信号d3和e3的低电平基本上对应于接地电平。尽管这里信号d3被视为对应于比较器305的输出信号，但是替代地信号e3可以被视为对应于比较器305的输出信号(在这种情况下，反相器308被理解为包括在比较器305的部件中)。
反相比较结果信号e3被供给到输出电压发生器301。基于反相比较结果信号e3，输出电压发生器301使电荷泵电路CP_M操作或不操作。具体地，在反相比较结果信号e3的高电平时段期间，输出电压发生器301保持电荷泵电路CP_M操作，并且在反相比较结果信号e3的低电平时段期间，输出电压发生器301保持电荷泵电路CP_M不操作。替代地，比较结果信号d3可以被供给到输出电压发生器301。在这种情况下，可以省略反相器308；电荷泵电路CP_M可以在比较结果信号d3的低电平时段期间保持操作，并且在比较结果信号d3的高电平时段期间保持不操作。
电荷泵电路CP_M操作的时段将被称为电荷泵电路CP_M的操作时段，并且电荷泵电路CP_M不操作的时段将被称为电荷泵电路CP_M的不操作时段。电荷泵电路CP_M可以被配置为由多个二极管和一个或多个电容器构成的二极管电荷泵电路，并且该二极管电荷泵电路可以插入在基准线310和输出线312之间。这里，电荷泵电路CP_M中的每个二极管的正向方向从输出线312指向基准线310。电荷泵电路CP_M中的每个二极管可以被配置有二极管连接的MOSFET。由于电荷泵电路的配置是公知的，因此将不给出其内部配置的具体说明或描述。
在对应于比较结果信号d3的低电平时段的电荷泵电路CP_M的操作时段期间，来自振荡电路35(参见图2)的时钟信号被供给到电荷泵电路CP_M；因此，与时钟信号同步地，经由电荷泵电路CP_M中的每个二极管从输出线312朝向基准线310汲取正电荷，使得输出电压VM减小。在电荷泵电路CP_M的不操作时段期间，暂停从输出线312汲取正电荷，并且由于被供应有输出电压VM的电路元件中的漏电流等(包括通过反馈电压发生器302的电流)，输出电压VM逐渐上升。
现在，将描述图12中的电源电路300A和图13中的电源电路300B之间的差异。电源电路300A和300B之间的主要差异包括下面描述的第一到第七差异DIF_M。注意，对应于图13中的电源电路300B中的电压a3和b3以及信号c3、d3和e3的图12中的电源电路300A中的两个电压和三个信号将分别由符号a3’、b3’、c3’、d3’和e3’标识。
第一差异DIF_M：电源电路300A和300B中仅电源电路300B包括反馈电容元件322。由于第一差异DIF_M，与电源电路300A相比，在电源电路300B中，输出电压VM的变化被更快地传送到反馈线314。因此，与电源电路300A相比，在电源电路300B中，输出电压VM中的过冲和纹波可以被更有效地减少。
第二差异DIF_M：电源电路300A和300B中仅电源电路300B包括特定晶体管325和电阻器326。特定晶体管325和电阻器326(稍后将描述其功能)有助于减少下冲等。
第三差异DIF_M：电源电路300A和300B中仅电源电路300B包括晶体管336。在电源电路300B中，由于晶体管336，差分信号c3的变化范围的上限电平被限制为比晶体管336的栅极阈值电压更高的非常小的电压的电平。例如，如果晶体管336的栅极阈值电压是1.0V，则差分信号c3的电平上升到不高于大约1.1V。差分信号c3的变化范围的下限电平取决于差分输入级306的特性，并且具有接近0V的充分低的正电压值。因此，晶体管336用作限制差分信号c3的幅度的钳位元件。该钳位元件是其正向方向从节点315指向节点316的整流元件，并且在图13中，被配置有二极管连接的晶体管336。然而，钳位元件可以被配置有任何二极管。为了最小化镜像效应，晶体管336可以被给予尽可能小的尺寸(栅极宽度和栅极长度)。
虽然从图12和13中不清楚，但是还将描述第四至第七差异DIF_M。第四差异DIF_M：与电源电路300A相比，在电源电路300B中，差分输入对(331和332)的输入电容由于晶体管331和332被给予减小的栅极宽度而减小。
第五差异DIF_M：与电源电路300A相比，在电源电路300B中，为了适应差分输入对(331和332)的尺寸的变化，晶体管333和334被给予减小的栅极宽度和增加的栅极长度。因此，根据差分输入对(331和332)的尺寸的变化，差分输入级306具有更高的输出电阻，导致差分输入级306中的更高的增益。
第六差异DIF_M：与电源电路300A相比，在电源电路300B中，恒定电流I3减小，并且因此晶体管337中的漏极电流减小；此外，晶体管337、335和342被给予减小的栅极宽度。因此，与电源电路300A相比，在电源电路300B中，通过晶体管335和342的漏极电流减小。
第七差异DIF_M：与电源电路300A相比，在电源电路300B中，输出级307的跨导由于晶体管341被给予减小的栅极宽度和减小的栅极长度而增加。
图14A示出了电源电路300A中的相关点处的信号波形，并且图14B示出了电源电路300B中的相关点处的信号波形。在图14A中，波形371、372、373、374和375分别是电源电路300A中的输出电压VM、反馈电压b3’、差分信号c3’、比较结果信号d3’和反相比较结果信号e3’的波形。在图14B中，波形381、382、383、384和385分别是电源电路300B中的输出电压VM、反馈电压b3、差分信号c3、比较结果信号d3和反相比较结果信号e3的波形。在存储块2具有第二存储容量(例如，2千比特)的条件下，在仿真中观察到波形371至375和383至385。在该仿真中，假设电源电压VDD为6V。
如图14A所示，在电源电路300A中，在电源操作时段PM开始之后，输出电压VM从充分高的电压朝向目标电压VMTG(例如，-7V)下降，并且在时间点tM1处首次下降到目标电压VMTG。在输出电压VM正下降时，反馈电压b3’也朝向基准电压a3’下降。然而，在电源电路300A中，由于输出电压VM的变化到反馈线314的传输的较大延迟，因此在时间点tM1处，反馈电压b3’显著高于基准电压a3’，并且它在一段时间之后在时间点tM2处首次达到基准电压a3’。在电源电路300A中，从时间点tM2之前，差分信号c3’从其变化范围的上限电平c3’_UL开始下降。在时间点tM3之后，差分信号c3’的电平已经下降到晶体管341的栅极阈值电压Vth或以下，信号d3’和e3’的电平反相，并且电荷泵电路CP_M停止其操作(即，电荷泵电路CP_M从操作状态切换到不操作状态)。从时间点tM1经过时间点tM2和tM3直到电荷泵电路CP_M停止操作，输出电压VM保持下降，导致较大的下冲。
相比之下，在电源电路300B中，输出电压VM的交流分量比在电源电路300A中更快且更充分地传输到反馈线314，并且因此，当输出电压VM仍然从充分高的电压朝向目标电压VMTG下降时，反馈电压b3下降到基准电压a3。在此之后，通过由于从“a3<b3”转变到“a3>b3”而信号c3、d3和e3使其电平反相并且电荷泵电路CP_M停止其操作并且由于从“a3>b3”转变到”a3<b3“而信号c3、d3和e3使其电平反相并且电荷泵电路CP_M重新开始其操作的重复，输出电压VM达到目标电压VMTG。该操作保持下冲较小。
此外，在电源电路300B中，由于晶体管336(钳位元件)，差分信号c3的变化范围的上限电平c3_UL保持在仅稍微高于晶体管341的栅极阈值电压Vth的电平。至少上限电平c3_UL低于电源电路300A中的上限电平c3’_UL。因此，在从“a3<b3”转变到“a3>b3”之后直到差分信号c3的电平下降到栅极阈值电压Vth以下经过的时间比电源电路300A中的时间短得多。因此，在从“a3<b3”转变到“a3>b3”之后直到电荷泵电路CP_M停止操作的延迟时间更短。这有助于减少输出电压VM中的下冲。
在电源电路300B中，即使在输出电压VM已经达到目标电压VMTG之后，因为输出电压VM的交流分量比在电源电路300A中更快且更充分地传输到反馈线314，并且由于晶体管336(钳位元件)，所以保持输出电压VM中的纹波较小。
接下来，将描述电源电路300B中的特定晶体管325和电阻器326的功能。特定晶体管325和电阻器326构成反馈电压调节器。反馈电压调节器如此操作，使得当反馈电压b3高于基准电压a3时，从反馈线314汲取与基准电压a3和反馈电压b3之间的差相对应的电流(正电荷)以便降低反馈电压b3。从反馈线314汲取的电流对应于通过特定晶体管325的漏极电流。因此，只有当反馈电压b3如此高以至于漏极电流通过特定晶体管325时，才发生由电流汲取产生的反馈电压b3的下降。即，当反馈电压b3高于基准电压a3并且此外漏极电流通过特定晶体管325时，反馈电压调节器从反馈线314汲取漏极电流(通过特定晶体管325的漏极电流)，并且从而降低反馈电压b3。
反馈电压调节器有助于抑制下冲，并且在电源电压VDD相对高时显著地这样做。假设存储装置1具有这样的规格：电源电压VDD的值在从下限电压值VALMIN到上限电压值VALMAX(VALMIN<VALMAX)的范围内变化。然后，电源电压VDD的实际值等于或接近上限电压值VALMAX的状况对应于电源电压VDD相对较高的状况，并且该状况在此将被称为过量充电状态。在过量充电状态下，在图12中的不具有反馈电压调节器的电源电路300A中，紧接在电源操作时段PM开始之后的反馈电压b3’(即，反馈电压b3’的初始值)相对高(在图14A中的示例中，大约6V)。因此，尽管当输出电压VM下降时反馈电压b3’也下降，但是反馈电压b3’由于其初始值高而花费时间下降到基准电压a3。这导致或增加了下冲。
相比之下，在具有反馈电压调节器的电源电路300B中，即使紧接在电源操作时段PM开始之后，输出电压VM基本上为0V，漏极电流也通过特定晶体管325，使得反馈电压b3不上升到给定电压以上；即，反馈电压b3的初始值保持较低(在图14B的示例中，大约2.5V)。因此，在电源操作时段PM开始之后，随着输出电压VM下降，反馈电压b3迅速下降到基准电压a3；因此，与电源电路300A相比，更有效地抑制了下冲。
<<实施例EX_4>>
将描述实施例EX_4。实施例EX_4涉及与上面已经描述的内容相关联的应用技术和修改技术。
根据存储块2的存储容量，电源电路100A或100B可以用作电源电路31，电源电路200A或200B可以用作电源电路32，并且电源电路300A或300B可以用作电源电路33。例如，在存储块2具有相对高的存储容量的情况下，电源电路100A、200A和300A可以用作电源电路31、32和33；在存储块2具有相对低的存储容量的情况下，电源电路100B、200B和300B可以用作电源电路31、32和33。然而，不管存储块2的存储容量如何，也可以将电源电路100B用作电源电路31，将电源电路200B用作电源电路32，将电源电路300B用作电源电路33。
可以将包括存储装置1以及其他功能装置的半导体集成电路容纳于单个封装中以形成电子部件(半导体器件)。此类电子部件的示例包括电源部件(所谓的电源IC)、马达驱动器和LED驱动器。可以将存储装置1单独容纳于单个封装中以形成电子部件(半导体器件)。
虽然在该实施方式中假设需要三个电压VI、VP和VM作为写入电压，但是取决于存储块2的配置，写入电压的总数量可以小于三个或者是四个或更多个。在这种情况下，电源块3可以产生所需数量的写入电压，并且本文公开的技术可以应用于产生那些写入电压的电源电路。
本文公开的有助于减少过冲、下冲或波纹的技术可以应用于电源电路31、32和33中的任何一个或多个。虽然上面作为示例所采用的是其中电源电路31、32和33包括在存储装置1中的配置，但是电源电路31、32和33中的任何一个或多个可以结合在除了存储装置1以外的任何装置中。减少过冲、下冲或波纹在需要稳定电压的任何装置中都是有用的。
对于任何信号或电压，其高电平和低电平之间的关系可以颠倒，只要这可以在不脱离已经在上面描述的内容的情况下完成即可。
在实施方式中使用的任何FET(场效应晶体管)的沟道类型仅仅是说明性的：可以修改包括FET的任何电路，使得任何N沟道FET用P沟道FET代替，或任何P沟道FET用N沟道FET代替。
除非出现任何不便，否则上面提及的任何晶体管可以是任何类型。例如，除非出现任何不便，否则上面作为MOSFET提及的任何晶体管可以用结型FET、IGBT(绝缘栅双极晶体管)或双极晶体管代替。任何晶体管都具有第一电极、第二电极和控制电极。在FET中，第一电极和第二电极中的一个是漏极，而另一个是源极，并且控制电极是栅极。在IGBT中，第一电极和第二电极中的一个是集电极，而另一个是发射极，并且控制电极是栅极。在不被分类为IGBT的双极晶体管中，第一电极和第二电极中的一个是集电极，而另一个是发射极，并且控制电极是基极。
<<对本文公开的技术的研究>>
以下是对本文公开的技术的补充注释。
根据本公开的一个方面，一种电源装置(为方便起见，下文中称为电源装置ZP；参见例如图7)包括：输出电压发生器(例如，101)，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压(例如，VI)；反馈电压发生器(例如，102)，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压(例如，b1)；以及比较器(例如，105)，所述比较器被配置为将所述反馈电压与预定基准电压(例如a1)进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号(例如，d1)。所述电源装置ZP通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述反馈电压发生器包括：第一分压器(例如，103)，所述第一分压器被布置在所述输出电压被施加到的输出线(例如，112)与所述反馈线(例如，112)之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器(例如，104)，所述第二分压器被布置在所述反馈线与所述接地之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器在所述反馈线上产生比所述输出电压低所述第一分压电压的电压作为所述反馈电压。所述第二分压器包括N沟道特定晶体管(例如，123)，所述N沟道特定晶体管具有：栅极，所述栅极接收所述基准电压；以及漏极，所述漏极连接到所述反馈线。
具体地，例如，关于电源装置ZP(参见例如图7)，在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的DC通过电路(例如，121)可以被布置在所述输出线和所述反馈线之间，其中反馈电容元件(例如，122)与所述DC通过电路并联连接。在所述第二分压器中，所述特定晶体管和在所述电源装置的操作时段期间保持接通的另一晶体管(例如，124)的串联电路可以被布置在所述反馈线和所述接地之间。
对于另一示例，关于电源装置ZP(参见例如图7)，所述比较器可以具有：差分输入级(例如，106)，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点(例如，115)处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号(例如，c1)；以及输出级(例如，107)，所述输出级被配置为在第二节点(例如，116)处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件(例如，136)可以被插入在所述第一节点和所述第二节点之间。
这里，例如，关于电源装置ZP(参见例如图7)，所述输出级可以包括晶体管(例如，141)，所述晶体管具有：栅极，所述栅极连接到所述第一节点；以及漏极，所述漏极连接到所述第二节点。所述晶体管可以根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号。所述钳位元件可以被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。
关于电源装置ZP(参见例如图7)，所述钳位元件可以被配置有二极管连接的晶体管。
根据本公开的另一方面，一种电源装置(为方便起见，下文中称为电源装置ZQ；参见例如图13)包括：输出电压发生器(例如，301)，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压(例如，VM)；反馈电压发生器(例如，302)，所述反馈电压发生器被配置为在反馈线(例如，314)上产生与所述输出电压相对应的反馈电压(例如，b3)；以及比较器(例如，305)，所述比较器被配置为将所述反馈电压与预定基准电压(例如，a3)进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号(例如，d3)。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述比较器包括：差分输入级(例如，306)，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点(例如，315)处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级(例如，307)，所述输出级被配置为在第二节点(例如，316)处产生反映所述差分信号的二进制信号作为所述比较结果信号(例如，d3)。被配置为限制所述差分信号的幅度的钳位元件(例如，315)被插入在所述第一节点和所述第二节点之间。
具体地，例如，关于电源装置ZQ(参见例如图13)，所述输出级可以包括晶体管(例如，341)，所述晶体管具有：栅极，所述栅极连接到所述第一节点；以及漏极，所述漏极连接到所述第二节点。所述晶体管可以根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号。所述钳位元件可以被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。
关于电源装置ZQ(参见例如图13)，所述钳位元件可以被配置有二极管连接的晶体管。
对于另一示例，关于电源装置ZQ(参见例如图13)，所述反馈电压发生器可以包括：第一分压器(例如，303)，所述第一分压器被布置在所述输出电压被施加到的输出线(例如，312)与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器(例如，304)，所述第二分压器被布置在所述反馈线与预定电源电压(例如，VDD)被施加到的电源线(例如，311)之间，所述第二分压器(例如，304)被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器可以在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压。所述电源装置还可以包括反馈电压调节器(例如，325，326)，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。
更具体地，例如，关于电源装置ZQ(参见例如图13)，所述反馈电压调节器可以包括P沟道特定晶体管(例如，325)，所述P沟道特定晶体管具有：栅极，所述栅极接收所述基准电压；以及源极，所述源极连接到所述反馈线。如果所述反馈电压高于所述基准电压并且另外漏极电流通过所述特定晶体管，则所述反馈电压调节器可以通过从所述反馈线汲取所述漏极电流来降低所述反馈电压。
对于另一示例，关于电源装置ZQ(参见例如图13)，在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的电路(例如，321)可以被布置在所述输出线和所述反馈线之间，其中反馈电容元件(例如，322)与该电路并联连接。
本公开的实施方式允许在所附权利要求中阐述的技术构思的范围内根据需要进行任何修改。上述实施方式仅仅是实施本公开的示例，并且用于描述本文所公开的内容及其部件的任何术语的含义不限于结合实施方式所提及的内容。上述描述中提及的具体值仅仅是说明性的，并且不必说可以被修改为不同的值。
<<注释>>
以下是在上述实施方式中实施的技术构思的概述。
根据本公开的一个方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述反馈电压发生器包括：第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器，所述第二分压器被布置在所述反馈线与所述接地之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器在所述反馈线上产生比所述输出电压低所述第一分压电压的电压作为所述反馈电压。所述第二分压器包括N沟道特定晶体管，所述N沟道特定晶体管具有：栅极，所述栅极接收所述基准电压；以及漏极，所述漏极连接到所述反馈线。(第一配置)
关于上述第一配置的电源装置，在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的DC通过电路可以被布置在所述输出线和所述反馈线之间，其中反馈电容元件与所述DC通过电路并联连接。在所述第二分压器中，所述特定晶体管和在所述电源装置的操作时段期间保持接通的另一晶体管的串联电路可以被布置在所述反馈线和所述接地之间。
(第二配置)
在上述第一或第二配置的电源装置中，所述比较器可以具有：差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件可以被插入在所述第一节点和所述第二节点之间。(第三配置)
在上述第三配置的电源装置中，所述输出级可以包括晶体管，所述晶体管具有：栅极，所述栅极连接到所述第一节点；以及漏极，所述漏极连接到所述第二节点。所述晶体管可以根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号。所述钳位元件可以被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。(第四配置)
在上述第四配置的电源装置中，所述钳位元件可以被配置有二极管连接的晶体管。(第五配置)
根据本公开的另一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述比较器具有：差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。(第六配置)
在上述第一至第六配置中的任一配置的电源装置中，所述比较结果信号可以具有指示所述反馈电压低于所述基准电压的第一电平，或指示所述反馈电压高于所述基准电压的第二电平。所述输出电压发生器在所述比较结果信号具有所述第一电平的时段期间保持所述电荷泵电路操作以升高所述输出电压，以及在所述比较结果信号具有所述第二电平的时段期间保持所述电荷泵电路不操作。(第七配置)
根据本公开的又一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述比较器包括：差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号。被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。(第八配置)
在上述第八配置的电源装置中，所述输出级可以包括晶体管，所述晶体管具有：栅极，所述栅极连接到所述第一节点；以及漏极，所述漏极连接到所述第二节点。所述晶体管可以根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号。所述钳位元件可以被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。(第九配置)
在上述第九配置的电源装置中，所述钳位元件可以被配置有二极管连接的晶体管。(第十配置)
在上述第八至第十配置中的任一配置的电源装置中，所述反馈电压发生器可以包括：第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器，所述第二分压器被布置在所述反馈线与预定电源电压被施加到的电源线之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器可以在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压。所述电源装置还包括反馈电压调节器，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。(第十一配置)
在上述第十一配置的电源装置中，所述反馈电压调节器可以包括P沟道特定晶体管，所述P沟道特定晶体管具有：栅极，所述栅极接收所述基准电压；以及源极，所述源极连接到所述反馈线。如果所述反馈电压高于所述基准电压并且另外漏极电流通过所述特定晶体管，则所述反馈电压调节器可以通过从所述反馈线汲取所述漏极电流来降低所述反馈电压。(第十二配置)
关于上述第十一或第十二配置的电源装置，在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的DC通过电路可以被布置在所述输出线和所述反馈线之间，其中反馈电容元件与所述DC通过电路并联连接。(第十三配置)
根据本公开的又一方面，一种电源装置包括：输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号。所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压。所述反馈电压发生器包括：第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及第二分压器，所述第二分压器被布置在所述反馈线与预定电源电压被施加到的电源线之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压。所述反馈电压发生器在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压。所述电源装置还包括反馈电压调节器，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。(第十四配置)
在上述第八至第十四配置中的任一配置的电源装置中，所述比较结果信号可以具有指示所述反馈电压高于所述基准电压的第一电平，或指示所述反馈电压低于所述基准电压的第二电平。所述输出电压发生器在所述比较结果信号具有所述第一电平的时段期间保持所述电荷泵电路操作以降低所述输出电压，以及在所述比较结果信号具有所述第二电平的时段期间保持所述电荷泵电路不操作。(第十五配置)
附图标记列表
1存储装置
2存储块
3电源块
4控制块
31、32、33电源电路
100A、100B、200A、200B、300A、300B电源电路
101、201、301输出电压发生器
102、202、302反馈电压发生器
103、203、303第一分压器
104、204、304第二分压器
105，205、305比较器
106、206、306差分输入级
107、207、307输出级
108、208、308反相器
111、211、311电源线
112、212、312输出线
113、213、313基准线
114、214、314反馈线
a1、a2、a3基准电压
b1、b2、b3反馈电压
c1、c2、c3差分信号
d1、d2、d3比较结果信号
e1、e2、e3反相比较结果信号

Claims (15)

1.一种电源装置，包括：
输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；
反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及
比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号，
所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压，
其中
所述反馈电压发生器包括：
第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及
第二分压器，所述第二分压器被布置在所述反馈线与所述接地之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压，
所述反馈电压发生器在所述反馈线上产生比所述输出电压低所述第一分压电压的电压作为所述反馈电压，并且
所述第二分压器包括N沟道特定晶体管，所述N沟道特定晶体管具有：
栅极，所述栅极接收所述基准电压；以及
漏极，所述漏极连接到所述反馈线。
2.根据权利要求1所述的电源装置，其中
在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的DC通过电路被布置在所述输出线和所述反馈线之间，其中反馈电容元件与所述DC通过电路并联连接，并且
在所述第二分压器中，所述特定晶体管和在所述电源装置的操作时段期间保持接通的另一晶体管的串联电路被布置在所述反馈线和所述接地之间。
3.根据权利要求1或2所述的电源装置，其中
所述比较器具有：
差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及
输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号，并且
被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。
4.根据权利要求3所述的电源装置，其中
所述输出级包括晶体管，所述晶体管具有：
栅极，所述栅极连接到所述第一节点；以及
漏极，所述漏极连接到所述第二节点，
所述晶体管根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号，并且
所述钳位元件被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。
5.根据权利要求4所述的电源装置，其中
所述钳位元件被配置有二极管连接的晶体管。
6.一种电源装置，包括：
输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生高于接地电位的输出电压；
反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及
比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号，
所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压，
其中
所述比较器具有：
差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及
输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号，并且
被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。
7.根据权利要求1至6中任一项所述的电源装置，其中
所述比较结果信号具有
指示所述反馈电压低于所述基准电压的第一电平，或
指示所述反馈电压高于所述基准电压的第二电平，并且
所述输出电压发生器
在所述比较结果信号具有所述第一电平的时段期间保持所述电荷泵电路操作以升高所述输出电压，以及
在所述比较结果信号具有所述第二电平的时段期间保持所述电荷泵电路不操作。
8.一种电源装置，包括：
输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；
反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及
比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号，
所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压，
其中
所述比较器包括：
差分输入级，所述差分输入级被配置为接收所述基准电压和所述反馈电压，以在第一节点处产生与所述基准电压和所述反馈电压之间的差相对应的差分信号；以及
输出级，所述输出级被配置为在第二节点处产生反映所述差分信号的二进制信号作为所述比较结果信号，并且
被配置为限制所述差分信号的幅度的钳位元件被插入在所述第一节点和所述第二节点之间。
9.根据权利要求8所述的电源装置，其中
所述输出级包括晶体管，所述晶体管具有：
栅极，所述栅极连接到所述第一节点；以及
漏极，所述漏极连接到所述第二节点，
所述晶体管根据所述差分信号的电平接通和关断，以在所述第二节点处产生所述比较结果信号，以及
所述钳位元件被配置有整流元件，所述整流元件的正向方向从所述第一节点指向所述第二节点。
10.根据权利要求9所述的电源装置，其中
所述钳位元件被配置有二极管连接的晶体管。
11.根据权利要求8至10中任一项所述的电源装置，其中，
所述反馈电压发生器包括：
第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及
第二分压器，所述第二分压器被布置在所述反馈线与预定电源电压被施加到的电源线之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压，以及
所述反馈电压发生器在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压，以及
所述电源装置还包括反馈电压调节器，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。
12.根据权利要求11所述的电源装置，其中
所述反馈电压调节器包括P沟道特定晶体管，所述P沟道特定晶体管具有：
栅极，所述栅极接收所述基准电压；以及
源极，所述源极连接到所述反馈线，并且
如果所述反馈电压高于所述基准电压并且另外漏极电流通过所述特定晶体管，则所述反馈电压调节器通过从所述反馈线汲取所述漏极电流来降低所述反馈电压。
13.根据权利要求11或12所述的电源装置，其中
在所述第一分压器中，被配置为让电流的直流分量在所述输出线和所述反馈线之间通过的DC通过电路被布置在所述输出线和所述反馈线之间，其中反馈电容元件与所述DC通过电路并联连接。
14.一种电源装置，包括：
输出电压发生器，所述输出电压发生器被配置为通过使用电荷泵电路产生低于接地电位的输出电压；
反馈电压发生器，所述反馈电压发生器被配置为在反馈线上产生与所述输出电压相对应的反馈电压；以及
比较器，所述比较器被配置为将所述反馈电压与预定基准电压进行比较，以输出反映所述反馈电压与所述基准电压之间的量值关系的比较结果信号，
所述电源装置通过基于所述比较结果信号使所述电荷泵电路操作或不操作来将所述输出电压稳定在预定目标电压，
其中
所述反馈电压发生器包括：
第一分压器，所述第一分压器被布置在所述输出电压被施加到的输出线与所述反馈线之间，所述第一分压器被配置为产生与所述输出电压相对应的第一分压电压；以及
第二分压器，所述第二分压器被布置在所述反馈线与预定电源电压被施加到的电源线之间，所述第二分压器被配置为产生与所述输出电压相对应的第二分压电压，
所述反馈电压发生器在所述反馈线上产生比所述输出电压高所述第一分压电压的电压作为所述反馈电压，并且
所述电源装置还包括反馈电压调节器，所述反馈电压调节器被配置为如果所述反馈电压高于所述基准电压，则通过从所述反馈线汲取与所述基准电压和所述反馈电压之间的差相对应的电流来降低所述反馈电压。
15.根据权利要求8至14中任一项所述的电源装置，其中
所述比较结果信号具有
指示所述反馈电压高于所述基准电压的第一电平，或
指示所述反馈电压低于所述基准电压的第二电平，并且
所述输出电压发生器
在所述比较结果信号具有所述第一电平的时段期间保持所述电荷泵电路操作以降低所述输出电压，以及
在所述比较结果信号具有所述第二电平的时段期间保持所述电荷泵电路不操作。
CN202180092754.2A 2021-02-03 2021-11-19 电源装置 Pending CN116802979A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021015666 2021-02-03
JP2021-015666 2021-02-03
PCT/JP2021/042637 WO2022168403A1 (ja) 2021-02-03 2021-11-19 電源装置

Publications (1)

Publication Number Publication Date
CN116802979A true CN116802979A (zh) 2023-09-22

Family

ID=82741092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180092754.2A Pending CN116802979A (zh) 2021-02-03 2021-11-19 电源装置

Country Status (5)

Country Link
US (1) US20240072656A1 (zh)
JP (1) JPWO2022168403A1 (zh)
CN (1) CN116802979A (zh)
DE (1) DE112021006258T5 (zh)
WO (1) WO2022168403A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940691U (ja) 1982-09-09 1984-03-15 末永　博敏 送水ホ−ス接手
JP4704099B2 (ja) * 2004-05-21 2011-06-15 ローム株式会社 電源装置およびそれを用いた電子機器
US7276960B2 (en) * 2005-07-18 2007-10-02 Dialog Semiconductor Gmbh Voltage regulated charge pump with regulated charge current into the flying capacitor
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP2015177320A (ja) * 2014-03-14 2015-10-05 株式会社東芝 固体撮像装置
JP5940691B1 (ja) * 2015-02-04 2016-06-29 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路、半導体装置およびフラッシュメモリ

Also Published As

Publication number Publication date
JPWO2022168403A1 (zh) 2022-08-11
DE112021006258T5 (de) 2023-09-14
WO2022168403A1 (ja) 2022-08-11
US20240072656A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US6188590B1 (en) Regulator system for charge pump circuits
KR100427739B1 (ko) 전원 회로 및 그 전원 회로를 구비한 반도체 기억 장치
KR100285184B1 (ko) 승압 회로 및 반도체 기억 장치
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
KR100335496B1 (ko) 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
KR100528858B1 (ko) 진폭변환회로
JP2658916B2 (ja) 半導体装置の電源切り換え回路
US6359814B1 (en) Negative output voltage charge pump and method therefor
CN112331245B (zh) 适用于非易失性存储器的电压选择电路
JP6506968B2 (ja) 電圧検出器
US6670844B2 (en) Charge pump circuit
US6563351B2 (en) Semiconductor integrated circuit having output buffer
US6847250B2 (en) Pumping circuit for outputting program voltage and program verify voltage of different levels
CN116802979A (zh) 电源装置
US5260643A (en) Programmable reference voltage generator
US7199613B2 (en) Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals
KR100607164B1 (ko) 기준 전압 발생 회로
US6621322B2 (en) Voltage generating circuit, level shift circuit and semiconductor device
WO2022074968A1 (ja) 不揮発性メモリ
KR20080101168A (ko) 반도체 소자의 전압 스위치 회로
JP3979268B2 (ja) 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置
US20240186997A1 (en) Voltage generation circuit
KR101511762B1 (ko) 기준 전압 발생 회로
WO1998027477A1 (en) A regulator system for charge pump circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination