CN116801502A - 一种印制电路板及其制备方法 - Google Patents
一种印制电路板及其制备方法 Download PDFInfo
- Publication number
- CN116801502A CN116801502A CN202210255936.3A CN202210255936A CN116801502A CN 116801502 A CN116801502 A CN 116801502A CN 202210255936 A CN202210255936 A CN 202210255936A CN 116801502 A CN116801502 A CN 116801502A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- conductive
- layer
- protective layer
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 281
- 239000011241 protective layer Substances 0.000 claims abstract description 113
- 238000005520 cutting process Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000011282 treatment Methods 0.000 claims description 15
- 238000005553 drilling Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 bismaleimide triazines Chemical class 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种印制电路板及其制备方法，其中，印制电路板的制备方法包括：获取到待加工板件，其中，待加工板件至少一侧形成有第一导电层；在至少一侧的第一导电层上贴合设置第一保护层；基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层；对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与预设图形对应的导电线路。上述方法能够避免导电线路侧面出现侧蚀的现象，提高导电线路的稳定性和可靠性。
Description
技术领域
本发明涉及印制电路板制备的技术领域，特别是涉及一种印制电路板及其制备方法。
背景技术
印制电路板(Printed Circuit Board)，又称印刷电路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。
目前印制电路板的厚铜线路制作往往对铜层采用“贴膜→曝光→显影→蚀刻→退膜”系列流程，加工厚铜线路。
但上述制备方法受限于铜厚，无法制作高密线路，且蚀刻铜层厚度高，线路边缘侧蚀过大，影响线路稳定性。
发明内容
本发明提供一种印制电路板及其制备方法，以解决印制电路板的导电线路容易侧蚀的问题。
为解决上述技术问题，本发明提供一种印制电路板的制备方法，包括：获取到待加工板件，其中，待加工板件至少一侧形成有第一导电层；在至少一侧的第一导电层上贴合设置第一保护层；基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层；对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与预设图形对应的导电线路。
其中，对裸露的第一导电层进行切割去除，以使剩余的第一导电层形成与预设图形对应的导电线路的步骤包括：基于预设切割深度对裸露的第一导电层进行切割去除；对切割后的待加工板件进行蚀刻，直至裸露的第一导电层被完全蚀刻，得到导电线路。
其中，对裸露的第一导电层进行切割去除的方式至少包括激光烧蚀、激光切割、离子切割以及水刀中的一种或多种。
其中，预设切割深度范围为：0.50H～0.95H；其中，H为第一导电层的厚度。
其中，基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层的步骤包括：基于第一导电层的预设图形通过曝光显影的方式去除部分第一保护层，并裸露部分第一保护层对应的第一导电层。
其中，第一保护层包括感光抗蚀膜。
其中，对裸露的部分第一导电层进行切割去除，以使剩余的第一导电层形成与预设图形对应的导电线路的步骤之后包括：去除剩余第一保护层。
其中，去除剩余第一保护层的步骤之后包括：对形成有导电线路的待加工板件进行增层处理，并在增层处理后的待加工板件至少一侧形成第二导电层；在至少一侧的第二导电层上贴合设置第二保护层；基于第二导电层的预设图形去除部分第二保护层，并裸露部分第二保护层对应的第二导电层；对裸露的部分第二导电层进行切割去除，以使剩余的第二导电层形成与预设图形对应的导电线路。
其中，对形成有导电线路的待加工板件进行增层处理的步骤还包括：对增层处理后的待加工板件进行钻孔以及金属化处理，以实现待加工板件的层间互联。
为解决上述技术问题，本发明还提供一种印制电路板，印制电路板由如上述任一项的印制电路板的制备方法制备得到。
本发明的有益效果是：区别于现有技术的情况，本发明通过在待加工板件的至少一侧的第一导电层上贴合设置第一保护层，基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层，对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与预设图形对应的导电线路，能够避免通过蚀刻制备导电线路，从而造成线路边缘侧蚀过大的情况发生，通过切割的方式对导电线路进行制备，能够提高导电线路的稳定性和可靠性。且，通过先对第一保护层进行部分去除，再基于部分去除后的第一保护层进行第一导电层的线路制备，能够利用第一保护层进行线路校准，从而进一步提高第一导电层的导电线路的精度，以及导电线路与预设图形的一致性。
附图说明
图1是本发明印制电路板的制备方法一实施例的流程示意图；
图2是本发明印制电路板的制备方法另一实施例的流程示意图；
图3是图2实施例中步骤S23中待加工板件一实施方式的结构示意图；
图4是图2实施例中步骤S24中待加工板件一实施方式的结构示意图；
图5是图2实施例中待加工板件一实施例的增层流程示意图；
图6是图5实施例中步骤S31中增层处理后的待加工板件一实施方式的结构示意图；
图7是图5实施例中步骤S34中切割后的板件一实施方式的结构示意图；
图8是本发明印制电路板一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明印制电路板的制备方法一实施例的流程示意图。
步骤S11：获取到待加工板件，其中，待加工板件至少一侧形成有第一导电层。
获取到待加工板件，其中，待加工板件至少一侧形成有第一导电层。
在一个具体的应用场景中，待加工板件可以包括单面覆铜板，其一侧形成有第一导电层，即铜层，本实施例可以基于待加工板件的第一导电层进行单面线路制备。在另一个具体的应用场景中，待加工板件可以包括双面覆铜板，其相对两侧都形成有第一导电层，即铜层，本实施例可以基于待加工板件的第一导电层进行双面线路制备。
其中，本实施例的待加工板件包括单层电路板或多层电路板，具体在此不做限定。
步骤S12：在至少一侧的第一导电层上贴合设置第一保护层。
在至少一侧的第一导电层上贴合设置第一保护层。在一个具体的应用场景中，当待加工板件的一侧形成有第一导电层时，在该侧第一导电层上贴合设置第一保护层。在一个具体的应用场景中，当待加工板件的相对两侧形成有第一导电层时，在两侧第一导电层上都贴合设置第一保护层。
其中，第一保护层可以包括离型膜或可去除保护层，以在第一保护层实现完其保护功能后，便于去除掉。
步骤S13：基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层。
设置完第一保护层后，基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层。其中，第一导电层的预设图形指的是第一导电层所需制备出的导电线路的图形。
基于第一导电层的预设图形去除部分第一保护层，被去除部分第一保护层后剩余的第一保护层的图形与第一导电层所需制备出的导电线路的图形相同。
去除部分第一保护层后，被去除的部分第一保护层对应的位置裸露部分第一导电层。其中，未裸露的第一导电层，即被第一保护层覆盖的第一导电层的图形与第一导电层所需制备出的导电线路的预设图形相同。
在一个具体的应用场景中，可以通过曝光显影的方式去除部分第一保护层，且第一保护层可以包括感光材质制备而成。在另一个具体的应用场景中，也可以通过激光控深的方式去除部分第一保护层，具体可以通过在第一保护层以及第一导电层之间贴合设置高温胶带，通过高温胶带的设置来确定激光控深的深度，以去除部分第一保护层。
步骤S14：对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与预设图形对应的导电线路。
对裸露的第一导电层进行切割去除，以使切割后剩余的第一导电层形成与预设图形对应的导电线路，即第一导电层所需制备出的导电线路，完成对第一导电层的线路制备。
通过上述步骤，本实施例的印制电路板的制备方法通过在待加工板件的至少一侧的第一导电层上贴合设置第一保护层，基于第一导电层的预设图形去除部分第一保护层，并裸露部分第一保护层对应的第一导电层，对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与预设图形对应的导电线路，能够避免通过蚀刻制备导电线路，从而造成线路边缘侧蚀过大的情况发生，通过切割的方式对导电线路进行制备，能够提高导电线路的稳定性和可靠性，进一步地，由于本实施例的导电线路的制备不依靠蚀刻形成，其不存在侧蚀问题，则导电线路的厚度可以实现高厚度制备，从而提高导电线路制备的自由度。且，本实施例通过先对第一保护层进行部分去除，再基于部分去除后的第一保护层进行第一导电层的线路制备，能够利用第一保护层进行线路校准，从而进一步提高第一导电层的导电线路的精度，以及导电线路与预设图形的一致性。
请参阅图2，图2是本发明印制电路板的制备方法另一实施例的流程示意图。
步骤S21：获取到待加工板件，其中，待加工板件至少一侧形成有第一导电层。
获取到待加工板件，其中，待加工板件可以包括单层电路板或多层电路板，例如：1层电路板、3层电路板、6层电路板、8层电路板等。待加工板件的具体层数在此不做限定。
待加工板件至少一侧形成有第一导电层。其中，第一导电层可以包括铜层、银层、金层或其他导电金属层。
本步骤与前述实施例中的步骤S11相同，请参阅前文，在此不再赘述。
步骤S22：在至少一侧的第一导电层上贴合设置第一保护层。
在至少一侧的第一导电层上贴合设置第一保护层。在一个具体的应用场景中，当待加工板件的一侧形成有第一导电层时，在该侧第一导电层上贴合设置第一保护层。在一个具体的应用场景中，当待加工板件的相对两侧形成有第一导电层时，在两侧第一导电层上都贴合设置第一保护层。
第一保护层可以包括感光抗蚀膜感或其他感光抗蚀材质，其中，感光抗蚀膜是一种高分子的化合物，它通过特定光源的照射后能够产生一种聚合反应(由单体合成聚合物的反应过程)形成一种稳定的物质附着于板面。且感光抗蚀膜能够不与蚀刻液发生反应，从而能够对所覆盖的第一导电层进行保护。
其中，本步骤的第一保护层可以整板贴合于第一导电层的一侧，也可以贴合于部分第一导电层的一侧，其中，当第一保护层贴合于部分第一导电层的一侧时，其贴合位置需要将第一导电层的预设图形包括进去。
步骤S23：基于第一导电层的预设图形通过曝光显影的方式去除部分第一保护层，并裸露部分第一保护层对应的第一导电层。
设置完第一保护层后，基于第一导电层的预设图形通过曝光显影的方式去除部分第一保护层，并裸露部分第一保护层对应的第一导电层。
基于第一导电层的预设图形去除部分第一保护层，被去除部分第一保护层后剩余的第一保护层的图形与第一导电层所需制备出的导电线路的图形相同。
去除部分第一保护层后，被去除的部分第一保护层对应的位置裸露部分第一导电层。其中，未裸露的第一导电层，即被第一保护层覆盖的第一导电层的图形与第一导电层所需制备出的导电线路的图形相同。
其中，通过曝光显影的方式对部分第一导电层进行去除，能够通过控制光的照射范围来严格确定需要去除的第一导电层的位置，进而能够提高部分第一保护层的去除精度与准确度，从而提高剩余的第一保护层的图形与预设图形之间的一致性。
请参阅图3，图3是图2实施例中步骤S23中待加工板件一实施方式的结构示意图。本实施方式以待加工板件为双面覆铜板为例进行说明，当待加工板件为其他电路板时，本步骤的结构类似，不再赘述。
本实施例的待加工板件100包括依次层叠且贴合设置的第一导电层102、介质层101以及第一导电层102。其中，介质层101为绝缘层，其具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类中的一种或多种。
其中，各第一导电层102远离介质层101的一侧贴合设置有第一保护层103，且第一保护层103上设置有镂空区域104，镂空区域104裸露对应的部分第一导电层102。其中，本实施方式的第一保护层103的图形形状与第一导电层102的预设图形相同。
步骤S24：基于预设切割深度对裸露的第一导电层进行切割去除，对切割后的待加工板件进行蚀刻，直至裸露的第一导电层被完全蚀刻，得到导电线路。
第一保护层形成预设图形后，基于预设切割深度对裸露的第一导电层进行切割去除。
对裸露的第一导电层进行切割去除，以使切割后剩余的第一导电层形成与预设图形对应的导电线路，即第一导电层所需制备出的导电线路，完成对第一导电层的线路制备。
由于步骤S23中，第一保护层已经被曝光显影得与第一导电层的预设图形相同，因此，切割裸露的第一导电层时，能够基于第一保护层的形状对裸露的第一导电层进行切割，从而提高第一导电层的图形精度和准确率。
对裸露的第一导电层进行切割去除的方式至少包括激光烧蚀、激光切割、离子切割以及水刀中的一种或多种。通过上述方式直接对第一导电层进行切割，从而使得切割后形成的导电线路的侧面平整，从而提高导电线路的线路完整性，进而保障导电线路的信号传输完整性，提高导电线路的稳定性和可靠性。
其中，预设切割深度范围为：0.50H～0.95H，其中，H为第一导电层的厚度。具体可以为0.50H、0.62H、0.73H、0.85H或0.95H等，在此不做限定。在上述范围内的切割深度，既能够减少切割过度，影响介质层的稳定性的情况发生，又能够切割掉足够的第一导电层，大量减短后续蚀刻时间，避免侧蚀的发生。
切割完成后，由于切割精度的问题，可能存在第一导电层的残留，因此，对切割后的待加工板件进行蚀刻，直至裸露的第一导电层被完全蚀刻，得到导电线路。其中，由于未被切割的第一导电层上还覆盖有第一保护层，则本次蚀刻不会对第一导电层的导电线路产生影响，且由于第一导电层需要切割的位置，绝大部分已被切割去除，残留的第一导电层所需的蚀刻时间较短，导电线路的侧面平整度也能够得到一定保障。
请参阅图4，图4是图2实施例中步骤S24中待加工板件一实施方式的结构示意图。本实施方式以待加工板件为双面覆铜板为例进行说明，当待加工板件为其他电路板时，本步骤的结构类似，不再赘述。
本实施例的待加工板件200包括依次层叠且贴合设置的第一导电层202、介质层201以及第一导电层202。
各第一导电层202远离介质层201的一侧贴合设置有第一保护层203。
其中，第一导电层202之间有镂空区域204，镂空区域204隔开第一导电层202，以使第一导电层202形成导电线路。
步骤S25：去除剩余第一保护层。
导电线路形成后，去除剩余第一保护层。
在一个具体的应用场景中，当待加工板件的层数满足印制电路板的厚度需求时，去除剩余第一保护层后，可以对板件进行钻孔、金属化、阻焊、表面处理等处理后，以制备得到印制电路板。
在另一个具体的应用场景中，当待加工板件的层数不满足印制电路板的厚度需求时，说明待加工板件需要增层，则去除剩余第一保护层后，对待加工板件进行增层处理。
请参阅图5，图5是图2实施例中待加工板件一实施例的增层流程示意图。
步骤S31：对形成有导电线路的待加工板件进行增层处理，并在增层处理后的待加工板件至少一侧形成第二导电层。
当待加工板件需要进行增层时，步骤S31可以接在步骤S25后进行。
对形成有导电线路的待加工板件进行增层处理，并在增层处理后的待加工板件至少一侧形成第二导电层。
在一个具体的应用场景中，可以通过在待加工板件至少一侧的第一导电层表面依次叠放介质层以及第二导电层，再对整个板件进行高温压合，从而通过熔融的介质层将第二导电层粘结在待加工板件上，其中，熔融的介质层填充满导电线路之间的空隙。介质层可以包括半固化片或其他介质层。
在另一个具体的应用场景中，也可以通过粘结或其他方式将第二导电层固定在待加工板件上，在此不做限定。
将第二导电层增层到待加工板件上后，对增层处理后的待加工板件进行钻孔以及金属化处理，以实现待加工板件的层间互联。在一个具体的应用场景中，可以在增层处理后的待加工板件上钻通孔或盲孔，再对通孔或盲孔进行沉铜电镀，以实现通孔或盲孔的金属化，连通板件内的各导电层。
请参阅图6，图6是图5实施例中步骤S31中增层处理后的待加工板件一实施方式的结构示意图。
本实施例的板件结构包括依次层叠且贴合设置的第二导电层304、第二介质层303、第一导电层302、第一介质层301、第一导电层302、第二介质层303以及第二导电层304。
其中，第一导电层302形成导电线路。
板件上还设置有金属化孔305，金属化305用于连通至少两层导电层，以实现板间互连。
其中，本实施方式以形成导电线路后的待加工板件进行双面增层为例进行了说明，在其他实施方式中，形成导电线路后的待加工板件也可以进行单面增层，其增层后的结构与本实施方式类似，在此不再赘述。
步骤S32：在至少一侧的第二导电层上贴合设置第二保护层。
在增层后的板件的至少一侧的第二导电层上贴合设置第二保护层。在一个具体的应用场景中，当板件的一侧形成有第二导电层时，在该侧第二导电层上贴合设置第二保护层。在一个具体的应用场景中，当板件的相对两侧形成有第二导电层时，在两侧第二导电层上都贴合设置第二保护层。
第二保护层的材质与第一保护层相同，可以包括感光抗蚀膜感或其他感光抗蚀材质。
步骤S33：基于第二导电层的预设图形去除部分第二保护层，并裸露部分第二保护层对应的第二导电层。
设置完第二保护层后，基于第二导电层的预设图形通过曝光显影的方式去除部分第二保护层，并裸露部分第二保护层对应的第二导电层。
基于第二导电层的预设图形去除部分第二保护层，被去除部分第二保护层后剩余的第二保护层的图形与第二导电层所需制备出的导电线路的预设图形相同。
去除部分第二保护层后，被去除的部分第二保护层对应的位置裸露部分第二导电层。其中，未裸露的第二导电层，即被第二保护层覆盖的第二导电层的图形与第二导电层所需制备出的导电线路的图形相同。
其中，通过曝光显影的方式对部分第二导电层进行去除，能够通过控制光的照射范围来严格确定需要去除的第二导电层的位置，进而能够提高第二导电层的去除精度与准确度，从而提高剩余的第二保护层的图形与对应的预设图形之间的一致性。
步骤S34：对裸露的部分第二导电层进行切割去除，以使剩余的第二导电层形成与预设图形对应的导电线路。
第二保护层形成预设图形后，对裸露的第二导电层进行切割去除。
对裸露的第二导电层进行切割去除，以使切割后剩余的第二导电层形成与预设图形对应的导电线路，即第二导电层所需制备出的导电线路，完成对第二导电层的线路制备。
由于前述步骤中，第二保护层已经被曝光显影得与第二导电层的预设图形相同，因此，切割裸露的第二导电层时，能够基于第二保护层的形状对裸露的第二导电层进行切割，从而提高第二导电层的图形精度。
其中，本步骤切割的预设切割深度以及切割的方式均与对第一导电层进行切割的方式相同，请参阅前文，在此不再赘述。
切割完成后，由于切割精度的问题，可能存在第二导电层的残留，因此，对切割后的待加工板件进行蚀刻，直至裸露的第二导电层被完全蚀刻，得到导电线路。其中，由于未被切割的第二导电层上还覆盖有第二保护层，则本次蚀刻不会对第二导电层的导电线路产生影响，且由于第二导电层需要切割的位置，绝大部分已被切割去除，残留的第二导电层所需的蚀刻时间较短，导电线路的侧面平整度也能够得到一定保障。
请参阅图7，图7是图5实施例中步骤S34中切割后的板件一实施方式的结构示意图。
板件的第一介质层、第一导电层以及第二介质层的设置均与图6实施方式相同，请参阅前文，在此不再赘述。
板件的第二导电层401之间形成有镂空区域403。镂空区域403隔开第二导电层401，使其形成导电线路。
各第二导电层401远离第一介质层的一侧贴合设置有第二保护层402，其中，第二保护层402与贴合的第二导电层401完全对应，即尺寸、大小、位置完全相同。
蚀刻完成后，去除第二保护层。在一个具体的应用场景中，若去除第二保护层后，板件仍有增层需求，则可再次重复步骤S31-S34，直至满足板件的厚度需求。在另一个具体的应用场景中，若去除第二保护层后，板件厚度达标，则可以对板件进行钻孔、金属化、阻焊、表面处理等处理后，以制备得到印制电路板。
通过上述步骤，本实施例的印制电路板的制备方法通过在导电层上贴合设置保护层，基于导电层的预设图形去除部分保护层，并裸露部分保护层对应的导电层，对裸露的导电层进行切割去除，以使切割后的导电层形成与预设图形对应的导电线路，能够避免通过蚀刻制备导电线路，从而造成线路边缘侧蚀过大的情况发生，通过切割的方式对导电线路进行制备，能够提高导电线路的稳定性和可靠性。且，本实施例通过先对保护层进行部分去除，再基于部分去除后的保护层进行导电层的线路制备，能够利用保护层进行线路校准，从而进一步提高导电层的导电线路的精度，以及导电线路与预设图形的一致性。且本实施例的导电线路的精度得到提升后，能够在保证导电层铜厚的同时，实现厚铜层高密线路制作。
请参阅图8，图8是本发明印制电路板一实施例的结构示意图。其中，本实施例所示的结构仅进行示意，并不对本发明所包括的印制电路板的层数、具体结构进行限定。
本实施例的印制电路板500包括依次层叠且贴合设置的第二导电线路504、第二介质层503、第一导电线路502、第一介质层501、第一导电线路502、第二介质层503以及第二导电线路504。
其中，本实施例的印制电路板500是通过上述任一实施例的印制电路板的制备方法制备得到的，因此，本实施例的印制电路板的任一导电线路无侧蚀现象，且导电线路精度高，能够实现高密度线路以及高厚度铜厚。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种印制电路板的制备方法，其特征在于，所述印制电路板的制备方法包括：
获取到待加工板件，其中，所述待加工板件至少一侧形成有第一导电层；
在至少一侧的所述第一导电层上贴合设置第一保护层；
基于所述第一导电层的预设图形去除部分第一保护层，并裸露所述部分第一保护层对应的第一导电层；
对裸露的第一导电层进行切割去除，以使切割后的第一导电层形成与所述预设图形对应的导电线路。
2.根据权利要求1所述的印制电路板的制备方法，其特征在于，所述对裸露的第一导电层进行切割去除，以使剩余的第一导电层形成与所述预设图形对应的导电线路的步骤包括：
基于预设切割深度对裸露的第一导电层进行切割去除；
对切割后的待加工板件进行蚀刻，直至所述裸露的第一导电层被完全蚀刻，得到所述导电线路。
3.根据权利要求2所述的印制电路板的制备方法，其特征在于，对裸露的第一导电层进行切割去除的方式至少包括激光烧蚀、激光切割、离子切割以及水刀中的一种或多种。
4.根据权利要求2或3所述的印制电路板的制备方法，其特征在于，所述预设切割深度范围为：0.50H～0.95H；
其中，H为所述第一导电层的厚度。
5.根据权利要求1所述的印制电路板的制备方法，其特征在于，所述基于所述第一导电层的预设图形去除部分第一保护层，并裸露所述部分第一保护层对应的第一导电层的步骤包括：
基于所述第一导电层的预设图形通过曝光显影的方式去除所述部分第一保护层，并裸露所述部分第一保护层对应的第一导电层。
6.根据权利要求1所述的印制电路板的制备方法，其特征在于，所述第一保护层包括感光抗蚀膜。
7.根据权利要求1所述的印制电路板的制备方法，其特征在于，所述对裸露的部分第一导电层进行切割去除，以使剩余的第一导电层形成与所述预设图形对应的导电线路的步骤之后包括：
去除剩余所述第一保护层。
8.根据权利要求7所述的印制电路板的制备方法，其特征在于，所述去除剩余所述第一保护层的步骤之后包括：
对形成有所述导电线路的待加工板件进行增层处理，并在增层处理后的待加工板件至少一侧形成第二导电层；
在至少一侧的所述第二导电层上贴合设置第二保护层；
基于所述第二导电层的预设图形去除部分所述第二保护层，并裸露部分所述第二保护层对应的第二导电层；
对裸露的部分第二导电层进行切割去除，以使剩余的第二导电层形成与所述预设图形对应的导电线路。
9.根据权利要求8所述的印制电路板的制备方法，其特征在于，所述对形成有所述导电线路的待加工板件进行增层处理的步骤还包括：
对增层处理后的待加工板件进行钻孔以及金属化处理，以实现所述待加工板件的层间互联。
10.一种印制电路板，其特征在于，所述印制电路板由如上述权利要求1～9任一项所述的印制电路板的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210255936.3A CN116801502A (zh) | 2022-03-15 | 2022-03-15 | 一种印制电路板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210255936.3A CN116801502A (zh) | 2022-03-15 | 2022-03-15 | 一种印制电路板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116801502A true CN116801502A (zh) | 2023-09-22 |
Family
ID=88039066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210255936.3A Pending CN116801502A (zh) | 2022-03-15 | 2022-03-15 | 一种印制电路板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116801502A (zh) |
-
2022
- 2022-03-15 CN CN202210255936.3A patent/CN116801502A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6618940B2 (en) | Fine pitch circuitization with filled plated through holes | |
| US5369881A (en) | Method of forming circuit wiring pattern | |
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| KR100796983B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
| KR100990546B1 (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
| WO2008004382A1 (fr) | Procédé de fabrication d'une plaque de circuit imprimé à couches multiples | |
| EP0483979B1 (en) | Method for producing printed circuit boards | |
| CN114126259B (zh) | 一种上侧壁非金属化而下侧壁金属化的阶梯孔的制作方法 | |
| KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
| KR20010009975A (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| KR950003244B1 (ko) | 다층 회로판 제조공정 | |
| CN110366310B (zh) | 软硬复合板及其制法 | |
| KR101170764B1 (ko) | 다층 회로기판 제조방법 | |
| CN116801502A (zh) | 一种印制电路板及其制备方法 | |
| US20030047355A1 (en) | Printed wiring board with high density inner layer structure | |
| KR100894701B1 (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
| US6020049A (en) | Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JP2003017852A (ja) | リジッドフレックスプリント配線板及びその製造方法 | |
| JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
| JP4443105B2 (ja) | フライングテール付き多層基板及び多層積層体の製造方法 | |
| EP1523231A1 (en) | Method of producing multilayer wired circuit board | |
| CN117939778A (zh) | 一种印制电路板及其制备方法 | |
| CN116997092A (zh) | 一种pofv设计的电路板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |