CN116799113A - 一种衬底制备方法及衬底、外延片、led芯片 - Google Patents
一种衬底制备方法及衬底、外延片、led芯片 Download PDFInfo
- Publication number
- CN116799113A CN116799113A CN202311061742.0A CN202311061742A CN116799113A CN 116799113 A CN116799113 A CN 116799113A CN 202311061742 A CN202311061742 A CN 202311061742A CN 116799113 A CN116799113 A CN 116799113A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- corrosion layer
- carrier substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 188
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000005260 corrosion Methods 0.000 claims abstract description 32
- 230000007797 corrosion Effects 0.000 claims abstract description 32
- 238000005498 polishing Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000007654 immersion Methods 0.000 claims description 11
- 238000002791 soaking Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 238000007781 pre-processing Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 238000000227 grinding Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种衬底制备方法及衬底、外延片、LED芯片，制备方法包括，分别提供一载板衬底和芯片衬底，分别对载板衬底朝芯片衬底一侧表面抛光以及对芯片衬底两侧抛光，在载板衬底抛光面上沉积腐蚀层，在腐蚀层表面进行黄光处理及匀胶曝光显影以制备出光刻胶图案，并将带有光刻胶图案的腐蚀层浸入浸泡溶液中浸泡，得到腐蚀后的腐蚀层柱，将芯片衬底一抛光面和载板衬底上的腐蚀层柱进行预处理后键合得到衬底，通过腐蚀层柱将芯片衬底和载板衬底键合在一起而达到外延长晶的基本衬底厚度要求，然后通过湿法蚀刻，去掉腐蚀层柱，从而将芯片衬底与载板衬底剥离，以使载板衬底后续可以重复利用，同时也免去了后续对衬底研磨减薄处理。
Description
技术领域
本发明涉及LED技术领域，特别涉及一种衬底制备方法及衬底、外延片、LED芯片。
背景技术
衬底，分为绘图衬底，和化工学衬底两种。绘图衬底指的是将图片或文字充满整个版面使其为底纹。化工学衬底最常见的为氮化物衬底材料等。
目前蓝绿光外延片都是在4寸蓝宝石衬底上通过MOCVD进行外延磊晶生长半导体发光材料，再通过芯片工艺，做成芯片成品，而此过程中需要通过研磨技术将衬底减薄到所需的芯片厚度，一般衬底厚度为650µm，通过研磨减薄到250µm以下，极大的浪费了蓝宝石衬底材料，增加了衬底成本。
发明内容
基于此，本发明的目的是提供一衬底的制备方法及LED芯片，旨在解决现有技术中，目前衬底厚度为650µm，通过研磨减薄到250µm以下，极大的浪费了蓝宝石衬底材料，增加了衬底成本的问题。
根据本发明实施例当中的一种衬底制备方法，所述制备方法包括：
分别提供一载板衬底和芯片衬底；
分别对所述载板衬底朝所述芯片衬底一侧表面抛光以及对所述芯片衬底两侧抛光；
在所述载板衬底抛光面上沉积腐蚀层，其中，所述腐蚀层通过PECVD设备沉积，所述腐蚀层材料为SiO2，厚度为2µm~30µm；
在所述腐蚀层表面进行黄光处理及匀胶曝光显影以制备出光刻胶图案；
并将带有所述光刻胶图案的所述腐蚀层浸入浸泡溶液中浸泡，得到腐蚀后的腐蚀层柱；
将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱进行预处理后键合得到衬底。
进一步的，所述载板衬底的厚度为350µm~400µm。
进一步的，所述芯片衬底的厚度为250µm~400µm。
进一步的，所述浸泡溶液由49％HF溶液：40％NH4F溶液，并按照1:4~1：10比例制成。
进一步的，所述浸泡溶液对所述腐蚀层的浸泡时间为7min~9min。
进一步的，所述将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱进行预处理后键合得到衬底的步骤包括：
将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱放入活化溶液内浸泡10min~12min，其中所述活化溶液由H2SO4：H2O2：H2O按照比例5：4：1~8：1：1混合制成；
将浸泡后的所述芯片衬底一抛光面和所述载板衬底上所述腐蚀层柱相对放入键合设备中进行键合处理，其中键合温度为470℃~500℃，键合时长为20min~23min，得到衬底。
此外，本发明还提出一种衬底，由上述任一项所述的衬底制备方法制备得到。
此外，本发明还提出一种外延片，包括上述衬底，以及依次层叠在所述衬底上的N型半导体层、发光层以及P型半导体层。
此外，本发明还提出一种LED芯片，包括所述外延片。
与现有技术相比：通过腐蚀层柱将芯片衬底和载板衬底键合在一起而达到外延长晶的基本衬底厚度要求，然后通过湿法蚀刻，去掉腐蚀层柱，从而将芯片衬底与载板衬底剥离，以使载板衬底后续可以重复利用，同时也免去了后续对衬底研磨减薄处理，解决了目前衬底厚度为650µm，通过研磨减薄到250µm以下，极大的浪费了蓝宝石衬底材料，增加了衬底成本的问题。
附图说明
图1为本发明实施例公开的一种衬底的制备方法的流程示意图;
图2为本发明实施例提供的一种衬底的结构示意图；
图3为本发明实施例公开的一种LED芯片的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对目前衬底厚度为650µm，通过研磨减薄到250µm以下，极大的浪费了蓝宝石衬底材料，增加了衬底成本的问题，提出了一种衬底制备方法及衬底、外延片、LED芯片，其中：
请参阅图1，所示为本发明一实施例当中提出的衬底的制备方法的流程图，该衬底的制备方法包括步骤 S01~S06：
需要说明的是，为解决现有衬底厚度较大问题，本申请中将整个衬底分为两层衬底，分别为芯片衬底1以及用于承载芯片衬底1的载板衬底，具体实施如下；
步骤S01，分别提供一载板衬底和芯片衬底。
具体的，其中载板衬底3和芯片衬底1均可以但不包括选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底中的一种，在本实施例中，衬底可以选用蓝宝石衬底，蓝宝石是目前最常用的GaN基衬底材料，市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟，稳定性好，生产成本低，与此同时衬底包括载板衬底3和芯片衬底1，其中，衬底直径为四寸，总厚度不低于650µm，因此所选用的载板衬底3的厚度为350µm~400µm，选用的芯片衬底1的厚度为250µm~400µm。
步骤S02，分别对载板衬底朝芯片衬底一侧表面抛光以及对芯片衬底两侧抛光。
在具体实施时，分别将载板衬底3朝芯片衬底1一侧朝抛光设备输出端放入抛光设备内进行抛光以及将芯片衬底1任意一面放入抛光设备中进行抛光，之后分别取出抛光后的载板衬底3和芯片衬底1，并对芯片衬底1进行翻面后再次放入抛光设备中对另一面进行抛光处理，以完成载板衬底3和芯片衬底1的抛光，以便于后续载板衬底3与芯片衬底1之间腐蚀层的沉积及键合，同时便于芯片衬底1远离与载板衬底3键合一侧的表面生长外延片，其中抛光工艺为行业内芯片各层之间在生长或键合前的常规处理步骤，在此不对具体的抛光时长及效果进行阐述。
步骤S03，在载板衬底抛光面上沉积腐蚀层，其中，腐蚀层通过PECVD设备沉积，腐蚀层材料为SiO2，厚度为2µm~30µm。
在具体实施时，对载板衬底3上抛光面一侧朝上放入PECVD设备中，其中PECVD是借助微波或射频等使含有薄膜成分原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用了等离子体的活性来促进反应，因而这种CVD称为等离子体增强化学气相沉积(PECVD)，通过PECVD设备在载板衬底3表面沉积腐蚀层，具体的，沉积温度为300℃，第一步先进行抽真空；第二步为预热，压强为120Pa，充入1000sccm的N2，持续时间为60S；第三步为保持阶段，压强为90Pa，并分别充入N2、N20、SiH4气体，流量依次为700sccm、1880sccm、600sccm，持续时间为 15s；第四步为沉积阶段，功率90W,压强为90Pa充入N2、N20、SiH4,气体流量依次为700sccm、1880sccm、600sccm持续时间为34min，最后得到2µm~30µm厚度的SiO2也为腐蚀层。
步骤S04，在腐蚀层表面进行黄光处理及匀胶曝光显影以制备出光刻胶图案。
步骤S05，将带有光刻胶图案的腐蚀层浸入浸泡溶液中浸泡，得到腐蚀后的腐蚀层柱。
在具体实施时，将带有光刻胶图案的腐蚀层浸入浸泡溶液中，其中浸泡溶液在行业内也叫混酸溶液称BOE溶液，进一步的，用于浸泡腐蚀层的浸泡溶液由49％HF溶液：40％NH4F溶液，并按照1:4~1：10比例制成，针对材料为SiO2进行腐蚀，且腐蚀层在浸泡溶液内的浸泡时长为7min~9min，在浸泡腐蚀过程中浸泡溶液会沿光刻胶图案边缘对腐蚀层进行腐蚀处理，最后得到被腐蚀后的腐蚀层柱2。
步骤S06，将芯片衬底一抛光面和载板衬底上的腐蚀层柱进行预处理后键合得到衬底。
具体的，将芯片衬底一抛光面和载板衬底上的腐蚀层柱2放入活化溶液内浸泡10min~12min，完成预处理工作，其中活化溶液由H2SO4：H2O2：H2O按照比例5：4：1~8：1：1混合制成，之后再将浸泡后的芯片衬底1一抛光面对准载板衬底3上腐蚀层柱2相互贴合后放入键合设备中进行键合处理，其中键合温度为470℃~500℃，键合时长为20min~23min，最终得到由载板衬底3、腐蚀层及芯片衬底1键合形成的衬底，之后依次在芯片衬底1远离载板衬底3一侧进行衬底图形化，形成芯片衬底PSS11，之后在芯片衬底PSS11上依次层叠N型半导体层12、发光层13以及P型半导体层14，以完成在衬底上外延片的生长，其中外延片生长为本领域常规技术手段在此不做具体阐述。
进一步的，在衬底上外延片生长结束后，将表面沉积有外延片衬底浸入HF溶液中，其中HF溶液浓度可参照步骤S05中给出的浓度为49％的HF溶液，以使HF溶液沿腐蚀层柱2之间浸入并对腐蚀层柱2进行腐蚀，其中浸泡时长为40min~45min，得到以芯片衬底1为载板的外延晶圆，无需后续对衬底研磨减薄处理，节省衬底成本同时提高了LED芯片的制备效率。
最后，可将剥离后外延晶圆和载板衬底3再放在HF溶液中浸泡，浸泡时间为15min，以彻底去除外延晶圆和载板衬底3表面的腐蚀层残留物，同时也便于后续载板衬底3的重复利用。
综上，本发明通过腐蚀层柱2将芯片衬底1和载板衬底3键合在一起而达到外延长晶的基本衬底厚度要求，然后通过湿法蚀刻，去掉腐蚀层柱2，从而将芯片衬底1与载板衬底3剥离，以使载板衬底3后续可以重复利用，同时也免去了后续对衬底研磨减薄处理，解决了目前衬底厚度为650µm，通过研磨减薄到250µm以下，极大的浪费了蓝宝石衬底材料，增加了衬底成本的问题。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种衬底制备方法，其特征在于，所述制备方法包括：
分别提供一载板衬底和芯片衬底；
分别对所述载板衬底朝所述芯片衬底一侧表面抛光以及对所述芯片衬底两侧抛光；
在所述载板衬底抛光面上沉积腐蚀层，其中，所述腐蚀层通过PECVD设备沉积，所述腐蚀层材料为SiO2，厚度为2µm~30µm；
在所述腐蚀层表面进行黄光处理及匀胶曝光显影以制备出光刻胶图案；
并将带有所述光刻胶图案的所述腐蚀层浸入浸泡溶液中浸泡，得到腐蚀后的腐蚀层柱；
将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱进行预处理后键合得到衬底。
2.根据权利要求1所述的衬底制备方法，其特征在于，所述载板衬底的厚度为350µm~400µm。
3.根据权利要求1所述的衬底制备方法，其特征在于，所述芯片衬底的厚度为250µm~400µm。
4.根据权利要求1所述的衬底制备方法，其特征在于，所述浸泡溶液由49％HF溶液：40％NH4F溶液，并按照1:4~1：10比例制成。
5.根据权利要求4所述的衬底制备方法，其特征在于，所述浸泡溶液对所述腐蚀层的浸泡时间为7min~9min。
6.根据权利要求1所述的衬底制备方法，其特征在于，所述将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱进行预处理后键合得到衬底的步骤包括：
将所述芯片衬底一抛光面和所述载板衬底上的所述腐蚀层柱放入活化溶液内浸泡10min~12min，其中所述活化溶液由H2SO4：H2O2：H2O按照比例5：4：1~8：1：1混合制成；
将浸泡后的所述芯片衬底一抛光面和所述载板衬底上所述腐蚀层柱相对放入键合设备中进行键合处理，其中键合温度为470℃~500℃，键合时长为20min~23min，得到衬底。
7.一种衬底，其特征在于，采用权利要求1~6任一项所述的衬底制备方法制备得到。
8.一种外延片，其特征在于，包括衬底，以及依次层叠在所述衬底上的N型半导体层、发光层以及P型半导体层；
其中，所述衬底为权利要求7中所述的衬底。
9.一种LED芯片，其特征在于，包括权利要求8中的所述外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311061742.0A CN116799113A (zh) | 2023-08-23 | 2023-08-23 | 一种衬底制备方法及衬底、外延片、led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311061742.0A CN116799113A (zh) | 2023-08-23 | 2023-08-23 | 一种衬底制备方法及衬底、外延片、led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116799113A true CN116799113A (zh) | 2023-09-22 |
Family
ID=88038687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311061742.0A Pending CN116799113A (zh) | 2023-08-23 | 2023-08-23 | 一种衬底制备方法及衬底、外延片、led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116799113A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
| US20160343810A1 (en) * | 2015-05-19 | 2016-11-24 | Korea Institute Of Science And Technology | Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for iii-v direct growth and semiconductor device manufactured using the same |
| CN106252481A (zh) * | 2016-08-29 | 2016-12-21 | 河北工业大学 | 一种实现蓝宝石衬底重复利用的垂直led芯片制备方法 |
| CN115274941A (zh) * | 2022-07-21 | 2022-11-01 | 江西兆驰半导体有限公司 | 一种外延片制备方法、外延片及led芯片 |
| CN116525727A (zh) * | 2023-05-15 | 2023-08-01 | 江西兆驰半导体有限公司 | 一种全彩化Micro-LED的制备方法 |
-
2023
- 2023-08-23 CN CN202311061742.0A patent/CN116799113A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160343810A1 (en) * | 2015-05-19 | 2016-11-24 | Korea Institute Of Science And Technology | Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for iii-v direct growth and semiconductor device manufactured using the same |
| CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
| CN106252481A (zh) * | 2016-08-29 | 2016-12-21 | 河北工业大学 | 一种实现蓝宝石衬底重复利用的垂直led芯片制备方法 |
| CN115274941A (zh) * | 2022-07-21 | 2022-11-01 | 江西兆驰半导体有限公司 | 一种外延片制备方法、外延片及led芯片 |
| CN116525727A (zh) * | 2023-05-15 | 2023-08-01 | 江西兆驰半导体有限公司 | 一种全彩化Micro-LED的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104798176B (zh) | 复合基板的制造方法和复合基板 | |
| CN110534474B (zh) | 衬底上薄膜的制备方法 | |
| US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
| US9165762B2 (en) | Method of depositing silicone dioxide films | |
| JP2009534837A (ja) | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 | |
| WO2004012268A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| US20130153093A1 (en) | Treatment, before the bonding of a mixed cu-oxide surface, by a plasma containing nitrogen and hydrogen | |
| CN111009496B (zh) | 一种具有高热导率的半导体衬底及其制备方法 | |
| CN107039345B (zh) | 元件芯片的制造方法以及元件芯片 | |
| TWI597800B (zh) | 氮化鎵對矽之直接晶圓接合 | |
| KR101398084B1 (ko) | 집적 반도체 구조 형성 방법들 및 구조들 | |
| CN115881622A (zh) | 一种晶圆键合的方法 | |
| CN101471347B (zh) | 半导体衬底、半导体衬底的制备方法及三维封装方法 | |
| KR101398080B1 (ko) | 접합 반도체 구조물 및 그 형성방법 | |
| KR20210120058A (ko) | 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼 | |
| CN116799113A (zh) | 一种衬底制备方法及衬底、外延片、led芯片 | |
| CN113903656A (zh) | 一种碳化硅晶圆加工工艺 | |
| CN113054060A (zh) | 一种发光元件的制备方法及发光元件 | |
| CN116053368A (zh) | 一种带有ZnO牺牲层的红光LED芯片及其制作方法 | |
| US11156778B2 (en) | Method for manufacturing a semiconductor structure | |
| US20140084422A1 (en) | Reclaimed Wafer And A Method For Reclaiming A Wafer | |
| CN114335268A (zh) | 一种提高mini LED键合良率的方法 | |
| US8900800B2 (en) | Method for producing a GaNLED device | |
| CN106449369B (zh) | 绝缘体上半导体结构以及制备方法 | |
| CN110120333B (zh) | 硅半导体产品和氮化镓产品的混合生产的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |