CN116761434A - 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法 - Google Patents

基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法 Download PDF

Info

Publication number
CN116761434A
CN116761434A CN202310662618.3A CN202310662618A CN116761434A CN 116761434 A CN116761434 A CN 116761434A CN 202310662618 A CN202310662618 A CN 202310662618A CN 116761434 A CN116761434 A CN 116761434A
Authority
CN
China
Prior art keywords
electrode
layer
contact point
source
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310662618.3A
Other languages
English (en)
Inventor
任青华
刘鑫
丁泽新
周群辉
刘宇熙
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202310662618.3A priority Critical patent/CN116761434A/zh
Publication of CN116761434A publication Critical patent/CN116761434A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法,涉及半导体制造技术领域。所述1T1C铁电存储器包括:氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点;其中,所述氧化物绝缘层包括第一绝缘区域和第二绝缘区域;本发明能够制备基于Al1‑xXxN的1T1C存储器,提高1T1C铁电存储器的稳定性、可靠性和存储密度。

Description

基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法。
背景技术
铁电存储器在现代计算机科学领域发挥着重要的作用。这种存储器具有非易失性和高密度存储的特点,适用于各种场合,例如嵌入式系统、智能终端和数据中心等。其中,1T1C结构是铁电存储器的一种常见结构形式,即一个晶体管一个电容,该结构利用铁电材料的双稳态性质实现数据的存储。由于铁电材料的双稳态性质,即在外加电场的作用下,铁电材料具有两种稳定的极化状态,分别对应0和1两种不同的存储状态,所以铁电材料在铁电存储器中被广泛应用。在1T1C结构中,铁电薄膜作为电容的铁电层,是实现铁电存储器功能的关键材料
目前一种新型的铁电材料Al1-xXxN正在崛起,相比之前的氧化铪基材料其拥有极高的剩余极化值,能提高1T1C存储器的稳定性、可靠性以及存储密度。目前制备Al1-xXxN的常规方法为物理气相沉积(PVD),这种方法得到的Al1-xXxN薄膜质量不佳,不利于1T1C存储器长期使用,并且目前还未有基于Al1-xXxN的1T1C存储器件,当前的1T1C铁电存储器仍然存在稳定性、可靠性和存储密度不高的问题。
发明内容
本发明的目的是提供一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法,能够制备基于Al1-xXxN的1T1C存储器,提高1T1C铁电存储器的稳定性、可靠性和存储密度。
为实现上述目的,本发明提供了如下方案:
一种基于掺杂氮化铝薄膜的1T1C铁电存储器,包括:
氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点;
其中,所述氧化物绝缘层包括第一绝缘区域和第二绝缘区域;
所述衬底上生长有所述钝化保护层;在所述衬底和所述钝化保护层中,由一端到另一端依次沉积有所述源极区、生长有所述第一绝缘区域、沉积有所述漏极区和生长有所述第二绝缘区域;
所述源极区的上表面设置有所述源极电极;所述源极电极通过通孔引线连接有所述源极接触点,且所述源极接触点设置于所述钝化保护层的上表面;所述第一绝缘区域的上表面设置有所述栅极电极;所述栅极电极通过通孔引线连接有所述栅极接触点,且所述栅极接触点设置于所述钝化保护层的上表面;所述漏极区的上表面设置有所述漏极电极;所述漏极电极通过通孔引线连接有所述漏极接触点;所述第二绝缘区域的上表面设置有所述电容底电极;所述电容底电极通过通孔引线连接有所述电容底电极接触点;所述漏极接触点和所述电容底电极接触点相连,且均设置于所述钝化保护层的上表面;所述电容底电极的上表面依次生长有所述铁电层和所述电容顶电极;所述电容顶电极通过通孔引线连接有所述电容顶电极接触点,且设置于所述钝化保护层的上表面;所述铁电层的材质采用Al1-xXxN。
可选地,所述铁电层的厚度为3~50nm。
可选地,所述钝化保护层的材质采用氮化硅,且所述钝化保护层的厚度为100nm~200nm。
可选地,所述通孔引线的材质采用金属铝。
本发明还提供了一种基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,包括:
S1、在衬底上生长一层氧化物绝缘层;
S2、在氧化物绝缘层涂抹光刻胶,进行显影,刻蚀出晶体管的源极电极和漏极电极;
S3、在氧化物绝缘层上采用通过物理气相沉积方法进行沉积一层电极,作为晶体管栅极和铁电电容的底电极;
S4、对步骤S2中刻蚀出的源极区和漏极区进行离子注入掺杂;
S5、生长钝化保护层,刻蚀掉右边部分,在右边部分生长铁电层,铁电层为Al1- xXxN,采用原子层沉积方法进行生长;
S6、在铁电层上生长顶电极,通过物理气相沉积方法进行沉积底电极;
S7、生长钝化保护层;
S8、刻蚀引线通孔,生长引线金属,图形化表面的引线金属,引出对应的器件端口。
可选地,各电极层的材料包括但不限于氮化钛、铝、铂、钼、钨。
可选地,所述铁电层的生长条件为:反应器升温至所需的反应温度为250-450℃;反应器抽真空至所需的压力在10-5至10-7Torr之间;保持恒定的真空度。
可选地,所述原子层沉积的循环周期设置为:
S51、清洗:在循环周期的开始和结束阶段,通过向反应器中注入Ar或N2气体来消除前一个周期中剩余的气体;
S52、金属前驱体1进料:使用三甲基铝作为金属前驱体1,并将其注入到反应器中;
S53、清洗:注入Ar或N2气体,以消除过量的金属前驱体1和副产物;
S54、氮源进料:使用NH3作为氮源,并将氮源注入到反应器中;
S55、清洗:注入Ar或N2气体,以消除过量氮源以及副产物;
S56、金属前驱体2进料:X对应的前驱体作为金属前驱体2,并将金属前驱体2注入到反应器中;
S57、清洗:注入Ar或N2气体,以消除过量金属前驱体2以及副产物。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明公开了一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法,所述1T1C铁电存储器包括氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点,通过将Al1-xXxN制备成1T1C铁电存储器,能够有效利用Al1-xXxN剩余极化强度大的性质,在极化电荷密度和剩余极化电荷密度等性能指标方面均表现出优越的性能,提高1T1C铁电存储器的稳定性、可靠性和存储密度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实施例中在衬底上生长氧化物绝缘层和底电极示意图;
图2为本实施例中刻蚀得到源极和漏极示意图;
图3为本实施例中生长栅极电极和电容下电极示意图;
图4为本实施例中离子注入掺杂得到源极和漏极;
图5为本实施例中生长源极和漏极的电极示意图;
图6为本实施例中生长钝化保护层示意图;
图7为本实施例中刻蚀右边保护层示意图;
图8为本实施例中生长铁电层示意图;
图9为本实施例中生长电容上电极示意图;
图10为本实施例中刻蚀电容上电极示意图;
图11为本实施例中在右边生长钝化保护层;
图12为本实施例中刻蚀通孔示意图;
图13为本实施例中生长通孔引线金属示意图;
图14为本实施例中图形化通孔接触点示意图。
附图标记:
101、氧化物绝缘层;102、衬底;103、栅极电极;104、源极区;105、漏极区;106、漏极电极;107、源极电极;201、电容底电极;202、铁电层;203、电容顶电极;301、钝化保护层;302、源极接触点;303、栅极接触点;304、漏极接触点;305、电容底电极接触点;306、电容顶电极接触点。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法,能够制备基于Al1-xXxN的1T1C存储器,提高1T1C铁电存储器的稳定性、可靠性和存储密度。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图14所示,本发明提供了一种基于掺杂氮化铝薄膜的1T1C铁电存储器,包括:
氧化物绝缘层101、衬底102、栅极电极103、源极区104、漏极区105、漏极电极106、源极电极107、电容底电极201、铁电层202、电容顶电极203、钝化保护层301、源极接触点302、栅极接触点303、漏极接触点304、电容底电极接触点305和电容顶电极接触点306。
其中,所述氧化物绝缘层101包括第一绝缘区域和第二绝缘区域。
具体地,所述衬底102上生长有所述钝化保护层301;在所述衬底102和所述钝化保护层301中,由一端到另一端依次沉积有所述源极区104、生长有所述第一绝缘区域、沉积有所述漏极区105和生长有所述第二绝缘区域。
所述源极区104的上表面设置有所述源极电极107;所述源极电极107通过通孔引线连接有所述源极接触点302,且所述源极接触点302设置于所述钝化保护层301的上表面;所述第一绝缘区域的上表面设置有所述栅极电极103;所述栅极电极103通过通孔引线连接有所述栅极接触点303,且所述栅极接触点303设置于所述钝化保护层301的上表面;所述漏极区105的上表面设置有所述漏极电极106;所述漏极电极106通过通孔引线连接有所述漏极接触点304;所述第二绝缘区域的上表面设置有所述电容底电极201;所述电容底电极201通过通孔引线连接有所述电容底电极接触点305;所述漏极接触点304和所述电容底电极接触点305相连,且均设置于所述钝化保护层301的上表面;所述电容底电极201的上表面依次生长有所述铁电层202和所述电容顶电极203;所述电容顶电极203通过通孔引线连接有所述电容顶电极接触点306,且设置于所述钝化保护层301的上表面;所述铁电层202的材质采用Al1-xXxN。
作为一种具体实施方式,所述铁电层202的厚度为3~50nm。所述钝化保护层301的材质采用氮化硅,且所述钝化保护层301的厚度为100nm~200nm。所述通孔引线的材质采用金属铝。上电极(也即电容顶电极203)其厚度为30nm~50nm,下电极(也即电容底电极201),其厚度为30nm~50nm。
此外,如图1-图14所示,本发明还提供了一种基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,包括:
S1、在衬底102上生长一层氧化物绝缘层101;
S2、在氧化物绝缘层101涂抹光刻胶,进行显影,刻蚀出晶体管的源极电极107和漏极电极106;
S3、在氧化物绝缘层101上采用通过物理气相沉积方法进行沉积一层电极,作为晶体管栅极和铁电电容的底电极;
S4、对步骤S2中刻蚀出的源极区104和漏极区105进行离子注入掺杂;
S5、生长钝化保护层301,刻蚀掉右边部分,在右边部分生长铁电层202,铁电层202为Al1-xXxN,采用原子层沉积方法进行生长;
S6、在铁电层202上生长顶电极,通过物理气相沉积方法进行沉积底电极;
S7、生长钝化保护层301;
S8、刻蚀引线通孔,生长引线金属,图形化表面的引线金属,引出对应的器件端口。源极电极107对应302位置,栅极电极103对应303位置,漏极电极106对应304位置,电容底电极201对应305位置,电容顶电极203对应306位置。
在本实施例中,各电极层的材料包括但不限于氮化钛、铝、铂、钼、钨。
其中,所述铁电层202的生长条件为:反应器升温至所需的反应温度为250-450℃;反应器抽真空至所需的压力在10-5至10-7Torr之间;保持恒定的真空度。具体为:
将反应器升温至所需的反应温度250-450℃;将反应器抽真空至所需的压力,在10-5至10-7Torr之间。保持恒定的真空度可以提高反应物的纯度和稳定性,从而提高薄膜的质量。反应前驱体为三甲基铝TMA(作为铝源)、X对应的前驱体、氨气NH3(作为氮源)。在原子层沉积(ALD)生长前使用有机溶剂(如乙醇或异丙醇)和去离子水等对衬底102进行清洗,以去除表面的杂质和污染物;然后进行氮化处理:使用氮化物(如NH3或N2)对衬底102进行氮化处理,以形成氮化层,提高Al1-xXxN薄膜的附着力和质量。其中X的前驱体包括且不限于:三环戊二烯基钪Cp3Sc、三甲基环戊二烯基钪(MeCp)3Sc或二甲基环戊二烯基氯钪(MeCp)2ScCl(作为Sc源),四乙基甲基铪TEMAH(作为Hf源),四乙基甲基锆TEMAZ(作为Zr源),四乙基甲基钛TEMAT(作为Ti源)。
在步骤S5中,所述原子层沉积的循环周期设置为:
S51、清洗:在循环周期的开始和结束阶段,通过向反应器中注入Ar或N2气体来消除前一个周期中剩余的气体;
S52、金属前驱体1进料:使用三甲基铝作为金属前驱体1,并将其注入到反应器中;
S53、清洗:注入Ar或N2气体,以消除过量的金属前驱体1和副产物;
S54、氮源进料:使用NH3作为氮源,并将氮源注入到反应器中;
S55、清洗:注入Ar或N2气体,以消除过量氮源以及副产物;
S56、金属前驱体2进料:X对应的前驱体作为金属前驱体2,并将金属前驱体2注入到反应器中;
S57、清洗:注入Ar或N2气体,以消除过量金属前驱体2以及副产物。
基于上述技术方案,提供如下所示的实施例。
在衬底102上生长氧化物绝缘层101,然后在氧化物绝缘层101上生长底电极,其中所述衬底102为硅;所述氧化物绝缘层101为二氧化硅,厚度为10~20nm,如图1所示。
光刻显影,刻蚀出源极和漏极,如图2所示。
在图2基础上,沉积一层电极,所述电极包括但不限于氮化钛、铝、铂、钼、钨等,采用物理气相沉积(PVD)生长,厚度为30nm~50nm,如图3所示。
对源极和漏极离子注入掺杂,如图4所示。
在源极和漏极区105域上方沉积一层电极,所述电极包括但不限于氮化钛、铝、铂、钼、钨等,采用PVD生长,厚度为30nm~50nm,如图5所示。
生长钝化保护层301,所述钝化保护层301为氮化硅,如图6所示。
刻蚀掉右边的保护层,来形成电容结构,如图7所示。
在刻蚀掉保护层后,沉积铁电层202,其中所述铁电层202为Al1-xXxN,厚度为3~50nm,采用ALD方法进行生长,X=Sc、Zr、Hf、Ti,x=0.15~0.35,如图8所示。
在铁电层202上生长顶电极,所述电极包括但不限于氮化钛、铝、铂、钼、钨等,采用PVD生长,厚度为30nm~50nm,如图9所示。
刻蚀掉部分上电极和铁电层202,如图10所示。
再次生长钝化保护层301,如图11所示。
刻蚀出通孔,如图12所示。
生长通孔引线金属,所述金属为铝,如图13所示。
图形化引线接触点,如图14。
其中,在ALD生长流程,通过控制反应周期次数来精确控制薄膜的厚度(3~50nm)。通过调整金属前驱体1和金属前驱体2在循环周期中的比例来控制掺杂元素X的掺杂浓度(0.15-0.35)。
并且,采用ALD生长Al1-xXxN薄膜,ALD生长可以实现原子级别的控制,使得薄膜的均匀性和化学组成都得到了精确控制,从而获得高质量的薄膜。
本实施例具有如下有益效果:
与现有技术相比,本实施例通过采用Al1-xXxN作为铁电层,制备出的1T1C铁电存储器,由于Al1-xXxN剩余极化强度大,因此在极化电荷密度和剩余极化电荷密度等性能指标方面均表现出优越的性能。并且由于ALD可以制备出非常均匀的铁电层,因此制备出的1T1C铁电存储器具有良好的稳定性,能够长期稳定工作。1T1C铁电存储器具有广泛的应用前景,例如,在计算机存储器中,可以实现更快的数据存取速度和更高的存储容量;在图像处理中,可以实现更高的图像清晰度和更快的图像处理速度;在数字信号处理中,可以实现更高的处理速度和更高的处理精度。本实施例提供的基于掺钪氮化铝的1T1C铁电存储器制备方法可以满足不同应用领域的需求,具有重要的实际应用价值。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种基于掺杂氮化铝薄膜的1T1C铁电存储器,其特征在于,包括:
氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点;
其中,所述氧化物绝缘层包括第一绝缘区域和第二绝缘区域;
所述衬底上生长有所述钝化保护层;在所述衬底和所述钝化保护层中,由一端到另一端依次沉积有所述源极区、生长有所述第一绝缘区域、沉积有所述漏极区和生长有所述第二绝缘区域;
所述源极区的上表面设置有所述源极电极;所述源极电极通过通孔引线连接有所述源极接触点,且所述源极接触点设置于所述钝化保护层的上表面;所述第一绝缘区域的上表面设置有所述栅极电极;所述栅极电极通过通孔引线连接有所述栅极接触点,且所述栅极接触点设置于所述钝化保护层的上表面;所述漏极区的上表面设置有所述漏极电极;所述漏极电极通过通孔引线连接有所述漏极接触点;所述第二绝缘区域的上表面设置有所述电容底电极;所述电容底电极通过通孔引线连接有所述电容底电极接触点;所述漏极接触点和所述电容底电极接触点相连,且均设置于所述钝化保护层的上表面;所述电容底电极的上表面依次生长有所述铁电层和所述电容顶电极;所述电容顶电极通过通孔引线连接有所述电容顶电极接触点,且设置于所述钝化保护层的上表面;所述铁电层的材质采用Al1- xXxN。
2.根据权利要求1所述的基于掺杂氮化铝薄膜的1T1C铁电存储器,其特征在于,所述铁电层的厚度为3~50nm。
3.根据权利要求1所述的基于掺杂氮化铝薄膜的1T1C铁电存储器,其特征在于,所述钝化保护层的材质采用氮化硅,且所述钝化保护层的厚度为100nm~200nm。
4.根据权利要求1所述的基于掺杂氮化铝薄膜的1T1C铁电存储器,其特征在于,所述通孔引线的材质采用金属铝。
5.一种基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,其特征在于,包括:
S1、在衬底上生长一层氧化物绝缘层;
S2、在氧化物绝缘层涂抹光刻胶,进行显影,刻蚀出晶体管的源极电极和漏极电极;
S3、在氧化物绝缘层上采用通过物理气相沉积方法进行沉积一层电极,作为晶体管栅极和铁电电容的底电极;
S4、对步骤S2中刻蚀出的源极区和漏极区进行离子注入掺杂;
S5、生长钝化保护层,刻蚀掉右边部分,在右边部分生长铁电层,铁电层为Al1-xXxN,采用原子层沉积方法进行生长;
S6、在铁电层上生长顶电极,通过物理气相沉积方法进行沉积底电极;
S7、生长钝化保护层;
S8、刻蚀引线通孔,生长引线金属,图形化表面的引线金属,引出对应的器件端口。
6.根据权利要求5所述的基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,其特征在于,各电极层的材料包括但不限于氮化钛、铝、铂、钼、钨。
7.根据权利要求5所述的基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,其特征在于,所述铁电层的生长条件为:反应器升温至所需的反应温度为250-450℃;反应器抽真空至所需的压力在10-5至10-7Torr之间;保持恒定的真空度。
8.根据权利要求5所述的基于掺杂氮化铝薄膜的1T1C铁电存储器制备方法,其特征在于,所述原子层沉积的循环周期设置为:
S51、清洗:在循环周期的开始和结束阶段,通过向反应器中注入Ar或N2气体来消除前一个周期中剩余的气体;
S52、金属前驱体1进料:使用三甲基铝作为金属前驱体1,并将其注入到反应器中;
S53、清洗:注入Ar或N2气体,以消除过量的金属前驱体1和副产物;
S54、氮源进料:使用NH3作为氮源,并将氮源注入到反应器中;
S55、清洗:注入Ar或N2气体,以消除过量氮源以及副产物;
S56、金属前驱体2进料:X对应的前驱体作为金属前驱体2,并将金属前驱体2注入到反应器中;
S57、清洗:注入Ar或N2气体,以消除过量金属前驱体2以及副产物。
CN202310662618.3A 2023-06-06 2023-06-06 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法 Pending CN116761434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310662618.3A CN116761434A (zh) 2023-06-06 2023-06-06 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310662618.3A CN116761434A (zh) 2023-06-06 2023-06-06 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN116761434A true CN116761434A (zh) 2023-09-15

Family

ID=87954518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310662618.3A Pending CN116761434A (zh) 2023-06-06 2023-06-06 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN116761434A (zh)

Similar Documents

Publication Publication Date Title
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR102213225B1 (ko) 멤리스터 소자 및 그 제조 방법
JP2000124424A (ja) 部分的に異なる厚さを有するキャパシタの誘電膜の形成方法
KR20050072087A (ko) 고유전율 금속 산화물의 원자층 증착
CN111312898A (zh) 一种HfO2基铁电薄膜材料及其制备方法和应用
KR20040084289A (ko) 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
KR20040070481A (ko) 유전막 형성 장치 및 방법
CN113140449B (zh) 基于铁电材料的半导体掺杂方法
CN116828971A (zh) 一种基于掺杂氮化铝薄膜的铁电二极管及其制备方法
KR20020002596A (ko) 반도체 메모리 소자의 캐패시터 제조방법
CN113140675B (zh) 基于铁电掺杂的pn结存储器件
US20060094191A1 (en) Methods of manufacturing a semiconductor device including a dielectric layer including zirconium
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
CN116761434A (zh) 基于掺杂氮化铝薄膜的1t1c铁电存储器及其制备方法
KR20080098913A (ko) 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR101234690B1 (ko) 유전막을 갖는 반도체 소자 및 그 형성방법
KR20030015142A (ko) 씨-축 배향 강유전체 박막에 대한 유기금속 기상증착 및어닐링 처리
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR20170023627A (ko) 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
CN118693136A (zh) 基于掺杂氮化铝薄膜的顶栅MFS型堆叠FeFET器件及其制备方法
CN118658875A (zh) 基于掺杂氮化铝薄膜的顶栅MFIS型堆叠FeFET器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination