CN116741783A - 布线衬底和显示装置 - Google Patents

布线衬底和显示装置 Download PDF

Info

Publication number
CN116741783A
CN116741783A CN202310212866.8A CN202310212866A CN116741783A CN 116741783 A CN116741783 A CN 116741783A CN 202310212866 A CN202310212866 A CN 202310212866A CN 116741783 A CN116741783 A CN 116741783A
Authority
CN
China
Prior art keywords
layer
electrode
disposed
metal layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310212866.8A
Other languages
English (en)
Inventor
李东敏
成炫阿
姜泰旭
金荣绿
朴圭淳
朴俊龙
申铉亿
郑锺铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116741783A publication Critical patent/CN116741783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示装置和布线衬底。显示装置包括显示区域和在显示区域的一侧上的焊盘区域、在显示区域和焊盘区域中在第一衬底上并且包括布线和导电图案的多个导电层、在多个导电层上的过孔层、在显示区域中在过孔层上并且彼此间隔开的多个电极以及在多个电极中的至少一个上的发光元件。多个导电层中的至少一个包括第一金属层、在第一金属层上的第二金属层和在第二金属层上的第三金属层。第二金属层包括铜(Cu)，第三金属层包括铝合金，并且第三金属层的晶粒度小于第二金属层的晶粒度。

Description

布线衬底和显示装置
技术领域
本公开涉及布线衬底和包括有布线衬底的显示装置。
背景技术
随着多媒体的发展，显示装置正变得越来越重要。相应地，正使用各种类型的显示装置，诸如有机发光显示器(OLED)和液晶显示器(LCD)。
作为用于显示图像的装置，存在包括有发光元件的自发光显示装置。自发光显示装置可包括使用有机材料作为用于发光元件的发光材料的有机发光显示器或使用无机材料作为发光材料的无机发光显示器。
发明内容
本公开的各方面提供了布线具有光滑表面和改善的直线性的布线衬底以及包括有布线衬底的显示装置。
然而，本公开的各方面不局限于本文中阐述的方面。通过参照以下给出的本公开的详细描述，本公开的以上和其它方面将对于本公开所属的领域的普通技术人员变得更显而易见。
根据本公开的实施方式，显示装置可包括显示区域和布置在显示区域的一侧上的焊盘区域、在显示区域和焊盘区域中布置在第一衬底上并且包括有布线和导电图案的多个导电层、布置在多个导电层上的过孔层、在显示区域中布置在过孔层上并且彼此间隔开的多个电极以及布置在多个电极中的至少一个上的发光元件。多个导电层中的至少一个可包括第一金属层、布置在第一金属层上的第二金属层和布置在第二金属层上的第三金属层。第二金属层可包括铜(Cu)，第三金属层可包括铜合金，并且第三金属层的晶粒度可小于第二金属层的晶粒度。
第三金属层可包括包含有铜的主要成分以及包含有银(Ag)、镁(Mg)、铝(Al)、铟(In)、铌(Nb)和硼(B)中的至少一种的杂质金属。
第一金属层可包括钛(Ti)，并且第二金属层可包括纯铜(Cu)。
第三金属层的晶粒度可为第二金属层的晶粒度的四分之一或更小。
第三金属层的厚度可小于第二金属层的厚度。
第三金属层的厚度可为约或更大。
第一金属层的厚度可在约至约/>的范围内，并且第二金属层的厚度可在约/>至约/>的范围内。
布线和导电图案中的每个可包括第一金属层、第二金属层和第三金属层，并且布线和导电图案中的每个的线边缘粗糙度(LER)值为约0.195μm或更小。
多个导电层可包括第一导电层、第二导电层和第三导电层，第一导电层包括布置在显示区域中的底部金属层和布置在焊盘区域中的第一焊盘布线，第二导电层布置在第一导电层上并且包括布置在显示区域中的多个栅电极和布置在焊盘区域中的第二焊盘布线，第三导电层布置在第二导电层上并且包括布置在显示区域中的第一导电图案和布置在焊盘区域中的焊盘电极下层。过孔层可在显示区域中布置在第三导电层上。显示装置还可包括在焊盘区域中布置在焊盘电极下层上的焊盘电极上层和布置在焊盘电极上层上的焊盘电极覆盖层。
显示装置还可包括布置在第一导电层与第二导电层之间的栅极绝缘层、布置在第二导电层与第三导电层之间的第一层间绝缘层和布置在第三导电层上的第一钝化层。栅极绝缘层、第一层间绝缘层和第一钝化层中的每个可包括无机绝缘材料。
多个导电层还可包括布置在第三导电层上并且包括有第一电压布线和第二电压布线的第四导电层。显示装置还可包括布置在第一钝化层上的第二层间绝缘层和布置在第四导电层上的第二钝化层。
过孔层可包括暴露第二钝化层的上表面的一部分的沟槽部分。第一电极和第二电极中的每个的至少一部分可在沟槽部分中直接布置在第二钝化层上。发光元件可布置在沟槽部分中。
多个电极可包括第一电极和与第一电极间隔开的第二电极。显示装置还可包括布置在第一电极和第二电极上的第一绝缘层、布置在第一电极上并且电接触发光元件的第一连接电极以及布置在第二电极上并且电接触发光元件的第二连接电极。
多个电极可包括第一电极和与第一电极间隔开的第二电极。显示装置还可包括布置在第一电极上并且电接触发光元件的第一连接电极和布置在第二电极上并且电接触发光元件的第二连接电极。焊盘电极上层、第一电极和第二电极可包括相同的材料，并且焊盘电极覆盖层、第一连接电极和第二连接电极可包括相同的材料。
发光元件可布置在第一绝缘层上。
根据本公开的实施方式，布线衬底可包括布置在衬底上并且包括有布线和导电图案的多个导电层以及布置在多个导电层中的相邻的导电层之间的至少一个绝缘层。多个导电层中的至少一个可包括第一金属层、布置在第一金属层上的第二金属层和布置在第二金属层上的第三金属层。第二金属层可包括铜(Cu)，第三金属层可包括铜合金，并且第三金属层的晶粒度可小于第二金属层的晶粒度。
第一金属层可包括钛(Ti)，第二金属层可包括纯铜(Cu)，并且第三金属层可包括包含有铜的主要成分以及包含有银(Ag)、镁(Mg)、铝(Al)、铟(In)、铌(Nb)和硼(B)中的至少一种的杂质金属。
第三金属层的晶粒度可为第二金属层的晶粒度的四分之一或更小。
第一金属层可具有在约至约/>的范围内的厚度，第二金属层可具有在约/>至/>的范围内的厚度，并且第三金属层可具有约/>或更大的厚度。
布线和导电图案中的每个可包括第一金属层、第二金属层和第三金属层，并且布线和导电图案中的每个的线边缘粗糙度(LER)值为约0.195μm或更小。
布线衬底还可包括显示区域和布置为与显示区域相邻的焊盘区域。多个导电层可包括第一导电层、第二导电层和第三导电层，第一导电层包括布置在显示区域中的底部金属层和布置在焊盘区域中的第一焊盘布线，第二导电层布置在第一导电层上并且包括布置在显示区域中的多个栅电极和布置在焊盘区域中的第二焊盘布线，第三导电层布置在第二导电层上并且包括布置在显示区域中的第一导电图案和布置在焊盘区域中的焊盘电极下层。
布线衬底还可包括布置在第一导电层上的缓冲层、在显示区域中布置在缓冲层与第二导电层之间的栅极绝缘层、布置在第二导电层与第三导电层之间的层间绝缘层以及布置在第三导电层上的第一钝化层。栅极绝缘层、层间绝缘层和第一钝化层中的每个可包括无机绝缘材料，并且第二焊盘布线可直接布置在缓冲层上。
在根据实施方式的布线衬底中，通过包括包含有铜合金并且具有小晶粒度的金属覆盖层，布线和导电图案中的每个可具有平滑的表面和改善的直线性。
在根据实施方式的包括有以上布线衬底的显示装置中，能够减少布置在多个导电层之间的绝缘层的台阶覆盖缺陷，并且能够防止布线之间的短路和烧毁缺陷。
本公开的效果不限于前述效果，并且各种其它效果包括在说明书中。
附图说明
通过下面结合附图的实施方式的描述，这些和/或其它方面将变得显而易见并且更容易领会，在附图中：
图1是根据实施方式的显示装置的示意性平面视图；
图2是示出根据实施方式的显示装置中包括的多个布线的排列的平面视图；
图3是根据实施方式的显示装置的子像素的等效电路的示意图；
图4是根据实施方式的显示装置的像素的平面视图；
图5是沿图4的线E1-E1'截取的示意性剖视图；
图6是沿图4的线E2-E2'截取的示意性剖视图；
图7是根据实施方式的发光元件的示意性剖视图；
图8是示出根据实施方式的第一晶体管以及通过布置在显示装置的布线衬底中的多个布线和导电图案而形成的焊盘电极的示意性剖视图；
图9是图8的部分A的放大视图；
图10和图11是示出根据铜合金中的杂质含量的晶粒度和电阻率值的曲线图；
图12和图13是聚焦离子束(FIB)照片，各自示出了布线的锥角或导电层的导电图案；
图14和图15是FIB照片，各自示出了导电层的布线或导电图案的表面粗糙度；
图16和图17是FIB照片，各自示出了导电层的布线或导电图案的线边缘粗糙度(LER)值；
图18是根据实施方式的显示装置的一部分的示意性剖视图；
图19是根据实施方式的显示装置的一部分的示意性剖视图；
图20是图19的部分B的放大视图；
图21是根据实施方式的显示装置的一部分的示意性剖视图；
图22是根据实施方式的显示装置的一部分的示意性剖视图；
图23是根据实施方式的显示装置的一部分的示意性剖视图；
图24是根据实施方式的显示装置的子像素的平面视图；
图25是沿图24的线E3-E3'截取的示意性剖视图；
图26是沿图24的线E4-E4'截取的示意性剖视图；
图27是根据实施方式的显示装置的子像素的平面视图；
图28是沿图27的线E5-E5'截取的示意性剖视图；
图29是沿图27的线E6-E6'截取的示意性剖视图；以及
图30是沿图27的线E7-E7'截取的示意性剖视图。
具体实施方式
当诸如层的元件被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在居间元件或居间层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或居间层。为此，术语“连接”可是指在有或没有居间元件的情况下的物理连接、电连接和/或流体连接。此外，当元件被称为与另一元件“接触”、或者“接触”于另一元件或类似情况于另一元件时，该元件可与另一元件“电接触”或“物理接触”、或与另一元件“间接接触”或“直接接触”。
空间相对术语，诸如“之下(beneath)”、“下方(below)”、“下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“上面(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)”中)和类似词，可在本文中出于描述性目的使用，并且从而描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向之外，空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则描述为在其它元件或特征“下方”或“之下”的元件将随后被取向在其它元件或特征“上方”。因此，例如，术语“下方”能够涵盖上方和下方的取向两者。此外，设备可以其它方式取向(例如，旋转90度或在其它取向处)，并且由此，本文中使用的空间相对描述词被相应地解释。
如本文中使用的术语“上方”、“顶”和“顶表面”是指相对于显示装置的向上方向(即，Z轴方向)。如本文中使用的术语“下方”、“底”和“底表面”是指相对于显示装置的向下方向(即，与Z轴方向相反的方向)。此外，术语“左”、“右”、“上”和“下”分别指示在显示装置的表面上的对应方向。例如，术语“左”指示与X轴方向相反的方向，术语“右”指示X轴方向，术语“上”指示Y轴方向，并且术语“下”指示与Y轴方向相反的方向。
本文中使用的专业用语出于描述具体实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，当术语“包括(comprises)”、“包括有(comprising)”、“包括(includes)”和/或“包括有(including)”在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
考虑到有关测量和与具体数量的测量相关联的误差(例如，测量系统的限制)，如本文中使用的术语“约(about)”或者“近似(approximately)”包括所陈述的值并且意味着在如由本领域普通技术人员确定的对于具体值的偏差的可接受范围内。例如，“约(about)”可意味着在一个或者多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
出于其含义和解释的目的，在说明书和权利要求书中，短语“......中的至少一个”旨在包括“选自......的组中的至少一个”的含义。例如，“A和B中的至少一个”可理解为意味着“A、B、或者A和B”。
尽管术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件能够被称作第二元件。
除非在本文中另有限定或暗示，否则使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域的技术人员通常理解的相同的含义。还将理解的是，除非在说明书中清楚限定，否则术语(诸如常用词典中限定的那些)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释。
图1是根据实施方式的显示装置10的示意性平面视图。
参照图1，显示装置10可显示运动图像或静止图像。显示装置10可是指提供显示屏的任何电子装置。显示装置10的实例可包括所有提供显示屏的电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和便携式摄像机。
显示装置10可包括提供显示屏的显示面板。显示面板的实例可包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。以下将描述无机发光二极管显示面板作为显示面板应用的实施方式的情况，但本公开不限于这种情况，并且只要相同的技术精神适用，也可应用其它显示面板。
显示装置10的形状可进行各种修改。例如，显示装置10可具有各种形状，诸如水平长矩形、竖直长矩形、正方形、具有倒圆角(倒圆顶点)的四边形、其它多边形或圆形。显示装置10的显示区域DPA的形状也可与显示装置10的整体形状相似。在图1中，示出了具有在第二方向DR2上为长的矩形形状的显示装置10。
显示装置10可包括显示区域DPA和非显示区域NDA。显示区域DPA可为可显示图像的区域，并且非显示区域NDA可为可不显示图像的区域。显示区域DPA也可被称为有效区域，并且非显示区域NDA也可被称作无效区域。显示区域DPA可大体占据显示装置10的中心。
显示区域DPA可包括多个像素PX。像素PX可排列为矩阵。像素PX中的每个在平面视图中可为矩形或正方形。然而，本公开不限于此，并且像素PX中的每个可具有带有相对于一方向倾斜的每边的菱形形状。像素PX可交替地排列为条形或岛型。像素PX中的每个可包括发射特定波长带的光的一个或多个发光元件，以显示特定颜色。
非显示区域NDA可定位为与显示区域DPA相邻。非显示区域NDA可完全地或部分地围绕显示区域DPA。显示区域DPA可为矩形，并且非显示区域NDA可布置为与显示区域DPA的四侧相邻。非显示区域NDA可形成显示装置10的边框。在非显示区域NDA中，可定位有在显示装置10中包括的布线或电路驱动器，或者可安装有外部装置。
图2是示出根据实施方式的显示装置10中包括的多个布线的排列的平面视图。
参照图2，显示装置10可包括多个布线。显示装置10可包括多个扫描线SL1和SL2、多个数据线DTL1至DTL3、初始化电压布线VIL以及多个电压布线VL(第一电压布线VL1至第四电压布线VL4)。尽管在附图中未示出，但在显示装置10中还可布置有其它布线。布线可包括由第三导电层制成并且在第一方向DR1上延伸的布线以及由第一导电层制成并且在第二方向DR2上延伸的布线。然而，布线延伸的方向不限于此。
第一扫描线SL1(在本文中可被称为扫描线SL1)和第二扫描线SL2(在本文中可被称为扫描线SL2)可在第二方向DR2上延伸。成对的第一扫描线SL1和第二扫描线SL2可在第一方向DR1上彼此间隔开，并且可在第一方向DR1上重复地排列。第一扫描线SL1和第二扫描线SL2可电连接到布置在显示区域DPA的在第二方向DR2上的一侧上的扫描驱动器SCD。第一扫描线SL1和第二扫描线SL2可在第二方向DR2上从非显示区域NDA中的扫描驱动器SCD延伸，以与显示区域DPA交叉。
数据线DTL可在第一方向DR1上延伸。数据线DTL可包括第一数据线DTL1(在本文中可被称为数据线DTL1)、第二数据线DTL2(在本文中可被称为数据线DTL2)和第三数据线DTL3(在本文中可被称为数据线DTL3)。每个为一个的第一数据线DTL1至第三数据线DTL3可形成一个组。第一数据线DTL1至第三数据线DTL3可在第二方向DR2上彼此间隔开，并且在它们之间可布置有其它布线。第一数据线DTL1至第三数据线DTL3中的每个可从布置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
初始化电压布线VIL可在第一方向DR1上延伸。初始化电压布线VIL中的每个可布置在数据线DTL中的一个与第一电压布线VL1之间。初始化电压布线VIL可在第一方向DR1上从布置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压布线VL1和第二电压布线VL2可在第一方向DR1上延伸，并且第三电压布线VL3和第四电压布线VL4可在第二方向DR2上延伸。第一电压布线VL1和第二电压布线VL2可在第二方向DR2上交替地布置，并且第三电压布线VL3和第四电压布线VL4可在第一方向DR1上交替地布置。第一电压布线VL1和第二电压布线VL2中的每个可横跨整个显示区域DPA或显示区域DPA的一部分在第一方向DR1上延伸。在第三电压布线VL3和第四电压布线VL4之中，一些布线可布置在显示区域DPA中，并且其它布线可布置在定位在显示区域DPA的在第一方向DR1上的两侧上的非显示区域NDA中。第一电压布线VL1和第二电压布线VL2可在第三导电层中，并且第三电压布线VL3和第四电压布线VL4可在布置在与第三导电层不同的层上的第一导电层中。第一电压布线VL1中的每个可电连接到至少一个第三电压布线VL3，并且第二电压布线VL2中的每个可电连接到至少一个第四电压布线VL4。电压布线VL可在整个显示区域DPA中具有网状结构。然而，本公开不限于此。
数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可电连接到至少一个布线焊盘WPD。每个布线焊盘WPD可布置在非显示区域NDA中。在实施方式中，每个布线焊盘WPD可布置在定位在显示区域DPA的为在第一方向DR1上的第二侧的下侧上的焊盘区域PDA中。数据线DTL可分别电连接到不同的数据布线焊盘WPD_PT。初始化电压布线VIL中的每个可电连接到初始化布线焊盘WPD_VIL，第一电压布线VL1可电连接到第一电压布线焊盘WPD_VL1，并且第二电压布线VL2可电连接到第二电压布线焊盘WPD_VL2。外部装置可安装在布线焊盘WPD上(或焊盘区域PDA中)。外部装置可通过各向异性导电膜、超声接合或类似方式安装在布线焊盘WPD上(或焊盘区域PDA中)。尽管在附图中每个布线焊盘WPD布置在定位在显示区域DPA的下侧上的焊盘区域PDA中，但本公开不限于此。布线焊盘WPD中的一些也可布置在定位在显示区域DPA的上侧、或者左侧和右侧中的一个上的区域中。
显示装置10的每个像素PX或每个子像素SPXn(例如，参见图3)(其中，n为1至3的整数)可包括像素驱动电路。上述布线可穿过每个像素PX或与每个像素PX相邻，并且可将驱动信号发送到每个像素驱动电路。像素驱动电路可包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可进行各种改变。根据实施方式，显示装置10的每个子像素SPXn可具有像素驱动电路包括三个晶体管和一个电容器的3T1C结构。尽管以下将使用3T1C结构作为实施方式来描述像素驱动电路，但本公开不限于此，并且诸如2T1C结构、7T1C结构和6T1C结构的其它各种修改结构也可适用。
图3是根据实施方式的布置在显示装置10中的子像素SPXn的等效电路的示意图。
参照图3，除了发光二极管EL之外，根据实施方式的显示装置10的每个子像素SPXn还可包括三个晶体管T1至T3和一个存储电容器Cst。
发光二极管EL可响应于通过第一晶体管T1(在本文中可被称为晶体管T1)供给的电流来发射光。发光二极管EL可包括第一电极、第二电极和布置在它们之间的至少一个发光元件。发光元件可响应于从第一电极和第二电极接收的电信号来发射特定波长带的光。
发光二极管EL的第一端可电连接到第一晶体管T1的源电极，并且发光二极管EL的第二端可电连接到第二电压布线VL2，第二电压布线VL2供给有比第一电压布线VL1的高电位电压(在下文中被称为第一电源电压)低的低电位电压(在下文中被称为第二电源电压)。
第一晶体管T1可基于栅电极与源电极之间的电压差来调节从供给有第一电源电压的第一电压布线VL1流到发光二极管EL的电流。例如，第一晶体管T1可为用于驱动发光二极管EL的驱动晶体管。第一晶体管T1可具有与第二晶体管T2(在本文中可被称为晶体管T2)的源电极电连接的栅电极、与发光二极管EL的第一电极电连接的源电极和与施加有第一电源电压的第一电压布线VL1电连接的漏电极。
第二晶体管T2可通过第一扫描线SL1的扫描信号而导通，以将数据线DTL电连接到第一晶体管T1的栅电极。第二晶体管T2可具有电连接到第一扫描线SL1的栅电极、与第一晶体管T1的栅电极电连接的源电极和电连接到数据线DTL的漏电极。
第三晶体管T3(在本文中可被称为晶体管T3)可通过第二扫描线SL2的扫描信号而导通，以将初始化电压布线VIL电连接到发光二极管EL的第一端。第三晶体管T3可具有电连接到第二扫描线SL2的栅电极、电连接到初始化电压布线VIL的漏电极和与发光二极管EL的第一电极或第一晶体管T1的源电极电连接的源电极。
第一晶体管T1至第三晶体管T3中的每个的源电极和漏电极不限于以上描述，并且也可应用相反的描述。第一晶体管T1至第三晶体管T3中的每个可形成为薄膜晶体管。尽管第一晶体管T1至第三晶体管T3中的每个在图3中描述为N型金属氧化物半导体场效应晶体管(MOSFET)，但本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的每个可形成为P型MOSFET，或者第一晶体管T1至第三晶体管T3中的一些可形成为N型MOSFET，并且其余可形成为P型MOSFET。
存储电容器Cst可形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst可存储第一晶体管T1的栅极电压与源极电压之间的差。
在图3的实施方式中，第二晶体管T2的栅电极可电连接到第一扫描线SL1，并且第三晶体管T3的栅电极可电连接到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可为不同的扫描线，并且第二晶体管T2和第三晶体管T3可通过从不同的扫描线发送的扫描信号而导通。然而，本公开不限于此。
在一些实施方式中，第二晶体管T2和第三晶体管T3的栅电极可电连接到相同的扫描线。第二晶体管T2和第三晶体管T3可通过从相同的扫描线施加的扫描信号而同步地导通。
现还将参照其它附图详细描述根据实施方式的显示装置10的像素PX的结构。
图4是根据实施方式的显示装置10的像素PX的平面视图。
图4示出了显示装置10的像素PX中的电极RME(第一电极RME1和第二电极RME2)、阻挡壁BP1和BP2、堤层BNL、多个发光元件ED以及连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)的平面排列。
参照图4，显示装置10的像素PX中的每个可包括多个子像素SPXn。例如，像素PX可包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可发射第一颜色的光，第二子像素SPX2可发射第二颜色的光并且第三子像素SPX3可发射第三颜色的光。例如，第一颜色可为蓝色，第二颜色可为绿色，并且第三颜色可为红色。然而，本公开不限于此，并且子像素SPXn可发射相同颜色的光。在实施方式中，子像素SPXn可发射蓝色光。尽管在附图中像素PX包括三个子像素SPXn，但本公开不限于此，并且像素PX可包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可包括发射区域EMA和非发射区域。发射区域EMA可为布置有发光元件ED以发射特定波长带的光的区域。非发射区域可为没有布置发光元件ED并且由于从发光元件ED发射的光不到达这种区域而没有输出光的区域。
发射区域EMA可包括布置有发光元件ED的区域以及与发光元件ED相邻并且输出从发光元件ED发射的光的区域。例如，发射区域EMA可包括从发光元件ED发射的光在由其它构件反射或折射之后输出的区域。多个发光元件ED可布置在每个子像素SPXn中，并且定位有发光元件ED的区域和与这个区域相邻的区域可形成发射区域EMA。
尽管子像素SPXn的各自的发射区域EMA在附图中具有基本上相同的面积，但本公开不限于此。在一些实施方式中，每个子像素SPXn的发射区域EMA可根据从布置在子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的面积。
每个子像素SPXn还可包括布置在非发射区域中的子区域SA。每个子像素SPXn的子区域SA可布置在发射区域EMA的为在第一方向DR1上的第二侧的下侧上。发射区域EMA和子区域SA可在第一方向DR1上交替地排列，并且子区域SA可布置在于第一方向DR1上彼此间隔开的相邻的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可在第一方向DR1上交替地排列，并且可各自在第二方向DR2上重复地排列。然而，本公开不限于此，并且多个像素PX中的发射区域EMA和子区域SA的排列可与图4中的排列不同。
光可由于发光元件ED不布置在子区域SA中而不从子区域SA出射，并且布置在每个子像素SPXn中的电极RME中的每个的一部分可布置在子区域SA中。布置在于第一方向DR1上相邻的子像素SPXn中的电极RME可通过子区域SA的分离部分ROP而彼此分离。
根据实施方式的显示装置10可包括电极RME(第一电极RME1和第二电极RME2)、阻挡壁BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)。
阻挡壁BP1和BP2可布置在每个子像素SPXn的发射区域EMA中。阻挡壁BP1和BP2可大体在第一方向DR1上延伸，并且可在第二方向DR2上彼此间隔开。
例如，阻挡壁BP1和BP2可包括在每个子像素SPXn的发射区域EMA中的在第二方向DR2上彼此间隔开的第一阻挡壁BP1和第二阻挡壁BP2。第一阻挡壁BP1可布置在发射区域EMA的中心的为在第二方向DR2上的第一侧的左侧上，并且第二阻挡壁BP2可与第一阻挡壁BP1间隔开并且布置在发射区域EMA的中心的为在第二方向DR2上的第二侧的右侧上。第一阻挡壁BP1和第二阻挡壁BP2可在第二方向DR2上交替地排列并且可在显示区域DPA中布置为岛状图案。多个发光元件ED可布置在第一阻挡壁BP1与第二阻挡壁BP2之间。
第一阻挡壁BP1和第二阻挡壁BP2可在第一方向DR1上具有相同的长度，并且第一阻挡壁BP1和第二阻挡壁BP2的在第一方向DR1上的长度可比由堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度短。第一阻挡壁BP1和第二阻挡壁BP2可与堤层BNL的在第二方向DR2上延伸的部分间隔开。然而本公开不限于此，并且第一阻挡壁BP1和第二阻挡壁BP2也可与堤层BNL为一体，或者可部分地与堤层BNL的在第二方向DR2上延伸的部分重叠。第一阻挡壁BP1和第二阻挡壁BP2中的每个的在第一方向DR1上的长度可等于或大于由堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度。
尽管在附图中在每个子像素SPXn中布置有两个阻挡壁BP1和BP2，但本公开不限于此。第一阻挡壁BP1和第二阻挡壁BP2的数量和形状可根据电极RME的数量或排列结构而改变。
电极RME(第一电极RME1和第二电极RME2)可在一方向上延伸，并且可布置在每个子像素SPXn中。电极RME1和RME2可在第一方向DR1上横跨每个子像素SPXn的发射区域EMA和子区域SA延伸，并且可在第二方向DR2上彼此间隔开。电极RME可电连接到稍后将描述的发光元件ED。然而，本公开不限于此，并且电极RME可不直接连接到发光元件ED。
显示装置10可包括布置在每个子像素SPXn中的第一电极RME1(在本文中可被称为电极RME1)和第二电极RME2(在本文中可被称为电极RME2)。第一电极RME1可布置在发射区域EMA的中心的左侧上，并且第二电极RME2在第二方向DR2上与第一电极RME1间隔开并且布置在发射区域EMA的中心的右侧上。第一电极RME1可布置在第一阻挡壁BP1上，并且第二电极RME2可布置在第二阻挡壁BP2上。第一电极RME1和第二电极RME2可延伸超过堤层BNL，以位于对应的子像素SPXn的发射区域EMA以及子区域SA的一部分中。在第一方向DR1上相邻的子像素SPXn的第一电极RME1和第二电极RME2可通过定位在子像素SPXn的子区域SA中的分离部分ROP而彼此间隔开或者分离。
尽管在附图中每个子像素SPXn中的两个电极RME在第一方向DR1上延伸，但本公开不限于此。例如，在显示装置10中，在子像素SPXn中可布置有更多数量的电极RME，或者电极RME可部分地弯折并且可根据位置而具有不同的宽度。
堤层BNL可围绕子像素SPXn、发射区域EMA和子区域SA。堤层BNL可布置在相邻的子像素SPXn之间的在第一方向DR1和第二方向DR2上的边界处，并且也可布置在发射区域EMA与子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可为由堤层BNL分离的区域。子像素SPXn之间的距离、发射区域EMA之间的距离和子区域SA之间的距离可根据堤层BNL的宽度而改变。
堤层BNL可包括在平面视图中在第一方向DR1和第二方向DR2上延伸的部分，以在整个显示区域DPA中形成网格图案。堤层BNL可布置在每个子像素SPXn的边界处，以分离相邻的子像素SPXn。堤层BNL可围绕布置在每个子像素SPXn中的发射区域EMA和子区域SA，以将它们彼此分离。如稍后将描述的，堤层BNL也可形成布置有显示装置10的颜色控制结构的区域。
发光元件ED可布置在发射区域EMA中。发光元件ED可布置在第一阻挡壁BP1与第二阻挡壁BP2之间，并且可在第一方向DR1上彼此间隔开。在实施方式中，发光元件ED可在一方向上延伸，并且发光元件ED的两端可分别布置在不同的电极RME上。每个发光元件ED的长度可大于在第二方向DR2上间隔开的电极RME之间的距离。发光元件ED延伸的方向可基本上垂直于电极RME延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED延伸的方向可为第一方向DR1或偏斜于第二方向DR2的方向。
连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)可布置在电极RME和/或第一阻挡壁BP1和第二阻挡壁BP2上。连接电极CNE可在一方向上延伸并且可彼此间隔开。连接电极CNE中的每个可电接触发光元件ED，并且可电连接到电极RME或电极RME下的导电层。
连接电极CNE可包括布置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可在第一方向DR1上延伸，并且可布置在第一电极RME1或第一阻挡壁BP1上。第一连接电极CNE1可与第一电极RME1部分地重叠，并且可通过堤层BNL从发射区域EMA延伸到子区域SA。第二连接电极CNE2可在第一方向DR1上延伸，并且可布置在第二电极RME2或第二阻挡壁BP2上。第二连接电极CNE2可与第二电极RME2部分地重叠，并且可通过堤层BNL从发射区域EMA延伸到子区域SA。
图5是沿图4的线E1-E1'截取的示意性剖视图。图6是沿图4的线E2-E2'截取的示意性剖视图。
图5示出了横跨布置在第一子像素SPX1中的发光元件ED的两端以及电极接触孔CTD和CTS的剖面。图6示出了横跨布置在第一子像素SPX1中的发光元件ED的两端以及接触部分CT1和CT2的剖面。
结合图4参照图5和图6，显示装置10可包括包含有第一衬底SUB以及布置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层的布线衬底101。显示装置10可包括布置在布线衬底101上的电极RME(第一电极RME1和第二电极RME2)、发光元件ED以及连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)。布线衬底101的半导体层、导电层和绝缘层可构成显示装置10的电路层。
第一衬底SUB可为绝缘衬底。第一衬底SUB可由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一衬底SUB可为刚性衬底，或者可为可弯折、折叠、卷曲等的柔性衬底。第一衬底SUB可包括显示区域DPA和与显示区域DPA相邻的非显示区域NDA，并且显示区域DPA可包括发射区域EMA和为非发射区域的一部分的子区域SA。
第一导电层可布置在第一衬底SUB上。第一导电层可包括底部金属层BML，并且底部金属层BML可与第一晶体管T1的第一有源层ACT1重叠。底部金属层BML可防止光进入第一晶体管T1的第一有源层ACT1和/或可电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，可省略底部金属层BML。
在第一导电层和第一衬底SUB上可布置有缓冲层BL。缓冲层BL可形成在第一衬底SUB上，以保护像素PX的晶体管免受通过易于湿气渗透的第一衬底SUB引入的湿气的影响并且可执行表面平坦化功能。
半导体层可布置在缓冲层BL上。半导体层可包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可分别与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可包括单晶硅、氧化物半导体或类似物。在实施方式中，半导体层可包括多晶硅。氧化物半导体可为包含有铟(In)的氧化物半导体。例如，氧化物半导体可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中一个第一晶体管T1布置在显示装置10的每个子像素SPXn中，但本公开不限于此，并且显示装置10可包括更多数量的晶体管。
在显示区域DPA中的半导体层和缓冲层BL上可布置有第一栅极绝缘层GI。第一栅极绝缘层GI可不布置在焊盘区域PDA中。第一栅极绝缘层GI可用作第一晶体管T1和第二晶体管T2中的每个的栅极绝缘膜。在附图中，第一栅极绝缘层GI布置在缓冲层BL的整个表面上，但本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2一起图案化，并且因此可部分地布置在第二导电层与半导体层的第一有源层ACT1和第二有源层ACT2之间。
第二导电层可布置在第一栅极绝缘层GI上。第二导电层可包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可在为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区重叠，并且第二栅电极G2可在为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区重叠。尽管在附图中未示出，但第二导电层还可包括存储电容器的电极。
在第二导电层上可布置有第一层间绝缘层IL1。第一层间绝缘层IL1可用作第二导电层与布置在第二导电层上的其它层之间的绝缘膜，并且可保护第二导电层。
第三导电层可布置在第一层间绝缘层IL1上。第三导电层可包括布置在显示区域DPA中的第一电压布线VL1和第二电压布线VL2、第一导电图案CDP1以及第一晶体管T1和第二晶体管T2中的每个的源电极S1或S2和漏电极D1或D2。尽管在附图中未示出，但第三导电层还可包括存储电容器的另一电极。
供给到第一电极RME1的高电位电压(或第一电源电压)可施加到第一电压布线VL1，并且供给到第二电极RME2的低电位电压(或第二电源电压)可施加到第二电压布线VL2。第一电压布线VL1的一部分可通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔电接触第一晶体管T1的第一有源层ACT1。第一电压布线VL1可用作第一晶体管T1的第一漏电极D1(在本文中可被称为漏电极D1)。第二电压布线VL2可直接连接到稍后将描述的第二电极RME2。
第一导电图案CDP1可通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔电接触第一晶体管T1的第一有源层ACT1。第一导电图案CDP1可通过另一接触孔电接触底部金属层BML。第一导电图案CDP1可用作第一晶体管T1的第一源电极S1(在本文中可被称为源电极S1)。第一导电图案CDP1可电连接到稍后将描述的第一电极RME1和/或第一连接电极CNE1。第一晶体管T1可将从第一电压布线VL1接收的第一电源电压发送到第一电极RME1和/或第一连接电极CNE1。
第二源电极S2(在本文中可被称为源电极S2)和第二漏电极D2(在本文中可被称为漏电极D2)中的每个可通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔电接触第二晶体管T2的第二有源层ACT2。第二晶体管T2可为上述参照图3的开关晶体管中的任何一个。第二晶体管T2可将从图3的数据线DTL接收的信号发送到第一晶体管T1，或者将从图2的初始化电压布线VIL接收的信号发送到存储电容器的另一电极。
在第三导电层上可布置有第一钝化层PV1。第一钝化层PV1可用作第三导电层与其它层之间的绝缘膜，并且可保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可由彼此交替地堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可包括包含有硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少任何一种的无机层彼此堆叠的双层，或者可包括以上无机层彼此交替地堆叠的多层。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可由包括有以上绝缘材料中的任何一种的一个无机层构成。在一些实施方式中，第一层间绝缘层IL1可由诸如聚酰亚胺(PI)的有机绝缘材料制成。
在显示区域DPA中的第三导电层上可布置有过孔层VIA。过孔层VIA可包括诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由于在其下的导电层引起的台阶差并且可形成平坦的上表面。然而，在一些实施方式中，可省略过孔层VIA。
显示装置10可包括第一阻挡壁BP1和第二阻挡壁BP2、电极RME(第一电极RME1和第二电极RME2)、堤层BNL、发光元件ED以及连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)作为布置在布线衬底101的过孔层VIA上的显示元件层。显示装置10可包括布置在布线衬底101上的多个绝缘层PAS1至PAS3。
第一阻挡壁BP1和第二阻挡壁BP2可布置在过孔层VIA上。例如，第一阻挡壁BP1和第二阻挡壁BP2可直接布置在过孔层VIA上，并且第一阻挡壁BP1和第二阻挡壁BP2中的每个的至少一部分可从过孔层VIA的上表面突出。第一阻挡壁BP1和第二阻挡壁BP2中的每个的突出部分可具有倾斜侧表面或带有预定(或可选)曲率的弯曲侧表面，并且从发光元件ED发射的光可通过布置在第一阻挡壁BP1和第二阻挡壁BP2上的电极RME在过孔层VIA上方向上反射。不像在附图中那样，第一阻挡壁BP1和第二阻挡壁BP2中的每个可具有在剖视图中具有以预定(或可选)曲率弯曲的外表面的形状，例如，可具有半圆形形状或半椭圆形形状。第一阻挡壁BP1和第二阻挡壁BP2可包括但不限于有机绝缘材料，诸如聚酰亚胺(PI)。
电极RME(第一电极RME1和第二电极RME2)可布置在第一阻挡壁BP1和第二阻挡壁BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可至少布置在第一阻挡壁BP1和第二阻挡壁BP2的倾斜侧表面上。在第二方向DR2上测量的电极RME的宽度可小于在第二方向DR2上测量的第一阻挡壁BP1和第二阻挡壁BP2的宽度，并且在第二方向DR2上测量的第一电极RME1与第二电极RME2之间的距离可小于第一阻挡壁BP1与第二阻挡壁BP2之间的距离。第一电极RME1和第二电极RME2中的每个的至少一部分可直接布置在过孔层VIA上，以使得它们布置在相同的平面上。
布置在第一阻挡壁BP1与第二阻挡壁BP2之间的发光元件ED可在从发光元件ED的两端起的方向上发射光，并且发射的光的一部分可朝向布置在第一阻挡壁BP1和第二阻挡壁BP2上的电极RME行进。每个电极RME可具有布置在第一阻挡壁BP1或第二阻挡壁BP2上的部分可反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2中的每个可至少覆盖第一阻挡壁BP1或第二阻挡壁BP2的侧表面，以反射从发光元件ED发射的光。
电极RME中的每个可在发射区域EMA与子区域SA之间通过与堤层BNL重叠的部分中的电极接触孔CTD或CTS直接接触第三导电层。第一电极接触孔CTD(在本文中可被称为电极接触孔CTD)可形成在堤层BNL与第一电极RME1重叠的区域中，并且第二电极接触孔CTS(在本文中可被称为电极接触孔CTS)可形成在堤层BNL与第二电极RME2重叠的区域中。第一电极RME1可通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1电接触。第二电极RME2可通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压布线VL2电接触。第一电极RME1可通过第一导电图案CDP1电连接到第一晶体管T1以接收第一电源电压，并且第二电极RME2可电连接到第二电压布线VL2以接收第二电源电压。然而，本公开不限于此。在实施方式中，第一电极RME1和第二电极RME2可不电连接到第三导电层的第一电压布线VL1和第二电压布线VL2，并且稍后将描述的连接电极CNE可直接连接到第三导电层。
电极RME可包括具有高反射率的导电材料。例如，电极RME中的每个可包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者包括有铝(A1)、镍(Ni)或镧(La)的合金，或者可具有诸如钛(Ti)、钼(Mo)或铌(Nb)的金属层和以上合金彼此堆叠的结构。在一些实施方式中，电极RME中的每个可包括包含有铝(Al)的合金和由钛(Ti)、钼(Mo)或铌(Nb)制成的至少一个金属层彼此堆叠的双层或多层。
然而，本公开不限于此，并且每个电极RME可包括透明导电材料。例如，每个电极RME可包括诸如ITO、IZO或ITZO的材料。在一些实施方式中，每个电极RME可具有透明导电材料和具有高反射率的金属层以一层或多层彼此堆叠的结构，或者可形成为包括有它们的单层。例如，每个电极RME可具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可电连接到发光元件ED，并且可将从发光元件ED发射的光中的一些向第一衬底SUB上方的向上方向反射。
第一绝缘层PAS1(在本文中可被称为绝缘层PAS1)可布置在整个显示区域DPA中，并且可布置在过孔层VIA和电极RME上。第一绝缘层PAS1可保护电极RME，同时使它们彼此绝缘。由于第一绝缘层PAS1在堤层BNL形成之前覆盖电极RME，因此其可防止电极RME在形成堤层BNL的工艺中被损坏。第一绝缘层PAS1也可防止布置在其上的发光元件ED直接接触其它构件并且因此被损坏。
在实施方式中，第一绝缘层PAS1可为阶梯状的，以使得第一绝缘层PAS1的上表面的一部分在于第二方向DR2上彼此间隔开的电极RME之间凹陷。发光元件ED可布置在第一绝缘层PAS1的阶梯状的上表面上，并且可在发光元件ED与第一绝缘层PAS1之间形成空间。
第一绝缘层PAS1可包括布置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2可分别与不同的电极RME重叠。例如，第一绝缘层PAS1可包括与第一电极RME1重叠的第一接触部分CT1(在本文中可被称为接触部分CT1)和与第二电极RME2重叠的第二接触部分CT2(在本文中可被称为接触部分CT2)。第一接触部分CT1和第二接触部分CT2中的每个可穿透第一绝缘层PAS1以暴露在其下的第一电极RME1或第二电极RME2的上表面的一部分。第一接触部分CT1和第二接触部分CT2中的每个还可穿透布置在第一绝缘层PAS1上的其它绝缘层中的一些。由第一接触部分CT1和第二接触部分CT2中的每个暴露的电极RME可电接触连接电极CNE。
堤层BNL可布置在第一绝缘层PAS1上。堤层BNL可包括在第一方向DR1和第二方向DR2上延伸的部分，并且可围绕每个子像素SPXn。堤层BNL可围绕每个子像素SPXn的发射区域EMA和子区域SA以将它们分离，并且可围绕显示区域DPA的最外围以将显示区域DPA和非显示区域NDA分离。
像第一阻挡壁BP1和第二阻挡壁BP2那样，堤层BNL可具有预定(或可选)的高度。在一些实施方式中，堤层BNL的上表面可比第一阻挡壁BP1和第二阻挡壁BP2的上表面高，并且在第三方向DR3上，堤层BNL的厚度可等于或大于第一阻挡壁BP1和第二阻挡壁BP2的厚度。在显示装置10的制造工艺期间，堤层BNL可防止墨水在喷墨印刷工艺中溢出到相邻子像素SPXn。像第一阻挡壁BP1和第二阻挡壁BP2那样，堤层BNL可包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可布置在发射区域EMA中。发光元件ED可布置在第一阻挡壁BP1与第二阻挡壁BP2之间的第一绝缘层PAS1上。发光元件ED延伸的方向可基本上平行于第一衬底SUB的上表面。如稍后将描述的，每个发光元件ED可包括在延伸方向上布置的多个半导体层，并且半导体层可在平行于第一衬底SUB的上表面的方向上顺序地布置。然而，本公开不限于此。在发光元件ED中的每个具有不同结构的情况下，半导体层可布置在垂直于第一衬底SUB的方向上。
布置在子像素SPXn中的发光元件ED可根据形成上述半导体层的材料而发射不同波长带的光。然而，本公开不限于此，并且布置在子像素SPXn中的发光元件ED可通过包括由相同的材料制成的半导体层而发射相同颜色的光。
发光元件ED可通过电接触连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)电连接到电极RME和过孔层VIA下的导电层，并且可响应于电信号而发射特定波长带的光。
第二绝缘层PAS2(在本文中可被称为绝缘层PAS2)可布置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可包括在第一阻挡壁BP1与第二阻挡壁BP2之间在第一方向DR1上延伸并且布置在发光元件ED上的图案部分。图案部分可部分地覆盖发光元件ED的外周表面，并且可不覆盖发光元件ED的两侧或两端。图案部分可在平面视图中在每个子像素SPXn中形成线性或岛状图案。第二绝缘层PAS2的图案部分可在显示装置10的制造工艺中在固定发光元件ED的同时保护发光元件ED。第二绝缘层PAS2也可填充发光元件ED与发光元件ED下的第一绝缘层PAS1之间的空间。第二绝缘层PAS2的一部分可布置在堤层BNL上并且在子区域SA中。
连接电极CNE(第一连接电极CNE1和第二连接电极CNE2)可布置在电极RME以及第一阻挡壁BP1和第二阻挡壁BP2上。第一连接电极CNE1可布置在第一电极RME1和第一阻挡壁BP1上。第一连接电极CNE1可与第一电极RME1部分地重叠，并且可通过堤层BNL从发射区域EMA延伸到子区域SA。第二连接电极CNE2可布置在第二电极RME2和第二阻挡壁BP2上。第二连接电极CNE2可与第二电极RME2部分地重叠，并且可通过堤层BNL从发射区域EMA延伸到子区域SA。
第一连接电极CNE1和第二连接电极CNE2中的每个可与发光元件ED电接触。第一连接电极CNE1可与第一电极RME1部分地重叠，并且可与每个发光元件ED的一端电接触。第二连接电极CNE2可与第二电极RME2部分地重叠，并且可与每个发光元件ED的另一端电接触。连接电极CNE可布置在发射区域EMA和子区域SA中。连接电极CNE中的每个可电接触布置在发射区域EMA中的部分中的发光元件ED，并且可电连接到布置在子区域SA的部分中的第三导电层。第一连接电极CNE1可电接触发光元件ED的第一端，并且第二连接电极CNE2可电接触发光元件ED的第二端。
在显示装置10中，连接电极CNE中的每个可通过布置在子区域SA中的接触部分CT1或CT2与电极RME电接触。第一连接电极CNE1可通过在子区域SA中穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3(在本文中可被称为绝缘层PAS3)的第一接触部分CT1与第一电极RME1电接触。第二连接电极CNE2可通过在子区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2电接触。连接电极CNE可分别通过电极RME电连接到第三导电层。第一连接电极CNE1可电连接到第一晶体管T1以接收第一电源电压，并且第二连接电极CNE2可电连接到第二电压布线VL2以接收第二电源电压。连接电极CNE中的每个可电接触发射区域EMA中的发光元件ED，以将电源电压发送到发光元件ED。
然而，本公开不限于此。在一些实施方式中，连接电极CNE可直接接触第三导电层，或者可通过除了电极RME以外的图案电连接到第三导电层。
连接电极CNE可包括导电材料，诸如ITO、IZO、ITZO或铝(Al)。例如，连接电极CNE可包括透明导电材料，并且从发光元件ED发射的光可穿过连接电极CNE。
第三绝缘层PAS3可布置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可布置在第二绝缘层PAS2的整个表面上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可布置在第三绝缘层PAS3上。第三绝缘层PAS3可布置在过孔层VIA的除了布置有第一连接电极CNE1的区域以外的整个表面上。第三绝缘层PAS3可使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，以使得它们彼此不直接接触。
尽管在附图中未示出，但在第三绝缘层PAS3和第一连接电极CNE1上还可布置有另一绝缘层。该另一绝缘层可保护布置在第一衬底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可包括无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可包括无机绝缘材料并且第二绝缘层PAS2可包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可形成为多个绝缘层彼此交替地或重复地堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可由相同的材料制成，或者一些可由相同的材料制成而另一些由不同的材料制成，或者它们中的所有可由不同的材料制成。
图7是根据实施方式的发光元件ED的示意性剖视图。
参照图7，发光元件ED可为发光二极管。例如，发光元件ED可为具有纳米至微米的尺寸并且由无机材料制成的无机发光二极管。在电场在彼此面对的两个电极之间在特定方向上形成的情况下，发光元件ED可在形成有极性的两个电极之间对齐。
根据实施方式的发光元件ED可在一方向上延伸。发光元件ED可具有诸如圆柱体、杆、线、管或类似样式的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可具有包括有多边形棱柱(诸如立方体、长方形平行六面体或六边形棱柱)以及在一方向上延伸并且具有部分倾斜外表面的形状的各种形状。
发光元件ED可包括掺杂有任何导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可从外部电力源接收电信号并且发射特定波长带的光。发光元件ED可包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可为n型半导体。第一半导体层31可包括具有为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。用于掺杂第一半导体层31的n型掺杂剂可为Si、Ge、Sn、Se或类似物。
第二半导体层32可在发光层36介于它们之间的情况下布置在第一半导体层31上。第二半导体层32可为p型半导体。第二半导体层32可包括具有为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。用于掺杂第二半导体层32的p型掺杂剂可为Mg、Zn、Ca、Ba或类似物。
尽管在附图中第一半导体层31和第二半导体层32中的每个由一个层构成，但本公开不限于此。第一半导体层31和第二半导体层32中的每个可包括更多层，例如，根据发光层36的材料，还可包括覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可包括布置在第一半导体层31与发光层36之间或者布置在第二半导体层32与发光层36之间的另一半导体层。布置在第一半导体层31与发光层36之间的半导体层可包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Superlattices)中的任何一种或多种。布置在第二半导体层32与发光层36之间的半导体层可包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。
发光层36可布置在第一半导体层31与第二半导体层32之间。发光层36可包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，其可具有多个量子层和多个阱层彼此交替地堆叠的结构。发光层36可响应于通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的结合而发射光。发光层36可包括诸如AlGaN、AlGaInN或InGaN的材料。特别地，在发光层36具有量子层和阱层彼此交替地堆叠的多量子阱结构的情况下，量子层可包括诸如AlGaN或AlGaInN的材料，并且阱层可包括诸如GaN或AlInN的材料。
发光层36可具有带有大能带隙的半导体材料和带有小能带隙的半导体材料彼此交替地堆叠的结构，或者可根据其发射的光的波长带而包括第Ⅲ族至第Ⅴ族的半导体材料。从发光层36发射的光不限于蓝色波长带中的光。在另一实施方式中，发光层36可发射红色波长带或绿色波长带中的光。
电极层37可为欧姆连接电极。然而，本公开不限于此，并且电极层37可为肖特基连接电极。发光元件ED可包括至少一个电极层37。发光元件ED可包括一个或多个电极层37。然而，本公开不限于此，并且可省略电极层37。
在发光元件ED电连接到显示装置10中的电极或连接电极的情况下，电极层37可减小发光元件ED与电极或连接电路之间的电阻。电极层37可包括导电金属。例如，电极层37可包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。
绝缘膜38可围绕上述半导体层和电极层的外周表面。例如，绝缘膜38可围绕至少发光层36的外表面，并且可暴露发光元件ED的在纵向方向上的两端。绝缘膜38的上表面可在剖视图中在与发光元件ED的至少一端相邻的区域中为倒圆的。
绝缘膜38可包括绝缘材料，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。尽管在附图中绝缘膜38示出为单层，但本公开不限于此。在一些实施方式中，绝缘膜38可形成为多层彼此堆叠的多层结构。
绝缘膜38可保护发光元件ED的半导体层和电极层。绝缘膜38可防止在发光层36直接接触将电信号发送到发光元件ED的电极的情况下在发光层36中可能出现的电短路。绝缘膜38可防止发光元件ED的发光效率减小。
绝缘膜38的外表面可被处理。发光元件ED可在其分散在预定(或可选)的墨水中的状态下喷射到电极上，并且可对齐。绝缘膜38的表面可被疏水处理或亲水处理，以使得发光元件ED在墨水中保持分离而不与其它相邻发光元件ED聚集。
图8是示出根据实施方式的第一晶体管T1以及通过布置在显示装置10的布线衬底101中的多个布线和导电图案而形成的焊盘电极PAD的示意性剖视图。图9是图8的部分A的放大视图。
图8和图9示出了布置在显示装置10的显示区域DPA中的第一晶体管T1以及布置在焊盘区域PDA中的多个焊盘布线PW1和PW2及焊盘电极PAD。图8和图9更详细示出了布线衬底101中包括的每个导电层的结构。
结合图5和图6参照图8和图9，根据实施方式的显示装置10可包括布置在焊盘区域PDA中的多个焊盘布线PW1和PW2、焊盘电极PAD以及焊盘电极覆盖层PDC。焊盘布线PW1和PW2以及焊盘电极PAD的焊盘电极基础层PAD_L可布置在布线衬底101的第一导电层至第三导电层中。
例如，焊盘布线PW1和PW2可包括第一焊盘布线PW1和第二焊盘布线PW2。第一焊盘布线PW1可直接布置在第一衬底SUB上，并且第二焊盘布线PW2可直接布置在缓冲层BL上。第一焊盘布线PW1可由布线衬底101的焊盘区域PDA中的第一导电层制成，并且第二焊盘布线PW2可由布线衬底101的焊盘区域PDA中的第二导电层制成。
第一焊盘布线PW1以及显示区域DPA的底部金属层BML可同时形成并且可包括相同的材料。第二焊盘布线PW2以及显示区域DPA的第一栅电极G1和第二栅电极G2可同时形成并且可包括相同的材料。尽管在附图中第一焊盘布线PW1和第二焊盘布线PW2在厚度方向上彼此重叠，但本公开不限于此。在一些实施方式中，第一焊盘布线PW1和第二焊盘布线PW2中的每个可电连接到布置在显示区域DPA中的第一导电层至第三导电层的布线中的任何一个，并且它们中的至少任何一个可与布置在其上的焊盘电极PAD电连接。
焊盘电极PAD可布置在布线衬底101的焊盘区域PDA中，并且可电连接到上述布线焊盘WPD中的任何一个。尽管在附图中未示出，但焊盘电极PAD可电连接到布置在显示区域DPA中的布线中的任何一个，并且从布线焊盘WPD发送的电信号可通过焊盘电极PAD传输到显示区域DPA的布线。
焊盘电极PAD可包括焊盘电极基础层PAD_L和布置在焊盘电极基础层PAD_L上的焊盘电极上层PAD_U。焊盘电极基础层PAD_L可直接布置在第一层间绝缘层IL1上，并且焊盘电极上层PAD_U可直接布置在第一钝化层PV1上。布线衬底101的过孔层VIA可布置在显示区域DPA和焊盘区域PDA中。焊盘电极基础层PAD_L可由第三导电层制成。焊盘电极基础层PAD_L和显示区域DPA的第一导电图案CDP1可同时形成，并且可包括相同的材料。
在焊盘区域PDA中，过孔层VIA可被暴露而不布置在第一钝化层PV1上。焊盘电极上层PAD_U和显示区域DPA的电极RME可同时形成，并且可包括相同的材料。布置在焊盘区域PDA中的第一绝缘层PAS1可直接布置在焊盘电极上层PAD_U和第一钝化层PV1上，并且第二绝缘层PAS2和第三绝缘层PAS3可顺序地布置在第一绝缘层PAS1上。
焊盘电极覆盖层PDC可布置在布线衬底101的焊盘区域PDA中的第三绝缘层PAS3上。焊盘电极覆盖层PDC和显示区域DPA的连接电极CNE中的一个可同时形成，并且可包括相同的材料。焊盘电极覆盖层PDC可通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的接触孔直接接触焊盘电极上层PAD_U，并且可电连接到焊盘电极上层PAD_U。焊盘电极覆盖层PDC可布置在焊盘电极PAD上，并且在保护焊盘电极PAD的同时电连接到焊盘电极PAD。上述布线焊盘WPD可布置在焊盘电极覆盖层PDC上。
根据实施方式，在显示装置10的布线衬底101中，第一导电层至第三导电层的布线或导电图案中的至少任何一个可包括多个金属层ML1至ML3。例如，第一导电层的底部金属层BML和第一焊盘布线PW1中的每个可具有带有不同组分的金属层ML1至ML3顺序地堆叠的结构。第二导电层的第一栅电极G1和第二焊盘布线PW2中的每个以及第三导电层的第一导电图案CDP1、第一电压布线VL1和焊盘电极基础层PAD_L中的每个也可具有带有不同组分的金属层ML1至ML3顺序地堆叠的结构。布线衬底101的第一导电层至第三导电层的布线或导电图案中的每个可包括金属层ML1至ML3，或者第一导电层至第三导电层中的任何一个或多个的布线或导电图案可包括金属层ML1至ML3并且其余导电层可不包括金属层ML1至ML3。金属层ML1至ML3可直接布置在第一衬底SUB、缓冲层BL、第一栅极绝缘层GI或第一层间绝缘层IL1上。金属层ML1至ML3的下表面可电接触第一衬底SUB、缓冲层BL、第一栅极绝缘层GI或第一层间绝缘层IL1的上表面。
根据实施方式，显示装置10的布线衬底101中包括的导电层中的每个可包括第一金属层ML1(在本文中可被称为金属层ML1)、布置在第一金属层ML1上的第二金属层ML2(在本文中可被称为金属层ML2)和布置在第二金属层ML2上的第三金属层ML3(在本文中可被称为金属层ML3)。
第一金属层ML1可为第一导电层至第三导电层的布线或导电图案中的每个的基础层。每个导电层的第一金属层ML1可直接布置在第一衬底SUB、缓冲层BL、第一栅极绝缘层GI或第一层间绝缘层IL1上。第一金属层ML1的下表面可接触第一衬底SUB、缓冲层BL、第一栅极绝缘层GI或第一层间绝缘层IL1的上表面。第一金属层ML1可包括具有高光吸收率和低光反射率的材料。例如，第一金属层ML1可由钛(Ti)或铜(Cu)制成，或者可由包括有铜(Cu)的合金制成。
第二金属层ML2可为第一导电层至第三导电层的布线或导电图案中的每个的中间层或主层。每个导电层的第二金属层ML2可直接布置在第一金属层ML1上，并且第二金属层ML2的下表面可接触第一金属层ML1的上表面。第二金属层ML2可包括由于其低电阻率而具有优异导电性的金属材料。例如，第二金属层ML2可由纯铜(Cu)制成。作为每个导电层的布线和导电图案中的每个的中间层或主层，第二金属层ML2可包括具有高导电性的材料，并且每个导电层可具有优异的导电性。
第三金属层ML3可为第一导电层至第三导电层的布线或导电图案中的每个的上层。每个导电层的第三金属层ML3可直接布置在第二金属层ML2上，并且第三金属层ML3的下表面可接触第二金属层ML2的上表面。第三金属层ML3可包括具有小晶粒度的金属材料。例如，第三金属层ML3可由包括有银(Ag)、镁(Mg)、铝(Al)、铟(In)、铌(Nb)和硼(B)中的任何一种的铜合金制成。
根据实施方式，显示装置10的布线衬底101中包括的每个导电层的第二金属层ML2和第三金属层ML3可包括铜(Cu)，并且第三金属层ML3可包括还包括有杂质金属的铜合金。虽然第二金属层ML2可由纯铜制成，但第三金属层ML3可由铜合金制成。第三金属层ML3的晶粒度可小于第二金属层ML2的晶粒度。在实施方式中，第二金属层ML2的晶粒度可为约200nm或更大，并且第三金属层ML3的晶粒度可为约200nm或更小。
布线衬底101的每个导电层可通过沉积第一金属层ML1、第二金属层ML2和第三金属层ML3的金属材料并且图案化金属材料来形成。在实施方式中，可通过使用非氢过氧化物型蚀刻剂的蚀刻工艺来图案化布线衬底101的每个导电层。在使用非氢过氧化物型蚀刻剂来蚀刻布线衬底101的导电层的情况下，导电层的金属层可在晶粒与晶粒边界之间对于蚀刻剂具有不同的蚀刻速率。相应地，导电层的布线或导电图案可沿材料的晶粒边界进行图案化。
在根据实施方式的布线衬底101中，由于每个导电层的布线或导电图案包括具有小晶粒度的包括有作为上层的铜合金的第三金属层ML3，因此沿第三金属层ML3的晶粒边界蚀刻的它们的表面可具有低粗糙度，并且因此可为平滑的。布线衬底101的导电层中包括的布线和导电图案的侧表面可通过蚀刻剂而图案化为倾斜的。每个导电层的侧表面可相对于在其下的层的上表面具有锥角。导电层的布线或导电图案可由于第三金属层ML3具有小的晶粒度而具有平滑的蚀刻表面，并且可减小可能在蚀刻的侧表面处局部出现的锥角差。在布线衬底101的导电层之间在一方向上延伸的布线可具有通过蚀刻剂而图案化的平滑侧表面。因此，可改善布线的直线性。相应地，在布线衬底101中，可减少在布置在每个导电层上的绝缘膜中可能出现的台阶覆盖缺陷。
如稍后将描述的，铜合金可具有比纯铜(Cu)小的晶粒度，但可由于杂质添加到铜合金而具有比纯铜高的电阻。如果导电层的布线和导电图案包括作为主层的包括有铜合金的金属层，则可改善布线的直线性，但电阻可能增加。因此，作为导线的包括有铜合金的布线和导电图案的性能可能为不好的。在根据实施方式的布线衬底101和显示装置10中，每个导电层的布线和导电图案可包括作为中间层或主层的由纯铜(Cu)制成的第二金属层ML2，并且可包括作为上层或覆盖层的具有小晶粒度的由铜合金制成的第三金属层ML3。因此，布线和导电图案可具有优异的电特性和改善的布线直线性。相应地，可防止布线衬底101和显示装置10的导电层在布线中可能出现的短路和烧毁缺陷。
根据实施方式，第三金属层ML3的厚度TH3可小于第二金属层ML2的厚度TH2。第三金属层ML3和第二金属层ML2可包括不同的材料，并且可如上所述在布线衬底101的每个导电层中执行不同的功能。第三金属层ML3可为布置在第二金属层ML2上以改善布线的直线性的层。第三金属层ML3可具有足以允许在其下的第二金属层ML2和第一金属层ML1具有在金属层的蚀刻工艺中形成的平滑蚀刻表面的厚度。由于第三金属层ML3的厚度TH3小于第二金属层ML2的厚度，因此流过导电层的布线和导电图案的电信号中的大部分可流过具有低电阻的第二金属层ML2。
第一金属层ML1的厚度TH1可小于第二金属层ML2的厚度TH2。由于第一金属层ML1用于阻挡从外部入射的光，因此其与第二金属层ML2相比可为相对薄的。
在实施方式中，在布线衬底101的每个导电层中，第一金属层ML1的厚度TH1可为约或更小，并且第二金属层ML2的厚度TH2可在约/>至约/>的范围内，或者可为约/>第三金属层ML3的厚度TH3可为约/>或更大，并且可小于第二金属层ML2的厚度TH2。由于第三金属层ML3具有在以上范围内的厚度TH3，因此布置在第三金属层ML3下的第一金属层ML1和第二金属层ML2的蚀刻表面可为光滑的。由于第三金属层ML3的厚度TH3足够小于第二金属层ML2的厚度TH2，因此布线和导电图案中的每个的主层可为第二金属层ML2。
在布线衬底101中包括的布线或导电图案中，由包括有杂质的铜合金制成的第三金属层ML3可具有比由纯铜制成的第二金属层ML2小的晶粒度。根据实施方式，在布线衬底101中，每个导电层的第一金属层ML1可包括钛(Ti)，第二金属层ML2可包括纯铜(Cu)，并且第三金属层ML3可包括包含有作为主要成分的铜(Cu)和包含有作为杂质金属的银(Ag)、镁(Mg)、铝(Al)、铟(In)、铌(Nb)和硼(B)中的至少任何一种的铜合金。第三金属层ML3可为在包含作为主要成分的铜(Cu)的同时包括有一种或多种杂质金属的铜合金。例如，第三金属层ML3可为铜(Cu)、铝(Al)和镁(Mg)的合金。铜合金中包括的杂质金属可渗透铜的晶粒边界，以抑制铜晶粒的生长。相应地，包括有作为主要成分的铜并且附加包括有一定量的其它杂质金属的铜合金可具有比纯铜金属小的晶粒度。例如，第二金属层ML2可具有约200nm或更大的晶粒度，并且第三金属层ML3可具有约200nm或更小或者约180nm或更小的晶粒度。在一些实施方式中，第三金属层ML3可具有约155nm或更小或者约100nm或更小的晶粒度。
第三金属层ML3的晶粒度可根据第三金属层ML3中包括的杂质的类型和含量而改变。然而，包括有作为主要成分的铜(Cu)并且包括有比铜少量的杂质的铜合金可具有比纯铜小的晶粒度。
图10和图11是示出根据铜合金中的杂质含量的晶粒度和电阻率值的曲线图。
图10示出了根据在包括有作为杂质的镁(Mg)和铝(Al)的铜合金中的杂质含量的晶粒度(右Y轴)和电阻率值(左Y轴)。关于铜合金的电阻率值，测量了紧接在铜合金形成之后的电阻率值(图10中的ρ(as-depo.))以及铜合金在350℃下进行热处理1小时之后的电阻率值(图10中的ρ(350℃，1Hr))。图11示出了根据包括有各种类型的杂质的铜合金中的杂质含量的晶粒度(Y轴)。
参照图10和图11，在由包括有铝(Al)和镁(Mg)的铜合金制成的布线中，铜合金的晶粒度可根据杂质金属的含量而改变。如上所述，铜合金中包括的杂质金属可阻碍铜晶粒的生长，从而减小铜合金的晶粒度。如通过图10中所示的曲线图而显而易见的，在铜合金中的杂质金属含量为约0.1at％的情况下，铜合金的晶粒度可为约155nm，并且铜合金的晶粒度可随着杂质金属含量的增加而下降。
如图11中所示，无论杂质金属的类型如何，铜合金可大体具有小晶粒度。可看出，虽然纯铜具有约273nm的晶粒度，但包括有选自镁(Mg)、银(Ag)、铟(In)、铌(Nb)、铝(Al)和硼(B)中的任何一种或多种杂质的铜合金可具有约100nm或更小或者约60nm或更小的晶粒度。由铜合金制成的第三金属层ML3可具有与由纯铜制成的第二金属层ML2的晶粒度的四分之一对应的晶粒度。例如，第三金属层ML3的铜合金可通过包括约5at％或更小的量的杂质金属而具有约60nm或更小的晶粒度，但本公开不限于此。由于第三金属层ML3由铜合金制成，因此杂质金属的类型和含量可不受特别限制，只要第三金属层ML3的晶粒度小于至少第二金属层ML2的晶粒度即可。
在布线衬底101的每个导电层包括由铜合金制成的第三金属层ML3的实施方式中，第三金属层ML3可不包括钙(Ca)或钴(Co)作为杂质金属。在铜合金包括钙(Ca)或钴(Co)的情况下，不可能控制铜合金的晶粒生长，并且铜合金的晶粒度可比在铜合金包括其它杂质金属的情况下大。第三金属层ML3可由包括有作为主要成分的铜并且还包括有诸如一些杂质金属的其它杂质金属的铜合金制成，以使得可控制铜合金的晶粒生长。
随着铜合金中的杂质金属的含量增加，铜合金的电阻率值可增加。发现在铜合金中的杂质金属的含量为约5at％或更大的情况下，紧接在金属层形成之后的电阻率值(ρ(as-depo.))和金属层在350℃下进行热处理1小时之后的电阻率值(ρ(350℃，1Hr))中的每个为约5μΩcm或更大。这意味着，如果布线衬底101的布线和导电图案仅考虑布线直线性而仅包括由铜合金制成的金属层，则布线和导电图案的导电性可能降低。在根据实施方式的布线衬底101和显示装置10中，每个导电层的布线和导电图案可包括用于改善布线的直线性的用作上层或覆盖层的第三金属层ML3和具有高导电性的用作中间层或主层的第二金属层ML2。相应地，每个导电层可具有足够的导电性和优异的布线直线性。
图12和图13是聚焦离子束(FIB)照片，各自示出了导电层的布线或导电图案的锥角。
图12示出了由作为第一金属层ML1、第二金属层ML2和第三金属层ML3的钛(Ti)、铜(Cu)和镁铝铜合金(CuMgAl)制成的布线的侧斜坡。在图12的布线中，钛(Ti)具有约的厚度，铜(Cu)具有约/>的厚度，并且铜合金(CuMgAl)具有约/>的厚度。
图13示出了由作为第一金属层ML1和第二金属层ML2的钛(Ti)和铜(Cu)制成的布线的侧斜坡。在图13中，钛(Ti)具有约的厚度，并且铜(Cu)具有约/>的厚度。
参照图12和图13，能够看出，两个布线之中的包括有作为上层或覆盖层的镁铝铜合金(CuMgAl)的图12的布线具有比不包括镁铝铜合金的图13的布线平缓的侧斜坡。也能够看出，图12的布线具有约18度的侧锥角，并且图13的布线具有约37度的侧锥角。随着布线的侧锥角下降，布置在布线上的绝缘膜可形成为具有沿布线的斜坡的平缓的斜坡，并且可防止开口由于斜坡表面的粗糙度而在绝缘膜中形成。侧锥角可影响布线的直线性。
图14和图15是FIB照片，各自示出了导电层的布线或导电图案的表面粗糙度。图16和图17是FIB照片，各自示出了导电层的布线或导电图案的线边缘粗糙度(LER)值。
图14和图15分别示出了在图12和图13的布线延伸的方向上的侧表面。图16和图17分别示出了在图12和图13的布线延伸的方向上的侧表面。布线的直线性可为布线的倾斜侧轮廓，并且可由在布线延伸的方向上的倾斜侧表面确定。
除了图12和图13之外还参照图14至图17，可看出，包括有作为上层或覆盖层的铜合金的图14和图16的布线具有小的表面粗糙度和平滑的倾斜侧表面。由于在铜合金的上层下的层沿上层蚀刻，因此可减小根据倾斜侧表面上的位置的斜坡的差异，并且可改善在一方向上延伸的侧表面的直线性。
根据实施方式，布线衬底101的导电层中包括的布线和导电图案可由于第三金属层ML3包括铜合金而具有约0.195μm或更小的LER值和约150V或更大的限制电压值。由于布线衬底101的导电层中包括的布线和导电图案在布线直线性上得到改善，因此可改善它们对高电压的耐久性。
通过在图16和图17的照片中的每个中使布线处在图像的中心处并且测量从图像的边缘到布线的边缘的距离，可计算LER值。例如，通过在布线上的某些位置(或某些点)处测量从图像的边缘到布线的边缘的距离并且计算距离的最大值与最小值之间的差，可计算布线的LER值。在根据实施方式的布线衬底101的导电层中包括的布线或导电图案的情况下，可在十个位置处测量布线的边缘与图像的边缘之间的距离。可计算在五个位置处的距离的最大值之和与在五个位置处的距离的最小值之和之间的差。该差可具有约0.195μm或更小的值。
图16的布线可通过包括镁铝铜合金(CuMgAl)作为上层而具有约0.11μm的LER值，并且图17的布线可通过不包括铜合金作为上层而具有约0.31μm的LER值。可看出，具有小晶粒度的包括有作为上层的铜合金的布线具有比不包括铜合金的布线小的LER值和比不包括铜合金的布线好的布线直线性。
在根据实施方式的显示装置10和布线衬底101中，每个导电层的布线或导电图案可具有平滑的表面和改善的布线直线性，并且可防止布线中可能出现的短路和烧毁缺陷。
现将参照其它附图描述显示装置10的其它实施方式。
图18是根据实施方式的显示装置10_1的一部分的示意性剖视图。
参照图18，在根据实施方式的布线衬底101和显示装置10_1中，第一导电层至第三导电层中的每个可包括第一金属层ML1、第二金属层ML2和第三金属层ML3。在相同导电层的布线或导电图案中，第一金属层ML1的宽度可大于第二金属层ML2和第三金属层ML3的宽度。例如，第二金属层ML2和第三金属层ML3的在宽度方向上的两侧可向内与第一金属层ML1的在宽度方向上的两侧间隔开。
布线衬底101的每个导电层中包括的第一金属层ML1、第二金属层ML2和第三金属层ML3可由不同的材料制成。在形成导电层的工艺中，第一金属层ML1、第二金属层ML2和第三金属层ML3可使用非氢过氧化物型蚀刻剂同步地图案化，或者可各自在单独的工艺中图案化。
在图18的实施方式中，第一金属层ML1、第二金属层ML2和第三金属层ML3可同步地图案化，以使得它们的两个侧表面彼此对齐。然而，本公开不限于此，并且在第一金属层ML1、第二金属层ML2和第三金属层ML3单独地图案化的情况下或者在蚀刻工艺条件不同的情况下，第一金属层ML1、第二金属层ML2和第三金属层ML3的两个侧表面可彼此不对齐。
在图18的实施方式中，由于第二金属层ML2和第三金属层ML3的两个侧表面向内与第一金属层ML1的两个侧面间隔开，因此在相同导电层的布线或导电图案中，第二金属层ML2和第三金属层ML3的宽度可小于第一金属层ML1的宽度。即使在第一金属层ML1至第三金属层ML3在不同工艺中单独地图案化或同步地图案化的情况下，第一金属层ML1、第二金属层ML2和第三金属层ML3的这种相对排列也可使用对于第二金属层ML2和第三金属层ML3具有比第一金属层ML1高的蚀刻速率的蚀刻剂来获得。
图19是根据实施方式的显示装置10_2的一部分的示意性剖视图。图20是图19的部分B的放大视图。
参照图19和图20，在根据实施方式的布线衬底101和显示装置10_2中，第一导电层至第三导电层中的每个可包括第一金属层ML1、第二金属层ML2和第三金属层ML3。在相同导电层的布线或导电图案中，第一金属层ML1的宽度可小于第二金属层ML2的宽度。例如，第一金属层ML1可包括在宽度方向上的两侧处在第二金属层ML2下形成的底切UC。如上所述，第一金属层ML1和第二金属层ML2可同步地图案化。根据蚀刻工艺的条件，第一金属层ML1可蚀刻得比第二金属层ML2多。相应地，在布线或导电图案的边缘部分中，底切UC可形成在于第二金属层ML2下的第一金属层ML1中，并且第一金属层ML1的在宽度方向上的两侧可从第二金属层ML2的在宽度方向上的两侧向内凹陷。
图21是根据实施方式的显示装置10的一部分的示意性剖视图。
参照图21，在根据实施方式的显示装置10中，布线衬底101还可包括第二层间绝缘层IL2、第四导电层和布置在第四导电层上的第二钝化层PV2。该实施方式与图5的实施方式的不同之处在于，显示装置10中包括的布线衬底101可包括更多数量的导电层。
显示装置10和显示装置10的布线衬底101还可包括布置在第一钝化层PV1上的第二层间绝缘层IL2、布置在第二层间绝缘层IL2上的第四导电层和布置在第四导电层上的第二钝化层PV2。过孔层VIA可布置在第二钝化层PV2上，并且第一电极接触孔CTD和第二电极接触孔CTS可各自穿透过孔层VIA和第二钝化层PV2。
布置在图5的实施方式的第三导电层中的布线或导电图案可在图21的实施方式中布置在不同的导电层中。例如，第三导电层可包括作为每个晶体管T1或T2的源电极和漏电极的导电图案(例如，第一导电图案CDP1和第二导电图案CDP2)，并且第四导电层可包括第一电压布线VL1、第二电压布线VL2和第三导电图案CDP3。
第一导电图案CDP1和第二导电图案CDP2可分别用作第一晶体管T1的第一源电极S1和第一漏电极D1。第二晶体管T2的第二源电极S2和第二漏电极D2也可布置在第三导电层中。
第四导电层可布置在第三导电层上。第四导电层的第一电压布线VL1可电连接到第三导电层的第二导电图案CDP2，并且第四导电层的第三导电图案CDP3可电连接到第三导电层的第一导电图案CDP1。第一电压布线VL1可通过第二导电图案CDP2电连接到第一晶体管T1，并且第一电极RME1可通过第三导电图案CDP3电连接到第一晶体管T1。第二电极RME2可直接连接到第四导电层的第二电压布线VL2。
第三导电层和第四导电层中的每个可包括包含有上述参照图8的铜合金的第三金属层ML3。第三导电层和第四导电层的布线或导电图案也可具有光滑的表面和改善的直线性。
第二层间绝缘层IL2可布置在第三导电层与第四导电层之间。第二层间绝缘层IL2可布置在覆盖第三导电层的第一钝化层PV1上，并且第四导电层可直接布置在第二层间绝缘层IL2上。像第一层间绝缘层IL1那样，第二层间绝缘层IL2可用作第三导电层与第四导电层之间的绝缘膜，并且可保护第三导电层。
第二钝化层PV2可布置在第四导电层上。第二钝化层PV2可用作第四导电层与其它层之间的绝缘膜，并且可保护第四导电层。
图22是根据实施方式的显示装置10的一部分的示意性剖视图。
参照图22，在根据实施方式的显示装置10中，可省略了布置在过孔层VIA上的阻挡壁BP1和BP2，并且过孔层VIA可包括布置有发光元件ED的沟槽部分。多个电极RME1和RME2以及第一绝缘层PAS1可布置在过孔层VIA的沟槽部分中，并且发光元件ED可在沟槽部分中布置在第一绝缘层PAS1上。过孔层VIA的沟槽部分可形成倾斜侧壁来代替阻挡壁BP1和BP2，并且电极RME1和RME2可布置在沟槽部分的倾斜侧壁上。因此，从发光元件ED发射的光可向上引导。
像电极接触孔CTD和CTS那样，形成在过孔层VIA中的沟槽部分可穿透过孔层VIA。过孔层VIA的沟槽部分可暴露在过孔层VIA下的第二钝化层PV2的上表面，并且电极RME1和RME2中的每个的一部分以及第一绝缘层PAS1的一部分可直接布置在第二钝化层PV2上。
图22的实施方式与图21的实施方式的不同之处在于，省略了阻挡壁BP1和BP2，并且过孔层VIA包括布置有发光元件ED的沟槽部分，而不是阻挡壁BP1和BP2。其它描述与上述描述相同。
图23是根据实施方式的显示装置10的一部分的示意性剖视图。
参照图23，在根据实施方式的显示装置10中，第一电压布线VL1和第二电压布线VL2中的每个可布置在第一导电层中，并且第三导电层还可包括第二导电图案CDP2和第四导电图案CDP4。该实施方式与图5的实施方式的不同之处在于第一电压布线VL1和第二电压布线VL2布置在第一导电层而不是第三导电层中，并且还包括将第一电压布线VL1和第二电压布线VL2中的每个电连接到第一晶体管T1或第二电极RME2的第二导电图案CDP2和第四导电图案CDP4。
第一电压布线VL1和第二电压布线VL2中的每个可布置在第一导电层中，并且可包括如上所述的包括有铜合金的第三金属层ML3。第一电压布线VL1和第二电压布线VL2的详细描述与参照图8提供的描述相同。
第三导电层可包括电连接到第一电压布线VL1的第二导电图案CDP2。第二导电图案CDP2可用作第一晶体管T1的第一漏电极D1，并且可直接连接到第一电压布线VL1。第一电压布线VL1可通过第二导电图案CDP2电连接到第一晶体管T1。第三导电层可包括电连接到第二电压布线VL2的第四导电图案CDP4。第四导电图案CDP4可电连接到第二电极RME2和第二电压布线VL2中的每个，并且第二电极RME2可通过第四导电图案CDP4电连接到第二电压布线VL2。
第二导电图案CDP2和第四导电图案CDP4中的每个可包括包含有铜合金的第三金属层ML3。第二导电图案CDP2和第四导电图案CDP4的详细描述与参照图5至图8提供的描述相同。
图24是根据实施方式的显示装置10的子像素SPXn的平面视图。图25是沿图24的线E3-E3'截取的示意性剖视图。图26是沿图24的线E4-E4'截取的示意性剖视图。图24示出了显示装置10的子像素SPXn中的电极RME(第一电极RME1至第四电极RME4)、阻挡壁BP1至BP3、堤层BNL、多个发光元件ED(第一发光元件ED1至第四发光元件ED4)和连接电极CNE(第一连接电极CNE1至第五连接电极CNE5)的平面排列。图25示出了横跨布置在不同的电极RME上的发光元件ED(第一发光元件ED1和第二发光元件ED2)的两端的剖面，并且图26示出了横跨多个接触部分CT1至CT4的剖面。
参照图24至图26，根据实施方式的显示装置10可包括更多数量的电极RME(第一电极RME1至第四电极RME4)、阻挡壁BP1至BP3、发光元件ED(第一发光元件ED1至第四发光元件ED4)和连接电极CNE(第一连接电极CNE1至第五连接电极CNE5)。根据实施方式的显示装置10与图4的实施方式的不同之处在于，其在每个子像素SPXn中包括更多数量的电极和发光元件。因此，将省略任何冗余描述，并且以下将描述差异。
阻挡壁BP1至BP3还可包括布置在第一阻挡壁BP1与第二阻挡壁BP2之间的第三阻挡壁BP3。第一阻挡壁BP1可布置在发射区域EMA的中心的左侧上，第二阻挡壁BP2可布置在发射区域EMA的中心的右侧上，并且第三阻挡壁BP3可布置在发射区域EMA的中心。第三阻挡壁BP3的在第二方向DR2上测量的宽度可大于第一阻挡壁BP1和第二阻挡壁BP2的宽度。在第二方向DR2上的第一阻挡壁BP1至第三阻挡壁BP3之间的距离可大于电极RME之间的距离。第一阻挡壁BP1可与第一电极RME1部分地重叠，并且第二阻挡壁BP2可与第四电极RME4部分地重叠。第三阻挡壁BP3可与第二电极RME2和第三电极RME3部分地重叠。每个电极RME的至少一部分可不与第一阻挡壁BP1至第三阻挡壁BP3重叠。
除了第一电极RME1和第二电极RME2之外，布置在每个子像素SPXn中的电极RME还可包括第三电极RME3和第四电极RME4。
第三电极RME3可布置在第一电极RME1与第二电极RME2之间，并且第四电极RME4可在第二电极RME2介于它们之间的情况下在第二方向DR2上与第三电极RME3间隔开。电极RME可从每个子像素SPXn的左到右按第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的次序顺序地布置。电极RME可在第二方向DR2上间隔开以彼此面对。电极RME可在子区域SA的分离部分ROP中在第一方向DR1上与相邻子像素SPXn的电极RME间隔开。
电极RME之中的第一电极RME1和第二电极RME2可通过布置在堤层BNL下的电极接触孔CTD和CTS分别电接触在其下的第一导电图案CDP1和第二电压布线VL2，但第三电极RME3和第四电极RME4可不电接触在其下的第一导电图案CDP1和第二电压布线VL2。
第一绝缘层PAS1可在与上述实施方式的结构相似的结构中布置。第一绝缘层PAS1可布置在整个显示区域DPA中，并且可覆盖电极RME和第一阻挡壁BP1至第三阻挡壁BP3。
发光元件ED可布置在第一阻挡壁BP1至第三阻挡壁BP3之间，并且可布置在不同的电极RME上。发光元件ED中的一些可布置在第一阻挡壁BP1与第三阻挡壁BP3之间，并且其余可布置在第三阻挡壁BP3与第二阻挡壁BP2之间。根据实施方式，发光元件ED可包括布置在第一阻挡壁BP1与第三阻挡壁BP3之间的第一发光元件ED1和第三发光元件ED3以及布置在第三阻挡壁BP3与第二阻挡壁BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3中的每个可布置在第一电极RME1和第三电极RME3上，并且第二发光元件ED2和第四发光元件ED4中的每个可布置在第二电极RME2和第四电极RME4上。第一发光元件ED1和第二发光元件ED2可布置在对应子像素SPXn的与下侧或子区域SA相邻的发射区域EMA中，并且第三发光元件ED3和第四发光元件ED4可布置在对应子像素SPXn的与上侧相邻的发射区域EMA中。
然而，发光元件ED不根据它们在发射区域EMA中的位置来分类，而是可根据它们与稍后将描述的连接电极CNE的连接关系来分类。每个发光元件ED的两端可根据连接电极CNE的排列结构而电接触不同的连接电极CNE，并且发光元件ED可根据它们电接触的连接电极CNE的类型而分类为不同的发光元件ED。
除了布置在第一电极RME1上的第一连接电极CNE1和布置在第二电极RME2上的第二连接电极CNE2之外，连接电极CNE还可包括布置在多个电极RME上面的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
不像图4至图6的实施方式那样，第一连接电极CNE1和第二连接电极CNE2中的每个可在第一方向DR1上具有相对短的长度。第一连接电极CNE1和第二连接电极CNE2可布置在发射区域EMA的中心下方。第一连接电极CNE1和第二连接电极CNE2可跨对应子像素SPXn的发射区域EMA和子区域SA布置，并且可分别通过在子区域SA中形成的第一接触部分CT1和第二接触部分CT2直接接触电极RME。第一连接电极CNE1可通过在子区域SA中穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1直接接触第一电极RME1，并且第二连接电极CNE2可通过在子区域SA中穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2直接接触第二电极RME2。
第三连接电极CNE3可包括布置在第三电极RME3上的第一延伸部分CN_E1(在本文中可被称为延伸部分CN_E1)、布置在第一电极RME1上的第二延伸部分CN_E2(在本文中可被称为延伸部分CN_E2)以及连接第一延伸部分CN_E1和第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可在第二方向DR2上与第一连接电极CNE1间隔开以面对第一连接电极CNE1，并且第二延伸部分CN_E2可在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可布置在对应子像素SPXn的发射区域EMA的下侧上，并且第二延伸部分CN_E2可布置在发射区域EMA的上侧上。第一延伸部分CN_E1和第二延伸部分CN_E2可布置在发射区域EMA中。第一连接部分CN_B1可在发射区域EMA的中心跨过第一电极RME1和第三电极RME3的边缘布置。第三连接电极CNE3可大体在第一方向DR1上延伸，但可在第二方向DR2上弯折并且可再次在第一方向DR1上延伸。
第四连接电极CNE4可包括布置在第四电极RME4上的第三延伸部分CN_E3、布置在第二电极RME2上的第四延伸部分CN_E4以及连接第三延伸部分CN_E3和第四延伸部分CN_E4的第二连接部分CN_B2。第三延伸部分CN_E3可在第二方向DR2上与第二连接电极CNE2间隔开以面对第二连接电极CNE2，并且第四延伸部分CN_E4可在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部分CN_E3可布置在对应子像素SPXn的发射区域EMA的下侧上，并且第四延伸部分CN_E4可布置在发射区域EMA的上侧上。第三延伸部分CN_E3和第四延伸部分CN_E4可布置在发射区域EMA中。第二连接部分CN_B2可在与发射区域EMA的中心相邻的位置处跨过第二电极RME2和第四电极RME4的边缘布置。第四连接电极CNE4可大体在第一方向DR1上延伸，但可在第二方向DR2上弯折并且可再次在第一方向DR1上延伸。
第五连接电极CNE5可包括布置在第三电极RME3上的第五延伸部分CN_E5、布置在第四电极RME4上的第六延伸部分CN_E6以及连接第五延伸部分CN_E5和第六延伸部分CN_E6的第三连接部分CN_B3。第五延伸部分CN_E5可在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2间隔开以面对第二延伸部分CN_E2，并且第六延伸部分CN_E6可在第二方向DR2上与第四连接电极CNE4的第四延伸部分CN_E4间隔开以面对第四延伸部分CN_E4。第五延伸部分CN_E5和第六延伸部分CN_E6中的每个可布置在发射区域EMA的上侧上，并且第三连接部分CN_B3可布置为跨过第三电极RME3、第二电极RME2和第四电极RME4的边缘。第五连接电极CNE5可在平面视图中围绕第四连接电极CNE4的第四延伸部分CN_E4。
第三连接电极CNE3可通过在子区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2的第三接触部分CT3(在本文中可被称为接触部分CT3)直接接触第三电极RME3，并且第四连接电极CNE4可通过在子区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2的第四接触部分CT4(在本文中可被称为接触部分CT4)直接接触第四电极RME4。
然而，本公开不限于此。在一些实施方式中，在显示装置10中，连接电极CNE中的一些可直接连接到第三导电层。例如，为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2中的每个可直接连接到第三导电层，并且可不直接连接到电极RME。第二类型连接电极和第三类型连接电极也可不直接连接到电极RME，并且可仅电连接到发光元件ED。
第一连接电极CNE1和第二连接电极CNE2可为电连接到与第三导电层直接连接的第一电极RME1和第二电极RME2的第一类型连接电极。第三连接电极CNE3和第四连接电极CNE4可为电连接到不与第三导电层电连接的第三电极RME3和第四电极RME4的第二类型连接电极。第五连接电极CNE5可为不与电极RME电连接的第三类型连接电极。第五连接电极CNE5可不电连接到电极RME，但可接触发光元件ED，并且可与其它连接电极CNE一起形成发光元件ED的电连接电路。
为第二类型连接电极的第三连接电极CNE3和第四连接电极CNE4可为在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此不相邻的连接电极，并且为第三类型连接电极的第五连接电极CNE5可为在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此相邻的连接电极。第三连接电极CNE3和第四连接电极CNE4可在第一方向DR1上延伸并且可弯折，并且第五连接电极CNE5可围绕另一连接电极的一部分。
在连接电极CNE的以上排列结构中，发光元件ED可根据其两端电接触的连接电极CNE而分类为不同的发光元件ED。第一发光元件ED1和第二发光元件ED2中的每个可具有与第一类型连接电极电接触的第一端和与第二类型连接电极电接触的第二端。第一发光元件ED1可电接触第一连接电极CNE1和第三连接电极CNE3，并且第二发光元件ED2可电接触第二连接电极CNE2和第四连接电极CNE4。第三发光元件ED3和第四发光元件ED4中的每个可具有与第二类型连接电极电接触的第一端和与第三类型连接电极电接触的第二端。第三发光元件ED3可电接触第三连接电极CNE3和第五连接电极CNE5，并且第四发光元件ED4可电接触第四连接电极CNE4和第五连接电极CNE5。
发光元件ED可通过连接电极CNE彼此串联地电连接。由于根据实施方式的显示装置10在每个子像素SPXn中包括更多数量的发光元件ED，并且形成串联连接的发光元件ED，因此可进一步增加每单位面积发射的光量。
图27是根据实施方式的显示装置10的子像素SPXn的平面视图。图28是沿图27的线E5-E5'截取的示意性剖视图。图29是沿图27的线E6-E6'截取的示意性剖视图。图30是沿图27的线E7-E7'截取的示意性剖视图。
图27示出了显示装置10的子像素SPXn中的电极RME(第一电极RME1和第二电极RME2)、阻挡壁BP1和BP2、堤层BNL、多个发光元件ED以及连接电极CNE(第一连接电极CNE1至第三连接电极CNE3)的平面排列。图28示出了横跨布置在不同的电极RME上的发光元件ED(第一发光元件ED1和第二发光元件ED2)的两端的剖面，并且图29和图30示出了横跨多个电极接触孔CTD、CTS和CTA以及多个接触部分CT1和CT2的剖面。
参照图27至图30，根据实施方式的显示装置10可在电极RME、连接电极CNE以及阻挡壁BP1和BP2的结构上与上述实施方式的那些不同。因此，将省略在以上实施方式中已提供的任何冗余描述，并且以下将描述差异。
阻挡壁BP1和BP2可在第一方向DR1上延伸，但可在第二方向DR2上具有不同的宽度。阻挡壁BP1和BP2中的一个可在第二方向DR2跨相邻的子像素SPXn布置。例如，阻挡壁BP1和BP2可包括布置在每个子像素SPXn的发射区域EMA中的第一阻挡壁BP1和跨不同的子像素SPXn的发射区域EMA布置的第二阻挡壁BP2。
第一阻挡壁BP1可布置在发射区域EMA的中心，并且第二阻挡壁BP2在第一阻挡壁BP1介于它们之间的情况下彼此间隔开。第一阻挡壁BP1和第二阻挡壁BP2可在第二方向DR2上交替地布置。发光元件ED可布置在彼此间隔开的第一阻挡壁BP1与第二阻挡壁BP2之间。
第一阻挡壁BP1和第二阻挡壁BP2可在第一方向DR1上具有相同的长度，并且可具有在第二方向DR2上测量的不同的宽度。堤层BNL的在第一方向DR1上延伸的一部分可在厚度方向上与第二阻挡壁BP2重叠。第一阻挡壁BP1可与第一电极RME1重叠，并且第二阻挡壁BP2可与第二电极RME2的电极分支部分RM_B1和RM_B2以及堤层BNL重叠。阻挡壁BP1和BP2可布置为遍及显示区域DPA的岛状图案。
电极RME可包括布置在每个子像素SPXn的中心的第一电极RME1和跨不同的子像素SPXn布置的第二电极RME2。第一电极RME1和第二电极RME2可大体在第一方向DR1上延伸，并且布置在发射区域EMA中的部分可具有不同的形状。
第一电极RME1可布置在每个子像素SPXn的中心，并且布置在发射区域EMA中的部分可布置在第一阻挡壁BP1上。第一电极RME1可在第一方向DR1上从子区域SA延伸到第一方向上的相邻子像素SPXn的子区域SA。第一电极RME1的在第二方向DR2上的宽度可根据位置而改变，并且在发射区域EMA中与第一阻挡壁BP1重叠的至少一部分可具有比第一阻挡壁BP1大的宽度。
第二电极RME2可包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。在实施方式中，第二电极RME2可包括在第一方向DR1上延伸的电极主干部分RM_S和从电极主干部分RM_S分支、在第二方向DR2上弯折并且在第一方向DR1上延伸的多个电极分支部分RM_B1和RM_B2。电极主干部分RM_S可与堤层BNL的在第一方向DR1上延伸的一部分重叠，并且可布置在子区域SA的在第二方向DR2上的一侧上。电极分支部分RM_B1和RM_B2可从布置在与堤层BNL的在第一方向DR1上延伸的一部分和堤层BNL的在第二方向DR2上延伸的一部分重叠的部分中的电极主干部分RM_S分支，并且可弯折到在第二方向DR2上的两侧。电极分支部分RM_B1和RM_B2可在第一方向DR1上横跨发射区域EMA延伸，并且可再次弯折以连接到电极主干部分RM_S。例如，第二电极RME2的电极分支部分RM_B1和RM_B2可在子像素SPXn的发射区域EMA的上侧上分支，并且可在发射区域EMA的下侧上再次彼此连接。
第二电极RME2可包括布置在第一电极RME1的左侧上的第一电极分支部分RM_B1(在本文中可被称为电极分支部分RM_B1)和布置在第一电极RME1的右侧上的第二电极分支部分RM_B2(在本文中可被称为电极分支部分RM_B2)。第二电极RME2中包括的第一电极分支部分RM_B1和第二电极分支部分RM_B2可分别布置在于第二方向DR2上相邻的子像素SPXn的发射区域EMA中，并且不同的第二电极RME2的第一电极分支部分RM_B1和第二电极分支部分RM_B2可布置在一子像素SPXn中。第二电极RME2的第一电极分支部分RM_B1可布置在第一电极RME1的左侧上，并且另一第二电极RME2的第二电极分支部分RM_B2可布置在第一电极RME1的右侧上。
第二电极RME2的第一电极分支部分RM_B1和第二电极分支部分RM_B2中的每个可与第二阻挡壁BP2的一侧重叠。第一电极分支部分RM_B1可与布置在第一阻挡壁BP1的左侧上的第二阻挡壁BP2部分地重叠，并且第二电极分支部分RM_B2可与布置在第一阻挡壁BP1的右侧上的第二阻挡壁BP2部分地重叠。第一电极RME1的两侧可与另外的第二电极RME2的另外的电极分支部分RM_B1和RM_B2间隔开以面对它们，并且第一电极RME1与第一电极分支部分RM_B1和第二电极分支部分RM_B2中的每个之间的距离可小于不同的阻挡壁BP1和BP2之间的距离。
第一电极RME1的在第二方向DR2上测量的宽度可大于第二电极RME2的电极主干部分RM_S以及第一电极分支部分RM_B1和第二电极分支部分RM_B2的宽度。第一电极RME1可具有比第一阻挡壁BP1大的宽度，以与第一阻挡壁BP1的两侧重叠，并且第二电极RME2可具有相对小的宽度，以使得第一电极分支部分RM_B1和第二电极分支部分RM_B2中的每个仅与第二阻挡壁BP2的一侧重叠。
第一电极RME1可在与堤层BNL的在第二方向DR2上延伸的部分重叠的部分中通过第一电极接触孔CTD电接触第三导电层的第一导电图案CDP1。第二电极RME2可在电极主干部分RM_S中通过第二电极接触孔CTS电接触第三导电层的第二电压布线VL2。第一电极RME1的布置在子区域SA中的一部分可与第一接触部分CT1重叠。第二电极RME2可包括在第二方向DR2上从电极主干部分RM_S突出的一部分，以布置在子区域SA中，并且可在突出部分中与第二接触部分CT2重叠。
第一电极RME1和第二电极RME2之中的第一电极RME1可延伸到子区域SA的分离部分ROP1和ROP2，并且第二电极RME2可在子区域SA中不分离。第二电极RME2可包括多个电极主干部分RM_S以及多个电极分支部分RM_B1和RM_B2，以在第一方向DR1上延伸，并且可在每个子像素SPXn的发射区域EMA的附近分支。第一电极RME1可布置在于相邻的子像素SPXn的不同的子区域SA1和SA2中布置的分离部分ROP1和ROP2之间，并且可布置为横跨发射区域EMA。
根据实施方式，显示装置10可包括布置在子像素SPXn的多个子区域SA1和SA2之中的第一子区域SA1中并且布置在相邻的子像素SPXn的第一电极RME1之间的布线连接电极EP。布线连接电极EP可不布置在子像素SPXn的第二子区域SA2中，并且在第一方向DR1上相邻的子像素SPXn的第一电极RME1可在第二子区域SA2中彼此间隔开。在多个子像素SPXn之中的图27中示出的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可布置在发射区域EMA上方，并且第二子区域SA2可布置在发射区域EMA下方。另一方面，在于第一方向DR1上与图27的子像素SPXn相邻的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可布置在发射区域EMA下方，并且第二子区域SA2可布置在发射区域EMA上方。
第一电极RME1可在第一子区域SA1中在第一分离部分ROP1(在本文中可被称为分离部分ROP1)介于它们之间的情况下与布线连接电极EP间隔开。两个第一分离部分ROP1可布置在第一子区域SA1中。布线连接电极EP可在下部的第一分离部分ROP1介于它们之间的情况下与布置在对应子像素SPXn中的第一电极RME1间隔开，并且可在上部的第一分离部分ROP1介于它们之间的情况下与布置在另一子像素SPXn中的第一电极RME1间隔开。在第二子区域SA2中，可布置有一个第二分离部分ROP2(在本文中可被称为分离部分ROP2)，并且不同的第一电极RME1可在第一方向DR1上彼此间隔开。
在实施方式中，布线连接电极EP可通过穿透过孔层VIA的第三电极接触孔CTA(在本文中可被称为电极接触孔CTA)电连接到第三导电层的第一电压布线VL1。第一电极RME1可电连接到布线连接电极EP，并且被发送以放置发光元件ED的电信号可通过布线连接电极EP从第一电压布线VL1发送到第一电极RME1。在放置发光元件ED的工艺中，信号可发送到第一电压布线VL1和第二电压布线VL2，并且可分别传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS的相对位置可与稍后将描述的第三电极接触孔CTA的相对位置不同。第二电极接触孔CTS可布置在围绕第二子区域SA2的堤层BNL中，并且第三电极接触孔CTA可布置在第一子区域SA1中。例如，由于第二电极接触孔CTS和第三电极接触孔CTA分别暴露第二电压布线VL2和第一电压布线VL1的上表面，因此可相应地确定第二电极接触孔CTS和第三电极接触孔CTA的位置。
如上述实施方式中的，堤层BNL可围绕发射区域EMA以及第一子区域SA1和第二子区域SA2。然而，在显示装置10包括彼此分离的第一子区域SA1和第二子区域SA2的实施方式中，由堤层BNL围绕的区域可彼此分离。堤层BNL可与上述实施方式的堤层BNL相同，除了其围绕彼此不同的第一子区域SA1和第二子区域SA2以外。
发光元件ED可在不同的阻挡壁BP1和BP2之间布置在不同的电极RME上。发光元件ED可包括具有分别布置在第一电极RME1和第二电极RME2的第二电极分支部分RM_B2上的两端的第一发光元件ED1以及具有分别布置在第一电极RME1和另一第二电极RME2的第一电极分支部分RM_B1上的两端的第二发光元件ED2。第一发光元件ED1可布置在第一电极RME1的右侧上，并且第二发光元件ED2可布置在第一电极RME1的左侧上。第一发光元件ED1可布置在第一电极RME1和第二电极RME2上，并且第二发光元件ED2可布置在第一电极RME1和第二电极RME2上。
连接电极CNE(连接电极CNE1至CNE3)可包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可在第一方向DR1上延伸，并且可布置在第一电极RME1上。第一连接电极CNE1的布置在第一阻挡壁BP1上的部分可与第一电极RME1重叠，并且可通过堤层BNL从发射区域EMA在第一方向DR1上延伸到定位在发射区域EMA上方的第一子区域SA1。第一连接电极CNE1可通过第一子区域SA1中的第一接触部分CT1电接触第一电极RME1。
第二连接电极CNE2可在第一方向DR1上延伸，并且可布置在第二电极RME2上。第二连接电极CNE2的布置在第二阻挡壁BP2上的部分可与第二电极RME2重叠，并且可通过堤层BNL从发射区域EMA在第一方向DR1上延伸到定位在发射区域EMA上方的第一子区域SA1。第二连接电极CNE2可通过第一子区域SA1中的第二接触部分CT2电接触第二电极RME2。
在于第一方向DR1上与图27的子像素SPXn相邻的子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可通过布置在第二子区域SA2中的第一接触部分CT1和第二接触部分CT2分别电接触第一电极RME1和第二电极RME2。
第三连接电极CNE3可包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可在发射区域EMA中面对第一连接电极CNE1，并且可布置在第二电极RME2的第二电极分支部分RM_B2上。第二延伸部分CN_E2可在发射区域EMA中面对第二连接电极CNE2，并且可布置在第一电极RME1上。第一连接部分CN_B1可在第二方向DR2上在布置在发射区域EMA下方的堤层BNL上延伸，并且可连接第一延伸部分CN_E1和第二延伸部分CN_E2。第三连接电极CNE3可布置在发射区域EMA中并且布置在堤层BNL上，并且可不直接连接到电极RME。布置在第一延伸部分CN_E1下的第二电极分支部分RM_B2可电连接到第二电压布线VL2，并且施加到第二电极分支部分RM_B2的第二电源电压可不发送到第三连接电极CNE3。
在根据实施方式的布线衬底中，通过包括具有小晶粒度的由铜合金制成的金属覆盖层，多个导电层的布线和导电图案可具有平滑的表面和改善的直线性。
在根据实施方式的包括有以上布线衬底的显示装置中，能够减少布置在导电层之间的绝缘层的台阶覆盖缺陷，并且能够防止布线之间的短路和烧毁缺陷。
以上描述为本公开的技术特征的实例，并且本公开所属的领域的技术人员将能够进行各种修改和变化。因此，上述本公开的实施方式可单独地或彼此结合地实现。
因此，本公开中公开的实施方式不旨在限制本公开的技术精神，而是旨在描述本公开的精神，并且本公开的技术精神的范围不受这些实施方式限制。本公开的保护范围应由随附权利要求书解释，并且其应解释为等同范围内的所有技术精神包括在本公开的范围中。

Claims (22)

1.一种显示装置，包括：
显示区域和焊盘区域，所述焊盘区域布置在所述显示区域的一侧上；
多个导电层，所述多个导电层在所述显示区域和所述焊盘区域中布置在第一衬底上，并且包括布线和导电图案；
过孔层，所述过孔层布置在所述多个导电层上；
多个电极，所述多个电极在所述显示区域中布置在所述过孔层上并且彼此间隔开；以及
发光元件，所述发光元件布置在所述多个电极中的至少一个上，
其中，所述多个导电层中的至少一个包括：
第一金属层；
第二金属层，所述第二金属层布置在所述第一金属层上；以及
第三金属层，所述第三金属层布置在所述第二金属层上，
所述第二金属层包括铜，
所述第三金属层包括铜合金，并且
所述第三金属层的晶粒度小于所述第二金属层的晶粒度。
2.根据权利要求1所述的显示装置，其中，所述第三金属层包括：
主要成分，所述主要成分包括铜；以及
杂质金属，所述杂质金属包括银、镁、铝、铟、铌和硼中的至少一种。
3.根据权利要求2所述的显示装置，其中，
所述第一金属层包括钛，并且
所述第二金属层包括纯铜。
4.根据权利要求1所述的显示装置，其中，所述第三金属层的所述晶粒度为所述第二金属层的所述晶粒度的四分之一或更小。
5.根据权利要求1所述的显示装置，其中，所述第三金属层的厚度小于所述第二金属层的厚度。
6.根据权利要求5所述的显示装置，其中，所述第三金属层的所述厚度为或更大。
7.根据权利要求5所述的显示装置，其中，
所述第一金属层的厚度在至/>的范围内，并且
所述第二金属层的所述厚度在至/>的范围内。
8.根据权利要求1所述的显示装置，其中，
所述布线和所述导电图案中的每个包括所述第一金属层、所述第二金属层和所述第三金属层，并且
所述布线和所述导电图案中的每个的线边缘粗糙度值为0.195μm或更小。
9.根据权利要求1所述的显示装置，其中，
所述多个导电层包括：
第一导电层，所述第一导电层包括布置在所述显示区域中的底部金属层和布置在所述焊盘区域中的第一焊盘布线；
第二导电层，所述第二导电层布置在所述第一导电层上，并且
包括布置在所述显示区域中的多个栅电极和布置在所述焊盘区域中的第二焊盘布线；以及
第三导电层，所述第三导电层布置在所述第二导电层上，并且
包括布置在所述显示区域中的第一导电图案和布置在所述焊盘区域中的焊盘电极下层，
所述过孔层在所述显示区域中布置在所述第三导电层上，并且
所述显示装置还包括：
焊盘电极上层，所述焊盘电极上层在所述焊盘区域中布置在所述焊盘电极下层上；以及
焊盘电极覆盖层，所述焊盘电极覆盖层布置在所述焊盘电极上层上。
10.根据权利要求9所述的显示装置，还包括：
栅极绝缘层，所述栅极绝缘层布置在所述第一导电层与所述第二导电层之间；
第一层间绝缘层，所述第一层间绝缘层布置在所述第二导电层与所述第三导电层之间；以及
第一钝化层，所述第一钝化层布置在所述第三导电层上，
其中，所述栅极绝缘层、所述第一层间绝缘层和所述第一钝化层中的每个包括无机绝缘材料。
11.根据权利要求10所述的显示装置，其中，
所述多个导电层还包括布置在所述第三导电层上并且包括有第一电压布线和第二电压布线的第四导电层，并且
所述显示装置还包括：
第二层间绝缘层，所述第二层间绝缘层布置在所述第一钝化层上；以及
第二钝化层，所述第二钝化层布置在所述第四导电层上。
12.根据权利要求11所述的显示装置，其中，
所述多个电极包括第一电极和与所述第一电极间隔开的第二电极，
所述过孔层包括暴露所述第二钝化层的上表面的一部分的沟槽部分，
所述第一电极和所述第二电极中的每个的至少一部分在所述沟槽部分中直接布置在所述第二钝化层上，并且
所述发光元件布置在所述沟槽部分中。
13.根据权利要求9所述的显示装置，其中，
所述多个电极包括第一电极和与所述第一电极间隔开的第二电极，并且
所述显示装置还包括：
第一绝缘层，所述第一绝缘层布置在所述第一电极和所述第二电极上；
第一连接电极，所述第一连接电极布置在所述第一电极上并且电接触所述发光元件；以及
第二连接电极，所述第二连接电极布置在所述第二电极上并且电接触所述发光元件。
14.根据权利要求9所述的显示装置，其中，
所述多个电极包括第一电极和与所述第一电极间隔开的第二电极，
所述显示装置还包括：
第一连接电极，所述第一连接电极布置在所述第一电极上并且电接触所述发光元件；以及
第二连接电极，所述第二连接电极布置在所述第二电极上并且电接触所述发光元件，
所述焊盘电极上层、所述第一电极和所述第二电极包括相同的材料，并且
所述焊盘电极覆盖层、所述第一连接电极和所述第二连接电极包括相同的材料。
15.根据权利要求13所述的显示装置，其中，所述发光元件布置在所述第一绝缘层上。
16.一种布线衬底，包括：
多个导电层，所述多个导电层布置在衬底上并且包括布线和导电图案；以及
至少一个绝缘层，所述至少一个绝缘层布置在所述多个导电层中的相邻的导电层之间，
其中，所述多个导电层中的至少一个包括：
第一金属层；
第二金属层，所述第二金属层布置在所述第一金属层上；以及
第三金属层，所述第三金属层布置在所述第二金属层上，
所述第二金属层包括铜，
所述第三金属层包括铜合金，并且
所述第三金属层的晶粒度小于所述第二金属层的晶粒度。
17.根据权利要求16所述的布线衬底，其中，
所述第一金属层包括钛，
所述第二金属层包括纯铜，并且
所述第三金属层包括：
主要成分，所述主要成分包括铜；以及
杂质金属，所述杂质金属包括银、镁、铝、铟、铌和硼中的至少一种。
18.根据权利要求16所述的布线衬底，其中，所述第三金属层的所述晶粒度为所述第二金属层的所述晶粒度的四分之一或更小。
19.根据权利要求16所述的布线衬底，其中，
所述第一金属层具有在至/>的范围内的厚度，
所述第二金属层具有在至/>的范围内的厚度，并且
所述第三金属层具有或更大的厚度。
20.根据权利要求16所述的布线衬底，其中，
所述布线和所述导电图案中的每个包括所述第一金属层、所述第二金属层和所述第三金属层，并且
所述布线和所述导电图案中的每个的线边缘粗糙度值为0.195μm或更小。
21.根据权利要求16所述的布线衬底，还包括：
显示区域和焊盘区域，所述焊盘区域布置为与所述显示区域相邻，
其中，所述多个导电层包括：
第一导电层，所述第一导电层包括布置在所述显示区域中的底部金属层和布置在所述焊盘区域中的第一焊盘布线；
第二导电层，所述第二导电层布置在所述第一导电层上，并且
包括布置在所述显示区域中的多个栅电极和布置在所述焊盘区域中的第二焊盘布线；以及
第三导电层，所述第三导电层布置在所述第二导电层上，并且
包括布置在所述显示区域中的第一导电图案和布置在所述焊盘区域中的焊盘电极下层。
22.根据权利要求21所述的布线衬底，还包括：
缓冲层，所述缓冲层布置在所述第一导电层上；
栅极绝缘层，所述栅极绝缘层在所述显示区域中布置在所述缓冲层与所述第二导电层之间；
层间绝缘层，所述层间绝缘层布置在所述第二导电层与所述第三导电层之间；以及
第一钝化层，所述第一钝化层布置在所述第三导电层上，
其中，所述栅极绝缘层、所述层间绝缘层和所述第一钝化层中的每个包括无机绝缘材料，并且
所述第二焊盘布线直接布置在所述缓冲层上。
CN202310212866.8A 2022-03-11 2023-03-06 布线衬底和显示装置 Pending CN116741783A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0030528 2022-03-11
KR1020220030528A KR20230134039A (ko) 2022-03-11 2022-03-11 배선 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116741783A true CN116741783A (zh) 2023-09-12

Family

ID=85571318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310212866.8A Pending CN116741783A (zh) 2022-03-11 2023-03-06 布线衬底和显示装置

Country Status (4)

Country Link
US (1) US20230307487A1 (zh)
EP (1) EP4246574A1 (zh)
KR (1) KR20230134039A (zh)
CN (1) CN116741783A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230371317A1 (en) * 2022-05-16 2023-11-16 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032731A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20190070380A (ko) * 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
KR20210107227A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP4246574A1 (en) 2023-09-20
KR20230134039A (ko) 2023-09-20
US20230307487A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
EP4246574A1 (en) Wiring substrate and display device including the same
CN114639695A (zh) 显示装置
CN219513108U (zh) 显示装置
EP4109529A1 (en) Wiring substrate and display device including the same
US20230317902A1 (en) Wiring substrate and display device including the same
EP4439684A1 (en) Light-emitting element and display device comprising same
US20240063356A1 (en) Display device
EP4138127A1 (en) Display device and method of fabricating the same
US20230261142A1 (en) Display device
EP4246577A1 (en) Display device
EP4207278A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
KR20230076925A (ko) 배선 기판 및 이를 포함하는 표시 장치
KR20230054532A (ko) 표시 장치
KR20230054536A (ko) 표시 장치
KR20230094212A (ko) 표시 장치
KR20230128179A (ko) 표시 장치
CN116544258A (zh) 显示设备
KR20240050554A (ko) 표시 장치
CN117476836A (zh) 显示装置
KR20230014038A (ko) 표시 장치
CN116544235A (zh) 显示装置及其制造方法
KR20230073406A (ko) 표시 장치
CN116033791A (zh) 显示装置和制造该显示装置的方法
CN116267009A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication