CN116741668B - 一种集成电路的多芯片封装定位装置及其工作方法 - Google Patents
一种集成电路的多芯片封装定位装置及其工作方法 Download PDFInfo
- Publication number
- CN116741668B CN116741668B CN202310711951.9A CN202310711951A CN116741668B CN 116741668 B CN116741668 B CN 116741668B CN 202310711951 A CN202310711951 A CN 202310711951A CN 116741668 B CN116741668 B CN 116741668B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- shell
- fixedly connected
- box body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 212
- 238000000034 method Methods 0.000 title claims abstract description 32
- 241000237983 Trochidae Species 0.000 claims abstract description 107
- 238000013461 design Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 230000003287 optical effect Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 71
- 238000009413 insulation Methods 0.000 claims description 48
- 238000005538 encapsulation Methods 0.000 claims description 42
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 210000000078 claw Anatomy 0.000 claims description 11
- 230000005389 magnetism Effects 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000011017 operating method Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract description 12
- 230000007306 turnover Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 11
- 230000006698 induction Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 238000003908 quality control method Methods 0.000 description 6
- 238000005299 abrasion Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明属于芯片封装领域，具体的说是一种集成电路的多芯片封装定位装置及其工作方法，包括组装箱体，所述组装箱体顶部为开口设置，通过夹持组件将封装顶壳放置在芯片顶部，完成整个芯片原件组合，组装液压杆下降，让整个组合运输到组装箱体下方，通过组装箱体的加热模块将封装底壳、芯片和封装顶壳加热，进行烘烤定型，采用此种设计，相比较传统结构需要先封装芯片一侧，然后利用程序控制机械臂，带动整个芯片结构翻面，再对翻面后芯片另一侧进行封装，最后再整体定型的结构，采用一体黏合定型的设计结构更为方便，并且与加热模块组合的设计结构操作步骤更为简单，同时降低了以往光学检测仪和系统程序使用过多的问题。
Description
技术领域
本发明属于芯片封装领域，具体的说是一种集成电路的多芯片封装定位装置及其工作方法。
背景技术
封装是指安装半导体集成电路芯片用的外壳，利用一系列技术，将芯片在框架上布局粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。
现有的多芯片封装定位装置是通过多组机械臂运作，通过传送带将芯片传输到安装台顶部，通过机械臂将装有外壳的安装箱平移至芯片顶部，通过向下按压先将顶部固定，通过机械臂将固定好的芯片翻转，再通过传送带将其传输至下一道工序，通过液压推杆将底部的塑料壳挤压，在已安装好的顶部塑料壳施加向下的力进行挤压安装，再将封装好的芯片传输至下一步骤，进行烘烤，在烘烤过后需要进行压力检测与气密性检测。
现有的封装方法采用的机械臂较多，并且需要用到多组光学检测仪对其检测，并且在烘烤和检测时所需传输的时间较长，而且设备的占地面积较大，在一些特定空间无法摆放使用。
为此，本发明提供一种集成电路的多芯片封装定位装置及其工作方法。
发明内容
为了弥补现有技术的不足，解决背景技术中所提出的至少一个技术问题。
本发明解决其技术问题所采用的技术方案是：本发明所述的一种集成电路的多芯片封装定位装置及其工作方法，包括组装箱体，所述组装箱体顶部为开口设置，所述组装箱体顶部靠一侧固定连接有放置板，所述放置板顶部放置有封装顶壳，所述组装箱体顶部靠一侧固定连接有芯片推进板，所述芯片推进板用于放置芯片，所述组装箱体靠近芯片推进板的一侧开设有进料口，进料口内部设置有第一传送带，所述第一传送带位于芯片推进板的下方，所述第一传送带和组装箱体之间固接有固定架，第一传送带顶部放置有封装底壳，所述组装箱体底部固定连接有液压箱，所述液压箱内部固定连接有组装液压杆，所述组装液压杆输出端套设在组装箱体底部，所述组装液压杆顶部固定连接有固定台，所述固定台左右两侧设置有加热模块，所述加热模块固定在组装箱体内部，所述组装箱体顶部设置有夹持组件，夹持组件用于夹持并移动封装顶壳和芯片，先将封装顶壳放置在放置板顶部，再将芯片放置在芯片推进板顶部，然后把封装底壳放置在第一传送带顶部，此时第一传送带带动顶部的封装底壳移动，组装液压杆带动固定台上升，接住第一传送带传输过来的封装底壳，此时夹持组件先将芯片夹持起来，放置在封装底壳顶部。
进一步，所述组装箱体内部固定连接有两个呈对称平行设置的隔热板，所述隔热板设置在固定台上方，所述隔热板远离组装箱体一侧滑动连接有隔热门板，所述隔热门板由隔热板内部的电动伸缩杆带动，所述隔热板底部固定连接有红外感应器，红外感应器用于控制隔热门板开合，工作时，因为固定台顶部的封装底壳、芯片和封装顶壳需要进行加热定型，若没有阻隔的话，高温会向上传递，影响上方零件后续的使用。
进一步，所述固定台顶部开设有固定槽，固定槽共有两排且呈对称状，固定槽内部固定连接有弹簧，所述弹簧顶部固定连接有磁吸卡球，两组所述磁吸卡球顶部的磁极相反，所述封装底壳底部开设有多组呈对称状的磁吸孔，所述磁吸孔内部设置有磁吸块，两组所述磁吸块的底部磁极为相反设置，通过此种设计避免之前通过重力移动至固定台顶部时产生偏移对顶部零件无法准确定位，在安装时出现偏移导致报废件出现的问题，降低了报废件的产出率。
进一步，所述夹持组件包括丝杠螺母，所述丝杠螺母通过支架固定在组装箱体顶部，所述丝杠螺母底部固定连接有液压起落杆，所述液压起落杆输出端固定连接有夹取固定板，所述夹取固定板两侧固定连接有液压泵，所述液压泵输出端固定连接有夹持爪，所述夹取固定板底部固定连接有光学检测器，所述夹持爪远离夹取固定板一侧固定连接有固定插块，固定插块远离夹持爪一侧开设有夹持槽，夹持槽用于夹持芯片，所述封装顶壳两侧开设有固定插槽，固定插槽用于让固定插块插入，而且夹取固定板底部的光学检测器可以对芯片顶部进行扫描，既能检测出是否损坏，又能检测出芯片是否偏移，若检测出偏移可将芯片放置在芯片推进板顶部重新夹取，若检测出损坏可以通过丝杠螺母将损坏的芯片移走。
进一步，所述组装箱体一侧固定连接有电机，所述电机输出端与起落架内部螺纹连接，所述起落架顶部放置有芯片箱，所述芯片箱内部开设有多组呈竖直排列的存取槽，存取槽内部放置芯片，所述组装箱体外部固定连接有液压推板，所述液压推板用于推出存取槽内部的芯片所设置通过此种设计解决了芯片上料麻烦，可能存在供料不及时机器需要暂停运行的问题，提高了生产时的连续性以及产出效率。
进一步，所述组装箱体前后两端开设有出料口，位于前端出料口的外侧固接有液压支撑架，所述液压支撑架一侧固定连接有出料液压杆，所述固定台两侧设置有支撑杆，所述支撑杆底部固定连接在组装箱体内部下方，所述支撑杆顶部固定连接有伸缩液压杆，所述伸缩液压杆输出端固定连接有抬举插块，抬举插块为三角形截面设计，所述抬举插块用于抬高封装底壳，通过抬举插块的托举可以有效避免产生摩擦导致封装底壳与磁吸卡球碰撞产生磨损的问题，降低了磁吸卡球受到磨损或撞击的可能性以及减小了封装底壳推出时的摩擦力。
进一步，所述封装顶壳底部开设有多组存放槽，多组存放槽呈线性阵列在封装顶壳底部，所述存放槽内部设置有芯片胶粘外壳，芯片胶粘外壳与封装顶壳连接处涂抹有胶水，所述芯片胶粘外壳底部涂抹有导电胶，所述封装底壳顶部设置有多组芯片外壳，芯片外壳顶部涂抹有导电胶，通过此种结构避免封装顶壳在后续拆卸时较为困难，需要用到辅助工具进行拆卸的问题，提高了在进行检测前拆卸封装顶壳的便捷性。
进一步，所述组装箱体后端设置有压力检测箱，所述压力检测箱底部固定连接有支撑台，所述压力检测箱内部靠近顶部位置固定连接有压力起落板，所述压力起落板下方设置有第二传送带，所述第二传送带底部固定连接在支撑台顶部，所述压力检测箱两侧开设有拿取槽，所述压力起落板用于提起封装顶壳，所述拿取槽用于取出封装顶壳将其进入下一道工序，若检测不合格可以通过压力起落板底部的光学检测仪观测具体的不合格的芯片，从而取出进入下一道工序，通过此种设计不但可以检测芯片受压后是否合格，也可以轻松的取下封装顶壳，解决了以往拆去封装顶壳时需要人工采用工具将其拆卸，才能进行压力检测，在拆卸过程较为复杂的问题，提高了拆卸封装顶壳的便捷性以及简易性。
进一步，所述压力检测箱远离组装箱体的一侧设置有气密性检测箱，所述气密性检测箱底部固定连接在支撑台顶部，所述气密性检测箱内部靠近顶部固定连接有密封盖，密封盖为长方体设计，密封盖用于包裹住封装底壳与其顶部芯片，所述密封盖下方设置有第三传送带，所述第三传送带底部固定连接在支撑台顶部，通过气密性检测箱一侧的光学检测仪观测芯片的外壳是否有脱落，可以检测出具体损坏的芯片，若不合格可以精确取出损坏件进行报废处理，通过此种设计可以精确的检测出具体报废件，解决了以往采用抽查的检测方法容易导致损坏件未被检测出的问题，提高了对芯片气密性检测的精准度。
所述的一种集成电路的多芯片封装定位装置，该工作方法具体为：
S1：将封装顶壳放置在放置板顶部，再将芯片放置在芯片推进板顶部，然后把封装底壳放置在第一传送带顶部，此时第一传送带带动顶部的封装底壳移动，组装液压杆带动固定台上升，接住第一传送带传输过来的封装底壳，夹持组件先将芯片夹持起来，放置在封装底壳顶部，再通过夹持组件将封装顶壳放置在芯片顶部，完成整个芯片原件组合，组装液压杆下降；
S2：整个组合运输到组装箱体下方时，通过组装箱体的加热模块将封装底壳、芯片和封装顶壳加热，进行烘烤定型，加热时封装顶壳与芯片胶粘外壳之间的胶水受热皲裂，失去粘性，从而让封装顶壳与芯片胶粘外壳分离，加热过后抬举插块抬起封装底壳，出料液压杆，输出端从组装箱体前端开设的出料口插入推动封装底壳一侧，让其从组装箱体后端开设的出料口推出；
S3：输出端推动封装底壳一侧，封装底壳底部将会接触在出料口边缘处，封装底壳及其顶部零件被传输至压力起落板下方进行压力检测，当检测结束后第三传送带将封装底壳及其顶部零件传输至密封盖下方，密封盖下压将封装底壳和芯片包裹住，通过气密性检测箱向密封盖内部打压进行气密性检测。
本发明的有益效果如下：
1.本发明所述的一种集成电路的多芯片封装定位装置及其工作方法，通过夹持组件将封装顶壳放置在芯片顶部，完成整个芯片原件组合，组装液压杆下降，让整个组合运输到组装箱体下方，通过组装箱体的加热模块将封装底壳、芯片和封装顶壳加热，进行烘烤定型，采用此种设计，相比较传统结构需要先封装芯片一侧，然后利用程序控制机械臂，带动整个芯片结构翻面，再对翻面后芯片另一侧进行封装，最后再整体定型的结构，采用一体黏合定型的设计结构更为方便，并且与加热模块组合的设计结构操作步骤更为简单，同时降低了以往光学检测仪和系统程序使用过多的问题。
2.本发明所述的一种集成电路的多芯片封装定位装置及其工作方法，通过组装液压杆带动固定台上升至红外感应器感应区域，外感应器传递电信号给予隔热板，通过隔热板内部的电动伸缩杆带动隔热门板移动，隔热板内部的隔热门板向内收缩，当固定台下降脱离红外感应器的感应区域，隔热板从隔热门板内部滑出从而闭合，通过此种设计可以最大限度的隔绝热量，避免顶部没有此层隔热热量由组装箱体下方传导至组装箱体上方对一些不耐热的零件造成损伤的问题，降低了顶部零件受热形变损坏的问题。
3.本发明所述的一种集成电路的多芯片封装定位装置及其工作方法，通过观察芯片顶部形变后是否回弹检测是否合格，按压后回弹为合格件，若按压后不回弹则为不合格件，当检测合格第二传送带将其进入下一道工序，若检测不合格可以通过压力起落板底部的光学检测仪观测具体的不合格的芯片，从而取出进入下一道工序，通过此种设计不但可以检测芯片受压后是否合格，也可以轻松的取下封装顶壳，解决了以往拆去封装顶壳时需要人工采用工具将其拆卸，才能进行压力检测，在拆卸过程较为复杂的问题，提高了拆卸封装顶壳的便捷性以及简易性。
4.本发明所述的一种集成电路的多芯片封装定位装置及其工作方法，通过气密性检测箱一侧的光学检测仪观测芯片的外壳是否有脱落，可以检测出具体损坏的芯片，若不合格可以精确取出损坏件进行报废处理，通过此种设计可以精确的检测出具体报废件，解决了以往采用抽查的检测方法容易导致损坏件未被检测出的问题，提高了对芯片气密性检测的精准度。
附图说明
下面结合附图对本发明做进一步说明。
图1是本发明的立体图；
图2是本发明的内部结构示意图；
图3是本发明中固定台的剖视图；
图4是本发明中夹取固定板的剖面结构示意图；
图5是本发明中封装底壳的结构示意图；
图6是本发明中隔热板的结构示意图；
图7是本发明中检测的结构示意图；
图8是本发明中检测结构的剖面结构示意图；
图9是本发明中封装顶壳的剖面结构示意图；
图10是本发明工作方法流程图；
图中：1、组装箱体；2、液压支撑；3、出料液压杆；4、液压箱；5、放置板；6、液压推板；7、起落架；8、电机；9、第一传送带；11、封装顶壳；12、丝杠螺母；13、压力检测箱；14、气密性检测箱；15、支撑台；16、加热模块；17、夹取固定板；18、组装液压杆；19、固定台；20、支撑杆；21、抬举插块；22、弹簧；23、磁吸卡球；24、液压起落杆；25、液压泵；26、光学检测器；27、夹持爪；28、固定插块；30、第二传送带；31、第三传送带；32、芯片推进板；33、芯片箱；34、压力起落板；35、密封盖；36、拿取槽；37、隔热板；38、隔热门板；39、红外感应器；41、固定插槽；42、芯片胶粘外壳；43、封装底壳；44、磁吸孔；45、伸缩液压杆。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
实施例一
如图1至图2所示，本发明实施例所述的一种集成电路的多芯片封装定位装置及其工作方法，包括组装箱体1，所述组装箱体1顶部为开口设置，所述组装箱体1顶部靠一侧固定连接有放置板5，所述放置板5顶部放置有封装顶壳11，所述组装箱体1顶部靠一侧固定连接有芯片推进板32，所述芯片推进板32用于放置芯片，所述组装箱体1靠近芯片推进板32的一侧开设有进料口，进料口内部设置有第一传送带9，所述第一传送带9位于芯片推进板32的下方，所述第一传送带9和组装箱体1之间固接有固定架，第一传送带9顶部放置有封装底壳43，所述组装箱体1底部固定连接有液压箱4，所述液压箱4内部固定连接有组装液压杆18，所述组装液压杆18输出端套设在组装箱体1底部，所述组装液压杆18顶部固定连接有固定台19，所述固定台19左右两侧设置有加热模块16，所述加热模块16固定在组装箱体1内部，所述组装箱体1顶部设置有夹持组件，夹持组件用于夹持并移动封装顶壳11和芯片，工作时，先将封装顶壳11放置在放置板5顶部，再将芯片放置在芯片推进板32顶部，然后把封装底壳43放置在第一传送带9顶部，此时第一传送带9带动顶部的封装底壳43移动，组装液压杆18带动固定台19上升，接住第一传送带9传输过来的封装底壳43，此时夹持组件先将芯片夹持起来，放置在封装底壳43顶部，再通过夹持组件将封装顶壳11放置在芯片顶部，完成整个芯片原件组合，组装液压杆18下降，让整个组合运输到组装箱体1下方，通过组装箱体1的加热模块16将封装底壳43、芯片和封装顶壳11加热，进行烘烤定型，采用此种设计，相比较传统结构需要先封装芯片一侧，然后利用程序控制机械臂，带动整个芯片结构翻面，再对翻面后芯片另一侧进行封装，最后再整体定型的结构，采用一体黏合定型的设计结构更为方便，并且与加热模块组合的设计结构操作步骤更为简单，同时降低了以往光学检测仪和系统程序使用过多的问题。
如图2和图6所示，所述组装箱体1内部固定连接有两个呈对称平行设置的隔热板37，所述隔热板37设置在固定台19上方，所述隔热板37远离组装箱体1一侧滑动连接有隔热门板38，所述隔热门板38由隔热板37内部的电动伸缩杆带动，所述隔热板37底部固定连接有红外感应器39，红外感应器39用于控制隔热门板38开合，工作时，因为固定台19顶部的封装底壳43、芯片和封装顶壳11需要进行加热定型，若没有阻隔的话，高温会向上传递，影响上方零件后续的使用，所以需要用到隔热门板38和隔热板37，当组装液压杆18带动固定台19上升至红外感应器39感应区域，外感应器39传递电信号给予隔热板37，通过隔热板37内部的电动伸缩杆带动隔热门板38移动，隔热板37内部的隔热门板38向内收缩，当固定台19下降脱离红外感应器39的感应区域，隔热板从隔热门板38内部滑出从而闭合，通过此种设计可以最大限度的隔绝热量，避免顶部没有此层隔热热量由组装箱体1下方传导至组装箱体1上方对一些不耐热的零件造成损伤的问题，降低了顶部零件受热形变损坏的问题。
如图3和图5所示，所述固定台19顶部开设有固定槽，固定槽共有两排且呈对称状，固定槽内部固定连接有弹簧22，所述弹簧22顶部固定连接有磁吸卡球23，两组所述磁吸卡球23顶部的磁极相反，所述封装底壳43底部开设有多组呈对称状的磁吸孔44，所述磁吸孔44内部设置有磁吸块，两组所述磁吸块的底部磁极为相反设置，工作时，组装液压杆18推动固定台19抵达第一传送带9一侧稍微低一点的位置时，此时第一传送带9带动顶部的封装底壳43刚好抵达固定台19附近，此时由于磁吸卡球23与封装底壳43底部的磁吸块磁极互相排斥，当磁吸块抵达与其相吸的磁吸卡球23时弹簧22被磁吸卡球23拉伸让磁吸卡球23卡入磁吸孔44内部进行定位固定，通过此种设计避免之前通过重力移动至固定台19顶部时产生偏移对顶部零件无法准确定位，在安装时出现偏移导致报废件出现的问题，降低了报废件的产出率。
如图1至图4所示，所述夹持组件包括丝杠螺母12，所述丝杠螺母12通过支架固定在组装箱体1顶部，所述丝杠螺母12底部固定连接有液压起落杆24，所述液压起落杆24输出端固定连接有夹取固定板17，所述夹取固定板17两侧固定连接有液压泵25，所述液压泵25输出端固定连接有夹持爪27，所述夹取固定板17底部固定连接有光学检测器26，所述夹持爪27远离夹取固定板17一侧固定连接有固定插块28，固定插块28远离夹持爪27一侧开设有夹持槽，夹持槽用于夹持芯片，所述封装顶壳11两侧开设有固定插槽41，固定插槽41用于让固定插块28插入，工作时，当丝杠螺母12的螺母部位抵达封装顶壳11上方或芯片上方时，螺母底部的液压起落杆24带动夹取固定板17下降，当需要夹持封装顶壳11时，随着夹持爪27的合拢，固定插块28插入封装顶壳11外侧开设的固定插槽41内部，若需要夹持芯片时，随着夹持爪27的合拢，可以通过固定插块28开设的夹持槽进行夹持芯片，通过此种设计可以一机多用，既可以实现对封装顶壳11的夹取，又能实现对芯片的夹取，而且夹取固定板17底部的光学检测器26可以对芯片顶部进行扫描，既能检测出是否损坏，又能检测出芯片是否偏移，若检测出偏移可将芯片放置在芯片推进板32顶部重新夹取，若检测出损坏可以通过丝杠螺母12将损坏的芯片移走。
如图1和图2所示，所述组装箱体1一侧固定连接有电机8，所述电机8输出端与起落架7内部螺纹连接，所述起落架7顶部放置有芯片箱33，所述芯片箱33内部开设有多组呈竖直排列的存取槽，存取槽内部放置芯片，所述组装箱体1外部固定连接有液压推板6，所述液压推板6用于推出存取槽内部的芯片所设置，工作时，先将芯片箱33放置在起落架7顶部，通过液压推板6将芯片箱33最底部的芯片向外推出，让芯片推到芯片推进板32顶部，每推出一层芯片时，电机8输出端通过螺纹结构配合起落架7的螺纹槽带动起落架7下降，由于起落架7一侧抵接在组装箱体1外壁，因此起落架7不会转动只会上下移动，此后存取槽内部的芯片会被依次推出进行后续加工，通过此种设计解决了芯片上料麻烦，可能存在供料不及时机器需要暂停运行的问题，提高了生产时的连续性以及产出效率。
如图1和图3所示，所述组装箱体1前后两端开设有出料口，位于前端出料口的外侧固接有液压支撑架2，所述液压支撑架2一侧固定连接有出料液压杆3，所述固定台19两侧设置有支撑杆20，所述支撑杆20底部固定连接在组装箱体1内部下方，所述支撑杆20顶部固定连接有伸缩液压杆45，所述伸缩液压杆45输出端固定连接有抬举插块21，抬举插块21为三角形截面设计，所述抬举插块21用于抬高封装底壳43，工作时，当加热好封装底壳43、芯片和封装顶壳11后，伸缩液压杆45输出端的抬举插块21插入封装底壳43底部，从而抬高封装底壳43，让封装底壳43脱离磁力束缚，此时抬举插块21推举封装底壳43抬高，磁吸卡球23抵消不去弹簧22的拉伸力让磁吸卡球23与封装底壳43底部存在间隙，此时出料液压杆3输出端推动封装底壳43一侧，封装底壳43底部将会接触在出料口边缘处，让封装底壳43进入下一道工序，虽然磁吸卡球23的球形设计可以减小摩擦，但还是会存在与封装底壳43底部长期摩擦产生磨损的问题，通过抬举插块21的托举可以有效避免产生摩擦导致封装底壳43与磁吸卡球23碰撞产生磨损的问题，降低了磁吸卡球23受到磨损或撞击的可能性以及减小了封装底壳43推出时的摩擦力。
如图7和图8所示，所述组装箱体1后端设置有压力检测箱13，所述压力检测箱13底部固定连接有支撑台15，所述压力检测箱13内部靠近顶部位置固定连接有压力起落板34，所述压力起落板34下方设置有第二传送带30，所述第二传送带30底部固定连接在支撑台15顶部，所述压力检测箱13两侧开设有拿取槽36，所述压力起落板34用于提起封装顶壳11，所述拿取槽36用于取出封装顶壳11，工作时，封装底壳43、芯片和封装顶壳11被推至第二传送带30顶部，第二传送带30将封装底壳43、芯片和封装顶壳11传输至压力起落板34下方，压力起落板34底部设置有多组吸盘结构，此时压力起落板34首次下降至封装顶壳11上方，压力起落板34底部的吸盘结构将封装顶壳11吸起，此时可以通过拿取槽36将封装顶壳11从压力起落板34底部取出，当取出封装顶壳11后压力起落板34二次下落对封装底壳43顶部封装好的芯片进行压力检测，当封装底壳43从芯片上方移开的时候，压力检测箱13内部一侧的光学检测仪对芯片顶部进行拍照检测，通过观察芯片顶部形变后是否回弹检测是否合格，按压后回弹为合格件，若按压后不回弹则为不合格件，当检测合格第二传送带30将其进入下一道工序，若检测不合格可以通过压力起落板34底部的光学检测仪观测具体的不合格的芯片，从而取出进入下一道工序，通过此种设计不但可以检测芯片受压后是否合格，也可以轻松的取下封装顶壳11，解决了以往拆去封装顶壳11时需要人工采用工具将其拆卸，才能进行压力检测，在拆卸过程较为复杂的问题，提高了拆卸封装顶壳11的便捷性以及简易性。
如图7和图8所示，所述压力检测箱13远离组装箱体1的一侧设置有气密性检测箱14，所述气密性检测箱14底部固定连接在支撑台15顶部，所述气密性检测箱14内部靠近顶部固定连接有密封盖35，密封盖35为长方体设计，密封盖35用于包裹住封装底壳43与其顶部芯片，所述密封盖35下方设置有第三传送带31，所述第三传送带31底部固定连接在支撑台15顶部，工作时，压力检测过后的封装底壳43和芯片被第二传送带30传输至第三传送带31顶部，此时第三传送带31将封装底壳43和芯片传输至密封盖35下方，密封盖35下压将封装底壳43和芯片包裹住，通过气密性检测箱14向密封盖35内部打压，打压后稳压一段时间，通过检测气压变化幅度检测是否有不合格产品，密封盖35上提，通过气密性检测箱14一侧的光学检测仪观测芯片的外壳是否有脱落，可以检测出具体损坏的芯片，若不合格可以精确取出损坏件进行报废处理，通过此种设计可以精确的检测出具体报废件，解决了以往采用抽查的检测方法容易导致损坏件未被检测出的问题，提高了对芯片气密性检测的精准度。
如图10所示，一种集成电路的多芯片封装定位装置，该工作方法具体为：
S1：将封装顶壳11放置在放置板5顶部，再将芯片放置在芯片推进板32顶部，然后把封装底壳43放置在第一传送带9顶部，此时第一传送带9带动顶部的封装底壳43移动，组装液压杆18带动固定台19上升，接住第一传送带9传输过来的封装底壳43，夹持组件先将芯片夹持起来，放置在封装底壳43顶部，再通过夹持组件将封装顶壳11放置在芯片顶部，完成整个芯片原件组合，组装液压杆18下降；
S2：整个组合运输到组装箱体1下方时，通过组装箱体1的加热模块16将封装底壳43、芯片和封装顶壳11加热，进行烘烤定型，加热时封装顶壳11与芯片胶粘外壳42之间的胶水受热皲裂，失去粘性，从而让封装顶壳11与芯片胶粘外壳42分离，加热过后抬举插块21抬起封装底壳43，出料液压杆3，输出端从组装箱体1前端开设的出料口插入推动封装底壳43一侧，让其从组装箱体1后端开设的出料口推出；
S3：输出端推动封装底壳43一侧，封装底壳43底部将会接触在出料口边缘处，封装底壳43及其顶部零件被传输至压力起落板34下方进行压力检测，当检测结束后第三传送带31将封装底壳43及其顶部零件传输至密封盖35下方，密封盖35下压将封装底壳43和芯片包裹住，通过气密性检测箱14向密封盖35内部打压进行气密性检测。
采用本发明实施例在对芯片进行封装时，可以有效的进行一体成型封装，并且采用将组合和加热定型的结构一体化，缩短了装配所需的运输时间，以及运输时可能产生偏移的问题，通过封装顶壳11与芯片胶粘外壳42之间填充有遇热皲裂失去黏性的胶水，因此在拆卸封装顶壳11时也变得更加方便，在气密性检测时拥有将封装顶壳11吸附起的结构避免了拆卸封装顶壳11的复杂过程，并且气密性检测也不再局限于单一的抽检而生整体进行检测，排查的更加彻底且全面。
实施例二
如图1和图9所示，对比实施例一，其中本发明的另一种实施方式为：所述封装顶壳11底部开设有多组存放槽，多组存放槽呈线性阵列在封装顶壳11底部，所述存放槽内部设置有芯片胶粘外壳42，芯片胶粘外壳42与封装顶壳11连接处涂抹有胶水，所述芯片胶粘外壳42底部涂抹有导电胶，所述封装底壳43顶部设置有多组芯片外壳，芯片外壳顶部涂抹有导电胶，工作时，芯片胶粘外壳42顶部的胶水拥有加热后会产生皲裂的效果，因此封装顶壳11被传输至组装箱体1下方进行烘烤时会失去原有粘性，芯片胶粘外壳42底部的导电胶拥有加热后重塑增加黏性的效果，芯片胶粘外壳42底部的导电胶在加热后冷却可以让其与芯片牢牢固定结合，通过此种结构在进入下一道工序时可以轻松的将封装顶壳11取下，而导电胶可以在安装后进行导电，通过此种结构避免封装顶壳11在后续拆卸时较为困难，需要用到辅助工具进行拆卸的问题，提高了在进行检测前拆卸封装顶壳11的便捷性。
工作时，先将封装顶壳11放置在放置板5顶部，再将芯片放置在芯片推进板32顶部，然后把封装底壳43放置在第一传送带9顶部，此时第一传送带9带动顶部的封装底壳43移动，组装液压杆18带动固定台19上升，接住第一传送带9传输过来的封装底壳43，此时夹持组件先将芯片夹持起来，放置在封装底壳43顶部，再通过夹持组件将封装顶壳11放置在芯片顶部，完成整个芯片原件组合，组装液压杆18下降，让整个组合运输到组装箱体1下方，通过组装箱体1的加热模块16将封装底壳43、芯片和封装顶壳11加热，进行烘烤定型，采用此种设计，相比较传统结构需要先封装芯片一侧，然后利用程序控制机械臂，带动整个芯片结构翻面，再对翻面后芯片另一侧进行封装，最后再整体定型的结构，采用一体黏合定型的设计结构更为方便，并且与加热模块组合的设计结构操作步骤更为简单，同时降低了以往光学检测仪和系统程序使用过多的问题，因为固定台19顶部的封装底壳43、芯片和封装顶壳11需要进行加热定型，若没有阻隔的话，高温会向上传递，影响上方零件后续的使用，所以需要用到隔热门板38和隔热板37，当组装液压杆18带动固定台19上升至红外感应器39感应区域，外感应器39传递电信号给予隔热板37，通过隔热板37内部的电动伸缩杆带动隔热门板38移动，隔热板37内部的隔热门板38向内收缩，当固定台19下降脱离红外感应器39的感应区域，隔热板从隔热门板38内部滑出从而闭合，通过此种设计可以最大限度的隔绝热量，避免顶部没有此层隔热热量由组装箱体1下方传导至组装箱体1上方对一些不耐热的零件造成损伤的问题，降低了顶部零件受热形变损坏的问题，组装液压杆18推动固定台19抵达第一传送带9一侧稍微低一点的位置时，此时第一传送带9带动顶部的封装底壳43刚好抵达固定台19附近，此时由于磁吸卡球23与封装底壳43底部的磁吸块磁极互相排斥，当磁吸块抵达与其相吸的磁吸卡球23时弹簧22被磁吸卡球23拉伸让磁吸卡球23卡入磁吸孔44内部进行定位固定，通过此种设计避免之前通过重力移动至固定台19顶部时产生偏移对顶部零件无法准确定位，在安装时出现偏移导致报废件出现的问题，降低了报废件的产出率，当丝杠螺母12的螺母部位抵达封装顶壳11上方或芯片上方时，螺母底部的液压起落杆24带动夹取固定板17下降，当需要夹持封装顶壳11时，随着夹持爪27的合拢，固定插块28插入封装顶壳11外侧开设的固定插槽41内部，若需要夹持芯片时，随着夹持爪27的合拢，可以通过固定插块28开设的夹持槽进行夹持芯片，通过此种设计可以一机多用，既可以实现对封装顶壳11的夹取，又能实现对芯片的夹取，而且夹取固定板17底部的光学检测器26可以对芯片顶部进行扫描，既能检测出是否损坏，又能检测出芯片是否偏移，若检测出偏移可将芯片放置在芯片推进板32顶部重新夹取，若检测出损坏可以通过丝杠螺母12将损坏的芯片移走，先将芯片箱33放置在起落架7顶部，通过液压推板6将芯片箱33最底部的芯片向外推出，让芯片推到芯片推进板32顶部，每推出一层芯片时，电机8输出端通过螺纹结构配合起落架7的螺纹槽带动起落架7下降，由于起落架7一侧抵接在组装箱体1外壁，因此起落架7不会转动只会上下移动，此后存取槽内部的芯片会被依次推出进行后续加工，通过此种设计解决了芯片上料麻烦，可能存在供料不及时机器需要暂停运行的问题，提高了生产时的连续性以及产出效率，当加热好封装底壳43、芯片和封装顶壳11后，伸缩液压杆45输出端的抬举插块21插入封装底壳43底部，从而抬高封装底壳43，让封装底壳43脱离磁力束缚，此时抬举插块21推举封装底壳43抬高，磁吸卡球23抵消不去弹簧22的拉伸力让磁吸卡球23与封装底壳43底部存在间隙，此时出料液压杆3输出端推动封装底壳43一侧，封装底壳43底部将会接触在出料口边缘处，让封装底壳43进入下一道工序，虽然磁吸卡球23的球形设计可以减小摩擦，但还是会存在与封装底壳43底部长期摩擦产生磨损的问题，通过抬举插块21的托举可以有效避免产生摩擦导致封装底壳43与磁吸卡球23碰撞产生磨损的问题，降低了磁吸卡球23受到磨损或撞击的可能性以及减小了封装底壳43推出时的摩擦力，封装底壳43、芯片和封装顶壳11被推至第二传送带30顶部，第二传送带30将封装底壳43、芯片和封装顶壳11传输至压力起落板34下方，压力起落板34底部设置有多组吸盘结构，此时压力起落板34首次下降至封装顶壳11上方，压力起落板34底部的吸盘结构将封装顶壳11吸起，此时可以通过拿取槽36将封装顶壳11从压力起落板34底部取出，当取出封装顶壳11后压力起落板34二次下落对封装底壳43顶部封装好的芯片进行压力检测，当封装底壳43从芯片上方移开的时候，压力检测箱13内部一侧的光学检测仪对芯片顶部进行拍照检测，通过观察芯片顶部形变后是否回弹检测是否合格，按压后回弹为合格件，若按压后不回弹则为不合格件，当检测合格第二传送带30将其进入下一道工序，若检测不合格可以通过压力起落板34底部的光学检测仪观测具体的不合格的芯片，从而取出进入下一道工序，通过此种设计不但可以检测芯片受压后是否合格，也可以轻松的取下封装顶壳11，解决了以往拆去封装顶壳11时需要人工采用工具将其拆卸，才能进行压力检测，在拆卸过程较为复杂的问题，提高了拆卸封装顶壳11的便捷性以及简易性，压力检测过后的封装底壳43和芯片被第二传送带30传输至第三传送带31顶部，此时第三传送带31将封装底壳43和芯片传输至密封盖35下方，密封盖35下压将封装底壳43和芯片包裹住，通过气密性检测箱14向密封盖35内部打压，打压后稳压一段时间，通过检测气压变化幅度检测是否有不合格产品，密封盖35上提，通过气密性检测箱14一侧的光学检测仪观测芯片的外壳是否有脱落，可以检测出具体损坏的芯片，若不合格可以精确取出损坏件进行报废处理，通过此种设计可以精确的检测出具体报废件，解决了以往采用抽查的检测方法容易导致损坏件未被检测出的问题，提高了对芯片气密性检测的精准度。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种集成电路的多芯片封装定位装置，其特征在于：包括组装箱体（1），所述组装箱体（1）顶部为开口设置，所述组装箱体（1）顶部靠一侧固定连接有放置板（5），所述放置板（5）顶部放置有封装顶壳（11），所述组装箱体（1）顶部靠一侧固定连接有芯片推进板（32），所述芯片推进板（32）用于放置芯片，所述组装箱体（1）靠近芯片推进板（32）的一侧开设有进料口，进料口内部设置有第一传送带（9），所述第一传送带（9）位于芯片推进板（32）的下方，所述第一传送带（9）和组装箱体（1）之间固接有固定架，第一传送带（9）顶部放置有封装底壳（43），所述组装箱体（1）底部固定连接有液压箱（4），所述液压箱（4）内部固定连接有组装液压杆（18），所述组装液压杆（18）输出端套设在组装箱体（1）底部，所述组装液压杆（18）顶部固定连接有固定台（19），所述固定台（19）左右两侧设置有加热模块（16），所述加热模块（16）固定在组装箱体（1）内部，所述组装箱体（1）顶部设置有夹持组件，夹持组件用于夹持并移动封装顶壳（11）和芯片。
2.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述组装箱体（1）内部固定连接有两个呈对称平行设置的隔热板（37），所述隔热板（37）设置在固定台（19）上方，所述隔热板（37）远离组装箱体（1）一侧滑动连接有隔热门板（38），所述隔热门板（38）由隔热板（37）内部的电动伸缩杆带动，所述隔热板（37）底部固定连接有红外感应器（39），红外感应器（39）用于控制隔热门板（38）开合。
3.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述固定台（19）顶部开设有固定槽，固定槽共有两排且呈对称状，固定槽内部固定连接有弹簧（22），所述弹簧（22）顶部固定连接有磁吸卡球（23），两组所述磁吸卡球（23）顶部的磁极相反，所述封装底壳（43）底部开设有多组呈对称状的磁吸孔（44），所述磁吸孔（44）内部设置有磁吸块，两组所述磁吸块的底部磁极为相反设置。
4.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述夹持组件包括丝杠螺母（12），所述丝杠螺母（12）通过支架固定在组装箱体（1）顶部，所述丝杠螺母（12）底部固定连接有液压起落杆（24），所述液压起落杆（24）输出端固定连接有夹取固定板（17），所述夹取固定板（17）两侧固定连接有液压泵（25），所述液压泵（25）输出端固定连接有夹持爪（27），所述夹取固定板（17）底部固定连接有光学检测器（26），所述夹持爪（27）远离夹取固定板（17）一侧固定连接有固定插块（28），固定插块（28）远离夹持爪（27）一侧开设有夹持槽，夹持槽用于夹持芯片，所述封装顶壳（11）两侧开设有固定插槽（41），固定插槽（41）用于让固定插块（28）插入。
5.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述组装箱体（1）一侧固定连接有电机（8），所述电机（8）输出端与起落架（7）内部螺纹连接，所述起落架（7）顶部放置有芯片箱（33），所述芯片箱（33）内部开设有多组呈竖直排列的存取槽，存取槽内部放置芯片，所述组装箱体（1）外部固定连接有液压推板（6），所述液压推板（6）用于推出存取槽内部的芯片所设置。
6.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述组装箱体（1）前后两端开设有出料口，位于前端出料口的外侧固接有液压支撑架（2），所述液压支撑架（2）一侧固定连接有出料液压杆（3），所述固定台（19）两侧设置有支撑杆（20），所述支撑杆（20）底部固定连接在组装箱体（1）内部下方，所述支撑杆（20）顶部固定连接有伸缩液压杆（45），所述伸缩液压杆（45）输出端固定连接有抬举插块（21），抬举插块（21）为三角形截面设计，所述抬举插块（21）用于抬高封装底壳（43）。
7.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述封装顶壳（11）底部开设有多组存放槽，多组存放槽呈线性阵列在封装顶壳（11）底部，所述存放槽内部设置有芯片胶粘外壳（42），芯片胶粘外壳（42）与封装顶壳（11）连接处涂抹有胶水，所述芯片胶粘外壳（42）底部涂抹有导电胶，所述封装底壳（43）顶部设置有多组芯片外壳，芯片外壳顶部涂抹有导电胶。
8.根据权利要求1所述的一种集成电路的多芯片封装定位装置，其特征在于：所述组装箱体（1）后端设置有压力检测箱（13），所述压力检测箱（13）底部固定连接有支撑台（15），所述压力检测箱（13）内部靠近顶部位置固定连接有压力起落板（34），所述压力起落板（34）下方设置有第二传送带（30），所述第二传送带（30）底部固定连接在支撑台（15）顶部，所述压力检测箱（13）两侧开设有拿取槽（36），所述压力起落板（34）用于提起封装顶壳（11），所述拿取槽（36）用于取出封装顶壳（11）。
9.根据权利要求8所述的一种集成电路的多芯片封装定位装置，其特征在于：所述压力检测箱（13）远离组装箱体（1）的一侧设置有气密性检测箱（14），所述气密性检测箱（14）底部固定连接在支撑台（15）顶部，所述气密性检测箱（14）内部靠近顶部固定连接有密封盖（35），密封盖（35）为长方体设计，密封盖（35）用于包裹住封装底壳（43）与其顶部芯片，所述密封盖（35）下方设置有第三传送带（31），所述第三传送带（31）底部固定连接在支撑台（15）顶部。
10.一种集成电路的多芯片封装定位装置的工作方法，其特征在于：该工作方法适用于权利要求1-9中任意一项所述的一种集成电路的多芯片封装定位装置，该工作方法包括以下步骤：
S1：将封装顶壳（11）放置在放置板（5）顶部，再将芯片放置在芯片推进板（32）顶部，然后把封装底壳（43）放置在第一传送带（9）顶部，此时第一传送带（9）带动顶部的封装底壳（43）移动，组装液压杆（18）带动固定台（19）上升，接住第一传送带（9）传输过来的封装底壳（43），夹持组件先将芯片夹持起来，放置在封装底壳（43）顶部，再通过夹持组件将封装顶壳（11）放置在芯片顶部，完成整个芯片原件组合，组装液压杆（18）下降；
S2：整个组合运输到组装箱体（1）下方时，通过组装箱体（1）的加热模块（16）将封装底壳（43）、芯片和封装顶壳（11）加热，进行烘烤定型，加热时封装顶壳（11）与芯片胶粘外壳（42）之间的胶水受热皲裂，失去粘性，从而让封装顶壳（11）与芯片胶粘外壳（42）分离，加热过后抬举插块（21）抬起封装底壳（43），出料液压杆（3），输出端从组装箱体（1）前端开设的出料口插入推动封装底壳（43）一侧，让其从组装箱体（1）后端开设的出料口推出；
S3：输出端推动封装底壳（43）一侧，封装底壳（43）底部将会接触在出料口边缘处，封装底壳（43）及其顶部零件被传输至压力起落板（34）下方进行压力检测，当检测结束后第三传送带（31）将封装底壳（43）及其顶部零件传输至密封盖（35）下方，密封盖（35）下压将封装底壳（43）和芯片包裹住，通过气密性检测箱（14）向密封盖（35）内部打压进行气密性检测。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310711951.9A CN116741668B (zh) | 2023-06-15 | 2023-06-15 | 一种集成电路的多芯片封装定位装置及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310711951.9A CN116741668B (zh) | 2023-06-15 | 2023-06-15 | 一种集成电路的多芯片封装定位装置及其工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116741668A CN116741668A (zh) | 2023-09-12 |
| CN116741668B true CN116741668B (zh) | 2024-02-02 |
Family
ID=87907678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310711951.9A Active CN116741668B (zh) | 2023-06-15 | 2023-06-15 | 一种集成电路的多芯片封装定位装置及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741668B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457569B (zh) * | 2023-10-26 | 2024-05-24 | 河北光森电子科技有限公司 | 一种晶圆载片台 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894218A (en) * | 1994-04-18 | 1999-04-13 | Micron Technology, Inc. | Method and apparatus for automatically positioning electronic dice within component packages |
| RU2660121C1 (ru) * | 2017-09-12 | 2018-07-05 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Способ прецизионного монтажа многокристальных сборок интегральных схем |
| CN215771096U (zh) * | 2021-07-16 | 2022-02-08 | 山东睿芯半导体科技有限公司 | 一种集成电路芯片设计用高效封装装置 |
| CN217881476U (zh) * | 2022-05-09 | 2022-11-22 | 南京维攀微电子有限公司 | 一种半导体封装结构 |
-
2023
- 2023-06-15 CN CN202310711951.9A patent/CN116741668B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894218A (en) * | 1994-04-18 | 1999-04-13 | Micron Technology, Inc. | Method and apparatus for automatically positioning electronic dice within component packages |
| RU2660121C1 (ru) * | 2017-09-12 | 2018-07-05 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Способ прецизионного монтажа многокристальных сборок интегральных схем |
| CN215771096U (zh) * | 2021-07-16 | 2022-02-08 | 山东睿芯半导体科技有限公司 | 一种集成电路芯片设计用高效封装装置 |
| CN217881476U (zh) * | 2022-05-09 | 2022-11-22 | 南京维攀微电子有限公司 | 一种半导体封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116741668A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116741668B (zh) | 一种集成电路的多芯片封装定位装置及其工作方法 | |
| CN106793747B (zh) | 一种自动fpc贴合机及贴板方法 | |
| CN106424996B (zh) | 叠片串焊机 | |
| CN210936016U (zh) | 保温杯杯体自动分拣系统 | |
| CN114798465B (zh) | 一种ptc加热器芯片自动上料检测设备 | |
| CN114038786A (zh) | 一种高速高精度固晶机及其使用方法 | |
| CN211102034U (zh) | 一种导热块自动组装上料机 | |
| CN110164779B (zh) | 镭射二极体模组封帽设备及方法 | |
| CN214477372U (zh) | 散热盖贴装设备 | |
| CN214191651U (zh) | 一种从粘性蓝膜上吸附抓取光学零件的装置 | |
| CN219123186U (zh) | 一种半导体模组芯片溅镀制程后的高精度顶胶取放设备 | |
| CN115447817B (zh) | 一种全自动核酸磁珠提取管灌装封膜设备及方法 | |
| CN111056312A (zh) | 用于汽车前挡玻璃合片前的自动上线系统 | |
| CN216271899U (zh) | 一种搬运抵压一体化设备 | |
| CN112621218B (zh) | 一种擒纵叉组装机 | |
| CN213921760U (zh) | 一种吸塑包装机 | |
| CN209889840U (zh) | 用于镀膜汽车前挡玻璃合片前自动上线系统 | |
| CN114670431A (zh) | 一种自动贴胶设备的使用方法 | |
| CN211150594U (zh) | 一种固晶拾取封装装置 | |
| CN210524360U (zh) | 一种密封圈自动套装设备 | |
| CN110406159B (zh) | 多工位自动热压机 | |
| CN112864080A (zh) | 一种csp芯片产品取放机构及使用方法 | |
| CN112960163A (zh) | 一种大规模集成电路芯片高效封装设备及封装方法 | |
| CN113390278A (zh) | 一种热管自动注水机及其注水方法 | |
| CN117080107B (zh) | 一种半导体封装检测系统及检测工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |