CN116722082B - 阵列基板的制备方法、阵列基板以及显示面板 - Google Patents
阵列基板的制备方法、阵列基板以及显示面板 Download PDFInfo
- Publication number
- CN116722082B CN116722082B CN202310981170.1A CN202310981170A CN116722082B CN 116722082 B CN116722082 B CN 116722082B CN 202310981170 A CN202310981170 A CN 202310981170A CN 116722082 B CN116722082 B CN 116722082B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- forming
- pattern
- led epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000003475 lamination Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 185
- 230000005525 hole transport Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000003190 augmentative effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Abstract
本公开涉及显示技术领域，特别涉及一种阵列基板的制备方法、阵列基板以及显示面板。阵列基板的制备方法包括形成LED外延叠层结构；在LED外延叠层结构上依次形成阳极和第一硬掩膜层；在第一硬掩膜层上形成第一图形；在LED外延叠层结构形成第二图形；将第二衬底与第一硬掩膜层键合，去除第一衬底并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在第二硬掩膜层上形成第三图形；刻蚀阴极以及LED外延叠层结构至连通第二图形形成多个像素单元。本公开的技术方案，解决了由于采用光刻胶造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
Description
技术领域
本公开涉及显示技术领域，特别涉及一种阵列基板的制备方法、阵列基板以及显示面板。
背景技术
微米级发光二极管（Micro Light Emitting Diode，Micro-LED）具有分辨率高、亮度高、寿命长和色域广等明显优势，在增强现实（Augmented Reality，AR）、虚拟现实（Virtual Reality，VR）和微型显示等领域中逐渐得到普及和应用。由Micro-LED形成的像素单元，在制备过程中通常使用光刻胶，通过对光刻胶图案化，然后刻蚀出相应图形区域的像素单元。
由于上述制备过程中使用光刻胶，后续要将光刻胶去除，如果光刻胶不能去除干净，将会影响像素单元的电学接触，导致开启电压变大等电学问题。另外，在光刻胶去除的过程中，容易对像素单元的侧壁造成损伤，影响像素单元的发光效率。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种阵列基板的制备方法、阵列基板以及显示面板，解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
第一方面，本公开提供了一种阵列基板的制备方法，包括：
在第一衬底上形成LED外延叠层结构；
在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层；
在所述第一硬掩膜层上形成第一图形；
基于所述第一图形刻蚀所述阳极和所述LED外延叠层结构，在所述LED外延叠层结构之间形成第二图形；
将第二衬底与所述第一硬掩膜层键合，去除所述第一衬底，并在所述LED外延叠层结构背离所述第二衬底的一侧依次覆盖阴极和第二硬掩膜层；
在所述第二硬掩膜层上形成第三图形；
基于所述第三图形刻蚀所述阴极以及所述LED外延叠层结构至连通所述第二图形，形成多个像素单元。
在一些实施例中，在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层，包括：
通过物理气相沉积法在所述LED外延叠层结构上沉积所述阳极；
通过化学气相沉积法在所述阳极上沉积所述第一硬掩膜层。
在一些实施例中，在所述第一硬掩膜层上形成第一图形，包括：
在所述第一硬掩膜层覆盖光刻胶层；
通过曝光显影，保留预设区域的光刻胶层；
刻蚀所述第一硬掩膜层，在所述第一硬掩膜层上形成第一图形；
去除所述光刻胶层。
在一些实施例中，在所述第二硬掩膜层上形成第三图形，包括：
在所述第二硬掩膜层覆盖光刻胶层；
通过曝光显影，保留预设区域的光刻胶层；
刻蚀所述第二硬掩膜层，在所述第二硬掩膜层上形成第三图形；
去除所述光刻胶层。
在一些实施例中，形成所述第一硬掩膜层和所述第二硬掩膜层的材料包括氮化硅和氧化硅中的至少一种。
在一些实施例中，所述阳极的材料包括氮化钛和氮化钽中的至少一种；所述阴极的材料包括氧化铟锡。
第二方面，本公开还提供了一种阵列基板，包括：
第二衬底以及所述第二衬底上阵列排布的像素单元，相邻所述像素单元之间间隔预设距离；
第一硬掩膜层和第二硬掩膜层，所述像素单元的阳极通过所述第一硬掩膜层与所述第二衬底连接，所述像素单元的阴极与所述第二硬掩膜层连接。
在一些实施例中，所述像素单元包括电子传输层、发光层和空穴传输层。
在一些实施例中，所述阳极作为反射层。
第三方面，本公开还提供了一种显示面板，包括如第二方面所述的阵列基板。
本公开实施例提供的阵列基板的制备方法包括：在第一衬底上形成LED外延叠层结构；在LED外延叠层结构上形成阳极，在阳极上形成第一硬掩膜层；在第一硬掩膜层上形成第一图形；基于第一图形刻蚀阳极和LED外延叠层结构，在LED外延叠层结构之间形成第二图形；将第二衬底与第一硬掩膜层键合，去除第一衬底，并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在第二硬掩膜层上形成第三图形；基于第三图形刻蚀阴极以及LED外延叠层结构至连通第二图形，形成多个像素单元。由此，通过在阳极上覆盖第一硬掩膜层，在阴极上覆盖第二硬掩膜层，将第一硬掩膜层和第二硬掩膜层作为保护层进行图案化，在形成像素单元后，无需去除第一硬掩膜层和第二硬掩膜层，避免了相关技术中使用光刻胶层，后续将光刻胶层去除，若光刻胶不能去除干净，例如空穴传输层上残留有光刻胶，在空穴传输层上制备阳极时，将会影响制备的像素单元的电学接触，导致开启电压变大等电学问题。以及避免了相关技术中在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元的侧壁，对像素单元的侧壁造成损伤的问题，从而影响像素单元的发光效率。由此，本公开实施例提供的技术方案，解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的一种阵列基板的制备工艺图；
图2为本公开实施例提供的一种阵列基板的制备方法的流程示意图；
图3为本公开实施例提供的一种阵列基板的制备工艺图；
图4为本公开实施例提供的一种制备工艺图；
图5为本公开实施例提供的又一种制备工艺图；
图6为本公开实施例提供的一种阵列基板的结构示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
微米级发光二极管（Micro Light Emitting Diode，Micro-LED）具有分辨率高、亮度高、寿命长和色域广等明显优势，在增强现实（Augmented Reality，AR）、虚拟现实（Virtual Reality，VR）和微型显示等领域中逐渐得到普及和应用。由Micro-LED形成的像素单元，在制备过程中通常使用光刻胶，通过对光刻胶图案化，然后刻蚀出相应图形区域的像素单元。
示例性地，图1为相关技术中提供的一种阵列基板的制备工艺图。如图1所示，S101中在第一衬底10上形成LED外延叠层结构11，LED外延叠层结构11包括电子传输层111、发光层112和空穴传输层113；S102中在LED外延叠层结构11上覆盖光刻胶层013；在S103中，对光刻胶层013进行曝光显影处理，形成图案化光刻胶层013；在S104中，刻蚀LED外延叠层结构11，形成阵列排布的多个像素单元011，且多个像素单元011的电子传输层111连接；在S105中，去除像素单元011上的光刻胶层013；在S106中，在空穴传输层113上设置阳极12，以及在像素单元011之间的电子传输层111上设置阴极012。
上述图1所述的制备过程中，需使用光刻胶层013，后续在S105中要将光刻胶层013去除。如果光刻胶不能去除干净，例如空穴传输层113上残留有光刻胶，在空穴传输层113上制备阳极12时，将会影响像素单元011的电学接触，导致开启电压变大等电学问题。另外，在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元011的侧壁，以及相邻像素单元011之间的电子传输层111，容易对像素单元011的侧壁以及电子传输层111造成损伤，从而影响像素单元011的发光效率。
针对上述相关技术中存在的技术问题，本公开实施例提供了一种阵列基板的制备方法。本公开实施例提供的发阵列基板的制备方法，通过在阳极上覆盖第一硬掩膜层，在阴极上覆盖第二硬掩膜层，将第一硬掩膜层和第二硬掩膜层作为保护层进行图案化，在形成像素单元后，无需去除第一硬掩膜层和第二硬掩膜层，避免了相关技术中使用光刻胶层，后续将光刻胶层去除，若光刻胶不能去除干净，例如空穴传输层上残留有光刻胶，在空穴传输层上制备阳极时，将会影响制备的像素单元的电学接触，导致开启电压变大等电学问题。以及避免了相关技术中在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元的侧壁，对像素单元的侧壁造成损伤的问题，从而影响像素单元的发光效率。从而解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
下面结合附图，对本公开实施例提供的阵列基板的制备方法、阵列基板以及显示面板进行示例性说明。
图2为本公开实施例提供的一种阵列基板的制备方法的流程示意图。如图2所示，该阵列基板的制备方法包括以下步骤：
S201、在第一衬底上形成LED外延叠层结构。
具体地，图3为本公开实施例提供的一种阵列基板的制备工艺图。图3中的S301所示，在第一衬底10上依次覆盖电子传输层111、发光层112和空穴传输层113，以在第一衬底10上形成LED外延叠层结构11。
S202、在LED外延叠层结构上形成阳极，在阳极上形成第一硬掩膜层。
具体地，图3中的S302所示，在LED外延叠层结构11上依次覆盖阳极12和第一硬掩膜层13，即在LED外延叠层结构11上形成阳极12，在阳极12上形成第一硬掩膜层13。
在一些实施例中，在LED外延叠层结构上形成阳极，在阳极上形成第一硬掩膜层，包括：
通过物理气相沉积法在LED外延叠层结构上沉积阳极；
通过化学气相沉积法在阳极上沉积第一硬掩膜层。
具体地，采用物理气相沉积法在LED外延叠层结构上沉积金属形成金属膜层，金属膜层作为阳极。采用物理气相沉积法在LED外延叠层结构上沉积金属，可提高金属膜层的质量，无污染，有利于环境保护。其中，形成阳极的材料可包括氮化钛和氮化钽中的至少一种。例如可在LED外延叠层结构上沉积氮化钛金属，形成阳极；也可在LED外延叠层结构上沉积氮化钽金属，形成阳极；还可在LED外延叠层结构上沉积氮化钛金属和氮化钽金属，形成阳极。
具体地，采用化学气相沉积法在阳极上沉积硬掩膜材料，形成第一硬掩膜层。采用化学气相沉积法可得到纯度高、致密性好、结晶良好的膜层。其中，第一硬掩膜层13为无机非金属膜材料，形成无机非金属膜材料包括氮化硅和氧化硅中的至少一种。
S203、在第一硬掩膜层上形成第一图形。
具体地，图3中的S303所示，去除部分第一硬掩膜层13，在第一硬掩膜层13上形成第一图形14，即形成第一图形化的第一硬掩膜层13。
在一些实施例中，图4为本公开实施例提供的一种制备工艺图。结合图2和图4，图2中的S203在第一硬掩膜层上形成第一图形，包括：
S401、在第一硬掩膜层覆盖光刻胶层；
S402、通过曝光显影，保留预设区域的光刻胶层；
S403、刻蚀第一硬掩膜层，在第一硬掩膜层上形成第一图形；
S404、去除预设区域的光刻胶层。
具体地，如图4所示，在S401中向第一硬掩膜层13上覆盖光刻胶层013；之后在S402中，对光刻胶层013进行曝光显影处理，仅保留预设区域的光刻胶层013，形成图案化的光刻胶层013；之后在S403中，以图案化的光刻胶层013作为保护层刻蚀第一硬掩膜层13，在第一硬掩膜层13上形成第一图形14；之后在S404中去除预设区域的光刻胶层013。由此，通过上述制备工艺在第一硬掩膜层13上形成第一图形14。
S204、基于第一图形刻蚀阳极和LED外延叠层结构，在LED外延叠层结构之间形成第二图形。
具体地，图3中的S304所示，将第一图形化的第一硬掩膜层13作为保护层，刻蚀阳极12和LED外延叠层结构11，对应第一图形14在LED外延叠层结构11之间形成第二图形15，即形成第二图形化的LED外延叠层结构11。
相关技术中，如图1所示，需使用光刻胶层013，后续在S105中要将光刻胶层013去除。如果光刻胶不能去除干净，例如空穴传输层113上残留有光刻胶，在制备阳极12时，将会影响像素单元011的电学接触，导致开启电压变大等电学问题。另外，在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元011的侧壁，以及相邻像素单元011之间的电子传输层111，容易对像素单元011的侧壁以及电子传输层111造成损伤，影响像素单元011的发光效率。
相较于相关技术，本公开实施例提供的技术方案，在LED外延叠层结构11上覆盖阳极12，之后在阳极12覆盖第一硬掩膜层13，采用第一硬掩膜层13作为保护层，在刻蚀阳极12和LED外延叠层结构11之后，第一硬掩膜层13无需去除，避免了上述相关技术中存在的技术问题。其中，第一硬掩膜层13使用透明的无机非金属材料例如氮化硅或氧化硅作为保护层，起到了保护阳极12和图案化的作用，同时不影响后期形成的像素单元的出光效率。
另外，LED外延叠层结构11和第一硬掩膜层13的刻蚀选择比较高，相比于光刻胶，只需要制备较薄的第一硬掩膜层13即可满足LED外延叠层结构11的刻蚀需求。例如，在图1和图3中刻蚀LED外延叠层结构11时，刻蚀同样的深度，相较于采用第一硬掩膜层13作为保护层，需要更厚的光刻胶层013作为保护层。
如图3中的S304所示，在刻蚀LED外延叠层结构11时，通过控制刻蚀的时间以控制刻蚀至电子输出层111的深度位置。
S205、将第二衬底与第一硬掩膜层键合，去除第一衬底，并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层。
具体地，图3中的S305所示，提供第二衬底16，将S304中的第一硬掩膜层13与第二衬底16进行键合。在第二衬底16与第一硬掩膜层13键合之后，去除第一衬底10。之后，在电子传输层113上依次覆盖阴极012和第二硬掩膜层131。其中，形成阴极012的材料包括氧化铟锡。
其中，形成第二衬底16的材料可包括氮化硅，形成第一硬掩膜层的材料也可包括氮化硅，因此有利于第二衬底16与第一硬掩膜层13进行键合。
S206、在第二硬掩膜层上形成第三图形。
具体地，图3中的S306所示，去除部分第二硬掩膜层131，在第二硬掩膜层131上形成第三图形141，即形成第三图形化的第二硬掩膜层131。
在一些实施例中，图5为本公开实施例提供的又一种制备工艺图。结合图2和图5，图2中的S206在第二硬掩膜层上形成第三图形，包括：
S501、在第二硬掩膜层覆盖光刻胶层；
S502、通过曝光显影，保留预设区域的光刻胶层；
S503、刻蚀第二硬掩膜层，在第二硬掩膜层上形成第三图形；
S504、去除预设区域的光刻胶层。
具体地，如图5所示，在S501中向第二硬掩膜层131上覆盖光刻胶层013；之后在S502中，对光刻胶层013进行曝光显影处理，仅保留预设区域的光刻胶层013，形成图案化的光刻胶层013；之后在S503中，以图案化的光刻胶层013作为保护层刻蚀第二硬掩膜层131，在第二硬掩膜层131上形成第三图形141；之后在S504中，去除预设区域的光刻胶层013。由此，通过上述制备工艺在第二硬掩膜层131上形成第三图形141。
S207、基于第三图形刻蚀阴极以及LED外延叠层结构至连通第二图形，形成多个像素单元。
具体地，图3中的S307所示，将第三图形化的第二硬掩膜层131作为保护层，刻蚀阴极012和LED外延叠层结构11的电子传输层113至第三图形141与第二图形15连通，以形成间隔阵列排布的多个像素单元011。
其中，第二硬掩膜层131使用透明的无机非金属材料例如氮化硅或氧化硅作为保护层，起到了保护阴极012和图案化的作用。在制备形成像素单元011之后，无需去除且不影响像素单元011的出光效率。
另外，通过本公开实施例制备的像素单元011，有利于使得制备的像素单元011的间距不断缩小。而参见图1中，各像素单元011的电子传输层111连接，将阴极012设置在像素单元011之间的电子传输层111上，即设置在相邻像素单元011之间的间距上，相当于扩大了相邻像素单元011的间距。
本公开实施例提供的阵列基板的制备方法包括：在第一衬底上形成LED外延叠层结构；在LED外延叠层结构上形成阳极，在阳极上形成第一硬掩膜层；在第一硬掩膜层上形成第一图形；基于第一图形刻蚀阳极和LED外延叠层结构，在LED外延叠层结构之间形成第二图形；将第二衬底与第一硬掩膜层键合，去除第一衬底，并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在第二硬掩膜层上形成第三图形；基于第三图形刻蚀阴极以及LED外延叠层结构至连通第二图形，形成多个像素单元。由此，通过在阳极上覆盖第一硬掩膜层，在阴极上覆盖第二硬掩膜层，将第一硬掩膜层和第二硬掩膜层作为保护层进行图案化，在形成像素单元后，无需去除第一硬掩膜层和第二硬掩膜层，避免了相关技术中使用光刻胶层，后续将光刻胶层去除，若光刻胶不能去除干净，例如空穴传输层上残留有光刻胶，在空穴传输层上制备阳极时，将会影响制备的像素单元的电学接触，导致开启电压变大等电学问题。以及避免了相关技术中在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元的侧壁，对像素单元的侧壁造成损伤的问题，从而影响像素单元的发光效率。由此，本公开实施例提供的技术方案，解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
在上述实施例的基础上，本公开还提供了一种阵列基板。图6为本公开实施例提供的一种阵列基板的结构示意图。如图6所示，阵列基板20包括：第二衬底16以及第二衬底16上阵列排布的像素单元011，相邻像素单元011之间间隔预设距离；第一硬掩膜层13和第二硬掩膜层131，像素单元011的阳极12通过第一硬掩膜层13与第二衬底16连接，像素单元011的阴极012与第二硬掩膜层131连接。
具体地，阵列基板20可采用图3所示的制备工艺方法获取，因此具有相同或相似的有益效果，在此不赘述。其中，第一硬掩膜层13和第二硬掩膜层131无需去除，不影响像素单元011的出光效率。
在一些实施例中，如图6所示，像素单元011包括电子传输层111、发光层112和空穴传输层113。
在一些实施例中，如图6所示，阳极12作为反射层。具体地，如图6所示，阳极12作为发射层，使得发光层112的发射光通过空穴传输层113发生发射后，从电子传输层111所在测出光（如图中箭头所示），有利于提高出光效率，进而有利于提高显示面板的显示效果。
在上述各实施例的基础上，本公开实施例还提供了一种显示面板，显示面板包括如上述实施例所述的阵列基板，因此具备相同或相似的有益效果，在此不赘述。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种阵列基板的制备方法，其特征在于，包括：
在第一衬底上形成LED外延叠层结构；
在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层；
在所述第一硬掩膜层上形成第一图形；
基于所述第一图形刻蚀所述阳极和所述LED外延叠层结构，在所述LED外延叠层结构之间形成第二图形；
将第二衬底与所述第一硬掩膜层键合，去除所述第一衬底，并在所述LED外延叠层结构背离所述第二衬底的一侧依次覆盖阴极和第二硬掩膜层；
在所述第二硬掩膜层上形成第三图形；
基于所述第三图形刻蚀所述阴极以及所述LED外延叠层结构至连通所述第二图形，形成多个像素单元；
在所述第二硬掩膜层上形成第三图形，包括：
在所述第二硬掩膜层覆盖光刻胶层；
通过曝光显影，保留预设区域的光刻胶层；
刻蚀所述第二硬掩膜层，在所述第二硬掩膜层上形成第三图形；
去除所述光刻胶层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层，包括：
通过物理气相沉积法在所述LED外延叠层结构上沉积所述阳极；
通过化学气相沉积法在所述阳极上沉积所述第一硬掩膜层。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一硬掩膜层上形成第一图形，包括：
在所述第一硬掩膜层覆盖光刻胶层；
通过曝光显影，保留预设区域的光刻胶层；
刻蚀所述第一硬掩膜层，在所述第一硬掩膜层上形成第一图形；
去除所述光刻胶层。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，形成所述第一硬掩膜层和所述第二硬掩膜层的材料包括氮化硅和氧化硅中的至少一种。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阳极的材料包括氮化钛和氮化钽中的至少一种；所述阴极的材料包括氧化铟锡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310981170.1A CN116722082B (zh) | 2023-08-07 | 2023-08-07 | 阵列基板的制备方法、阵列基板以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310981170.1A CN116722082B (zh) | 2023-08-07 | 2023-08-07 | 阵列基板的制备方法、阵列基板以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116722082A CN116722082A (zh) | 2023-09-08 |
| CN116722082B true CN116722082B (zh) | 2024-02-23 |
Family
ID=87871890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310981170.1A Active CN116722082B (zh) | 2023-08-07 | 2023-08-07 | 阵列基板的制备方法、阵列基板以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116722082B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004004879A1 (de) * | 2004-01-30 | 2005-08-25 | Infineon Technologies Ag | Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zur Herstellung einer Hartmaske |
| CN103137795A (zh) * | 2011-12-02 | 2013-06-05 | 上海蓝光科技有限公司 | 一种GaN基发光二极管芯片晶胞的制备方法 |
| CN103367552A (zh) * | 2012-03-27 | 2013-10-23 | 比亚迪股份有限公司 | 一种半导体发光器件的制作方法 |
| CN104516138A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 硅基液晶面板的制作方法 |
| CN113782554A (zh) * | 2021-09-06 | 2021-12-10 | 南方科技大学 | Micro-LED显示面板及其的制备方法和显示装置 |
-
2023
- 2023-08-07 CN CN202310981170.1A patent/CN116722082B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004004879A1 (de) * | 2004-01-30 | 2005-08-25 | Infineon Technologies Ag | Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zur Herstellung einer Hartmaske |
| CN103137795A (zh) * | 2011-12-02 | 2013-06-05 | 上海蓝光科技有限公司 | 一种GaN基发光二极管芯片晶胞的制备方法 |
| CN103367552A (zh) * | 2012-03-27 | 2013-10-23 | 比亚迪股份有限公司 | 一种半导体发光器件的制作方法 |
| CN104516138A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 硅基液晶面板的制作方法 |
| CN113782554A (zh) * | 2021-09-06 | 2021-12-10 | 南方科技大学 | Micro-LED显示面板及其的制备方法和显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 发光二极管阵列中上隔离沟槽的设计与制备;金霞;梁静秋;李佳;赵莉娜;王维彪;;微细加工技术;20051230(第04期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116722082A (zh) | 2023-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6984934B2 (en) | Micro-lens arrays for display intensity enhancement | |
| CN111668382B (zh) | 显示基板及其制备方法、显示装置 | |
| CN112242494A (zh) | 一种有机电致发光显示面板及制备方法、显示装置 | |
| CN109390372B (zh) | 像素结构及其形成方法、显示屏 | |
| CN111341943B (zh) | 用于制造oled微型显示器的像素的方法 | |
| US8038494B2 (en) | Organic electroluminescent device and method of manufacturing the same | |
| CN110168736A (zh) | 发光基板及其制作方法、电子装置 | |
| JP2000077181A (ja) | Ｅｌ素子 | |
| CN113921573A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN110854160A (zh) | 用于有机发光二极管微屏的像素 | |
| CN116722082B (zh) | 阵列基板的制备方法、阵列基板以及显示面板 | |
| CN110148615B (zh) | 发光器件及其制造方法、掩膜板、显示基板及装置 | |
| CN109103235B (zh) | 有机发光二极管显示面板及其制作方法、显示装置 | |
| CN111799398A (zh) | 有机发光显示面板及其制作方法、显示装置 | |
| JP4477605B2 (ja) | デュアルパネルタイプの有機電界発光素子及びその製造方法 | |
| US20210327980A1 (en) | Display devices, display substrates thereof and manufacturing methods of display substrate | |
| JP2008243664A (ja) | 有機ｅｌ素子の製造方法 | |
| CN113644211B (zh) | 显示面板及其制备方法、显示装置 | |
| KR101026804B1 (ko) | 유기 전계 발광 표시장치의 보조전극 형성방법 | |
| JP7403540B2 (ja) | 有機マイクロスクリーンの画素の製造方法 | |
| KR100448349B1 (ko) | 평판 표시소자에 사용되는 전극이 삽입된 기판구조와 소자및 그 제조방법 | |
| CN112271266B (zh) | 膜层结构及其制备方法、显示面板和显示装置 | |
| WO2007142603A1 (en) | An integrated shadow mask and method of fabrication thereof | |
| CN117337090A (zh) | 显示面板及其制作方法和显示装置 | |
| CN117396043A (zh) | 显示面板、显示面板的制造方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |