CN116705723A - 封装结构、电气组件和封装结构的制备方法 - Google Patents
封装结构、电气组件和封装结构的制备方法 Download PDFInfo
- Publication number
- CN116705723A CN116705723A CN202310737288.XA CN202310737288A CN116705723A CN 116705723 A CN116705723 A CN 116705723A CN 202310737288 A CN202310737288 A CN 202310737288A CN 116705723 A CN116705723 A CN 116705723A
- Authority
- CN
- China
- Prior art keywords
- chip
- interposer
- heat
- plastic package
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004033 plastic Substances 0.000 claims abstract description 61
- 230000017525 heat dissipation Effects 0.000 claims abstract description 53
- 238000001746 injection moulding Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000465 moulding Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000003292 glue Substances 0.000 claims description 12
- 230000005855 radiation Effects 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及半导体芯片封装技术领域,提供一种封装结构、电气组件和封装结构的制备方法。根据本发明的封装结构,包括:中介层;第一芯片,连接于中介层的第一侧;第二芯片,连接于中介层的第二侧,中介层的第一侧和第二侧相对;散热件,连接于第二芯片;导电柱,电连接中介层且至少部分伸出于中介层的第二侧;第一塑封体,位于中介层的第一侧,适于将第一芯片固定于中介层的第一侧,且至少部分包裹第一芯片;第二塑封体,位于中介层的第二侧,适于将第二芯片固定于中介层的第二侧,且至少部分包裹第二芯片。根据本发明实施例的封装结构,通过在中介层的第二侧设置有散热件,第二芯片可以通过散热件进行散热,有效增加了第二芯片的散热能力。
Description
技术领域
本发明涉及半导体芯片封装技术领域,尤其涉及一种封装结构、电气组件和封装结构的制备方法。
背景技术
随着电子产品的更新换代,对于芯片封装技术的要求也越来越高。现有芯片封装技术中,通常先将芯片与中介层进行连接,然后将中介层与基板进行连接。但是随着芯片的输入/输出密度越来越高,对于芯片的散热要求也越来越高,尤其是较大功率电气设备的芯片产生热量集中,利用传统封装技术对该种芯片进行封装时会影响其性能。综上,现有封装技术的散热已经不能满足芯片的使用要求。
发明内容
本发明旨在至少解决相关技术中存在的技术问题之一。为此,本发明提出一种封装结构,用以解决现有技术中封装结构朝向基板一侧散热能力差的缺陷。
本发明还提出一种电气组件。
本发明还提出一种封装结构的制备方法。
根据本发明第一方面实施例的封装结构,封装结构包括:中介层;第一芯片,连接于所述中介层的第一侧;第二芯片,连接于所述中介层的第二侧,所述中介层的第一侧和所述中介层的第二侧相对;散热件,连接于所述第二芯片;导电柱,电连接所述中介层且至少部分伸出于所述中介层的第二侧;第一塑封体,位于所述中介层的第一侧,适于将所述第一芯片固定于所述中介层的第一侧,且至少部分包裹所述第一芯片;第二塑封体,位于所述中介层的第二侧,适于将所述第二芯片固定于所述中介层的第二侧,且至少部分包裹所述第二芯片。
根据本发明实施例的封装结构,通过在中介层的第二侧设置有散热件,第二芯片可以通过散热件朝向背离中介层的一侧进行散热,有效增加了第二芯片的散热能力,进而使得第二芯片可以满足大功率的应用场景。由于第二芯片可以及时进行散热,还可以大大降低中介层的制造要求,中介层的传热性能要求降低,进而降低封装结构的制造成本。
根据本发明实施例的封装结构,所述散热件包括散热体和导热胶层,所述散热体通过导热胶层和所述第二芯片连接。
根据本发明实施例的封装结构,所述散热体包括第一散热部和第二散热部;所述第一散热部连接于所述第二芯片背向所述中介层的一侧,所述第二散热部连接于所述第二芯片的侧面。
根据本发明实施例的封装结构,所述散热体为实心散热块。
根据本发明实施例的封装结构,所述第一芯片背向所述中介层的一侧裸露于所述第一注塑体,且所述第一芯片的裸露部分设置有覆盖部件。
根据本发明实施例的封装结构,所述第一塑封体为复合材料形成的塑封体;所述第二塑封体为单一材料形成的塑封体。
根据本发明实施例的封装结构,所述中介层为重布线层;
和/或,
所述第一芯片和所述第二芯片通过四组电连接通道连接。
根据本发明第二方面实施例的电气组件,包括:
基板;
上述的封装结构,所述导电柱电连接于所述基板。
根据本发明第二方面实施例的电气组件,由于其包括上述的封装结构,因此具有封装结构的所有技术效果,此处不再赘述。
根据本发明实施例的电气组件,所述基板包括导热部件,所述导热部件设置于所述基板对应于所述散热件的位置。
根据本发明实施例的电气组件,所述导热部件为陶瓷导热部件。
根据本发明实施例第三方面的封装结构的制备方法,包括:
提供一个中介层,所述中介层包括相对的第一侧和第二侧;
将第二芯片安装至所述中介层的第二侧并与所述中介层电连接,其中,所述第二芯片固定有散热件;
将导电柱连接至所述中介层的引脚,且导电柱至少部分伸出于所述中介层的第二侧;
往所述中介层的第二侧注塑形成第二塑封体,以使所述第二芯片通过所述第二塑封体与所述中介层固定连接;
将第一芯片安装至所述中介层的第一侧并与所述中介层电连接;
往所述中介层的第一侧注塑形成第一塑封体,以使所述第一芯片通过所述第一塑封体与所述中介层固定连接。
需要说明的是,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。
根据本发明实施例的封装结构的制备方法,在所述将第二芯片安装至所述中介层的第二侧并与所述中介层电连接的步骤之前,包括:
将第二芯片放置于散热体,在第二芯片和散热体之间注塑导热胶以形成导热胶层,以使所述第二芯片通过所述导热胶层连接所述散热体。
根据本发明实施例的封装结构的制备方法,所述往中介层的第一侧注塑形成第一塑封体,以使所述第一芯片通过所述第一塑封体与所述中介层固定连接的步骤,包括:
注塑以形成部分包裹所述第一芯片的所述第一塑封体,并使得所述第一芯片背离所述中介层的一侧裸露于所述第一塑封体。
根据本发明实施例的封装结构的制备方法,还包括:
在所述第一芯片背离所述中介层的一侧设置覆盖部件。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的封装结构的结构示意图之一;
图2是本发明提供的封装结构的制备方法的流程示意图;
图3是本发明提供的第二芯片置于散热件的结构示意图;
图4是本发明提供的第二芯片和散热件连接于中介层第二侧的结构示意图;
图5是本发明提供的导电柱电连接于中介层的结构示意图;
图6是本发明提供的第二塑封体将第二芯片固定于中介层的第二侧的结构示意图;
图7是本发明提供的第一芯片连接于中介层第一侧的结构示意图;
图8是本发明提供的封装结构的结构示意图之二。
附图标记:
100、封装结构;110、中介层;111、引脚;120、第一芯片;121、覆盖部件;130、第二芯片;140、散热件;141、第一散热部;142、第二散热部;143、散热体;150、导电柱;160、第一塑封体;170、第二塑封体;180、电连接通道。190、导热胶层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
根据本发明实施例的封装结构100,请参照图1,封装结构100包括:中介层110、第一芯片120、第二芯片130、散热件140、导电柱150、第一塑封体160和第二塑封体170。第一芯片120连接于中介层110的第一侧。第二芯片130连接于中介层110的第二侧,中介层110的第一侧和中介层110的第二侧相对,也即,第一芯片120和第二芯片130位于中介层110的两侧。散热件140连接于第二芯片130。导电柱150电连接中介层110且至少部分伸出于第二侧。第一塑封体160位于第一侧,适于将第一芯片120固定于第一侧,且至少部分包裹第一芯片120;第二塑封体170位于第二侧,适于将第二芯片130固定于第二侧,且至少部分包裹第二芯片130。
根据本发明实施例的封装结构100,通过在中介层110的第二侧设置有散热件140,第二芯片130可以通过散热件140朝向背离中介层110的一侧进行散热,有效增加了第二芯片130的散热能力,第二芯片130可以满足大功率的电气设备的散热需求。由于第二芯片130可以及时进行散热,还可以大大降低中介层110的制造要求,中介层110的传热性能要求降低,从而降低封装结构100的制造成本。
第一塑封体160至少部分包裹第一芯片120。可以理解的是,第一芯片120背离中介层110的一侧可以裸露于第一塑封体160,可以更加直接地将热量传递到外界。此外,如果第一芯片120的表面积足够大,那么第一芯片120背离中介层110的一侧的辐射散热的贡献会更加明显,进一步提高了散热效果。
可以理解的是,如果只有一个芯片得到散热,而另一个芯片没有得到散热,则可能会产生局部温度过高的问题,从而影响整个系统的性能和寿命。如果两个芯片都能够有效地散热,则可以提高整个封装结构的散热效率,减小局部温度梯度,从而减少失效的风险。本发明的封装结构100的第一芯片120和第二芯片130可以向封装结构100的两侧进行散热,可以有效提高封装结构100的散热效率和降低中介层110制造要求,还可以均衡工作负载从而提高封装结构100的可靠性。
导电柱150电连接中介层110且至少部分伸出于中介层110的第二侧,可以理解的是,导电柱150可以通过电镀的方法在中介层110的引脚111处生成,从而实现封装结构100和基板(图中未显示)之间可靠的电连接(基板在后文的电气组件中有解释)。当然,导电柱150还可以是独立于中介层的部件,导电柱150通过可以焊接的方式和中介层110的引脚111连接。
需要说明的是,导电柱150伸出中介层110的第二侧,防止第二塑封体170将导电柱150封闭,还可以减少封装注塑难度,便于封装结构100和基板可靠的电连接。在一些实施例中,导电柱150和第二塑封体170的外表面齐平,便于导电柱150直接和基板上的接口连接。
可以理解的是,当第二芯片130工作时,会产生大量的热量,如果不能及时散热,就会导致第二芯片130温度升高,进而影响第二芯片130的性能、寿命,甚至导致第二芯片130损坏。第二芯片130和散热件140紧密接触可以实现热量的快速传递,从而提高散热效率。
根据本发明的一个实施例,散热件140包括散热体143和导热胶层190,散热件143通过导热胶层190和第二芯片130连接。可以理解的是,导热胶是一种高导热性能的材料,可以填充第一芯片120和散热体143之间的微小空隙,通过在第二芯片130和散热体143之间注塑形成导热胶层190,可以形成一个连续的导热通道,促进热量传输。同时,导热胶层190还可以起到缓冲和固定芯片的作用,防止芯片在运行过程中受到机械振动或冲击而脱离散热件140。
根据本发明的一个实施例,请参照图1,散热体143包括第一散热部141和第二散热部142;第一散热部141连接于第二芯片130背向中介层110的一侧,第二散热部142连接于第二芯片130的侧面。可以理解的是,散热体143的第一散热部141和第二散热部142形成包裹第二芯片130的凹状结构,散热件140紧密贴合第二芯片130背向中介层110的一侧和侧面,能够有效地增加散热面积,从而使得热量的传递更快、更均匀,进而提高整个系统的散热效率。此外,散热件140包裹第二芯片130还可以有效防止第二芯片130因过热而导致性能下降或损坏。因此,设置有第一散热部141和第二散热部142可以提供更好的散热效率以及可以提供更好的保护作用。
根据本发明的一个实施例,散热体143为实心散热块。可以理解的是,实心散热块可以直接将芯片产生的热量传导到封装结构100的外部,实心散热块散热效率较高。并且,实心散热块的制造和加工相对简单,成本相对较低。同时,实心散热块装配工艺简单,实心散热块便于与第二芯片130固定,而且固定后不容易脱落和移位,装配十分方便。并且,实心散热块由于是一个整体结构,能够更好地保护第二芯片130不受到外界的振动、冲击等干扰,避免第二芯片130脱落导致设备故障。
当然,散热体143还可以为多个翅片组成的翅片组。翅片可以有效增加散热面积从而提高散热效率,同时还可以根据具体的需求设计不同的翅片形状和角度,来增加散热效果。当然,本申请实施例中散热体143的具体形式不受此处举例的限制。
根据本发明的一个实施例,请参照图1,第一芯片120背向中介层110的一侧裸露于第一注塑体,且第一芯片120的裸露部分设置有覆盖部件121(其中,覆盖部件121的结构可以参照图8)。可以理解的是,现代芯片内部电路非常微小而复杂,且敏感度极高,一旦受到灰尘、潮气、静电等外界干扰就会导致器件性能下降或失效。因此,在第一芯片120的裸露部分设置有覆盖部件121可以保护芯片内部电路不受到外界干扰。
覆盖部件121可以采用散热性能好的材质,该情况下覆盖部件121可以起到防止热量积聚的作用,有效地降低第一芯片120温度,从而提高第一芯片120的可靠性和稳定性。其中,本发明不对散热性能好的覆盖部件121的散热形式进行限定,覆盖部件121可以是实心散热块也可以是翅片组,还可以是其他散热性能好的结构,只要覆盖部件121可以进行有效散热即可。
根据本发明的一个实施例,第一塑封体160为复合材料形成的塑封体;第二塑封体170为单一材料形成的塑封体。
可以理解的是,复合材料的塑封体通常由环氧树脂、填充物、硬化剂等多种组分混合而成,一般来说,复合材料的塑封体通常具有较高的机械强度、导热性和电绝缘性等,可以为芯片提供更好的保护和支撑。
单一材料形成的塑封体通常只包含一种单体聚合物,例如脱氧树脂或者硅胶等,一般来说,单一材料形成的塑封体通常具有更低的粘度和流动性,可以填充更小的空隙,产生更加平滑的表面,与其他部件紧密配合;例如,注塑脱氧树脂形成的塑封体具有较快的固化时间,能够快速完成封装制造过程,提高生产效率;注塑脱氧树脂形成的塑封体还具有良好的电绝缘性能,可以有效保护芯片内部电路不受外界干扰。
根据本发明的一个实施例,中介层110为重布线层(RDL,Redistribution Layer);可以理解的是,重布线层通常由几层金属线路和介电层构成,其中金属线路为用于连接芯片的I/O电连接通道180和连接电连接通道的引脚111,而介电层用于隔离不同金属线路之间的电气信号。通过重布线层,芯片的功能可以得到扩展,并且可以实现更高密度的封装结构100。同时,通过这种方式,可以有效缩短电流路径,进而减少了寄生参数。
根据本发明的一个实施例,请参照图1,第一芯片120和第二芯片130通过四组电连接通道180连接。可以理解的是,通过四组电连接通道180连接位于中介层110两侧的第一芯片120和第二芯片130可以提供更好的信号互联、稳定性、布局灵活性和性能提升等优点,相比于仅使用三组电连接通道180连接第一芯片120和第二芯片130,使用四组电连接通道180连接具有更好的性价比。同时,使用四组电连接通道180连接位于中介层110两侧的第一芯片120和第二芯片130已经可以满足大多数应用的需求,进一步增加连接通道的数量可能会带来额外的成本和限制。通过四组电连接通道180连接两个芯片,可以获得更多的布局选择,这种灵活性使得设计人员能够根据具体的应用需求进行优化设计,从而实现更好的性能和可靠性。因此,使用四组电连接通道180可以有效减小芯片之间的电阻和电容,提高信号传输的速率和可靠性。有效减少信号的衰减和失真,提高信号的完整性和稳定性。并且可以增加布局灵活性,
当然,第一芯片120和第二芯片130还可以通过三组电连接通道180连接或者通过其他数量的电连接通道180连接,设计人员可以根据实际情况对电连接通道180的数量进行设置。
根据本发明实施例的电气组件,包括基板(图中未显示)和上述的封装结构100,导电柱150电连接于基板。
由于电气组件包括上述的封装结构100,因此具有封装结构100的所有技术效果,此处不再赘述。
可以理解的是,基板是用于安装封装结构100的电气器件,具体可以是电路板,封装结构100可以通过装贴技术在电路板上安装。
根据本发明的一个实施例,基板包括导热部件(图中未显示),导热部件设置于基板对应于散热件140的位置。可以理解的是,在第二芯片130工作的过程中,第二芯片130会产生大量热量,热量会随着散热件140传递到基板上,如果基板不能及时散热,就会影响第二芯片130的性能和寿命。通过在基板与第二芯片130之间设置导热部件,可以有效地加速第二芯片130热量的散发,提高系统的稳定性和可靠性,有效降低第二芯片130的热应力。
根据本发明的一个实施例,导热部件为陶瓷导热部件。陶瓷材料具有较高的耐高温性能,可以承受高达几百度的温度,而不会发生变形、膨胀等情况。这种性能使得陶瓷电路板在高温环境下工作更加可靠。另外,陶瓷材料的电气绝缘性能非常好,可以防止电流泄漏和短路现象的发生。这对于需要高精度信号传输的电路来说尤为重要。陶瓷材料还能够抵御多种化学物质的侵蚀,从而延长电路板的寿命。
根据本发明实施例封装结构100的制备方法,请参照图2至图8,包括:
S01,提供一个中介层110,中介层110包括相对的第一侧和第二侧;
S02,将第二芯片130安装至中介层110的第二侧并与中介层110电连接,其中,第二芯片130固定有散热件140;
S03,将导电柱150连接至中介层110的引脚111,且导电柱150至少部分伸出于中介层110的第二侧;
S04,往中介层110的第二侧注塑形成第二塑封体170,以使第二芯片130通过第二塑封体170与中介层110固定连接;
S05,将第一芯片120安装至中介层110的第一侧并与中介层110电连接;
S06,往中介层110的第一侧注塑形成第一塑封体160,以使第一芯片120通过第一塑封体160与中介层110固定连接。
需要说明的是,除非特别描述或必须依序发生的步骤,上述步骤的顺序并不限制于以上所列,且可根据所需设计而变化或重新安排,例如,可以先安装并封装好第一芯片120再进行第二芯片130的安装和封装;也可以先安装并封装好第二芯片130再进行第一芯片120的安装和封装。
当然,还可以先分别将第一芯片120连接于中介层110的第一侧和将第二芯片130连接于中介层110的第二侧,再进行第一塑封体160和第二塑封体170封装。
在将第二芯片130安装至第二侧并与中介层110电连接的步骤中,请参照图3和图4,第二芯片130可以和散热件140固定连接,然后第二芯片130和散热件140一起安装至中介层110的对应位置,并通过焊接实现第二芯片130和中介层110的电连接。
在将第一芯片120安装至第一侧并电连接的步骤中,请参照图5至图7,可以通过贴片机将第一芯片120精确地贴装到中介层110对应位置,然后通过热风炉或红外线加热将第一芯片120与中介层110焊接在一起并实现电连接。
往中介层110的第二侧注塑形成第二塑封体170的步骤中,可以采用复合材料注塑(molding compound)形成塑封体。复合材料的塑封体通常具有较高的机械强度、导热性和电绝缘性等,可以为芯片提供更好的保护和支撑;对于设置在中介层110第一侧的第一芯片120,采用复合材料注塑形成的塑封体对于第一芯片120的保护作用更强;并且,将封装结构100安装至基板上的时候,第一塑封体160朝外,因此采用复合材料的塑封体更适合作为第一塑封体160。
往中介层110的第一侧注塑形成第一塑封体160的步骤中,可以采用单一材料注塑(molding resin)形成塑封体。可以理解的是,单一材料注塑形成的塑封体通常只包含一种单体聚合物,例如脱氧树脂或者硅胶等,一般来说,单一材料注塑形成的塑封体通常具有更低的粘度和流动性,可以填充更小的空隙,产生更加平滑的表面,与其他部件紧密配合,例如,第二塑封体170可以和电气组件中的基板紧密贴合,减小缝隙;对于设置在中介层110第侧的第二芯片130,采用单一材料形成的塑封体对第二芯片130的功能更适配,采用单一材料形成的塑封体更适合作为第二塑封体170。
封装结构的制备步骤可以采取S01至S06的顺序依次完成。可以理解的是,第一芯片120为了保证散热,至少背离中介层110的一侧外露于外界,如果先将第一芯片120在中介层110第一侧的注塑封装,然后再对第二芯片130和散热件140在中介层110的第二侧注塑封装,在第二芯片130进行封装的时候,第一芯片120背离中介层110的一侧会被当做底面,容易对第一芯片120造成不必要的磨损。而先将第二芯片130和散热件140先注塑封装好在中介层110的第二侧,不会影响接下来第一芯片120在中介层110第一侧的注塑封装,进而保证封装结构100的良品率。
可以理解的是,由于注塑的时候需要将中介层110一侧(第一侧和第二侧中的其中一侧)朝上,那么另外一侧作为底面。如果先将两个芯片都电连接至中介层110后再进行两个芯片的封装注塑,将会对此时位于底面的芯片造成不必要的磨损(此处磨损包括物理磨损和化学磨损)。因此,一个芯片(包括第一芯片120和第二芯片130)与中介层110电连接后,需要将其注塑封装保护起来,再对另外一个芯片电连接和封装操作。
根据本发明实施例的封装结构100的制备方法,在将第二芯片130安装至中介层110的第二侧并与中介层110电连接的步骤之前,包括:将第二芯片130放置于散热体143,在第二芯片130和散热体143之间注塑导热胶以形成导热胶层190,以使第二芯片130通过导热胶层190连接散热体143。
该步骤中,请参照图3,对于散热件140来说,它需要紧密地贴合在第二芯片130上,以便更好地散热。导热胶可以起到传热、缓冲和固定芯片的作用,第二芯片130通过导热胶层190和散热体143连接,避免第二塑封体170注塑成型的时候,部分注塑料进入第二芯片130和散热体143之间的间隙,提高第二芯片130的传热效率。
根据本发明实施例的封装结构100的制备方法,往中介层110的第一侧注塑形成第一塑封体160,以使第一芯片120通过第一塑封体160与中介层110固定连接的步骤包括:注塑形成部分包裹第一芯片120的第一塑封体160,并使得第一芯片120背离中介层110的一侧裸露于第一塑封体160。
该步骤中,请参照图1,注塑形成的第一塑封体160可以包裹第一芯片120靠近中介层110的一侧和第一芯片120的至少部分侧面,使得第一芯片120至少背离中介层110的一侧直接裸露于第一塑封体160,可以更加直接地将热量传递到空气中。此外,如果第一芯片120的表面积足够大,那么辐射散热的贡献会更加明显,进一步提高了散热效果。
根据本发明实施例的封装结构100的制备方法,往中介层110的第一侧注塑形成第一塑封体160,以使第一芯片120通过第一塑封体160与中介层110固定连接的步骤还包括:在第一芯片120背离中介层110的一侧设置覆盖部件121。
该步骤中,请参照图8,可以先将覆盖部件121连接于第一芯片120,然后再进行注塑封装;也可就先将第一芯片120背离中介层110的一侧直接裸露于第一塑封体160,然后在第一芯片120的这一侧设置有覆盖部件121。通过覆盖部件121的保护可以保护芯片内部电路不受到外界干扰。
本发明实施例所述封装方法,可以用于制备上述实施例所述封装结构100,工艺简单,成本低,而且可以制备散热性能好和高电性能指标的封装结构100。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
在本发明实施例的描述中,需要说明的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明实施例的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明实施例中的具体含义。
在本发明实施例中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (14)
1.一种封装结构(100),其特征在于,包括:
中介层(110);
第一芯片(120),连接于所述中介层(110)的第一侧;
第二芯片(130),连接于所述中介层(110)的第二侧,所述中介层(110)的第一侧和所述中介层(110)的第二侧相对;
散热件(140),连接于所述第二芯片(130);
导电柱(150),电连接所述中介层(110)且至少部分伸出于所述中介层(110)的第二侧;
第一塑封体(160),位于所述中介层(110)的第一侧,适于将所述第一芯片(120)固定于所述中介层(110)的第一侧,且至少部分包裹所述第一芯片(120);
第二塑封体(170),位于所述中介层(110)的第二侧,适于将所述第二芯片(130)固定于所述中介层(110)的第二侧,且至少部分包裹所述第二芯片(130)。
2.根据权利要求1所述的封装结构(100),其特征在于,所述散热件(140)包括散热体(143)和导热胶层(190),所述散热体(143)通过所述导热胶层(190)和所述第二芯片(130)连接。
3.根据权利要求1所述的封装结构(100),其特征在于,所述散热体(143)包括第一散热部(141)和第二散热部(142);所述第一散热部(141)连接于所述第二芯片(130)背向所述中介层(110)的一侧,所述第二散热部(142)连接于所述第二芯片(130)的侧面。
4.根据权利要求1所述的封装结构(100),其特征在于,所述散热体(143)为实心散热块。
5.根据权利要求1至4中任意一项所述的封装结构(100),其特征在于,所述第一芯片(120)背向所述中介层(110)的一侧裸露于所述第一注塑体,且所述第一芯片(120)的裸露部分设置有覆盖部件(121)。
6.根据权利要求1至4中任意一项所述的封装结构(100),其特征在于,所述第一塑封体(160)为复合材料形成的塑封体;所述第二塑封体(170)为单一材料形成的塑封体。
7.根据权利要求1至4中任意一项所述的封装结构(100),其特征在于,所述中介层(110)为重布线层;
和/或,
所述第一芯片(120)和所述第二芯片(130)通过四组电连接通道连接。
8.一种电气组件,其特征在于,包括:
基板;
权利要求1至7中任意一项所述的封装结构(100),所述导电柱(150)电连接于所述基板。
9.根据权利要求8所述的电气组件,其特征在于,所述基板包括导热部件,所述导热部件设置于所述基板对应于所述散热件(140)的位置。
10.根据权利要求9所述的电气组件,其特征在于,所述导热部件为陶瓷导热部件。
11.一种封装结构(100)的制备方法,其特征在于,包括:
提供一个中介层(110),所述中介层(110)包括相对的第一侧和第二侧;
将第二芯片(130)安装至所述中介层(110)的第二侧并与所述中介层(110)电连接,其中,所述第二芯片(130)固定有散热件(140);
将导电柱(150)连接至所述中介层(110)的引脚(111),且导电柱(150)至少部分伸出于所述中介层(110)的第二侧;
往所述中介层(110)的第二侧注塑形成第二塑封体(170),以使所述第二芯片(130)通过所述第二塑封体(170)与所述中介层(110)固定连接;
将第一芯片(120)安装至所述中介层(110)的第一侧并与所述中介层(110)电连接;
往所述中介层(110)的第一侧注塑形成第一塑封体(160),以使所述第一芯片(120)通过所述第一塑封体(160)与所述中介层(110)固定连接。
12.根据权利要求11所述的封装结构(100)的制备方法,其特征在于,在所述将第二芯片(130)安装至所述中介层(110)的第二侧并与所述中介层(110)电连接的步骤之前,包括:
将第二芯片(130)放置于散热体(143),在第二芯片(130)和散热体(143)之间注塑导热胶以形成导热胶层,以使所述第二芯片(130)通过所述导热胶层连接所述散热体(143)。
13.根据权利要求11所述的封装结构(100)的制备方法,其特征在于,所述往中介层(110)的第一侧注塑形成第一塑封体(160),以使所述第一芯片(120)通过所述第一塑封体(160)与所述中介层(110)固定连接的步骤,包括:
注塑以形成部分包裹所述第一芯片(120)的所述第一塑封体(160),并使得所述第一芯片(120)背离所述中介层(110)的一侧裸露于所述第一塑封体(160)。
14.根据权利要求13所述的封装结构(100)的制备方法,其特征在于,还包括:
在所述第一芯片(120)背离所述中介层(110)的一侧设置覆盖部件(121)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310737288.XA CN116705723A (zh) | 2023-06-20 | 2023-06-20 | 封装结构、电气组件和封装结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310737288.XA CN116705723A (zh) | 2023-06-20 | 2023-06-20 | 封装结构、电气组件和封装结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116705723A true CN116705723A (zh) | 2023-09-05 |
Family
ID=87827371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310737288.XA Pending CN116705723A (zh) | 2023-06-20 | 2023-06-20 | 封装结构、电气组件和封装结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116705723A (zh) |
-
2023
- 2023-06-20 CN CN202310737288.XA patent/CN116705723A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724631B2 (en) | Power converter package with enhanced thermal management | |
US6432750B2 (en) | Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof | |
US5869883A (en) | Packaging of semiconductor circuit in pre-molded plastic package | |
US7787252B2 (en) | Preferentially cooled electronic device | |
US8309399B2 (en) | Power semiconductor module and method of manufacturing the same | |
US9287187B2 (en) | Power semiconductor module | |
US20160035646A1 (en) | Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module | |
US20100285637A1 (en) | Die Down Ball Grid Array Packages and Method for Making Same | |
KR20140113473A (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
US20030062618A1 (en) | Arrangements to increase structural rigidity of semiconductor package | |
US7999371B1 (en) | Heat spreader package and method | |
KR101278393B1 (ko) | 파워 패키지 모듈 및 그의 제조방법 | |
TW200307332A (en) | Low voltage drop and high thermal performance ball grid array package | |
US20180151461A1 (en) | Stiffener for fan-out wafer level packaging and method of manufacturing | |
US9147600B2 (en) | Packages for multiple semiconductor chips | |
TWI681523B (zh) | 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架 | |
US20150228624A1 (en) | Semiconductor device and method of manufacturing the same | |
CN111276447A (zh) | 双侧冷却功率模块及其制造方法 | |
KR20130033808A (ko) | 반도체 패키지 및 그 제조방법 | |
CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
KR20160038440A (ko) | 전력 모듈 패키지와 이의 제작방법 | |
KR20150064991A (ko) | 반도체소자 패키지 및 그 제조방법 | |
CN116705723A (zh) | 封装结构、电气组件和封装结构的制备方法 | |
CN113764396B (zh) | 基于重布线层的半导体封装结构及其封装方法 | |
CN216145615U (zh) | 半导体电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |