CN116682360A - 像素电路及其驱动方法和显示面板及其驱动方法 - Google Patents

像素电路及其驱动方法和显示面板及其驱动方法 Download PDF

Info

Publication number
CN116682360A
CN116682360A CN202210168322.1A CN202210168322A CN116682360A CN 116682360 A CN116682360 A CN 116682360A CN 202210168322 A CN202210168322 A CN 202210168322A CN 116682360 A CN116682360 A CN 116682360A
Authority
CN
China
Prior art keywords
unit
driving
transistor
voltage
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210168322.1A
Other languages
English (en)
Inventor
谭文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Chengdu Vistar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Vistar Optoelectronics Co Ltd filed Critical Chengdu Vistar Optoelectronics Co Ltd
Priority to CN202210168322.1A priority Critical patent/CN116682360A/zh
Publication of CN116682360A publication Critical patent/CN116682360A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种像素电路及其驱动方法和显示面板及其驱动方法。其中，像素电路包括第一驱动模块和第二驱动模块；第一驱动模块包括第一数据写入单元、第一存储单元、第二存储单元、第一补偿单元和第一驱动单元；第一补偿单元用于在补偿阶段导通，以使第一存储单元存储第一驱动单元的阈值电压；第一驱动单元用于在发光阶段响应自身控制端的电压产生驱动电流，以驱动发光器件发光；第二驱动模块用于在发光阶段根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，以控制发光器件的发光时间。本方案可实现以PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，同时还有助于改善显示面板的显示效果。

Description

像素电路及其驱动方法和显示面板及其驱动方法
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板及其驱动方法。
背景技术
随着显示技术的不断发展，人们对于显示面板的性能要求越来越高。显示面板中包括像素电路，现有的像素电路驱动方式包括脉冲宽度调制(Pulse Width Modulation，PWM)驱动方式和脉冲幅度调制(Pulse Amplitude Modulation，PAM)驱动方式。目前，现有PWM驱动方式因需要提高显示面板的刷新频率，会导致显示面板出现闪烁问题，现有PAM驱动方式因需要改变发光器件的驱动电流，会导致显示面板出现色偏问题。
发明内容
本发明实施例提供一种像素电路及其驱动方法和显示面板及其驱动方法，以实现PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，同时改善显示面板的显示效果。
第一方面，本发明实施例提供了一种像素电路，包括：第一驱动模块和第二驱动模块；所述第一驱动模块包括第一数据写入单元、第一存储单元、第二存储单元、第一补偿单元和第一驱动单元；
所述第一存储单元和所述第一补偿单元依次连接于所述第一驱动单元的控制端和第二端之间，所述第一补偿单元用于在补偿阶段导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
所述第一数据写入单元连接所述第一存储单元和所述第一补偿单元的公共连接点，所述第一数据写入单元用于在数据写入阶段向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端；所述第二存储单元连接所述第一存储单元，所述第二存储单元用于存储所述第一存储单元的电压；
所述第一驱动单元用于在发光阶段响应自身控制端的电压产生驱动电流，以驱动发光器件发光；
所述第二驱动模块连接所述第一驱动单元的控制端，所述第二驱动模块接入第二数据电压和控制信号，所述第二驱动模块用于在发光阶段根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
可选地，所述第二驱动模块包括第二数据写入单元、第三存储单元、第二补偿单元和第二驱动单元；
所述第二补偿单元的第一端连接所述第二驱动单元的第二端，所述第三存储单元连接所述第二驱动单元的控制端和所述第二补偿单元的第二端，所述第二补偿单元用于在所述补偿阶段导通，以使所述第三存储单元存储所述第二驱动单元的阈值电压；
所述第二数据写入单元的第一端连接第二数据电压端，所述第二数据写入单元的第二端连接所述第三存储单元，所述第二数据写入单元用于在所述数据写入阶段向所述第三存储单元写入所述第二数据电压，以使所述第三存储单元将所述第二数据电压耦合至所述第二驱动单元的控制端；
所述第三存储单元接入所述控制信号，所述第三存储单元还用于在所述发光阶段将所述控制信号耦合至所述第二驱动单元的控制端；
所述第二驱动单元连接于第一电源电压端和所述第一驱动单元的控制端之间，所述第二驱动单元用于在所述发光阶段响应自身控制端的电压产生驱动电流，以将第一电源电压提供至所述第一驱动单元的控制端；
优选地，所述控制信号包括斜波信号，所述发光器件的发光时间与所述斜波信号在所述发光阶段的变化量和所述第二数据电压相关。
可选地，所述第二数据写入单元包括第一晶体管，所述第二补偿单元包括第二晶体管，所述第二驱动单元包括第一驱动晶体管，所述第三存储单元包括第一电容和第二电容；
所述第一晶体管的栅极接入第一扫描信号，所述第一晶体管的第一极连接所述第二数据电压端，所述第一晶体管的第二极连接所述第一电容的第一极；
所述第二晶体管的栅极接入第二扫描信号，所述第二晶体管的第一极连接所述第一驱动晶体管的第二极，所述第二晶体管的第二极连接所述第一电容的第一极；
所述第一驱动晶体管的栅极连接所述第一电容的第二极，所述第一驱动晶体管的第一极连接所述第一电源电压端；
所述第二电容的第一极接入所述控制信号，所述第二电容的第二极连接所述第一电容的第一极；
优选地，所述第一驱动晶体管在所述发光阶段工作于线性区。
可选地，所述第二驱动模块还包括第一初始化单元和第一发光控制单元；
所述第一初始化单元的第一端连接所述第二数据电压端，所述第一初始化单元的第二端连接所述第二驱动单元的控制端和所述第三存储单元，所述第一初始化单元用于在初始化阶段向所述第二驱动单元的控制端和所述第三存储单元写入所述第二数据电压端的电压；
所述第二补偿单元还用于在所述初始化阶段导通，所述第二数据写入单元还用于在所述初始化阶段将所述第二数据电压端的电压写入所述第二补偿单元的两端；其中，所述第二数据电压端在所述初始化阶段接入第一初始化电压，所述第二数据电压端在所述数据写入阶段接入所述第二数据电压；
所述第一发光控制单元连接于所述第二驱动单元的第二端和所述第一驱动单元的控制端之间，所述第一发光控制单元的控制端接入发光控制信号，所述第一发光控制单元用于响应所述发光控制信号而保持或断开所述第二驱动单元的第二端和所述第一驱动单元的控制端的连接；
优选地，所述第一初始化单元包括第三晶体管，所述第一发光控制单元包括第四晶体管；所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极连接所述第二数据电压端，所述第三晶体管的第二极连接所述第三存储单元和所述第二驱动单元的控制端；所述第四晶体管的栅极接入所述发光控制信号，所述第四晶体管的第一极连接所述第二驱动单元的第二端，所述第四晶体管的第二极连接所述第一驱动单元的控制端。
可选地，所述第一数据写入单元包括第五晶体管，所述第一补偿单元包括第六晶体管，所述第一驱动单元包括第二驱动晶体管，所述第一存储单元包括第三电容，所述第二存储单元包括第四电容；
所述第五晶体管的栅极接入第一扫描信号，所述第五晶体管的第一极连接第一数据电压端，所述第五晶体管的第二极连接所述第三电容的第一极；
所述第六晶体管的栅极接入第二扫描信号，所述第六晶体管的第一极连接所述第二驱动晶体管的第二极，所述第六晶体管的第二极连接所述第三电容的第一极；
所述第二驱动晶体管的栅极连接所述第三电容的第二极，所述第二驱动晶体管的第一极接入第二电源电压；
所述第四电容的第一极接入固定电压，所述第四电容的第二极连接所述第三电容的第一极；
优选地，所述第二驱动晶体管在所述发光阶段工作于饱和区。
可选地，所述第一驱动模块还包括第二初始化单元和第二发光控制单元；
所述第二初始化单元的第一端连接第一数据电压端，所述第二初始化单元的第二端连接所述第一驱动单元的控制端，所述第二初始化单元用于在初始化阶段向所述第一驱动单元的控制端写入所述第一数据电压端的电压；
所述第一补偿单元还用于在所述初始化阶段导通，所述第一数据写入单元的第一端连接所述第一数据电压端，所述第一数据写入单元的第二端连接所述第一存储单元和所述第一补偿单元的公共连接点，所述第一数据写入单元还用于在所述初始化阶段将所述第一数据电压端的电压写入所述第一补偿单元的两端；其中，所述第一数据电压端在所述初始化阶段接入第二初始化电压，所述第一数据电压端在所述数据写入阶段接入所述第一数据电压，或者，所述第一数据电压端在所述初始化阶段和所述数据写入阶段均接入所述第一数据电压；
所述第二发光控制单元连接于所述第一驱动单元的第二端和所述发光器件的第一端之间，所述第二发光控制单元的控制端接入发光控制信号，所述第二发光控制单元用于响应所述发光控制信号而保持或断开所述第一驱动单元和所述发光器件的连接；
优选地，所述第二初始化单元包括第七晶体管，所述第二发光控制单元包括第八晶体管；所述第七晶体管的栅极接入第二扫描信号，所述第七晶体管的第一极连接所述第一数据电压端，所述第七晶体管的第二极连接所述第一驱动单元的控制端；所述第八晶体管的栅极接入所述发光控制信号，所述第八晶体管的第一极连接所述第一驱动单元的第二端，所述第八晶体管的第二极连接所述发光器件的第一端。
第二方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括：第一驱动模块和第二驱动模块；所述第一驱动模块包括第一数据写入单元、第一存储单元、第二存储单元、第一补偿单元和第一驱动单元；所述第一存储单元和所述第一补偿单元依次连接于所述第一驱动单元的控制端和第二端之间；所述第一数据写入单元连接所述第一存储单元和所述第一补偿单元的公共连接点；所述第二存储单元连接所述第一存储单元；所述第二驱动模块连接所述第一驱动单元的控制端，所述第二驱动模块接入第二数据电压和控制信号；
所述像素电路的驱动方法包括：
在补偿阶段，控制所述第一补偿单元导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
在数据写入阶段，控制所述第一数据写入单元向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端，并通过所述第二存储单元存储所述第一存储单元的电压；
在发光阶段，通过所述第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
可选地，所述第二驱动模块包括第二数据写入单元、第三存储单元、第二补偿单元和第二驱动单元；所述第三存储单元连接所述第二驱动单元的控制端和所述第二补偿单元的第一端，所述第二补偿单元的第二端连接所述第二驱动单元的第二端；所述第二数据写入单元的第一端连接第二数据电压端，所述第二数据写入单元的第二端连接所述第三存储单元；所述第三存储单元接入所述控制信号；所述第二驱动单元连接于第一电源电压端和所述第一驱动单元的控制端之间；
通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间，包括：
在所述补偿阶段，控制所述第二补偿单元导通，以使所述第三存储单元存储所述第二驱动单元的阈值电压；
在所述数据写入阶段，控制所述第二数据写入单元向所述第三存储单元写入所述第二数据电压，以使所述第三存储单元将所述第二数据电压耦合至所述第二驱动单元的控制端；
在所述发光阶段，通过所述第三存储单元将所述控制信号耦合至所述第二驱动单元的控制端，并通过所述第二驱动单元响应自身控制端的电压产生驱动电流，以将第一电源电压提供至所述第一驱动单元的控制端。
第三方面，本发明实施例还提供了一种显示面板，包括多行如第一方面所述的像素电路。
第四方面，本发明实施例还提供了一种显示面板的驱动方法，适用于驱动第三方面所述的显示面板工作；
所述显示面板的驱动方法包括：
在各行所述像素电路的补偿阶段，分别控制各行所述像素电路的所述第一补偿单元导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
在各行所述像素电路的数据写入阶段，分别控制各行所述像素电路的所述第一数据写入单元向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端，并通过所述第二存储单元存储所述第一存储单元的电压；
在各行所述像素电路的补偿阶段和数据电压写入阶段结束之后，在发光阶段，同时通过各行所述像素电路的所述第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
本发明实施例提供的像素电路及其驱动方法和显示面板及其驱动方法，通过第一驱动模块中的第一驱动单元在发光阶段产生驱动电流，驱动发光器件发光，驱动电流的大小与第一驱动单元的阈值电压无关，实现了第一驱动单元的阈值电压补偿，且驱动电流的大小由第一驱动单元的控制端的电压决定，即由第一数据电压决定，通过调节第一数据电压的大小能够调节驱动电流的大小，以调节发光器件的发光亮度，实现了像素电路的PAM驱动。通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，能够控制第一驱动单元在发光阶段的导通时间，以控制发光器件的发光时间，实现了像素电路的PWM驱动。
本发明实施例的技术方案，采用PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，通过第一数据电压控制发光器件的发光亮度，通过第二驱动模块控制发光器件的发光时间，与现有PWM驱动方式相比，直接控制一帧内发光器件的发光亮度和发光时间即可实现不同的显示灰阶，无需建立多个子帧来控制显示灰阶，有助于避免高刷新率带来的闪烁问题，与现有PAM驱动方式相比，无需通过单一地改变驱动电流的方式来控制显示灰阶，有助于缓解由此导致的色偏问题，与现有PWM驱动和PAM驱动相结合的像素电路相比，本方案的像素电路结构简单，并且像素电路接入的外部信号数量较少，有助于简化显示面板的结构及其驱动方式。另外，本方案中的第一驱动单元的控制端仅连接第一存储单元和第二驱动模块，有助于减少第一驱动单元的控制端的漏电路径，从而减轻第一驱动单元的控制端的漏电程度，以改善漏电导致的色偏及显示不均的问题。
综上所述，本发明实施例的技术方案，实现了以PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，同时，本方案还具有阈值电压补偿功能、能够减轻第一驱动单元的漏电程度、有助于避免闪烁、色偏及显示不均等问题的产生，因而在整体上有助于改善显示面板的显示效果。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的一种像素电路的驱动时序示意图；
图5是本发明实施例提供的另一种像素电路的结构示意图；
图6是本发明实施例提供的一种像素电路的驱动方法的流程示意图；
图7是本发明实施例提供的一种显示面板的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有像素电路的PWM驱动方式因需要提高显示面板的刷新频率，会导致显示面板出现闪烁问题，现有PAM驱动方式因需要改变发光器件的驱动电流，会导致显示面板出现色偏问题。经发明人研究发现，出现上述问题的原因具体如下：
示例性地，以微发光二极管(Micro Light-Emitting Diode，Micro LED)显示面板为例进行说明。由于Micro LED工作在不同驱动电流密度下，其发光波长会变化，容易产生色偏。因此，有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板等采用的PAM驱动方式不适用于Micro LED显示驱动。目前，Micro LED显示面板通常采用PWM驱动方式，例如将像素电路中的驱动晶体管的栅源压差Vgs固定，也就是将Micro LED的驱动电流固定，通过控制Micro LED的发光时间，来实现不同的显示灰阶。这种方式不会改变MicroLED的驱动电流，则不存在PAM驱动方式下，Micro LED的驱动电流随着显示灰阶的变化而改变，使Micro LED的发光波长发生变化，从而导致的色偏问题。现有技术中，Micro LED显示面板常用的PWM驱动方式是子帧驱动方式，即提高显示面板的刷新频率，并在一帧内建立多个子帧，通过控制子帧是否发光的组合，来实现发光时间的区分，以实现不同的显示灰阶。然而，该方法的问题是需要提高显示面板的刷新频率，且子帧数越多，显示面板的刷新频率越高，这样会导致显示面板出现闪烁问题，限制了刷新频率的进一步提高。
针对上述问题，本发明实施例提供了一种像素电路。图1是本发明实施例提供的一种像素电路的结构示意图。参见图1，该像素电路具体包括第一驱动模块10和第二驱动模块20；第一驱动模块10包括第一数据写入单元110、第一存储单元120、第二存储单元130、第一补偿单元140和第一驱动单元150；
第一存储单元120和第一补偿单元140依次连接于第一驱动单元150的控制端G1和第二端之间，第一补偿单元140用于在补偿阶段导通，以使第一存储单元120存储第一驱动单元150的阈值电压；
第一数据写入单元110连接第一存储单元120和第一补偿单元140的公共连接点N1，第一数据写入单元110用于在数据写入阶段向第一存储单元120写入第一数据电压VRGB，以使第一存储单元120将第一数据电压VRGB耦合至第一驱动单元150的控制端G1；第二存储单元130连接第一存储单元120，第二存储单元130用于存储第一存储单元120的电压；
第一驱动单元150用于在发光阶段响应自身控制端G1的电压产生驱动电流，以驱动发光器件D1发光；
第二驱动模块20连接第一驱动单元150的控制端G1，第二驱动模块20接入第二数据电压Vdata和控制信号Sweep，第二驱动模块20用于在发光阶段根据第二数据电压Vdata和控制信号Sweep对第一驱动单元150的控制端G1的电压进行控制，以控制发光器件D1的发光时间。
本发明实施例提供的像素电路中各模块的连接方式可以有多种，下面以其中的一种为例进行说明。示例性地，第一补偿单元140的第一端连接第一驱动单元150的第二端，第一补偿单元140的第二端连接第一存储单元120的第一端，第一存储单元120的第二端连接第一驱动单元150的控制端G1。第一数据写入单元110的第一端接入第一数据电压VRGB，第一数据写入单元110的第二端连接第一存储单元120和第一补偿单元140的公共连接点N1。第二存储单元130的第一端接入固定电压，第二存储单元130的第二端连接第一存储单元120的第一端。其中，第二存储单元130的第一端接入的固定电压可以是任意电压，图1中仅示意性地设置第二存储单元130的第一端接入第二电源电压ELVDD2。第一存储单元120具有存储及耦合的功能，第二存储单元130能够对第一存储单元120的第一端的电压进行存储，从而对第一存储单元120的两端和第一驱动单元150的控制端G1的电压进行保持。
第一驱动单元150连接于第二电源电压端和发光器件D1的第一极之间，第二电源电压端接入第二电源电压ELVDD2，发光器件D1的第二极接入第三电源电压VSS。本发明实施例中的发光器件D1可以是发光二极管LED、有机发光二极管OLED或微发光二极管Micro LED等。本发明实施例及以下各实施例，均以发光器件D1是微发光二极管Micro LED为例进行说明。
第二驱动模块20用于在发光阶段根据第二数据电压Vdata和控制信号Sweep对第一驱动单元150的控制端G1的电压进行控制，示例性地，第二驱动模块20可以向第一驱动单元150的控制端G1输出脉冲信号，通过脉冲信号对第一驱动单元150的控制端G1的电压进行控制，以控制第一驱动单元150在发光阶段的导通时间，从而实现对发光器件D1的发光时间的控制。并且，第二驱动模块20还可以根据第二数据电压Vdata和控制信号Sweep对其输出的脉冲信号进行脉冲宽度调制，例如，第二数据电压Vdata的大小及控制信号Sweep的变化量可同时决定第二驱动模块20输出的脉冲信号的脉宽，从而调节第一驱动单元150在发光阶段的导通时间，以调节发光器件D1的发光时间。
下面对图1所示的像素电路的工作原理进行说明。示例性地，该像素电路的工作过程至少包括：补偿阶段、数据写入阶段和发光阶段。
在补偿阶段，控制第一补偿单元140导通，第一驱动单元150和第一补偿单元140可以将第二电源电压ELVDD2传输至第一存储单元120，使第一存储单元120和第一补偿单元140的公共连接点N1的电位逐渐抬升至V01-Vth1，其中，V01为第一驱动单元150的控制端G1的电压，Vth1为第一驱动单元150的阈值电压。在第一存储单元120和第一补偿单元140的公共连接点N1的电位抬升至V01-Vth1时，第一驱动单元150关断，第一存储单元120两端的压差为Vth1，第一存储单元120存储了第一驱动单元150的阈值电压。
在数据写入阶段，控制第一数据写入单元110导通，并控制第一补偿单元140关断，通过第一数据写入单元110向第一存储单元120和第一补偿单元140的公共连接点N1写入第一数据电压VRGB，则第一存储单元120的第一端的电位变化量为VRGB-V01+Vth1。第一存储单元120具有耦合作用，能够根据自身的第一端的电位变化，对自身的第二端的电位进行耦合，将第一驱动单元150的控制端G1的电位耦合至V01+VRGB-V01+Vth1＝VRGB+Vth1。第二存储单元130可以对第一存储单元120的第一端的电压进行存储，以对第一存储单元120两端及第一驱动单元150的控制端G1的电压进行保持。
在发光阶段，控制第一数据写入单元110和第一补偿单元140关断。第二电源电压ELVDD2写入第一驱动单元150的第一端，第三电源电压VSS写入发光器件D1的第二极，第一驱动单元150响应自身控制端G1的电压产生驱动电流，从而驱动发光器件D1以相应的亮度进行发光显示。第一驱动单元150可包括驱动晶体管，第一驱动单元150中的驱动晶体管在发光阶段可工作于饱和区，则第一驱动单元150中的驱动晶体管产生的驱动电流I1可表示为：
I1＝K(Vgs1-Vth1)2＝K(VRGB+Vth1-ELVDD2-Vth1)2
＝K(ELVDD2-VRGB)2；
其中，Vgs1是第一驱动单元150中的驱动晶体管的栅极与源极之间的压差，K＝(W/2L)μCOX，W是晶体管的沟道宽度，L是晶体管的沟道长度，μ是晶体管的电子迁移率，COX是晶体管的单位面积沟道电容。
由此可知，第一驱动单元150中的驱动晶体管产生的驱动电流I1与驱动晶体管的阈值电压Vth1无关，实现了第一驱动单元150的阈值电压补偿。
在发光阶段，还可以通过第二驱动模块20根据第二数据电压Vdata和控制信号Sweep对第一驱动单元150的控制端G1的电压进行控制，例如通过第二驱动模块20向第一驱动单元150的控制端G1输出脉冲信号，并通过第二驱动模块20根据第二数据电压Vdata和控制信号Sweep对其输出的脉冲信号进行脉冲宽度调制，以控制第一驱动单元150在发光阶段的导通时间，从而控制发光器件D1的发光时间。
本发明实施例的技术方案，通过第一驱动模块中的第一驱动单元在发光阶段产生驱动电流，驱动发光器件发光，驱动电流的大小与第一驱动单元的阈值电压无关，实现了第一驱动单元的阈值电压补偿，且驱动电流的大小由第一驱动单元的控制端的电压决定，即由第一数据电压决定，通过调节第一数据电压的大小能够调节驱动电流的大小，以调节发光器件的发光亮度，实现了像素电路的PAM驱动。通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，能够控制第一驱动单元在发光阶段的导通时间，以控制发光器件的发光时间，实现了像素电路的PWM驱动。
本发明实施例的技术方案，采用PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，通过第一数据电压控制发光器件的发光亮度，通过第二驱动模块控制发光器件的发光时间，与现有PWM驱动方式相比，直接控制一帧内发光器件的发光亮度和发光时间即可实现不同的显示灰阶，无需建立多个子帧来控制显示灰阶，有助于避免高刷新率带来的闪烁问题，与现有PAM驱动方式相比，无需通过单一地改变驱动电流的方式来控制显示灰阶，有助于缓解由此导致的色偏问题，与现有PWM驱动和PAM驱动相结合的像素电路相比，本方案的像素电路结构简单，并且像素电路接入的外部信号数量较少，有助于简化显示面板的结构及其驱动方式。另外，本方案中的第一驱动单元的控制端仅连接第一存储单元和第二驱动模块，有助于减少第一驱动单元的控制端的漏电路径，从而减轻第一驱动单元的控制端的漏电程度，以改善漏电导致的色偏及显示不均的问题。
综上所述，本发明实施例的技术方案，实现了以PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，同时，本方案还具有阈值电压补偿功能、能够减轻第一驱动单元的漏电程度、有助于避免闪烁、色偏及显示不均等问题的产生，因而在整体上有助于改善显示面板的显示效果。
图2是本发明实施例提供的另一种像素电路的结构示意图。参见图2，可选地，第二驱动模块20包括第二数据写入单元210、第三存储单元220、第二补偿单元230和第二驱动单元240；第二补偿单元230的第一端连接第二驱动单元240的第二端，第三存储单元220连接第二驱动单元240的控制端G2和第二补偿单元230的第二端，第二补偿单元230用于在补偿阶段导通，以使第三存储单元220存储第二驱动单元240的阈值电压；第二数据写入单元210的第一端连接第二数据电压端，第二数据写入单元210的第二端连接第三存储单元220，第二数据写入单元210用于在数据写入阶段向第三存储单元220写入第二数据电压Vdata，以使第三存储单元220将第二数据电压Vdata耦合至第二驱动单元240的控制端G2；第三存储单元220接入控制信号Sweep，第三存储单元220还用于在发光阶段将控制信号Sweep耦合至第二驱动单元240的控制端G2；第二驱动单元240连接于第一电源电压端和第一驱动单元150的控制端G1之间，第一电源电压端接入第一电源电压ELVDD1，第二驱动单元240用于在发光阶段响应自身控制端的电压产生驱动电流，以将第一电源电压ELVDD1提供至第一驱动单元150的控制端G1。
第三存储单元220具有存储及耦合的功能，示例性地，第三存储单元220包括第一存储子单元221和第二存储子单元222。第二补偿单元230的第二端连接第一存储子单元221的第一端，第一存储子单元221的第一端连接第二驱动单元240的控制端G2。第二数据写入单元210的第二端连接第一存储子单元221的第一端，第二数据写入单元210在数据写入阶段向第一存储子单元221的第一端写入第二数据电压Vdata，以通过第一存储子单元221将第二数据电压Vdata耦合至第二驱动单元240的控制端G2；第二存储子单元222的第一端接入控制信号Sweep，第二存储子单元222的第二端连接第一存储子单元221的第一端，在发光阶段，第二存储子单元222能够将控制信号Sweep耦合至第一存储子单元221的第一端，以通过第一存储子单元221将控制信号Sweep耦合至第二驱动单元240的控制端G2。
示例性地，仍以像素电路的工作过程包括补偿阶段、数据写入阶段和发光阶段为例，对图2所示的像素电路的工作原理进行说明。
在补偿阶段，控制第二补偿单元230导通，第二驱动单元240和第二补偿单元230可以将第一电源电压ELVDD1传输至第一存储子单元221，使N3节点的电位逐渐抬升至V02-Vth2，其中，V02为第二驱动单元240的控制端G2的电压，Vth2为第二驱动单元240的阈值电压。在N3节点的电位抬升至V02-Vth2时，第二驱动单元240关断，第一存储子单元221两端的压差为Vth2，第一存储子单元221存储了第二驱动单元240的阈值电压。同时，控制第一补偿单元140导通，以使第一存储单元120存储第一驱动单元150的阈值电压。
在数据写入阶段，控制第二数据写入单元210导通，并控制第二补偿单元230关断，通过第二数据写入单元210向第一存储子单元221的第一端写入第二数据电压Vdata，使N3节点的电位由V02-Vth2变化为Vdata，则N3节点的电位变化量为Vdata-V02+Vth2。第一存储子单元221具有耦合作用，能够根据N3节点的电位变化，对第二驱动单元240的控制端G2的电位进行耦合，将第二驱动单元240的控制端G2的电位耦合至V02+Vdata-V02+Vth2＝Vdata+Vth2。第二存储子单元222可以对第一存储子单元221的第一端的电压进行存储，以对第一存储子单元221两端及第二驱动单元240的控制端G2的电压进行保持。同时，控制第一数据写入单元110向第一存储单元120写入第一数据电压VRGB，以使第一存储单元120将第一数据电压VRGB耦合至第一驱动单元150的控制端G1，并通过第二存储单元130存储第一存储单元120的电压。
在发光阶段，控制第二数据写入单元210和第二补偿单元230关断。同时，控制第一数据写入单元110和第一补偿单元140关断，第一驱动单元150响应自身控制端G1的电压产生驱动电流，从而驱动发光器件D1以相应的亮度进行发光显示。通过对第二数据电压Vdata和控制信号Sweep进行设置，能够使第二驱动单元240在发光阶段开始时处于关断状态。
可选地，控制信号Sweep包括斜波信号，发光器件D1的发光时间与斜波信号在发光阶段的变化量和第二数据电压Vdata相关。示例性地，在补偿阶段和数据写入阶段，控制信号Sweep可以是固定电压信号，在发光阶段，控制信号Sweep的电压值可以按照固定的变化率增大或减小，使得发光阶段的控制信号Sweep的波形呈斜波状。在控制信号Sweep的电压值发生变化时，第二存储子单元222能够将控制信号Sweep的变化量耦合至N3节点，从而通过第一存储子单元221将控制信号Sweep的变化量耦合至第二驱动单元240的控制端G2。通过对第二数据电压Vdata和控制信号Sweep进行设置，能够使第二驱动单元240在发光阶段响应自身控制端G2的电位变化，由关断状态变为导通状态，且第二数据电压Vdata的大小和斜波信号在发光阶段的变化量，能够决定第二驱动单元240由关断状态变为导通状态的时间。
在发光阶段，第二驱动单元240导通时，响应自身控制端的电压产生驱动电流，将第一电源电压ELVDD1提供至第一驱动单元150的控制端G1。通过对第一电源电压ELVDD1的大小进行设置，能够使第一驱动单元150响应自身控制端G1接入的第一电源电压ELVDD1而关断，从而使发光器件D1停止发光。
本发明实施例的技术方案，通过设置控制信号Sweep中的斜波信号的变化量和第二数据电压Vdata的大小，能够对第二驱动单元240在发光阶段由关断状态变为导通状态的时间进行控制，从而控制第一驱动单元150在发光阶段的导通时间，以控制发光器件D1在第一驱动单元150产生的驱动电流下的工作时间，从而控制发光器件D1的显示灰阶，实现了PWM驱动方式。
本实施例中，第二驱动单元240可包括驱动晶体管，当控制第二驱动单元240中的驱动晶体管在发光阶段工作于线性区时，第二驱动单元240中的驱动晶体管产生的驱动电流I2可表示为：
I2∝K(Vgs2-Vth2)＝K(Vdata+Vth2-ELVDD1-Vth2)＝K(Vdata-ELVDD1)；
其中，Vgs2是第二驱动单元240中的驱动晶体管的栅极与源极之间的压差。
由此可知，第二驱动单元240中的驱动晶体管产生的驱动电流I2与第二驱动单元240的阈值电压Vth2无关，实现了第二驱动单元240的阈值电压补偿。并且，第二驱动单元240的控制端仅连接第一存储子单元221，有助于减少第二驱动单元240的控制端G2的漏电路径，从而减轻第二驱动单元240的控制端G2的漏电程度，以改善漏电导致的色偏及显示不均问题。
图3是本发明实施例提供的另一种像素电路的结构示意图。参见图3，可选地，第二数据写入单元210包括第一晶体管T1，第二补偿单元230包括第二晶体管T2，第二驱动单元240包括第一驱动晶体管DT1，第三存储单元220包括第一电容C1和第二电容C2(例如，第一存储子单元221包括第一电容C1，第二存储子单元222包括第二电容C2)。第一晶体管T1的栅极接入第一扫描信号Scan1，第一晶体管T1的第一极连接第二数据电压端，第一晶体管T1的第二极连接第一电容C1的第一极，第一晶体管T1响应第一扫描信号Scan1而导通或关断，以在导通时将第二数据电压端的电压传输至N3节点。第二晶体管T2的栅极接入第二扫描信号Gate1，第二晶体管T2的第一极连接第一驱动晶体管DT1的第二极，第二晶体管T2的第二极连接第一电容C1的第一极，第二晶体管T2响应第二扫描信号Gate1而导通或关断，以在导通时连通第一驱动晶体管DT1和第一电容C1，在关断时断开第一驱动晶体管DT1和第一电容C1。第一驱动晶体管DT1的栅极连接第一电容C1的第二极，第一驱动晶体管DT1的第一极连接第一电源电压端；第二电容C2的第一极接入控制信号Sweep，第二电容C2的第二极连接第一电容C1的第一极。
可选地，第一驱动晶体管DT1在发光阶段工作于线性区。示例性地，第一驱动晶体管DT1既可以是P型晶体管，也可以是N型晶体管。通过对第二数据电压Vdata的大小进行设置，使第一驱动晶体管DT1的|Vgs2-Vth2|＞|Vds2|，能够使第一驱动晶体管DT1在发光阶段工作于线性区，其中，Vds2是第一驱动晶体管DT1的漏极与源极之间的压差。通过设置第一驱动晶体管DT1在发光阶段工作于线性区，能够使第一驱动晶体管DT1作为开关晶体管，这样一来，通过设置控制信号Sweep中的斜波信号的变化量和第二数据电压Vdata的大小，能够对第一驱动晶体管DT1在发光阶段由关断状态变为导通状态的时间进行控制，从而控制第一驱动单元150在发光阶段的导通时间，以控制发光器件D1的发光时间，实现PWM驱动。
可选地，在本发明的其他实施方式中，也可以控制第一驱动晶体管DT1在发光阶段工作于饱和区。例如通过对第二数据电压Vdata的大小进行设置，使第一驱动晶体管DT1的|Vgs2-Vth2|≤|Vds2|，以使第一驱动晶体管DT1在发光阶段工作于饱和区，这样一来，通过设置控制信号Sweep中的斜波信号的变化量和第二数据电压Vdata的大小，同样能够对第一驱动晶体管DT1在发光阶段由关断状态变为导通状态的时间进行控制，从而控制第一驱动单元150在发光阶段的导通时间，以控制发光器件D1的发光时间，实现PWM驱动。
继续参见图3，可选地，第二驱动模块20还包括第一发光控制单元250，第一发光控制单元250连接于第二驱动单元240的第二端和第一驱动单元150的控制端G1之间，第一发光控制单元250的控制端接入发光控制信号EM，第一发光控制单元250用于响应发光控制信号EM而保持或断开第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接。具体地，第一发光控制单元250可响应发光控制信号EM而导通或关断，以在导通时保持第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接，在关断时断开第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接。
继续参见图3，可选地，第二驱动模块20还包括第一初始化单元260；第一初始化单元260的第一端连接第二数据电压端，第一初始化单元260的第二端连接第二驱动单元240的控制端G2和第三存储单元220，第一初始化单元260用于在初始化阶段向第二驱动单元240的控制端G2和第三存储单元220写入第二数据电压端的电压；第二补偿单元230还用于在初始化阶段导通，第二数据写入单元210还用于在初始化阶段将第二数据电压端的电压写入第二补偿单元230的两端；其中，第二数据电压端在初始化阶段接入第一初始化电压Vinit1，第二数据电压端在数据写入阶段接入第二数据电压Vdata。
示例性地，第一初始化单元260的第二端连接第一存储子单元221的第二端和第二驱动单元240的控制端G2。该像素电路的工作阶段还包括初始化阶段。在初始化阶段，向第二数据电压端提供第一初始化电压Vinit1，并控制第二数据写入单元210、第二补偿单元230和第一初始化单元260导通，通过第一初始化单元260向第一存储子单元221的第二端和第二驱动单元240的控制端G2写入第一初始化电压Vinit1，以对第一存储子单元221的第二端的电位和第二驱动单元240的控制端G2的电位进行初始化，并通过第二数据写入单元210向第二补偿单元230的两端写入第一初始化电压Vinit1，以对第一存储子单元221的第一端和第二补偿单元230的第一端的电位进行初始化，即对N3节点和第二驱动单元240的第二端电位进行初始化。在数据写入阶段，向第二数据电压端提供第二数据电压Vdata，以通过第二数据写入单元210向第一存储子单元221的第一端写入第二数据电压Vdata，并通过第一存储子单元221将第二数据电压Vdata耦合至第二驱动单元240的控制端G2，实现第二驱动单元240的数据写入。本方案通过控制第二数据电压端在初始化阶段接入第一初始化电压Vinit1，在数据写入阶段接入第二数据电压Vdata，有助于减少显示面板中的信号端的数量和像素电路连接的信号线的数量，从而简化像素电路和显示面板的结构。
继续参见图3，可选地，第一初始化单元260包括第三晶体管T3，第一发光控制单元250包括第四晶体管T4；第三晶体管T3的栅极接入第二扫描信号Gate1，第三晶体管T3的第一极连接第二数据电压端，第三晶体管T3的第二极连接第三存储单元220和第二驱动单元240的控制端G2，第三晶体管T3响应第二扫描信号Gate1而导通或关断，以在导通时将第二数据电压端的电压写入第三存储单元220和第二驱动单元240的控制端G2。第四晶体管T4的栅极接入发光控制信号EM，第四晶体管T4的第一极连接第二驱动单元240的第二端，第四晶体管T4的第二极连接第一驱动单元150的控制端G1，第四晶体管T4响应发光控制信号EM而导通或关断，以在导通时保持第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接，在关断时断开第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接。
本发明实施例的技术方案，通过设置第一驱动晶体管DT1的栅极仅连接一个晶体管，即第三晶体管T3，有助于减少第一驱动晶体管DT1的栅极的漏电路径，从而减轻第一驱动晶体管DT1的漏电程度，以改善漏电导致的色偏及显示不均问题。
继续参见图3，可选地，第一数据写入单元110包括第五晶体管T5，第一补偿单元140包括第六晶体管T6，第一驱动单元150包括第二驱动晶体管DT2，第一存储单元120包括第三电容C3，第二存储单元130包括第四电容C4。第五晶体管T5的栅极接入第一扫描信号Scan1，第五晶体管T5的第一极连接第一数据电压端，第五晶体管T5的第二极连接第三电容C3的第一极，第五晶体管T5响应第一扫描信号Scan1而导通或关断，以在导通时将第一数据电压端的电压传输至第三电容C3和第六晶体管T6的公共连接点N1。第六晶体管T6的栅极接入第二扫描信号Gate1，第六晶体管T6的第一极连接第二驱动晶体管DT2的第二极，第六晶体管T6的第二极连接第三电容C3的第一极，第六晶体管T6响应第二扫描信号Gate1而导通或关断，以在导通时连通第二驱动晶体管DT2和第三电容C3，在关断时断开第二驱动晶体管DT2和第三电容C3。第二驱动晶体管DT2的栅极连接第三电容C3的第二极，第二驱动晶体管DT2的第一极接入第二电源电压ELVDD2。第四电容C4的第一极接入固定电压，例如可以设置第四电容C4的第一极接入第二电源电压ELVDD2，第四电容C4的第二极连接第三电容C3的第一极。
可选地，第二驱动晶体管DT2在发光阶段工作于饱和区。示例性地，第二驱动晶体管DT2既可以是P型晶体管，也可以是N型晶体管。通过对第一数据电压VRGB的大小进行设置，使第二驱动晶体管DT2的|Vgs1-Vth1|≤|Vds1|，能够使第二驱动晶体管DT2在发光阶段工作于饱和区，其中，Vds1是第二驱动晶体管DT2的漏极与源极之间的压差。通过设置第二驱动晶体管DT2在发光阶段工作于饱和区，能够通过控制第一数据电压VRGB调节第二驱动晶体管DT2在发光阶段产生的驱动电流，从而控制发光器件D1的发光亮度，实现PAM驱动。
继续参见图3，可选地，第一驱动模块10还包括第二发光控制单元160；第二发光控制单元160连接于第一驱动单元150的第二端和发光器件D1的第一端之间，第二发光控制单元160的控制端接入发光控制信号EM，第二发光控制单元160用于响应发光控制信号EM而保持或断开第一驱动单元150和发光器件D1的连接。具体地，第一发光控制单元250可响应发光控制信号EM而导通或关断，以在导通时保持第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接，在关断时断开第二驱动单元240的第二端和第一驱动单元150的控制端G1的连接。
继续参见图3，可选地，第一驱动模块10还包括第二初始化单元170；第二初始化单元170的第一端连接第一数据电压端，第二初始化单元170的第二端连接第一驱动单元150的控制端G1，第二初始化单元170用于在初始化阶段向第一驱动单元150的控制端G1写入第一数据电压端的电压；第一补偿单元140还用于在初始化阶段导通，第一数据写入单元110的第一端连接第一数据电压端，第一数据写入单元110的第二端连接第一存储单元120和第一补偿单元140的公共连接点N1，第一数据写入单元110还用于在初始化阶段将第一数据电压端的电压写入第一补偿单元140的两端；其中，第一数据电压端在初始化阶段接入第二初始化电压Vinit2，第一数据电压端在数据写入阶段接入第一数据电压VRGB，或者，第一数据电压端在初始化阶段和数据写入阶段均接入第一数据电压VRGB。
示例性地，在一种实施方式中，在初始化阶段，向第一数据电压端提供第二初始化电压Vinit2，并控制第一数据写入单元110、第一补偿单元140和第二初始化单元170导通，通过第二初始化单元170向N2节点写入第二初始化电压Vinit2，以对第一驱动单元150的控制端G1和第一存储单元120的第二端的电位进行初始化，并通过第一数据写入单元110向第一补偿单元140的两端写入第二初始化电压Vinit2，以对第一补偿单元140的两端的电位进行初始化，即对公共连接点N1和第一驱动单元150的第二端的电位进行初始化。在数据写入阶段，向第一数据电压端提供第一数据电压VRGB，以通过第一数据写入单元110向第一存储单元120写入第一数据电压VRGB，并通过第一存储单元120将第一数据电压VRGB耦合至第一驱动单元150的控制端G1，实现第一驱动单元150的数据写入。本方案通过控制第一数据电压端在初始化阶段接入第二初始化电压Vinit2，在数据写入阶段接入第一数据电压VRGB，有助于减少显示面板中的信号端的数量和像素电路连接的信号线的数量，从而简化像素电路和显示面板的结构。
在另一种实施方式中，还可以控制第一数据电压端在初始化阶段和数据写入阶段均接入第一数据电压VRGB，以通过同一电压实现第一驱动单元150的控制端G1和第二端以及第一存储单元120的两端的电位初始化，并实现第一驱动单元150的数据写入，无需频繁切换第一数据电压端接入的电压，有利于减小第一数据电压端的功耗。
继续参见图3，可选地，第二初始化单元170包括第七晶体管T7，第二发光控制单元160包括第八晶体管T8；第七晶体管T7的栅极接入第二扫描信号Gate1，第七晶体管T7的第一极连接第一数据电压端，第七晶体管T7的第二极连接第一驱动单元150的控制端G1，第七晶体管T7响应第二扫描信号Gate1而导通或关断，以在导通时将第一数据电压端的电压写入第一驱动单元150的控制端G1和第一存储单元120的第二端；第八晶体管T8的栅极接入发光控制信号EM，第八晶体管T8的第一极连接第一驱动单元150的第二端，第八晶体管T8的第二极连接发光器件D1的第一端，第八晶体管T8响应发光控制信号EM而导通或关断，以在导通时保持第一驱动单元150和发光器件D1的连接，在关断时断开第一驱动单元150和发光器件D1的连接。
本发明实施例的技术方案，通过设置第二驱动晶体管DT2的栅极仅连接第一驱动模块10中的一个晶体管，即第七晶体管T7，有助于减少第二驱动晶体管DT2的栅极的漏电路径，从而减轻第二驱动晶体管DT2的漏电程度，以改善漏电导致的色偏及显示不均问题。
图4是本发明实施例提供的一种像素电路的驱动时序示意图，图4所示的驱动时序可适用于驱动图3所示的像素电路工作。本发明实施例提供的像素电路中的各晶体管，既可以是P型晶体管，也可以是N型晶体管，下面结合图3和图4，以图3中的各晶体管均是N型晶体管为例，对该像素电路的工作原理进行说明。示例性地，该像素电路的工作阶段包括第一阶段t1、第二阶段t2和第三阶段t3。
第一阶段t1包括初始化阶段t11、补偿阶段t12和数据电压写入阶段t13。在初始化阶段t11，第二数据电压端V2接入第一初始化电压Vinit1，第一数据电压端V1(图3中未示出V1和V2)接入第二初始化电压Vinit2，第一扫描信号Scan1和第二扫描信号Gate1均为高电平信号，发光控制信号EM和控制信号Sweep均为低电平信号。在第二驱动模块20中，第一晶体管T1、第二晶体管T2和第三晶体管T3导通，第四晶体管T4关断。第一初始化电压Vinit1通过第一晶体管T1写入N3节点，对第一电容C1的第一极和第二晶体管T2的第二极的电位进行初始化，并通过第一晶体管T1和第二晶体管T2写入第一驱动晶体管DT1的第二极，对第一驱动晶体管DT1的第二极的电位进行初始化。第一初始化电压Vinit1还通过第三晶体管T3写入N4节点，对第一电容C1的第二极和第一驱动晶体管DT1的栅极的电位进行初始化。在初始化阶段t11，N3节点和N4节点的电位均为Vinit1。
在补偿阶段t12，第二数据电压端V2接入第一初始化电压Vinit1，第一数据电压端V1仍接入第二初始化电压Vinit2，第二扫描信号Gate1为高电平信号，第一扫描信号Scan1为低电平信号，发光控制信号EM和控制信号Sweep与上一阶段相同。在第二驱动模块20中，第二晶体管T2、第三晶体管T3和第一驱动晶体管DT1导通，第一晶体管T1和第四晶体管T4关断。第一初始化电压Vinit1继续通过第三晶体管T3写入N4节点，对第一电容C1的第二极和第一驱动晶体管DT1的栅极的电位进行初始化，使N4节点的电位保持为Vinit1。第一电源电压ELVDD1通过第一驱动晶体管DT1和第二晶体管T2为第一电容C1充电，使第一电容C1的第一极，即N3节点的电位逐渐抬升至Vinit1-Vth2，其中，Vth2为第一驱动晶体管DT1的阈值电压。在N3节点的电位抬升至Vinit1-Vth2时，第一驱动晶体管DT1关断，第一电容C1两端的压差为Vth2，第一电容C1存储了第一驱动晶体管DT1的阈值电压。
在数据电压写入阶段t13，第二数据电压端V2的电压由第一初始化电压Vinit1切换为第二数据电压Vdata，第一数据电压端V1的电压由第二初始化电压Vinit2切换为第一数据电压VRGB，第一扫描信号Scan1为高电平信号，第二扫描信号Gate1为低电平信号，发光控制信号EM和控制信号Sweep与上一阶段相同。在第二驱动模块20中，第一晶体管T1导通，第二晶体管T2、第三晶体管T3和第四晶体管T4关断。第二数据电压Vdata通过第一晶体管T1写入N3节点，使N3节点的电位由Vinit1-Vth2变化为Vdata，则N3节点电位变化量为Vdata-Vinit1+Vth2。由于第一电容C1具有耦合作用，能够根据N3节点的电位变化对N4节点的电位进行耦合，将N4节点的电位耦合至Vinit1+Vdata-Vinit1+Vth2＝Vdata+Vth2。第二电容C2可以对N3节点的电位进行存储，以对第二电容C2两极和第一驱动晶体管DT1的栅极电位进行保持。
在初始化阶段t11、补偿阶段t12和数据电压写入阶段t13，第一驱动模块10与第二驱动模块20的工作原理相似。在初始化阶段t11，第一驱动模块10中的第五晶体管T5、第六晶体管T6和第七晶体管T7导通，第八晶体管T8关断。第二初始化电压Vinit2通过第五晶体管T5写入第三电容C3和第六晶体管T6的公共连接点N1，对第三电容C3的第一极和第六晶体管T6的第二极的电位进行初始化，并通过第六晶体管T6写入第二驱动晶体管DT2的第二极，对第二驱动晶体管DT2的第二极的电位进行初始化。第二初始化电压Vinit2还通过第七晶体管T7写入N2节点，对第三电容C3的第二极和第二驱动晶体管DT2的栅极的电位进行初始化。在初始化阶段t11，N1节点和N2节点的电位均为Vinit2。
在补偿阶段t12，第一驱动模块10中的第六晶体管T6、第七晶体管T7和第二驱动晶体管DT2导通，第五晶体管T5和第八晶体管T8关断。第二初始化电压Vinit2继续通过第七晶体管T7写入N2节点，对第三电容C3的第二极和第二驱动晶体管DT2的栅极的电位进行初始化，使N2节点的电位保持为Vinit2。第二电源电压ELVDD2通过第二驱动晶体管DT2和第六晶体管T6为第三电容C3充电，使第三电容C3的第一极，即公共连接点N1的电位逐渐抬升至Vinit2-Vth1，其中，Vth1为第二驱动晶体管DT2的阈值电压。在公共连接点N1的电位抬升至Vinit2-Vth1时，第二驱动晶体管DT2关断，第三电容C3两端的压差为Vth1，第三电容C3存储了第二驱动晶体管DT2的阈值电压。
在数据电压写入阶段t13，第一驱动模块10中的第五晶体管T5导通，第六晶体管T6、第七晶体管T7导通和第八晶体管T8关断。第一数据电压VRGB通过第五晶体管T5写入公共连接点N1，使公共连接点N1的电位由Vinit2-Vth1变化为VRGB，则公共连接点N1的电位变化量为VRGB-Vinit2+Vth1。由于第三电容C3具有耦合作用，能够根据公共连接点N1的电位变化对N2节点的电位进行耦合，将N2节点的电位耦合至Vinit2+VRGB-Vinit2+Vth1＝VRGB+Vth1。第四电容C4可以对公共连接点N1的电位进行存储，以对第三电容C3两极和第二驱动晶体管DT2的栅极电位进行保持。
第二阶段t2为保持阶段，在数据电压写入阶段t13结束至第二阶段t2结束，第一扫描信号Scan1、第二扫描信号Gate1和发光控制信号EM均保持为低电平信号。在第二驱动模块20中，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均关断，第一驱动晶体管DT1的栅极电位为Vdata+Vth2。根据第一驱动晶体管DT1的导通条件，通过对第二数据电压Vdata的大小进行设置，使第一驱动晶体管DT1处于关断状态。在第一驱动模块10中，第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8均关断，第二驱动晶体管DT2的栅极电位为VRGB+Vth1。在数据电压写入阶段t13结束至第二阶段t2结束，各晶体管的导通状态维持不变。
第三阶段t3为发光阶段，在第三阶段t3，第一扫描信号Scan1和第二扫描信号Gate1仍为低电平信号，发光控制信号EM为高电平信号。在第一驱动模块10中，第二驱动晶体管DT2和第八晶体管T8导通，第二驱动晶体管DT2响应自身的栅极电压产生驱动电流，从而驱动发光器件D1以相应的亮度进行发光显示。在发光阶段，第二驱动晶体管DT2的栅极电位为VRGB+Vth1，通过对第一数据电压VRGB的大小进行设置，使第二驱动晶体管DT2的|Vgs1-Vth1|≤|Vds1|，能够使第二驱动晶体管DT2在发光阶段工作于饱和区，则第二驱动晶体管DT2产生的驱动电流I1可表示为：
I1＝K(ELVDD2-VRGB)2；
由此可知，第二驱动晶体管DT2产生的驱动电流I1与第二驱动晶体管DT2的阈值电压无关，本方案实现了第二驱动晶体管DT2的阈值电压补偿。
在第二驱动模块20中，第四晶体管T4导通，其他晶体管均关断。在t20时刻至t30时刻，控制信号Sweep为斜波信号，控制信号Sweep的电位逐渐升高，控制信号Sweep的电位变化量为△V。第二电容C2能够根据控制信号Sweep的电位变化，对N3节点的电位进行耦合，从而使第一电容C1根据N3节点的电位变化，对N4节点的电位进行耦合，使第一驱动晶体管DT1的栅极电位由Vdata+Vth2抬升至Vdata+Vth2+△V。通过对第二数据电压Vdata和控制信号Sweep的电位变化量△V的大小进行设置，使第一驱动晶体管DT1的|Vgs2-Vth2|＞|Vds2|，能够使第一驱动晶体管DT1在发光阶段工作于线性区。并且，根据第一驱动晶体管DT1的导通条件，通过对第二数据电压Vdata和控制信号Sweep的电位变化量△V的大小进行设置，能够使第一驱动晶体管DT1的栅极电位抬升至Vdata+Vth2+△V时处于导通状态。第一驱动晶体管DT1导通时产生的驱动电流I2可表示为：
I2∝K(Vdata-ELVDD1)；
由此可知，第一驱动晶体管DT1的驱动电流I2与第一驱动晶体管DT1的阈值电压Vth2无关，本方案实现了第一驱动晶体管DT1的阈值电压补偿。
在第三阶段t3中的t30时刻，第一驱动晶体管DT1和第四晶体管T4导通，第一电源电压ELVDD1通过第一驱动晶体管DT1和第四晶体管T4写入第二驱动晶体管DT2的栅极，将第二驱动晶体管DT2的栅极电压置为第一电源电压ELVDD1。根据第二驱动晶体管DT2的类型对第一电源电压ELVDD1的大小进行设置，能够使第二驱动晶体管DT2响应自身的栅极电压ELVDD1而关断，从而使发光器件D1停止发光。
本发明实施例提供的像素电路，设置第二驱动晶体管DT2工作于饱和区，使第二驱动晶体管DT2在发光阶段产生驱动电流I1，以驱动发光器件D1进行发光显示，第一数据电压VRGB可决定驱动电流I1的大小，实现了该像素电路的PAM驱动，同时，设置第一驱动晶体管DT1工作于线性区，通过控制第二数据电压Vdata和控制信号Sweep的电位变化量△V，能够控制第一驱动晶体管DT1在发光阶段由关断状态变为导通状态的时间，从而控制发光器件D1在驱动电流I1下的工作时间，实现了该像素电路的PWM驱动，通过控制发光器件D1的驱动电流I1以及发光器件D1在驱动电流I1下的工作时间，可实现不同的显示灰阶。
需要说明的是，图4仅示出了控制信号Sweep在t20时刻至t30时刻为斜波信号，且该斜波信号的电位变化趋势是由低至高的情况。在实际应用中，可根据发光器件的显示灰阶对控制信号Sweep中的斜波信号的时序进行设置，例如斜波信号的时序还可以位于第三阶段t3之内，并且还可以根据第一驱动晶体管DT1的类型对斜波信号的电位变化趋势进行设置，例如在第一驱动晶体管DT1为P型晶体管时，该斜波信号的电位变化趋势可以是由高至低。本实施例对于控制信号Sweep中的斜波信号的时序及其电位变化趋势不进行限定。
图5是本发明实施例提供的另一种像素电路的结构示意图。图5所示的像素电路结构与图3所示的像素电路结构类似，区别仅在于图5中的各晶体管均为P型晶体管，第一晶体管T1和第二晶体管依次连接于第二数据电压端和第一驱动晶体管DT1的第一极之间，第五晶体管T5和第六晶体管T6依次连接于第一数据电压端和第二驱动晶体管DT2的第一极之间。图5所示的像素电路的驱动时序与图4所示的驱动时序类似，区别仅在于控制各晶体管导通的扫描信号为低电平信号，控制各晶体管关断的扫描信号为高电平信号，第一数据电压VRGB和第二数据电压Vdata的大小需根据相应的驱动晶体管的类型进行设置，且控制信号Sweep中的斜波信号的电位变化趋势应为由高至低。图5所示的像素电路的工作原理可参照图3所示的像素电路的工作原理进行理解，这里不再赘述。
本发明实施例还提供了一种像素电路的驱动方法。图6是本发明实施例提供的一种像素电路的驱动方法的流程示意图。本发明实施例提供的像素电路的驱动方法，适用于驱动本发明任意实施例提供的像素电路工作。参见图6，该像素电路的驱动方法具体包括如下步骤：
S110、在补偿阶段，控制第一补偿单元导通，以使第一存储单元存储第一驱动单元的阈值电压。
S120、在数据写入阶段，控制第一数据写入单元向第一存储单元写入第一数据电压，以使第一存储单元将第一数据电压耦合至第一驱动单元的控制端，并通过第二存储单元存储第一存储单元的电压。
S130、在发光阶段，通过第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，以控制发光器件的发光时间。
本发明实施例的技术方案，通过第一驱动模块中的第一驱动单元在发光阶段产生驱动电流，驱动发光器件发光，驱动电流的大小与第一驱动单元的阈值电压无关，实现了第一驱动单元的阈值电压补偿，且驱动电流的大小由第一驱动单元的控制端的电压决定，即由第一数据电压决定，通过调节第一数据电压的大小能够调节驱动电流的大小，以调节发光器件的发光亮度，实现了像素电路的PAM驱动。通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，能够控制第一驱动单元在发光阶段的导通时间，以控制发光器件的发光时间，实现了像素电路的PWM驱动。
本发明实施例的技术方案，采用PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，通过第一数据电压控制发光器件的发光亮度，通过第二驱动模块控制发光器件的发光时间，与现有PWM驱动方式相比，直接控制一帧内发光器件的发光亮度和发光时间即可实现不同的显示灰阶，无需建立多个子帧来控制显示灰阶，有助于避免高刷新率带来的闪烁问题，与现有PAM驱动方式相比，无需通过单一地改变驱动电流的方式来控制显示灰阶，有助于缓解由此导致的色偏问题，与现有PWM驱动和PAM驱动相结合的像素电路相比，本方案的像素电路结构简单，并且像素电路接入的外部信号数量较少，有助于简化显示面板的结构及其驱动方式。另外，本方案中的第一驱动单元的控制端仅连接第一存储单元和第二驱动模块，有助于减少第一驱动单元的控制端的漏电路径，从而减轻第一驱动单元的控制端的漏电程度，以改善漏电导致的色偏及显示不均的问题。
综上所述，本发明实施例的技术方案，实现了以PWM驱动和PAM驱动相结合的方式来驱动像素电路工作，同时，本方案还具有阈值电压补偿功能、能够减轻第一驱动单元的漏电程度、有助于避免闪烁、色偏及显示不均等问题的产生，因而在整体上有助于改善显示面板的显示效果。
在上述实施例的基础上，可选地，步骤S130中通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，以控制发光器件的发光时间，具体包括：
在补偿阶段，控制第二补偿单元导通，以使第三存储单元存储第二驱动单元的阈值电压；在数据写入阶段，控制第二数据写入单元向第三存储单元写入第二数据电压，以使第三存储单元将第二数据电压耦合至第二驱动单元的控制端；在发光阶段，通过第三存储单元将控制信号耦合至第二驱动单元的控制端，并通过第二驱动单元响应自身控制端的电压产生驱动电流，以将第一电源电压提供至第一驱动单元的控制端。
本发明实施例的技术方案，适用于驱动上述实施例中的图2和图3所示的像素电路进行工作，具体的技术原理和产生的技术效果可参照上述实施例进行理解，不再赘述。
本发明实施例还提供了一种显示面板，该显示面板包括多行上述任意实施例中的像素电路。该显示面板可以是发光二极管LED显示面板、有机发光二极管OLED显示面板或微发光二极管Micro LED显示面板等。本发明实施例提供的显示面板，包括本发明任意实施例所提供的像素电路，因而具有像素电路相应的结构及有益效果，不再赘述。
本发明实施例还提供了一种显示面板的驱动方法，图7是本发明实施例提供的一种显示面板的驱动方法的流程示意图。本发明实施例提供的显示面板的驱动方法，适用于驱动上述实施例中的显示面板工作。参见图7，该显示面板的驱动方法具体包括如下步骤：
S210、在各行像素电路的补偿阶段，分别控制各行像素电路的第一补偿单元导通，以使第一存储单元存储第一驱动单元的阈值电压。
S220、在各行像素电路的数据写入阶段，分别控制各行像素电路的第一数据写入单元向第一存储单元写入第一数据电压，以使第一存储单元将第一数据电压耦合至第一驱动单元的控制端，并通过第二存储单元存储第一存储单元的电压。
本发明实施例提供的显示面板可包括x行上述任意实施例中的像素电路，x的具体数值可根据需求进行设置，本实施例对此不进行限制。下面以显示面板包括x行图3所示的像素电路为例进行说明。
示例性地，结合图3和图4，第一阶段t1可包括x行像素电路的初始化阶段、补偿阶段和数据电压写入阶段，图4仅示意性地示出了第一行、第二行和第x行像素电路的初始化阶段、补偿阶段和数据电压写入阶段。其中，Scan1和Gate1分别为第一行像素电路接入的第一扫描信号和第二扫描信号，t11、t12和t13分别为第一行像素电路的初始化阶段、补偿阶段和数据电压写入阶段；Scan2和Gate2分别为第二行像素电路接入的第一扫描信号和第二扫描信号，t14、t15和t16分别为第二行像素电路的初始化阶段、补偿阶段和数据电压写入阶段；Scanx和Gatex分别为第x行像素电路接入的第一扫描信号和第二扫描信号，t17、t18和t19分别为第x行像素电路的初始化阶段、补偿阶段和数据电压写入阶段。
显示面板中第二行至第x行像素电路在初始化阶段、补偿阶段和数据电压写入阶段的工作原理，与第一行像素电路在初始化阶段t11、补偿阶段t12和数据电压写入阶段t13的工作原理类似，具体可参照上述实施例中对于图3所示的像素电路的工作原理阐述进行理解，这里不再详细说明。
结合图3和图4，在显示面板中的第一行像素电路的初始化阶段t11、补偿阶段t12和数据写入阶段t13完成之后，进入第二行像素电路的初始化阶段t14、补偿阶段t15和数据写入阶段t16，然后分别进行各行像素电路的初始化阶段、补偿阶段和数据写入阶段，直至完成第x行像素电路的初始化阶段t17、补偿阶段t18和数据写入阶段t19。
S230、在各行像素电路的补偿阶段和数据电压写入阶段结束之后，在发光阶段，同时通过各行像素电路的第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过第二驱动模块根据第二数据电压和控制信号对第一驱动单元的控制端的电压进行控制，以控制发光器件的发光时间。
结合图3和图4，在第一行至第x行像素电路的初始化阶段、补偿阶段和数据写入阶段均结束之后，进入第二阶段t2，第二阶段t2为保持阶段，在各行像素电路的初始化阶段、补偿阶段和数据写入阶段均结束至第二阶段t2结束，各行像素电路中的各模块的导通状态维持不变。
在第二阶段t2结束之后，各行像素电路同时进入第三阶段t3，第三阶段t3为发光阶段。在第三阶段t3，控制各行像素电路中的第一发光控制单元250和第二发光控制单元160均导通，通过各行像素电路中的第一驱动单元150响应自身控制端的电压产生驱动电流，以驱动各行像素电路连接的发光器件D1发光，并通过各行像素电路中的第二驱动模块20根据相应的第二数据电压Vdata和控制信号Sweep，对相应的第一驱动单元150的控制端G1的电压进行控制，以控制各行像素电路连接的发光器件D1的发光时间。
现有技术中，在一帧内，通常控制一行像素电路完成数据写入后即进入发光阶段，驱动对应的一行发光器件进行发光显示，然后控制下一行像素电路完成数据写入后进入发光阶段，驱动对应的一行发光器件进行发光显示，每行像素电路的工作时序中均包括发光阶段。与现有技术相比，本发明实施例的技术方案，能够实现在一帧内，各行像素电路的初始化阶段、补偿阶段和数据写入阶段均结束后，控制各行像素电路同时进入发光阶段，使得各行像素电路能够同时驱动发光器件显示该帧的画面，无需在每行像素电路的工作时序中均加入相应的发光阶段，有利于简化像素电路及显示面板的驱动方法。
需要说明的是，图4仅以各行像素电路的第二数据电压端V2在数据写入阶段均接入第二数据电压Vdata，各行像素电路的第一数据电压端V1在数据写入阶段均接入第一数据电压VRGB，各行像素电路的控制信号Sweep在t20时刻至t30时刻为斜波信号，且该斜波信号的电位变化趋势是由低至高的情况为例进行示意。在实际应用中，可根据像素电路中的晶体管类型和显示灰阶对各行像素电路的第一数据电压端V1和第二数据电压端V2在数据写入阶段接入的电压，以及控制信号Sweep中的斜波信号的时序及其电位变化趋势进行设置，本实施例对此不进行限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：第一驱动模块和第二驱动模块；所述第一驱动模块包括第一数据写入单元、第一存储单元、第二存储单元、第一补偿单元和第一驱动单元；
所述第一存储单元和所述第一补偿单元依次连接于所述第一驱动单元的控制端和第二端之间，所述第一补偿单元用于在补偿阶段导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
所述第一数据写入单元连接所述第一存储单元和所述第一补偿单元的公共连接点，所述第一数据写入单元用于在数据写入阶段向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端；所述第二存储单元连接所述第一存储单元，所述第二存储单元用于存储所述第一存储单元的电压；
所述第一驱动单元用于在发光阶段响应自身控制端的电压产生驱动电流，以驱动发光器件发光；
所述第二驱动模块连接所述第一驱动单元的控制端，所述第二驱动模块接入第二数据电压和控制信号，所述第二驱动模块用于在发光阶段根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
2.根据权利要求1所述的像素电路，其特征在于，所述第二驱动模块包括第二数据写入单元、第三存储单元、第二补偿单元和第二驱动单元；
所述第二补偿单元的第一端连接所述第二驱动单元的第二端，所述第三存储单元连接所述第二驱动单元的控制端和所述第二补偿单元的第二端，所述第二补偿单元用于在所述补偿阶段导通，以使所述第三存储单元存储所述第二驱动单元的阈值电压；
所述第二数据写入单元的第一端连接第二数据电压端，所述第二数据写入单元的第二端连接所述第三存储单元，所述第二数据写入单元用于在所述数据写入阶段向所述第三存储单元写入所述第二数据电压，以使所述第三存储单元将所述第二数据电压耦合至所述第二驱动单元的控制端；
所述第三存储单元接入所述控制信号，所述第三存储单元还用于在所述发光阶段将所述控制信号耦合至所述第二驱动单元的控制端；
所述第二驱动单元连接于第一电源电压端和所述第一驱动单元的控制端之间，所述第二驱动单元用于在所述发光阶段响应自身控制端的电压产生驱动电流，以将第一电源电压提供至所述第一驱动单元的控制端；
优选地，所述控制信号包括斜波信号，所述发光器件的发光时间与所述斜波信号在所述发光阶段的变化量和所述第二数据电压相关。
3.根据权利要求2所述的像素电路，其特征在于，所述第二数据写入单元包括第一晶体管，所述第二补偿单元包括第二晶体管，所述第二驱动单元包括第一驱动晶体管，所述第三存储单元包括第一电容和第二电容；
所述第一晶体管的栅极接入第一扫描信号，所述第一晶体管的第一极连接所述第二数据电压端，所述第一晶体管的第二极连接所述第一电容的第一极；
所述第二晶体管的栅极接入第二扫描信号，所述第二晶体管的第一极连接所述第一驱动晶体管的第二极，所述第二晶体管的第二极连接所述第一电容的第一极；
所述第一驱动晶体管的栅极连接所述第一电容的第二极，所述第一驱动晶体管的第一极连接所述第一电源电压端；
所述第二电容的第一极接入所述控制信号，所述第二电容的第二极连接所述第一电容的第一极；
优选地，所述第一驱动晶体管在所述发光阶段工作于线性区。
4.根据权利要求2所述的像素电路，其特征在于，所述第二驱动模块还包括第一初始化单元和第一发光控制单元；
所述第一初始化单元的第一端连接所述第二数据电压端，所述第一初始化单元的第二端连接所述第二驱动单元的控制端和所述第三存储单元，所述第一初始化单元用于在初始化阶段向所述第二驱动单元的控制端和所述第三存储单元写入所述第二数据电压端的电压；
所述第二补偿单元还用于在所述初始化阶段导通，所述第二数据写入单元还用于在所述初始化阶段将所述第二数据电压端的电压写入所述第二补偿单元的两端；其中，所述第二数据电压端在所述初始化阶段接入第一初始化电压，所述第二数据电压端在所述数据写入阶段接入所述第二数据电压；
所述第一发光控制单元连接于所述第二驱动单元的第二端和所述第一驱动单元的控制端之间，所述第一发光控制单元的控制端接入发光控制信号，所述第一发光控制单元用于响应所述发光控制信号而保持或断开所述第二驱动单元的第二端和所述第一驱动单元的控制端的连接；
优选地，所述第一初始化单元包括第三晶体管，所述第一发光控制单元包括第四晶体管；所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极连接所述第二数据电压端，所述第三晶体管的第二极连接所述第三存储单元和所述第二驱动单元的控制端；所述第四晶体管的栅极接入所述发光控制信号，所述第四晶体管的第一极连接所述第二驱动单元的第二端，所述第四晶体管的第二极连接所述第一驱动单元的控制端。
5.根据权利要求1所述的像素电路，其特征在于，所述第一数据写入单元包括第五晶体管，所述第一补偿单元包括第六晶体管，所述第一驱动单元包括第二驱动晶体管，所述第一存储单元包括第三电容，所述第二存储单元包括第四电容；
所述第五晶体管的栅极接入第一扫描信号，所述第五晶体管的第一极连接第一数据电压端，所述第五晶体管的第二极连接所述第三电容的第一极；
所述第六晶体管的栅极接入第二扫描信号，所述第六晶体管的第一极连接所述第二驱动晶体管的第二极，所述第六晶体管的第二极连接所述第三电容的第一极；
所述第二驱动晶体管的栅极连接所述第三电容的第二极，所述第二驱动晶体管的第一极接入第二电源电压；
所述第四电容的第一极接入固定电压，所述第四电容的第二极连接所述第三电容的第一极；
优选地，所述第二驱动晶体管在所述发光阶段工作于饱和区。
6.根据权利要求1所述的像素电路，其特征在于，所述第一驱动模块还包括第二初始化单元和第二发光控制单元；
所述第二初始化单元的第一端连接第一数据电压端，所述第二初始化单元的第二端连接所述第一驱动单元的控制端，所述第二初始化单元用于在初始化阶段向所述第一驱动单元的控制端写入所述第一数据电压端的电压；
所述第一补偿单元还用于在所述初始化阶段导通，所述第一数据写入单元的第一端连接所述第一数据电压端，所述第一数据写入单元的第二端连接所述第一存储单元和所述第一补偿单元的公共连接点，所述第一数据写入单元还用于在所述初始化阶段将所述第一数据电压端的电压写入所述第一补偿单元的两端；其中，所述第一数据电压端在所述初始化阶段接入第二初始化电压，所述第一数据电压端在所述数据写入阶段接入所述第一数据电压，或者，所述第一数据电压端在所述初始化阶段和所述数据写入阶段均接入所述第一数据电压；
所述第二发光控制单元连接于所述第一驱动单元的第二端和所述发光器件的第一端之间，所述第二发光控制单元的控制端接入发光控制信号，所述第二发光控制单元用于响应所述发光控制信号而保持或断开所述第一驱动单元和所述发光器件的连接；
优选地，所述第二初始化单元包括第七晶体管，所述第二发光控制单元包括第八晶体管；所述第七晶体管的栅极接入第二扫描信号，所述第七晶体管的第一极连接所述第一数据电压端，所述第七晶体管的第二极连接所述第一驱动单元的控制端；所述第八晶体管的栅极接入所述发光控制信号，所述第八晶体管的第一极连接所述第一驱动单元的第二端，所述第八晶体管的第二极连接所述发光器件的第一端。
7.一种像素电路的驱动方法，其特征在于，所述像素电路包括：第一驱动模块和第二驱动模块；所述第一驱动模块包括第一数据写入单元、第一存储单元、第二存储单元、第一补偿单元和第一驱动单元；所述第一存储单元和所述第一补偿单元依次连接于所述第一驱动单元的控制端和第二端之间；所述第一数据写入单元连接所述第一存储单元和所述第一补偿单元的公共连接点；所述第二存储单元连接所述第一存储单元；所述第二驱动模块连接所述第一驱动单元的控制端，所述第二驱动模块接入第二数据电压和控制信号；
所述像素电路的驱动方法包括：
在补偿阶段，控制所述第一补偿单元导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
在数据写入阶段，控制所述第一数据写入单元向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端，并通过所述第二存储单元存储所述第一存储单元的电压；
在发光阶段，通过所述第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
8.根据权利要求7所述的像素电路的驱动方法，其特征在于，所述第二驱动模块包括第二数据写入单元、第三存储单元、第二补偿单元和第二驱动单元；所述第三存储单元连接所述第二驱动单元的控制端和所述第二补偿单元的第一端，所述第二补偿单元的第二端连接所述第二驱动单元的第二端；所述第二数据写入单元的第一端连接第二数据电压端，所述第二数据写入单元的第二端连接所述第三存储单元；所述第三存储单元接入所述控制信号；所述第二驱动单元连接于第一电源电压端和所述第一驱动单元的控制端之间；
通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间，包括：
在所述补偿阶段，控制所述第二补偿单元导通，以使所述第三存储单元存储所述第二驱动单元的阈值电压；
在所述数据写入阶段，控制所述第二数据写入单元向所述第三存储单元写入所述第二数据电压，以使所述第三存储单元将所述第二数据电压耦合至所述第二驱动单元的控制端；
在所述发光阶段，通过所述第三存储单元将所述控制信号耦合至所述第二驱动单元的控制端，并通过所述第二驱动单元响应自身控制端的电压产生驱动电流，以将第一电源电压提供至所述第一驱动单元的控制端。
9.一种显示面板，其特征在于，包括多行如权利要求1-6中任一所述的像素电路。
10.一种显示面板的驱动方法，其特征在于，适用于驱动权利要求9所述的显示面板工作；
所述显示面板的驱动方法包括：
在各行所述像素电路的补偿阶段，分别控制各行所述像素电路的所述第一补偿单元导通，以使所述第一存储单元存储所述第一驱动单元的阈值电压；
在各行所述像素电路的数据写入阶段，分别控制各行所述像素电路的所述第一数据写入单元向所述第一存储单元写入第一数据电压，以使所述第一存储单元将所述第一数据电压耦合至所述第一驱动单元的控制端，并通过所述第二存储单元存储所述第一存储单元的电压；
在各行所述像素电路的补偿阶段和数据电压写入阶段结束之后，在发光阶段，同时通过各行所述像素电路的所述第一驱动单元响应自身控制端的电压产生驱动电流，以驱动发光器件发光，并通过所述第二驱动模块根据所述第二数据电压和所述控制信号对所述第一驱动单元的控制端的电压进行控制，以控制所述发光器件的发光时间。
CN202210168322.1A 2022-02-23 2022-02-23 像素电路及其驱动方法和显示面板及其驱动方法 Pending CN116682360A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210168322.1A CN116682360A (zh) 2022-02-23 2022-02-23 像素电路及其驱动方法和显示面板及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210168322.1A CN116682360A (zh) 2022-02-23 2022-02-23 像素电路及其驱动方法和显示面板及其驱动方法

Publications (1)

Publication Number Publication Date
CN116682360A true CN116682360A (zh) 2023-09-01

Family

ID=87789588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210168322.1A Pending CN116682360A (zh) 2022-02-23 2022-02-23 像素电路及其驱动方法和显示面板及其驱动方法

Country Status (1)

Country Link
CN (1) CN116682360A (zh)

Similar Documents

Publication Publication Date Title
US11830438B2 (en) Display device
US11875743B2 (en) Pixel and a display device having the same
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
US20210027702A1 (en) Pixel and display device including the same
US11232741B2 (en) Pixel and display device having the same
KR20210148475A (ko) 표시 장치
KR20180098442A (ko) 화소 및 이를 가지는 유기전계발광 표시장치
US11217179B2 (en) Scan driver and display device including the same
CN112750392B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR102706311B1 (ko) 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
US11610541B1 (en) Pixel of display device
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
CN112908247B (zh) 像素电路及其驱动方法、显示面板
KR20230001618A (ko) 화소 및 표시 장치
KR20090070370A (ko) 발광 표시 장치
US11211003B2 (en) Display device having at least two emission enable periods per image frame and method of driving the same
US11984058B2 (en) Scan driver
US20230196982A1 (en) Display panel and display apparatus including the same
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
CN116682360A (zh) 像素电路及其驱动方法和显示面板及其驱动方法
CN115731841A (zh) 像素电路及其驱动方法、显示面板
CN117423315B (zh) 一种像素电路及显示面板
CN114255688B (zh) 像素电路及其驱动方法、显示面板
CN115909947A (zh) 像素电路及其驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination