CN116648069A - 一种三维相变存储器的制备方法及应用 - Google Patents

一种三维相变存储器的制备方法及应用 Download PDF

Info

Publication number
CN116648069A
CN116648069A CN202310599303.9A CN202310599303A CN116648069A CN 116648069 A CN116648069 A CN 116648069A CN 202310599303 A CN202310599303 A CN 202310599303A CN 116648069 A CN116648069 A CN 116648069A
Authority
CN
China
Prior art keywords
layer
phase change
change memory
deep hole
metal conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310599303.9A
Other languages
English (en)
Inventor
童浩
高科
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202310599303.9A priority Critical patent/CN116648069A/zh
Publication of CN116648069A publication Critical patent/CN116648069A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维相变存储器的制备方法及应用，属于微电子器件与存储器技术领域；深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，脉冲信号中任意相邻的两个脉冲的幅值不同，能够使沉积材料在深孔内生长的轴向速率远快于径向速率，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构；本发明充分发挥了电化学沉积高填孔能力，所得的结构中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠，集成度较高。

Description

一种三维相变存储器的制备方法及应用
技术领域
本发明属于微电子器件与存储器技术领域，更具体地，涉及一种三维相变存储器的制备方法及应用。
背景技术
传统的相变存储器(PCM)已经逐渐不能满足大数据时代对高容量存储的需求，为了提高相变存储器的存储密度，PCM的三维堆叠作为一种已经商用化的器件结构，被广泛的研究。现有技术中相变存储器为了实现三维堆叠提高存储密度多采用多次沉积、图案化和刻蚀的方法，但随着堆叠层数提高，制备成本逐步上升。且当层数进一步上升由于应力的累计会对工艺提出进一步需求，成本将随堆叠层数迅速增加。为了解决堆叠方法局限性，有研究者提出类似NAND的3-Dverticalchain-cell-type器件结构，通过一次沉积功能层降低工艺难度减少成本。这种结构集成度与一次沉积功能层的厚度成正比，孔径成反比。不过也由此提出了新的工艺挑战，也就是高深宽比的深孔沉积。
虽然先进的光刻工艺能够刻出纳米孔径的图形，常用的干法刻蚀工艺如等离子体刻蚀、离子束刻蚀和反应离子刻蚀方法也可以将纳米尺度的图形转移到二氧化硅等绝热材料上，但是高深宽比的纳米孔给后续的填充工艺带来了难题，常见的孔填充工艺主要利用薄膜沉积的技术，包括化学气相沉积(CVD)和物理气相沉积(PVD)方法，这些方法在将薄膜材料沉积到深孔中时都会面临同一个问题，即薄膜材料容易在深孔的开口处进行集中，易导致整个孔还未被填充完全时其开口被堵塞封闭，从而在孔的底部形成空隙，会导致薄膜材料与底电极接触不充分等问题，会极大地影响器件最终的性能。
在现有技术中，电化学具有很强的填孔能力，且适合这种底部为导电材料的深孔器件结构。对于现有电化学研究，在深孔中沉积纵向双层相变材料与选通管已经能够实现，但这种方式一个孔中仍只有一个存储单元，无法真正发挥电化学沉积高填孔能力，集成度较低。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种三维相变存储器的制备方法及应用，其目的在于解决现有的基于电化学沉积制备三维相变存储器的方法无法在一个孔中制备多层存储单元，集成度较低的技术问题。
为了实现上述目的，第一方面，本发明提供了一种三维相变存储器的制备方法，包括以下步骤：
S1、在衬底上制备第一金属导电层；
S2、在第一金属导电层之上制备叠层；叠层包括多层堆叠的绝缘介质层，每相邻两层绝缘介质层之间均设置有第二金属导电层；
S3、在第一金属导电层和叠层中刻蚀纳米级孔径的深孔，且刻蚀深度大于或等于第一金属导电层与叠层的厚度之和；
S4、对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到相变单元层和第一电极层；其中，脉冲信号中任意相邻的两个脉冲的幅值不同；
S5、在深孔上方制备第二电极，从而得到三维相变存储器。
进一步优选地，上述脉冲信号为电压脉冲信号或电流脉冲信号；电压脉冲信号中的脉冲幅值范围为-10～10V；电流脉冲信号中的脉冲幅值范围为-10～10mA/cm2。
进一步优选地，上述脉冲信号为正、负脉冲交替的脉冲信号；其中，负脉冲的幅值绝对值小于或等于正脉冲的幅值。
进一步优选地，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔的径向方向上从外到内依次制备得到选通管层、相变单元层和第一电极层。
进一步优选地，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到选通管层、隔离层、相变单元层和第一电极层。
进一步优选地，在所述深孔中制备三维相变存储器的每一层时，将该层所对应的反应溶液加入到所述深孔中，对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积。
进一步优选地，选通管层所对应的反应溶液和相变单元层所对应的反应溶液中均添加有络合剂。
进一步优选地，选通管层为硫系材料；相变单元层的材料为硫系相变材料。
进一步优选地，选通管层的材料为碲化锗或硒化锗。
进一步优选地，相变单元层的材料为锗锑碲、碲化锑或碲化铋。
第二方面，本发明提供了一种三维相变存储器，采用本发明第一方面所提供的三维相变存储器的制备方法制备得到。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
1、本发明提供了一种三维相变存储器的制备方法，深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，其中，脉冲信号中任意相邻的两个脉冲的幅值不同，即在一个周期内对第一金属导电层施加两个幅值大小不同的脉冲，在高幅值脉冲下吸附生长，在低幅值脉冲下脱附，利用脱附在轴向与径向上的速率差异使得最终两个方向沉积速率差异，使得沉积材料在深孔内生长的轴向速率远快于径向速率，最终形成沿侧壁生长的材料，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构，上述设计使得沉积条件稳定可控，易于实现，可以实现对材料生长的精准调控；基于上述方法所得的三维相变存储器中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠。综上，本发明提供了一种适合沿侧壁生长的电化学沉积相变材料的方法，相比现有基于电化学沉积制备三维相变存储器的方法无法在一个孔中制备多层存储单元，充分发挥了电化学沉积高填孔能力，所得的三维相变存储器集成度较高。
2、进一步地，在本发明所提供的三维相变存储器的制备方法中，脉冲信号为正、负脉冲交替的脉冲信号；由于电化学沉积过程中存在材料离子吸附和脱附的过程，在正电压下材料可以从溶液中的离子转变为沉积态，在负电压下材料可以从沉积态转变为溶液中的离子，而在脱附过程中由于侧壁存在，沿侧壁的脱附过程相对较慢，更加大了材料在径向与轴向上的生长速率差，更有利于材料沿侧壁生长，材料沉积的效果更好。
3、进一步地，在本发明所提供的三维相变存储器的制备方法中，通过调节沉积参数，如将脉冲幅值设定在沉积过程中不产生大量气体的前提下尽可能地大，或在选通管层所对应的反应溶液和相变单元层所对应的反应溶液中均添加络合剂，能够进一步优化材料的沉积质量，制备出成分稳定、致密、表面平整的相变单元层，更有利于在深孔中进行集成的过程中产生较好的接触。
4、进一步地，在本发明所提供的三维相变存储器的制备方法中，在选通管与相变材料之间还沉积了一层隔离层，以在不影响器件电学性能的前提下防止元素迁移，进一步提高制备得到的三维相变存储器的性能。
5、进一步地，本发明所提供的三维相变存储器的制备方法，本发明通过使用电化学沉积的方法在深孔内沉积相变材料，能够显著避免常规的磁控溅射、化学气相沉积(CVD)、物理气相沉积(PVD)等方法在沉积过程中在深孔口沉积导致反应中断的问题，能够在整个孔中进行填充，不会在孔的底部形成空隙。同时作为一种简单易于操作的方法，其条件易于控制，能够快速填充多种优质的相变材料，工艺简单，可以用在三维相变存储器制备工艺中，具有很大潜力，可用于复杂结构的深孔填充，并获得良好效果。
附图说明
图1是本发明实施例1所提供的三维相变存储器的制备方法流程图；
图2是本发明实施例1所提供的衬底层示意图；
图3是本发明实施例1所提供的在衬底层上制备第一金属导电层的示意图；
图4是本发明实施例1所提供的在第一金属导电层之上制备叠层的示意图；
图5是本发明实施例1所提供的在第一金属导电层和叠层中刻蚀纳米级孔径的深孔的示意图；
图6是本发明实施例1所提供的制备得到的三维相变存储器的剖面示意图图；
图7是本发明实施例2所提供的制备的的实际三维相变存储器的SEM剖面图；
图8是本发明实施例2所提供的生成的单层侧壁填充的孔TEM测试实际形貌。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
为了实现上述目的，第一方面，本发明提供了一种三维相变存储器的制备方法，如图1所示，包括以下步骤：
S1、在衬底上制备第一金属导电层；
其中，第一金属导电层可以是ITO导电玻璃或表面覆盖有镍金、钛金、银、钛铂等导电薄膜的任意金属导电层。
具体地，衬底为二氧化硅、氮化硅或氧化铝等；以硅片衬底为例，将硅片依次放置在丙酮、酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。使用磁控溅射或者电子束蒸发在洁净的硅片上蒸镀一层金属导电层，如钛铂，镍金等，其厚度在10nm-200nm之间。
S2、在第一金属导电层之上制备叠层；叠层包括多层堆叠的绝缘介质层，每相邻两层绝缘介质层之间均设置有第二金属导电层；
具体地，在第一金属导电层上制备多层绝缘介质材料与导电材料的叠层，包括以下步骤：
a、制备绝缘介质层；
b、在绝缘介质层上制备第二金属导电层；
c、多次重复步骤a和步骤b；
d、在步骤c所得的产物上再次制备绝缘介质层。
其中，绝缘介质层材料可以为二氧化硅、氧化铝等。具体地，在一种可选实施方式下，使用PECVD、ALD等方法生长一层致密的二氧化硅或者氧化铝，厚度可以根据设计需求。
进一步地，由于第二金属导电层不参与电化学沉积的导电，因此，第二金属导电层材料除了常用导电材料，如钛铂，镍金等，还可以使用相变存储器常用的电极材料如钨、钛钨、氮化钛等；沉积方法可以为磁控溅射、电子束蒸发等。
S3、在第一金属导电层和叠层中刻蚀纳米级孔径的深孔，且刻蚀深度大于(略大于)或等于第一金属导电层与叠层的厚度之和；此时，第一金属导电层和第二金属导电层为围绕深孔的环形形状；
优选地，结合光刻或者其他掩模工艺，将图形转移到样品上。利用刻蚀的方法，刻蚀出小孔，如果后续需要刻蚀的深度较深可以将掩模更换为更耐刻蚀的掩模。此处刻蚀的深度为一直刻蚀至第一金属导电层，刻蚀完成后的第一金属导电层和第二金属导电层为围绕深孔的环形形状，并且应当略过刻蚀，以保证底部需要暴露出来的电极可以裸露出来，为后面的电化学沉积做准备，保证良好的接触。
S4、对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到相变单元层和第一电极层；其中，脉冲信号中任意相邻的两个脉冲的幅值不同；
其中，上述脉冲信号为电压脉冲信号或电流脉冲信号；需要说明的是，电压脉冲或者电流脉冲的幅值应在沉积过程中不产生大量气体的前提下尽可能地大。优选地，电压脉冲信号中的脉冲幅值范围为-10～10V；电流脉冲信号中的脉冲幅值范围为-10～10mA/cm2。
进一步地，上述脉冲信号中任意相邻的两个脉冲的幅值不同；具体地，本发明所施加的脉冲为变幅脉冲，在一个周期内对第一金属导电层施加两个幅值大小不同的脉冲(可以为两个幅值大小不同的正脉冲，也可以为一对正、负脉冲)，在高幅值脉冲下吸附生长，在低幅值脉冲下脱附，利用脱附在轴向与径向上的速率差异使得最终两个方向沉积速率差异，最终形成沿侧壁生长的材料。
进一步地，由于电化学沉积过程中存在材料离子吸附和脱附的过程，在正电压下材料可以从溶液中的离子转变为沉积态，在负电压下材料可以从沉积态转变为溶液中的离子，而在脱附过程中由于侧壁存在，沿侧壁的脱附过程相对较慢，这样更加大了材料在径向与轴向上的生长速率差，更利于材料沿侧壁生长；因此，上述脉冲信号为正、负脉冲交替的脉冲信号；具体地，在一个周期内对第一金属导电层施加正、负脉冲，负脉冲的幅值绝对值小于或等于正脉冲的幅值。
优选地，在一种可选实施方式下，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔的径向方向上从外到内依次制备得到选通管层、相变单元层和第一电极层。此时，制备得到的通管层、相变单元层和第一电极层分别构成三维相变存储器的外壁、内壁和芯。
优选地，在一种可选实施方式下，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到选通管层、隔离层、相变单元层和第一电极层。
需要说明的是，选通管层为硫系材料；相变单元层的材料为硫系相变材料。优选地，选通管层的材料为碲化锗或硒化锗；相变单元层的材料为锗锑碲、碲化锑或碲化铋。
进一步地，第一电极层材料可以为Cu、Au等。
需要说明的是，在所述深孔中制备三维相变存储器的每一层时，将该层所对应的反应溶液加入到所述深孔中，对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积。
以制备包括通管层、相变单元层和第一电极层的三维相变存储器为例，步骤S4的具体步骤包括：
将选通管层所对应的反应溶液加入到深孔中，对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而制备得到贴附在深孔内壁上的选通管层；
将相变单元层所对应的反应溶液加入到深孔中，对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而制备得到贴附在选通管层内壁上的相变单元层；
将第一电极层所对应的反应溶液加入到深孔中，对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在相变单元层所包围的区间内制备得到第一电极层。具体地，第一电极层为柱状电极。
进一步地，在一种可选实施方式中，相变单元所对应的反应溶液可以采用以下方式进行配置：
将相变材料，包含但不限于锗、锑、铋的金属氧化物溶于预设浓度(本实施方式中，溶度为0.1～5mol/L)的氢氧化钠溶液中，溶解后相变材料的金属离子浓度达到0.001～1mol/L，作为电解液A；
将硫系元素，包含但不限于碲、硒的氧化物溶于预定浓度的硝酸溶液中，溶解后硫系元素达到0.001～1mol/L，作为电解液B；优选地，在这个过程中，可以添加柠檬酸和酒石酸便于进行材料的溶解；
将电解液A与电解液B按预定比例混合。优选地，在电解液混合后通过加入硝酸或者氢氧化钠溶液将溶液的pH值调节到特定值。进一步地，为了避免存在混合溶液的pH使溶液中离子水解的问题，在混合后加入如酒石酸、柠檬酸等添加剂。
需要说明的是，选通管层所对应的反应溶液也可通过上述方式进行配置，仅所选材料及配置参数不同。
优选地，选通管层所对应的反应溶液和相变单元层所对应的反应溶液中均添加有络合剂。具体地，在得到电解液A和电解液B的混合溶液后，在混合溶液中加入预设浓度的络合剂。具体地，根据沉积元素种类选择络合剂，例如，在Ge元素的沉积中需要在混合溶液中加入氨三乙酸作为络合剂，在Sb和Bi元素的沉积中需要在混合溶液中加入乙二胺二乙酸或者乙二胺二乙酸纳作为络合剂，在Te元素的沉积中需要在混合溶液中加入柠檬酸或者酒石酸对Te元素络合以助溶。
在一种可选实施方式下，将电解液A与电解液B按一定比例混合，并向混合后的电解液中加入氨基羧酸盐类络合剂，该络合剂的浓度为0.001～1mol/L，并采用pH调节剂调节电解液pH。其中，pH调节剂为酸性溶液或碱性溶液；酸性溶液可以是硝酸、盐酸、硫酸等；碱性溶液可以是氢氧化钠等溶液。
需要说明的是，对于电沉积的阳极，其必须是不与电解液A、B发生反应的惰性电极且表面导电，如石墨碳等，使用前利用有机溶剂对电极进行清洗。在反应溶液中采用恒电流或恒电位在深孔内沉积电极材料。电流沉积参数可以选择为0.1～10mA/cm2，电压沉积参数可以选择为0.1～5V，沉积结束后，取走电极，用去离子水对样品进行清洗，最终得到填充完成的样品。
优选地，在一种可选实施方式下，在相变材料层的内部沉积电极芯层用于作为操作多层材料的上电极层，将相变区域限定在一个环状电极周围较小的范围，提升集成度，易于实现相变过程。
优选地，在一种可选实施方式下，步骤S4中还包括：在选通管层与相变单元层之间沉积一层隔离层，隔离层的作用是在不影响器件电学性能的前提下防止元素迁移。此时，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到选通管层、隔离层、相变单元层和第一电极层。
进一步需要说明的是，电化学沉积由于其从下至上的填充方式，对填充的形状与深度没有严格的要求，小孔的孔径可以低至10nm，孔深可以高达100um；孔形状可以是圆形、方形等。不会由于深孔而对工艺难度造成影响。强填充能力能够使得本发明可以在设计上降低小孔的孔径进而减小相变区域降低材料的功耗。而且电化学沉积的反应条件较为简单，制备的仪器成本与原材料成本低，适合大规模生产。
S5、在深孔上方制备第二电极，从而得到三维相变存储器。
具体地，第二电极层材料可以为钨、钛钨、氮化钛等。
为了进一步说明本发明所提供的维相变存储器的制备方法，下面结合具体实施例进行详述：
实施例1
下面以图2-6所示的实施例为例，详细介绍本发明的工艺流程。
图2中，衬底100为二氧化硅、氮化硅或氧化铝等。
图3中，第一金属导电层101为上述衬底上通过电子束蒸发、磁控溅射等方法沉积的金属导电层，例如钛铂，钛钨，钛金，银等。
图4中，绝缘介质层102为通过PECVD、ALD等方法生长的二氧化硅、氧化铝等。第二金属导电层103为电子束蒸发、磁控溅射生长等方法沉积的电极层，例如钨，钛钨，氮化钛等。绝缘介质层102和第二金属导电层103多次叠加，最后表面用绝缘介质层102覆盖，其中，绝缘介质层102与第二金属导电层103厚度可以根据后续器件结构厚度进行设计。
图5中，结合光刻和刻蚀，或者离子束刻蚀等方法制备出的符合要求的深孔，其深度可以达10um以上，孔径可以在10nm-10um之间，此处可以将101、102与103全部刻蚀，以保证在后续的沉积中的形状与预想一致。
图6中，配制溶液，调节沉积参数，在深孔内分别沉积出厚度适中，组分稳定的三种材料，最外层为选通管层104，第二层为相变单元层105，如碲化铋、碲化锑，碲化锗等，第三层为导电材料芯(第一电极层)106，再结合光刻，溅射等工艺在最上面一层绝缘介质层上制备第二电极107。
具体实施方式如下。
将硅片依次放置在丙酮，酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。
使用磁控溅射或者电子束蒸发在洁净的硅片上蒸镀一层金属导电层，如钛铂、镍金等，得到金属导电层，其厚度在10nm～200nm之间。金属导电层上再制备多层导电材料(第二金属导电层)与绝缘介质材料(绝缘介质层)叠层。层中导电材料除钛铂、镍金等常见的金属导电材料外，还可以使用相变存储器常用的电极材料如W、TiW、TiN等，沉积方法为磁控溅射。介质材料为PECVD或者ALD沉积的氧化硅，氧化铝或者氮化硅，厚度可以根据后续器件厚度设计需求进一步设计。
结合光刻或者其他掩模工艺，将图形转移到样品上。利用刻蚀的方法，刻蚀出小孔，如果后续需要刻蚀的深度较深可以将掩模更换为更耐刻蚀的掩模。此处刻蚀的深度为一直刻蚀至最底层衬底材料，刻蚀完成的电极在孔中应该为环状，并且应当略过刻蚀，以保证底部需要暴露出来的电极可以裸露出来，为后面的电化学沉积做准备，保证良好的接触。
将氧化锗、氧化锑或者氧化铋溶于氢氧化钠溶液中，其中氢氧化钠的溶度为0.1～5mol/L，溶解后锗、锑或者铋离子的浓度为0.001～1mol/L，作为电解液A；将氧化碲溶于硝酸溶液中，其中硝酸的浓度为0.1～1mol/L，可以添加柠檬酸和酒石酸便于进行材料的溶解。溶解后硫系元素的浓度为0.001～1mol/L，作为电解液B；将电解液A与电解液B按一定比例混合，并向混合后的电解液中加入氨基羧酸盐类络合剂，所述络合剂的浓度为0.001～1mol/L，采用pH调节剂调节电解液pH。其中pH调节剂为酸性溶液或碱性溶液，酸性溶液可以是硝酸、盐酸、硫酸等，碱性溶液可以是氢氧化钠等溶液。选择合适的电沉积电极，电沉积的阳极电极必须是不与电解液发生反应的惰性电极且表面导电，如石墨碳等，使用前利用有机溶剂对电极进行清洗。
采用经过设计的脉冲沉积的方式，电压幅值为-10～10V，或者电流脉冲幅值为-10～10mA/cm2，波型可以是矩形波、三角波或者正弦波。电压，电流的选取以不产生大量气泡的前提下，尽可能大的原则。沉积时间取决于孔的深度。脉冲的占空比取决于材料的种类。沉积结束后，取走电极，用去离子水对样品进行清洗，最终得到填充完成的样品。
上述沉积完成后可以在顶部使用CMP工艺保证顶部的平整。结合光刻或者其他掩模工艺，将图形转移到样品上。使用磁控溅射或者电子束蒸发在样品上蒸镀一层金属导电如钛铂，镍金等，得到第二电极，其厚度在10nm-500nm之间。在完成第二电极的制作后，将样品放置于丙酮中浸泡去除光刻胶，再用乙醇清洗残留的丙酮，完成后使用氮气枪将表面残留的液体吹净烘干待用。沉积层可以高过刻蚀最大孔深，经过CMP后再制作电极，但是工艺中可能会由于表面平坦化，损伤沉积的相变材料，因此优选先制备上电极，再使用CMP进行表面平整。沉积层厚度也可以不达到绝缘层顶层，沉积上电极之后再进行表面平坦化，避免对相变材料的损伤。
实施例2
下面以图7-8所示的实施例为例，详细介绍本发明的工艺流程。
利用电化学沉积中底部的电极的图案化设计和脉冲电压的调控，在氧化铝介质层中制备了仅侧壁生长材料的单层侧壁填充材料，实际器件SEM剖面图如图7所示。
生成的单层侧壁填充的孔TEM测试实际形貌如图8所示。
具体实现方法如下。
电极使用钛铂电极，绝缘层氧化铝的厚度为60um
将氧化锗、氧化锑或者氧化铋溶于氢氧化钠溶液中，其中氢氧化钠的溶度为0.1～5mol/L，溶解后锗、锑或者铋离子的浓度为0.001～1mol/L，作为电解液A；将氧化碲溶于硝酸溶液中，其中硝酸的浓度为0.1～1mol/L，可以添加柠檬酸和酒石酸便于进行材料的溶解。溶解后硫系元素的浓度为0.001～1mol/L，作为电解液B；将电解液A与电解液B按一定比例混合，并向混合后的电解液中加入氨基羧酸盐类络合剂，所述络合剂的浓度为0.001～1mol/L，采用pH调节剂调节电解液pH。其中pH调节剂为酸性溶液或碱性溶液，酸性溶液可以是硝酸、盐酸、硫酸等，碱性溶液可以是氢氧化钠等溶液。选择合适的电沉积电极，电沉积的阳极电极必须是不与电解液发生反应的惰性电极且表面导电，如石墨碳等，使用前利用有机溶剂对电极进行清洗。
采用经过设计的脉冲沉积的方式，电压幅值为-10～10V，或者电流脉冲幅值为-10～10mA/cm2，波型可以是矩形波、三角波或者正弦波。电压，电流的选取以不产生大量气泡的前提下，尽可能大的原则。沉积时间取决于孔的深度。脉冲的占空比取决于材料的种类。沉积结束后，取走电极，用去离子水对样品进行清洗，最终得到填充完成的样品。
综上，针对现有技术以上缺陷或改进需求中的至少一种，特别是现有填充方法存在的堵塞问题，本发明提供了一种通过微纳加工技术刻蚀出纳米级孔径的深孔之后再利用电化学沉积的方法快速有效填充深孔的工艺方法，可以从纳米孔的底部开始生长纳米相变材料，能够实现超大深宽比小孔进行硫系相变材料的填充。这种方法具有独特优势如下：首先其生长驱动力为极间电势差，使得沉积条件稳定可控，易于实现并且沉积过程中，通过对沉积参数的调控可以实现对材料生长的精准调控。不仅如此电化学沉积的实现成本低廉，制备速度快，可以在常温常压下实现，得到沉积层具有高密度，低孔隙的特点。实际上通过对溶液的选择和参数的优化可以实现在不同的沉积阶段，在小孔内沉积不同的材料，使得孔内多层膜的结构成为可能。同时控制沉积参数能够控制薄膜组分和厚度，实现对器件更精细的控制；在基于本发明提供的三维相变存储器的制备方法所得的结构中，任意相邻的两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠。相比现有基于电化学沉积制备三维相变存储器的方法无法在一个孔中制备多层存储单元，本发明提供了一种适合沿侧壁生长的电化学沉积相变材料的方法，充分发挥了电化学沉积高填孔能力，集成度较高，存储密度较高。
第二方面，本发明提供了一种三维相变存储器，采用本发明第一方面所提供的三维相变存储器的制备方法制备得到。
相关技术方案同本发明第一方面所提供的三维相变存储器的制备方法，这里不做赘述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维相变存储器的制备方法，其特征在于，包括以下步骤：
S1、在衬底上制备第一金属导电层；
S2、在所述第一金属导电层之上制备叠层；所述叠层包括多层堆叠的绝缘介质层，每相邻两层所述绝缘介质层之间均设置有第二金属导电层；
S3、在所述第一金属导电层和所述叠层中刻蚀纳米级孔径的深孔，且刻蚀深度大于或等于所述第一金属导电层与所述叠层的厚度之和；
S4、对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积，从而在沿着所述深孔径向方向上从外到内依次制备得到相变单元层和第一电极层；其中，所述脉冲信号中任意相邻的两个脉冲的幅值不同；
S5、在所述深孔的上方制备第二电极，从而得到三维相变存储器。
2.根据权利要求1所述的三维相变存储器的制备方法，其特征在于，所述脉冲信号为正、负脉冲交替的脉冲信号；其中，负脉冲的幅值绝对值小于或等于正脉冲的幅值。
3.根据权利要求1所述的三维相变存储器的制备方法，其特征在于，所述脉冲信号为电压脉冲信号或电流脉冲信号；所述电压脉冲信号中的脉冲幅值范围为-10～10V；所述电流脉冲信号中的脉冲幅值范围为-10～10mA/cm2。
4.根据权利要求1-3任意一项所述的三维相变存储器的制备方法，其特征在于，所述步骤S4包括：对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积，从而在沿着所述深孔的径向方向上从外到内依次制备得到选通管层、相变单元层和第一电极层。
5.根据权利要求4所述的三维相变存储器的制备方法，其特征在于，所述步骤S4包括：对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积，从而在沿着所述深孔的径向方向上从外到内依次制备得到选通管层、隔离层、相变单元层和第一电极层。
6.根据权利要求1-3任意一项所述的三维相变存储器的制备方法，其特征在于，在所述深孔中制备三维相变存储器的每一层时，将该层所对应的反应溶液加入到所述深孔中，对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积。
7.根据权利要求6所述的三维相变存储器的制备方法，其特征在于，相变单元层所对应的反应溶液中添加有络合剂。
8.根据权利要求1-3任意一项所述的三维相变存储器的制备方法，其特征在于，所述相变单元层的材料为硫系相变材料。
9.根据权利要求8所述的三维相变存储器的制备方法，其特征在于，所述相变单元层的材料为锗锑碲、碲化锑或碲化铋。
10.一种三维相变存储器，其特征在于，采用权利要求1-9任意一项所述的三维相变存储器的制备方法制备得到。
CN202310599303.9A 2023-05-25 2023-05-25 一种三维相变存储器的制备方法及应用 Pending CN116648069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310599303.9A CN116648069A (zh) 2023-05-25 2023-05-25 一种三维相变存储器的制备方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310599303.9A CN116648069A (zh) 2023-05-25 2023-05-25 一种三维相变存储器的制备方法及应用

Publications (1)

Publication Number Publication Date
CN116648069A true CN116648069A (zh) 2023-08-25

Family

ID=87614761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310599303.9A Pending CN116648069A (zh) 2023-05-25 2023-05-25 一种三维相变存储器的制备方法及应用

Country Status (1)

Country Link
CN (1) CN116648069A (zh)

Similar Documents

Publication Publication Date Title
US10256500B2 (en) Three-dimensional batteries and methods of manufacturing the same
CN110997988B (zh) 阀金属层转变为包括多个间隔(纳米)通道并在其中形成间隔结构的模板
US6770353B1 (en) Co-deposited films with nano-columnar structures and formation process
JP5616884B2 (ja) 物理的気相成長法を用いた電気化学電池の大量製造
US7446333B2 (en) Nonvolatile memory devices and methods of manufacturing the same
US8599533B2 (en) Nanostructure electrode for pseudocapacitive energy storage
CN107710473B (zh) 制造高纵横比结构的装置和方法
US20140268490A1 (en) Super Capacitor And Method For Manufacturing The Same
US20120168713A1 (en) Method for manufacturing a silicon nanowire array using a porous metal film
CN108807667B (zh) 一种三维堆叠存储器及其制备方法
CN108987567A (zh) 相变超晶格薄膜、相变存储器单元及其制备方法
CN105355448A (zh) 一种基于高介电常数薄膜的mems超级电容器及其制备方法
WO2022227882A1 (zh) 一种单通道忆阻器及其制备方法
WO2014040359A1 (zh) 相变存储器单元及其制备方法
JP2013177696A (ja) 多元系ナノワイヤーの製造方法
CN111081869B (zh) 一种使用电化学沉积进行相变存储单元集成的方法
CN110211961B (zh) 一种长纳米管3d nand存储器及其制备方法
CN108470645B (zh) 一种柔性微型超级电容器及其制作方法
CN116648069A (zh) 一种三维相变存储器的制备方法及应用
CN102074378A (zh) 一种固态超级电容的制备方法
CN101826596B (zh) 一种相变存储器的制作方法
CN110197829B (zh) 3d nand闪存器件及其包覆型硅纳米管的制备方法
CN110911555B (zh) 基于电化学沉积的深孔超晶格填充方法
CN115036417A (zh) 一种低功耗相变存储器的制备方法
CN112582184A (zh) 纳米线电极和电容电极及纳米线电极和电容电极的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination