CN116646353B - 一种二极管esd保护器件、集成电路及电子设备 - Google Patents

一种二极管esd保护器件、集成电路及电子设备 Download PDF

Info

Publication number
CN116646353B
CN116646353B CN202310924464.0A CN202310924464A CN116646353B CN 116646353 B CN116646353 B CN 116646353B CN 202310924464 A CN202310924464 A CN 202310924464A CN 116646353 B CN116646353 B CN 116646353B
Authority
CN
China
Prior art keywords
heavily doped
doped region
doping
esd protection
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310924464.0A
Other languages
English (en)
Other versions
CN116646353A (zh
Inventor
刘聂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongan Chenhong Technology Co ltd
Original Assignee
Shenzhen Zhongan Chenhong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongan Chenhong Technology Co ltd filed Critical Shenzhen Zhongan Chenhong Technology Co ltd
Priority to CN202310924464.0A priority Critical patent/CN116646353B/zh
Publication of CN116646353A publication Critical patent/CN116646353A/zh
Application granted granted Critical
Publication of CN116646353B publication Critical patent/CN116646353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种二极管ESD保护器件、集成电路及电子设备，该二极管ESD保护器件在第一掺杂阱的两侧分别加入第二掺杂阱和第三掺杂阱，结合第一重掺杂区、第二重掺杂区和第三重掺杂区，形成两个对称的寄生SCR结构，在不影响本身的ESD保护能力的情况下，引入了新的体内寄生通道，这一新的体内寄生通道具备电流导通深度深，单位电流密度大，单位面积ESD保护效率高的特点，能够在总面积不变的情况下，适当缩小二极管导通部分面积，实现ESD防护能力的大幅度提升，同时其导通电阻也会相应降低，具备更好的电压钳位能力。

Description

一种二极管ESD保护器件、集成电路及电子设备
技术领域
本发明涉及半导体器件技术领域，更具体地说，涉及一种二极管ESD保护器件、集成电路及电子设备。
背景技术
芯片的静电放电（Electrostatic Discharge，简称ESD）防护设计是每一颗芯片必须具备的，该静电放电防护设计的目的在于保证芯片功能正常的情况下，防止静电能量对芯片内部的核心电路或者器件造成损伤。目前业界内静电能量主要通过两种模型进行刻画，分别是人体模型（Human Body Model，简称HBM）和器件充电模型（Charged DeviceMode，简称CDM）。
目前，在实际工程使用中二极管结构应用最为广泛，但是传统的二极管结构由于其导电通道贴近二极管结构的表层，且受限于PN结的面积，其ESD泄放能力和单位面积的效率依然偏低。特别是随着工艺结点的不断演进，相同面积下的二极管结构的ESD保护能力也在不断的下降。
发明内容
有鉴于此，为解决上述问题，本发明提供一种二极管ESD保护器件、集成电路及电子设备，技术方案如下：
一种二极管ESD保护器件，所述二极管ESD保护器件包括：衬底、第一重掺杂区、第二重掺杂区和第三重掺杂区；
所述衬底具有第一掺杂阱，以及位于所述第一掺杂阱两侧的第二掺杂阱和第三掺杂阱；
所述第一重掺杂区位于所述第一掺杂阱的表面；
所述第二重掺杂区位于所述第二掺杂阱的表面；
所述第三重掺杂区位于所述第三掺杂阱的表面；
其中，所述衬底、所述第一掺杂阱、所述第二重掺杂区和所述第三重掺杂区的掺杂类型为第一掺杂类型，所述第二掺杂阱、所述第三掺杂阱和所述第一重掺杂区的掺杂类型为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同。
优选的，在上述二极管ESD保护器件中，所述第一重掺杂区与所述第二重掺杂区之间的间距为D1；
所述第一重掺杂区与所述第三重掺杂区之间的间距为D2；
其中，D1=D2。
优选的，在上述二极管ESD保护器件中，所述第二重掺杂区和所述第三重掺杂区为一体成型结构；
所述第一重掺杂区位于所述一体成型结构所围成的区域内。
优选的，在上述二极管ESD保护器件中，所述第一掺杂类型为P型掺杂；
所述第二掺杂类型为N型掺杂。
优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第二重掺杂区之间的第四重掺杂区；
位于所述第一重掺杂区和所述第三重掺杂区之间的第五重掺杂区；
其中，所述第四重掺杂区和所述第五重掺杂区位于所述第一掺杂阱的表面，所述第四重掺杂区和所述第五重掺杂区的掺杂类型为第一掺杂类型。
优选的，在上述二极管ESD保护器件中，所述第一重掺杂区连接第一电极；
所述第二重掺杂区、所述第三重掺杂区、所述第四重掺杂区和所述第五重掺杂区连接第二电极，所述第一电极和所述第二电极中其中一个为正极，另一个为负极。
优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：
位于所述第二重掺杂区和所述第四重掺杂区之间的第六重掺杂区；
位于所述第三重掺杂区和所述第五重掺杂区之间的第七重掺杂区；
其中，所述第六重掺杂区部分位于所述第一掺杂阱的表面，部分位于所述第二掺杂阱的表面；所述第七重掺杂区部分位于所述第一掺杂阱的表面，部分位于所述第三掺杂阱的表面；
所述第六重掺杂区和第七重掺杂区的掺杂类型为第二掺杂类型；
所述第六重掺杂区和所述第七重掺杂区浮空。
优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第四重掺杂区之间，以及位于所述第一重掺杂区和所述第五重掺杂区之间的浅槽隔离结构。
优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第四重掺杂区之间、位于所述第一重掺杂区和所述第五重掺杂区之间、位于所述第二重掺杂区远离所述第一重掺杂区一侧的、以及位于所述第三重掺杂区远离所述第一重掺杂区一侧的浅槽隔离结构；
位于所述第二重掺杂区和所述第六重掺杂区之间、位于所述第六重掺杂区和所述第四重掺杂区之间、位于所述第三重掺杂区和所述第七重掺杂区之间、以及位于所述第七重掺杂区和第五重掺杂区之间的浮栅结构；
所述浮栅结构浮空。
优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：
位于所述第二重掺杂区远离所述第一重掺杂区一侧的第八重掺杂区；
位于所述第三重掺杂区远离所述第一重掺杂区一侧的第九重掺杂区；
其中，所述第八重掺杂区和所述第九重掺杂区位于所述衬底的表面，所述第八重掺杂区和所述第九重掺杂区的掺杂类型为第一掺杂类型。
本申请还提供了一种集成电路，所述集成电路包括上述任一项所述的二极管ESD保护器件。
本申请还提供了一种电子设备，所述电子设备包括上述任一项所述的二极管ESD保护器件；
或，
所述电子设备包括上述所述的集成电路。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种二极管ESD保护器件包括：衬底、第一重掺杂区、第二重掺杂区和第三重掺杂区；所述衬底具有第一掺杂阱，以及位于所述第一掺杂阱两侧的第二掺杂阱和第三掺杂阱；所述第一重掺杂区位于所述第一掺杂阱的表面；所述第二重掺杂区位于所述第二掺杂阱的表面；所述第三重掺杂区位于所述第三掺杂阱的表面；其中，所述衬底、所述第一掺杂阱、所述第二重掺杂区和所述第三重掺杂区的掺杂类型为第一掺杂类型，所述第二掺杂阱、所述第三掺杂阱和所述第一重掺杂区的掺杂类型为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同。该二极管ESD保护器件在第一掺杂阱的两侧分别加入第二掺杂阱和第三掺杂阱，结合第一重掺杂区、第二重掺杂区和第三重掺杂区，形成两个对称的寄生SCR结构，在不影响本身的ESD保护能力的情况下，引入了新的体内寄生通道，这一新的体内寄生通道具备电流导通深度深，单位电流密度大，单位面积ESD保护效率高的特点，能够在总面积不变的情况下，适当缩小二极管导通部分面积，实现ESD防护能力的大幅度提升，同时其导通电阻也会相应降低，具备更好的电压钳位能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中二极管ESD保护器件的结构示意图；
图2为本发明实施例提供的一种二极管ESD保护器件的结构示意图之一；
图3为图2所示二极管ESD保护器件中SCR寄生路径等效电路图；
图4为图2所示二极管ESD保护器件中部分SCR寄生路径等效电路图；
图5为本发明实施例提供的一种二极管ESD保护器件的结构示意图之二；
图6为本发明实施例提供的一种基于图2所示二极管ESD保护器件的变形结构；
图7为本发明实施例提供的一种二极管ESD保护器件的结构示意图之三；
图8为本发明实施例提供的一种二极管ESD保护器件的结构示意图之四；
图9为本发明实施例提供的一种二极管ESD保护器件的结构示意图之五。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于背景技术记载的内容而言，发明人在本发明的发明创造过程中发现，目前常规的二极管ESD保护器件主要是在P型衬底（P_sub）上面直接做掺杂阱（P_well），然后做一些重掺杂区（N+/P+），参考图1，图1为现有技术中二极管ESD保护器件的结构示意图，如图1所示，目前常规的二极管ESD保护器件的导电界面在图1中椭圆形圈所示位置处，且电流在二极管ESD保护器件的表面进行集中。其中，ESD能量的泄放能力取决与N+重掺杂区与P_well接触的面积，简单理解可以认为是二极管ESD保护器件版图平面上N+重掺杂区的周长。
那么，当二极管ESD保护器件的面积受限，面积无法持续增大的时候，该常规的二极管ESD保护器件就会表现出明显的电流饱和现象，从而影响整个芯片的ESD防护设计能力。
基于此，在本发明实施例中提供了一种新型的二极管ESD保护器件、集成电路及电子设备，该二极管ESD保护器件解决了常规二极管ESD保护器件电流集中在表面导致的单位面积ESD保护效率低以及电流存在饱和效应的问题。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2，图2为本发明实施例提供的一种二极管ESD保护器件的结构示意图之一，所述二极管ESD保护器件包括：衬底11、第一重掺杂区15、第二重掺杂区16和第三重掺杂区17。
所述衬底11具有第一掺杂阱12，以及位于所述第一掺杂阱12两侧的第二掺杂阱13和第三掺杂阱14。
所述第一重掺杂区15位于所述第一掺杂阱12的表面。
所述第二重掺杂区16位于所述第二掺杂阱13的表面。
所述第三重掺杂区17位于所述第三掺杂阱14的表面。
其中，所述衬底11、所述第一掺杂阱12、所述第二重掺杂区16和所述第三重掺杂区17的掺杂类型为第一掺杂类型，所述第二掺杂阱13、所述第三掺杂阱14和所述第一重掺杂区15的掺杂类型为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同。
具体的，在本发明实施例中该二极管ESD保护器件在第一掺杂阱12的两侧分别加入第二掺杂阱13和第三掺杂阱14，结合第一重掺杂区15、第二重掺杂区16和第三重掺杂区17，形成两个对称的寄生SCR（Silicon Controlled Rectifier，可控硅晶闸管）结构（即图2中所示的SCR Path），在不影响本身的ESD保护能力的情况下，引入了新的体内寄生通道，这一新的体内寄生通道具备电流导通深度深，单位电流密度大，单位面积ESD保护效率高的特点，能够在总面积不变的情况下，适当缩小二极管导通部分面积，实现ESD防护能力的大幅度提升，同时其导通电阻也会相应降低，具备更好的电压钳位能力。
也就是说，本发明实施例提供的二极管ESD保护器件解决了常规二极管ESD保护器件中电流集中在表面导致的单位面积ESD保护效率低以及电流存在饱和效应的问题。
可选的，在本发明另一实施例中，所述第一重掺杂区15与所述第二重掺杂区16之间的间距为D1。
所述第一重掺杂区15与所述第三重掺杂区17之间的间距为D2。
其中，D1=D2。
具体的，在本发明实施例中该二极管ESD保护器件中形成的两个SCR结构成对称分布。
可选的，在本发明另一实施例中，所述第二重掺杂区16和所述第三重掺杂区17为一体成型结构，例如所述第二重掺杂区16和所述第三重掺杂区17形成一个“回”字形结构。
所述第一重掺杂区15位于所述一体成型结构所围成的区域内。
需要说明的是，所述第一重掺杂区15、所述第二重掺杂区16和所述第三重掺杂区17也可以为独立的区域，例如所述第一重掺杂区15、所述第二重掺杂区16和所述第三重掺杂区17形成一个“川”字形结构，在本发明实施例中并不作限定，可根据实际情况来设计。
可选的，在本发明另一实施例中，如图1所示，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区15和所述第二重掺杂区16之间的第四重掺杂区18。
位于所述第一重掺杂区15和所述第三重掺杂区17之间的第五重掺杂区19。
其中，所述第四重掺杂区18和所述第五重掺杂区19位于所述第一掺杂阱12的表面，所述第四重掺杂区18和所述第五重掺杂区18的掺杂类型为第一掺杂类型。
可选的，在本发明另一实施例中，所述第一掺杂类型为P型掺杂；所述第二掺杂类型为N型掺杂。
需要说明的是，第一掺杂类型也可以为N型掺杂，且第二掺杂类型为P型掺杂。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，其中，所述第一重掺杂区15连接第一电极，所述第二重掺杂区16、所述第三重掺杂区17、所述第四重掺杂区18和所述第五重掺杂区19连接第二电极，所述第一电极和所述第二电极中其中一个为正极，另一个为负极。
需要说明的是，在本发明实施例中以所述第一电极为负极，所述第二电极为正极为例进行说明。
参考图3，图3为图2所示二极管ESD保护器件中SCR寄生路径等效电路图，参考图4，图4为图2所示二极管ESD保护器件中部分SCR寄生路径等效电路图，如图3和图4所示，PNP和NPN三极管组成了SCR泄放路径，外部ESD电压施加在二极管ESD保护器件的正负极之间，当正极产生的电场使寄生电阻R2（R4）上面压降达到P+和N_well二极管导通电压Vt时，PNP导通，从N_well到P_well存在初始电流，当电场持续增大，克服N_well和P_well之间的反向击穿电场，NPN导通，SCR路径随之导通，继而形成低于二极管导通电阻的路径，泄放大量的ESD能量。
并且，由于寄生电阻R1（R3）直接连接到了正极，所以会降低NPN寄生三极管的开启难度，使得SCR寄生路径更早的介入ESD泄放。
可选的，在本发明另一实施例中，参考图5，图5为本发明实施例提供的一种二极管ESD保护器件的结构示意图之二，所述二极管ESD保护器件还包括：
位于所述第二重掺杂区16和所述第四重掺杂区18之间的第六重掺杂区22，位于所述第三重掺杂区17和所述第五重掺杂区19之间的第七重掺杂区23。
其中，所述第六重掺杂区22部分位于所述第一掺杂阱12的表面，部分位于所述第二掺杂阱13的表面；所述第七重掺杂区23部分位于所述第一掺杂阱12的表面，部分位于所述第三掺杂阱14的表面。
所述第六重掺杂区22和第七重掺杂区23的掺杂类型为第二掺杂类型。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，所述第六重掺杂区22和所述第七重掺杂区23浮空，也就是说在SCR结构的N_well和P_well之间新增了浮空的N型重掺杂区，能够使SCR导通时所需克服的P_well和N_well反向击穿势垒，变成只需克服N+到P_well之间的反向击穿势垒。
由于反向击穿电压与掺杂浓度成反比，所该结构能够降低SCR开启的电压，从而更早的介入ESD能量泄放，更加有利于提高整体的ESD保护性能。
可选的，在本发明另一实施例中，如图2、图3和图5所示，所述二极管ESD保护器件还包括：
位于所述第二重掺杂区16远离所述第一重掺杂区15一侧的第八重掺杂区20。
位于所述第三重掺杂区17远离所述第一重掺杂区15一侧的第九重掺杂区21。
其中，所述第八重掺杂区20和所述第九重掺杂区21位于所述衬底11的表面，所述第八重掺杂区20和所述第九重掺杂区21的掺杂类型为第一掺杂类型。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，所述第八重掺杂区20和所述第九重掺杂区21连接到接地端VSS。
需要说明的是，当所述第八重掺杂区20和所述第九重掺杂区21的掺杂类型为N型掺杂时，则所述第八重掺杂区20和所述第九重掺杂区21需要连接到电压端VDD，即接电源。
通过上述描述可知，本发明实施例提供的二极管ESD保护器件能够解决常规二极管电流饱和问题，大幅提升ESD器件的电流泄放能力，同时降低导通电阻，从两个方面均可提升该器件的ESD保护性能。
需要说明的是，在本发明实施例中对衬底11可不做约束要求，也可将相应的掺杂阱直接使用衬底替代。如P_sub，则无需单独使用P_well；N_sub，则无需单独使用N_well。但是考虑到衬底掺杂浓度过低，会导致SCR导通电压过大，所以该方案不作为主要技术方案，仅是可以看作为相同技术而已。
进一步需要说明的是，如果是针对普通二极管部分做的面积改动，掺杂区的增加，应当看作是与本发明相同的技术，因为其未改变本发明的核心发明点，参考图6，图6为本发明实施例提供的一种基于图2所示二极管ESD保护器件的变形结构，图6所示的变形结构只是增加了二极管的掺杂区，相当于并联了多个二极管。
可选的，在本发明另一实施例中，参考图7，图7为本发明实施例提供的一种二极管ESD保护器件的结构示意图之三，在图2所示结构的基础上，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区15和所述第四重掺杂区18之间，以及位于所述第一重掺杂区15和所述第五重掺杂区19之间的浅槽隔离结构24。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，对图2所示的结构进一步进行改进，在二极管ESD保护器件的导通部分加入STI（Shallow Trench Isolation，浅槽隔离）结构，迫使二极管ESD保护器件的导通通道由表面导通变为体内导通，提高二极管ESD保护器件的导通电压，同时增大寄生SCR在P_well中的寄生电阻，使SCR导通电压下降，这样就实现了利用STI的横向尺寸对二极管ESD保护器件的导通电压进行调制的目的，那么也就可以根据保护对象的参数以及工艺结点参数进行适当的尺寸设计，以达到最好的设计效果。
可选的，在本发明另一实施例中，参考图8，图8为本发明实施例提供的一种二极管ESD保护器件的结构示意图之四，在图5所示结构的基础上，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区15和所述第四重掺杂区18之间，以及位于所述第一重掺杂区15和所述第五重掺杂区19之间的浅槽隔离结构24。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，对图5所示的结构进一步进行改进，将浮空的N+的第六重掺杂区22和所述第七重掺杂区23与新增的STI结构进行结合，以进一步降低SCR的导通电压，同时浮空的N+的第六重掺杂区22和所述第七重掺杂区23跟P_well中的P+之间的距离L，可以调制该器件的导通电阻，结合STI的横向尺寸以及距离L，可以实现对该器件的导通电压和导通电阻均进行调制的效果，使得该器件的应用场景更为广泛。
可选的，在本发明另一实施例中，参考图9，图9为本发明实施例提供的一种二极管ESD保护器件的结构示意图之五，在图5所示结构的基础上，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区15和所述第四重掺杂区18之间、位于所述第一重掺杂区15和所述第五重掺杂区19之间、位于所述第二重掺杂区16远离所述第一重掺杂区15一侧的、以及位于所述第三重掺杂区17远离所述第一重掺杂区15一侧的浅槽隔离结构24。
位于所述第二重掺杂区16和所述第六重掺杂区22之间、位于所述第六重掺杂区22和所述第四重掺杂区18之间、位于所述第三重掺杂区17和所述第七重掺杂区23之间、以及位于所述第七重掺杂区23和第五重掺杂区19之间的浮栅结构25。
所述浮栅结构25浮空。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，若器件本身自带STI结构，那么则可以采用浮栅结构25对STI结构进行阻挡，以避免STI结构的形成，使得浮空的N+的第六重掺杂区22和所述第七重掺杂区23的效果加强，在这样的情况下，浮空的N+的第六重掺杂区22和所述第七重掺杂区23跟P_well中的P+之间的距离L，以及P_well中N+与P+之间的STI结构的横向宽度，对导通电阻和导通电压的调制效果依然存在。
可选的，在本发明另一实施例中，如图7、图8和图9所示，所述二极管ESD保护器件同样还包括：
位于所述第二重掺杂区16远离所述第一重掺杂区15一侧的第八重掺杂区20。
位于所述第三重掺杂区17远离所述第一重掺杂区15一侧的第九重掺杂区21。
其中，所述第八重掺杂区20和所述第九重掺杂区21位于所述衬底11的表面，所述第八重掺杂区20和所述第九重掺杂区21的掺杂类型为第一掺杂类型。
具体的，在本发明实施例中以所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂为例进行说明，所述第八重掺杂区20和所述第九重掺杂区21连接到接地端VSS。
需要说明的是，当所述第八重掺杂区20和所述第九重掺杂区21的掺杂类型为N型掺杂时，则所述第八重掺杂区20和所述第九重掺杂区21需要连接到电压端VDD，即接电源。
可选的，基于本发明上述实施例，在本发明另一实施例中还提供了一种集成电路，该集成电路包括上述实施例所述的二极管ESD保护器件。
可选的，基于本发明上述实施例，在本发明另一实施例中还提供了一种电子设备，该电子设备包括上述实施例所述的二极管ESD保护器件，或，该电子设备包括上述实施例所述的集成电路。
以上对本发明所提供的一种二极管ESD保护器件、集成电路及电子设备进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种二极管ESD保护器件，其特征在于，所述二极管ESD保护器件包括：衬底、第一重掺杂区、第二重掺杂区和第三重掺杂区；
所述衬底具有第一掺杂阱，以及位于所述第一掺杂阱两侧的第二掺杂阱和第三掺杂阱；
所述第一重掺杂区位于所述第一掺杂阱的表面；
所述第二重掺杂区位于所述第二掺杂阱的表面；
所述第三重掺杂区位于所述第三掺杂阱的表面；
其中，所述衬底、所述第一掺杂阱、所述第二重掺杂区和所述第三重掺杂区的掺杂类型为第一掺杂类型，所述第二掺杂阱、所述第三掺杂阱和所述第一重掺杂区的掺杂类型为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同；
所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第二重掺杂区之间的第四重掺杂区；
位于所述第一重掺杂区和所述第三重掺杂区之间的第五重掺杂区；
其中，所述第四重掺杂区和所述第五重掺杂区位于所述第一掺杂阱的表面，所述第四重掺杂区和所述第五重掺杂区的掺杂类型为第一掺杂类型；
所述二极管ESD保护器件还包括：
位于所述第二重掺杂区远离所述第一重掺杂区一侧的第八重掺杂区；
位于所述第三重掺杂区远离所述第一重掺杂区一侧的第九重掺杂区；
其中，所述第八重掺杂区和所述第九重掺杂区位于所述衬底的表面，所述第八重掺杂区和所述第九重掺杂区的掺杂类型为第一掺杂类型；
所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂；
其中，所述第一重掺杂区连接第一电极，所述第二重掺杂区、所述第三重掺杂区、所述第四重掺杂区和所述第五重掺杂区连接第二电极，所述第一电极为负极，所述第二电极为正极，所述第八重掺杂区和所述第九重掺杂区连接到接地端。
2.根据权利要求1所述的二极管ESD保护器件，其特征在于，所述第一重掺杂区与所述第二重掺杂区之间的间距为D1；
所述第一重掺杂区与所述第三重掺杂区之间的间距为D2；
其中，D1=D2。
3.根据权利要求1所述的二极管ESD保护器件，其特征在于，所述第二重掺杂区和所述第三重掺杂区为一体成型结构；
所述第一重掺杂区位于所述一体成型结构所围成的区域内。
4.根据权利要求1所述的二极管ESD保护器件，其特征在于，所述二极管ESD保护器件还包括：
位于所述第二重掺杂区和所述第四重掺杂区之间的第六重掺杂区；
位于所述第三重掺杂区和所述第五重掺杂区之间的第七重掺杂区；
其中，所述第六重掺杂区部分位于所述第一掺杂阱的表面，部分位于所述第二掺杂阱的表面；所述第七重掺杂区部分位于所述第一掺杂阱的表面，部分位于所述第三掺杂阱的表面；
所述第六重掺杂区和第七重掺杂区的掺杂类型为第二掺杂类型；
所述第六重掺杂区和所述第七重掺杂区浮空。
5.根据权利要求1或4所述的二极管ESD保护器件，其特征在于，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第四重掺杂区之间，以及位于所述第一重掺杂区和所述第五重掺杂区之间的浅槽隔离结构。
6.根据权利要求4所述的二极管ESD保护器件，其特征在于，所述二极管ESD保护器件还包括：
位于所述第一重掺杂区和所述第四重掺杂区之间、位于所述第一重掺杂区和所述第五重掺杂区之间、位于所述第二重掺杂区远离所述第一重掺杂区一侧的、以及位于所述第三重掺杂区远离所述第一重掺杂区一侧的浅槽隔离结构；
位于所述第二重掺杂区和所述第六重掺杂区之间、位于所述第六重掺杂区和所述第四重掺杂区之间、位于所述第三重掺杂区和所述第七重掺杂区之间、以及位于所述第七重掺杂区和第五重掺杂区之间的浮栅结构；
所述浮栅结构浮空。
7.一种集成电路，其特征在于，所述集成电路包括权利要求1-6任一项所述的二极管ESD保护器件。
8.一种电子设备，其特征在于，所述电子设备包括权利要求1-6任一项所述的二极管ESD保护器件；
或，
所述电子设备包括权利要求7所述的集成电路。
CN202310924464.0A 2023-07-26 2023-07-26 一种二极管esd保护器件、集成电路及电子设备 Active CN116646353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310924464.0A CN116646353B (zh) 2023-07-26 2023-07-26 一种二极管esd保护器件、集成电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310924464.0A CN116646353B (zh) 2023-07-26 2023-07-26 一种二极管esd保护器件、集成电路及电子设备

Publications (2)

Publication Number Publication Date
CN116646353A CN116646353A (zh) 2023-08-25
CN116646353B true CN116646353B (zh) 2024-01-02

Family

ID=87643807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310924464.0A Active CN116646353B (zh) 2023-07-26 2023-07-26 一种二极管esd保护器件、集成电路及电子设备

Country Status (1)

Country Link
CN (1) CN116646353B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639284B1 (en) * 2002-10-25 2003-10-28 Texas Instruments Incorporated Compensated-well electrostatic discharge protection structure
CN102790048A (zh) * 2011-05-17 2012-11-21 旺宏电子股份有限公司 内嵌肖特基二极管的双载子接面晶体管半导体结构
CN104269401A (zh) * 2014-08-30 2015-01-07 电子科技大学 一种基于scr结构的新型esd保护器件
CN105428354A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN108022912A (zh) * 2018-01-17 2018-05-11 上海长园维安微电子有限公司 一种新型低触发电压的双向scr半导体保护器件
CN111048508A (zh) * 2019-11-19 2020-04-21 江南大学 一种双向lvtscr的esd或浪涌防护方法
CN111092117A (zh) * 2020-02-21 2020-05-01 上海维安半导体有限公司 一种低钳位内嵌降容二极管的新型可控硅器件
CN112530935A (zh) * 2020-11-25 2021-03-19 清华大学 具有双向scr结构的esd保护器件及双向scr结构
CN115483206A (zh) * 2021-06-15 2022-12-16 无锡华润上华科技有限公司 静电保护结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240403B (en) * 2004-04-29 2005-09-21 Via Tech Inc Electrostatic discharge protection circuit
US11282831B2 (en) * 2019-09-18 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having multiple electrostatic discharge (ESD) paths

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639284B1 (en) * 2002-10-25 2003-10-28 Texas Instruments Incorporated Compensated-well electrostatic discharge protection structure
CN102790048A (zh) * 2011-05-17 2012-11-21 旺宏电子股份有限公司 内嵌肖特基二极管的双载子接面晶体管半导体结构
CN104269401A (zh) * 2014-08-30 2015-01-07 电子科技大学 一种基于scr结构的新型esd保护器件
CN105428354A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN108022912A (zh) * 2018-01-17 2018-05-11 上海长园维安微电子有限公司 一种新型低触发电压的双向scr半导体保护器件
CN111048508A (zh) * 2019-11-19 2020-04-21 江南大学 一种双向lvtscr的esd或浪涌防护方法
CN111092117A (zh) * 2020-02-21 2020-05-01 上海维安半导体有限公司 一种低钳位内嵌降容二极管的新型可控硅器件
CN112530935A (zh) * 2020-11-25 2021-03-19 清华大学 具有双向scr结构的esd保护器件及双向scr结构
CN115483206A (zh) * 2021-06-15 2022-12-16 无锡华润上华科技有限公司 静电保护结构及其制备方法

Also Published As

Publication number Publication date
CN116646353A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN107017248B (zh) 一种基于浮空阱触发的低触发电压scr结构
TW201419490A (zh) 靜電放電防護裝置及靜電放電防護方法
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN110649016A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN106024634B (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
CN108336085A (zh) 一种栅极嵌入小岛式可控硅静电防护器件
CN110739303B (zh) 集成ESD防护的Trench VDMOS器件及制造方法
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2011228505A (ja) 半導体集積回路
CN110828453B (zh) 一种内嵌p+注入区分段型非对称可控硅静电释放器件
US11289476B2 (en) Semiconductor device including carrier injection layers
CN116646353B (zh) 一种二极管esd保护器件、集成电路及电子设备
CN207938608U (zh) 一种栅极嵌入小岛式可控硅静电防护器件
CN107749420B (zh) 一种逆阻型igbt
WO2023284472A1 (zh) Ggnmos晶体管结构、esd保护器件及电路
CN108389899A (zh) Rc-igbt器件及其工艺方法
CN110534575B (zh) 一种vdmos器件
JP5274882B2 (ja) 横方向シリコン制御整流素子及びこれを備えるｅｓｄ保護素子
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
CN112447703A (zh) 静电放电防护元件
CN219716871U (zh) 一种Trench MOS工艺半导体器件的版图结构
CN214152912U (zh) 一种半导体功率器件结构
CN117977518B (zh) 一种衬底触发型的esd保护电路
CN218568842U (zh) 一种自保护nldmos结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant