CN116646337A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN116646337A
CN116646337A CN202211456779.9A CN202211456779A CN116646337A CN 116646337 A CN116646337 A CN 116646337A CN 202211456779 A CN202211456779 A CN 202211456779A CN 116646337 A CN116646337 A CN 116646337A
Authority
CN
China
Prior art keywords
layer
alignment marks
alignment mark
subset
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211456779.9A
Other languages
English (en)
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116646337A publication Critical patent/CN116646337A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开一种半导体元件。该半导体元件包括一第一次组实体对准标记，设置于一基底上并包括：一第一层对准标记，设置于该基底上，以及一第二层对准标记，设置于该第一次组实体对准标记的该第一层对准标记之上并与之偏离；以及一第一次组间隔对准标记，设置于该基底上，与该第一次组实体对准标记远离，并包括：一第一层对准标记，设置于该基底上并与该第一次组实体对准标记的该第一层对准标记远离，以及一第二层对准标记，设置于该第一次组间隔对准标记的该第一层对准标记之上并与之偏离。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。

Description

半导体元件
技术领域
本申请案主张第17/676,999及17/677,358号专利申请案的优先权(即优先权日为“2022年2月22日”)，其内容以全文引用的方式并入本文中。
本公开关于一种半导体元件及该半导体元件的制备方法。特别是有关于一种具有对准标记的半导体元件及其制备方法。
背景技术
半导体元件用于各种电子应用，如个人电脑、移动电话、数码相机及其他电子装置。半导体元件的尺寸正在不断缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的过程中出现各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能及可靠性以及降低复杂性方面仍然存在挑战。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一个方面提供一种半导体元件，包括设置于一基底上的一第一次组实体对准标记以及一第一次组间隔对准标记。该第一次组实体对准标记包括：设置于该基底上的该第一次组实体对准标记的一第一层对准标记，以及设置于该第一次组实体对准标记的该第一层对准标记之上并与之偏离的该第一次组实体对准标记的一第二层对准标记。该第一次组间隔对准标记与该第一次组实体对准标记远离，包括：设置于该基底上并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及设置于该第一次组间隔对准标记的该第一层对准标记之上并与之偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
本公开的另一个方面提供一种半导体元件，包括设置于一基底上的一第一导电层以及设置于该第一绝缘层上的一第二导电层；一第一次组实体对准标记，包括：设置于该第一导电层中的该第一次组实体对准标记的一第一层对准标记，以及设置于该第二导电层中并与该第一次组实体对准标记的该第一层对准标记偏离的该第一次组实体对准标记的一第二层对准标记；以及一第一次组间隔对准标记，包括：设置于该第一导电层中并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及设置于该第二导电层中并与该第一次组间隔对准标记的该第一层对准标记偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
本公开的另一个方面提供一种半导体元件的制备方法，该制作方法包括：提供一基底；在该基底上形成一第一次组实体对准标记及一第一次组间隔对准标记，并且相互远离。该第一次组实体对准标记包括形成在该基底上的该第一次组实体对准标记的一第一层对准标记，以及形成在该第一次组实体对准标记的该第一层对准标记之上并与之偏离的该第一次组实体对准标记的一第二层对准标记。该第一次组间隔对准标记包括形成在该基底上并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及形成在该第一次组间隔对准标记的该第一层对准标记之上并与之偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
由于本公开的半导体元件的设计，包括荧光材料的对准标记111、113、115、117、121、123、125、127、131、133、135、137、141、143、145、147、211、213、215、217、221、223、225、227、231、233、235、237、241、243、245、247可以在晶圆制程期间中改善光学识别。因此，半导体元件1A的产量可得到改善。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
图1是俯视图，例示本公开一个实施例的半导体元件。
图2及图3是沿图1的线A-A'、线B-B'、线C-C'及线D-D'的剖视图。
图4是俯视图，例示本公开另一个实施例的半导体元件。
图5及图6是沿图4的线A-A'、线B-B'、线C-C'及线D-D'的剖视图。
图7是流程图，例示本公开一个实施例的半导体元件的制备方法。
图8是俯视图，例示本公开一个实施例的中间半导体元件。
图9及图10是沿图8的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开一个实施例的半导体元件的部分制备流程。
图11是俯视图，例示本公开一个实施例的中间半导体元件。
图12及图13是沿图11的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开一个实施例的半导体元件的部分制备流程。
图14是俯视图，例示本公开一个实施例的中间半导体元件。
图15及图16是沿图14的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开一个实施例的半导体元件的部分制备流程。
图17是俯视图，例示本公开一个实施例的中间半导体元件。
图18及图19是沿图17的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开一个实施例的半导体元件的部分制备流程。
图20是俯视图，例示本公开一个实施例的中间半导体元件。
图21及图22是沿图20的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开一个实施例的半导体元件的部分制备流程。
图23是流程图，例示本公开另一个实施例的半导体元件的制备方法。
图24是俯视图，例示本公开另一个实施例的中间半导体元件。
图25及图26是沿图24的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开另一个实施例的半导体元件的部分制备流程。
图27是俯视图，例示本公开另一个实施例的中间半导体元件。
图28至图31是沿图27的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开另一个实施例的半导体元件的部分制备流程。
图32是俯视图，例示本公开另一个实施例的中间半导体元件。
图33及图34是沿图32的线A-A'、线B-B'、线C-C'及线D-D'的剖视图，例示本公开另一个实施例的半导体元件的部分制备流程。
其中，附图标记说明如下：
1A：半导体元件
1B：半导体元件
10：制备方法
20：制备方法
110：第一次组实体对准标记
100-1：第一组实体对准标记
100-2：第二组实体对准标记
111：第一层对准标记
113：第二层对准标记
115：第三层对准标记
117：第四层对准标记
120：第二次组实体对准标记
121：第一层对准标记
123：第二层对准标记
125：第三层对准标记
127：第四层对准标记
130：第三次组实体对准标记
131：第一层对准标记
133：第二层对准标记
135：第三层对准标记
137：第四层对准标记
140：第四次组实体对准标记
141：第一层对准标记
143：第二层对准标记
145：第三层对准标记
147：第四层对准标记
200-1：第一组间隔对准标记
200-2：第二组间隔对准标记
210：第一次组间隔对准标记
211：第一层对准标记
213：第二层对准标记
215：第三层对准标记
217：第四层对准标记
220：第二次组间隔对准标记
221：第一层对准标记
223：第二层对准标记
225：第三层对准标记
227：第四层对准标记
230：第三次组间隔对准标记
231：第一层对准标记
233：第二层对准标记
235：第三层对准标记
237：第四层对准标记
240：第四次组间隔对准标记
241：第一层对准标记
243：第二层对准标记
245：第三层对准标记
247：第四层对准标记
301：基底
311：第一绝缘层
313：第二绝缘层
315：第三绝缘层
317：第四绝缘层
321：第一导电层
323：第二导电层
325：第三导电层
327：第四导电层
411：第一底部衬垫
413：第二底部衬垫
415：第三底部衬垫
417：第四底部衬垫
421：第一顶部衬垫
423：第二顶部衬垫
425：第三顶部衬垫
427：第四顶部衬垫
A-A'：线
B-B'：线
C-C'：线
D-D'：线
D1：距离
D2：距离
D3：距离
G1：距离
L1：长度
L2：长度
L3：长度
S1：第一对称轴
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S2：第二对称轴
S21：步骤
S23：步骤
S25：步骤
S3：第三对称轴
TR1：沟槽
TR2：沟槽
TR3：沟槽
TR4：沟槽
W1：宽度
W2：宽度
W3：宽度
X：方向
Y：方向
Z：方向
具体实施方式
下面的公开内容提供许多不同的实施方式或实例，用于实现所提供主题的不同特征。为了简化本公开内容，下面描述了元件及安排的具体例子。当然，这些只是例子，并不表示具有限制性。例如，在接下来的描述中，第一特征在第二特征上的形成可以包括第一及第二特征直接接触形成的实施方式，也可以包括第一与第二特征之间可以形成附加特征的实施方式，因此使第一及第二特征可以不直接接触。此外，本公开内容可能会在各实施方式中重复参考数字及/或字母。这种重复是为了简单明了，其本身并不决定所讨论的各种实施方式及/或配置之间的关系。
应该理解的是，尽管这里用语第一、第二等来描述各种元素，但这些元素不应受到这些用语的限制。除非另有说明，这些用语仅用于区分一个元素与另一个元素。因此，例如，下面讨论的第一要素、第一元件或第一部分可以称为第二要素、第二元件或第二部分，而不偏离本公开内容的教导。
除非上下文另有说明，本文在提到方向、布局、位置、形状、大小、数量或其他措施时，使用的用语如“相同”、“相等”、“平面”或“共面”，不一定是指完全相同的方向、布局、位置、形状、大小、数量或其他措施，而是指在可能发生的、例如由于制造过程而发生的可接受的变化范围内，包括几乎相同的方向、布局、位置、形状、大小、数量或其他措施。用语“实质上”在这里可以用来反映此含义。例如，被描述为“实质上相同”、“实质上相等”或“实质上平面”的项目可以是完全相同、相等或平面的，也可以是在可接受的变化范围内相同、相等或平面的，例如由于制造过程而可能发生的变化。
图1是俯视图，例示本公开一个实施例的半导体元件1A。图2是沿图1的线A-A’及线B-B’的剖视图。图3是沿图1的线C-C’及线D-D’的剖视图。
参照图1至图3，半导体元件1A可以包括基底301，第一绝缘层311，第二绝缘层313，第三绝缘层315，第四绝缘层317，第一组实体对准标记100-1，第二组实体对准标记100-2，第一组间隔对准标记200-1，及第二组间隔对准标记200-2。
参照图1至图3，基底301可以包括完全由至少一种半导体材料组成的块状半导体基底、多个元件单元(为清晰起见未显示)、多个介电层(为清晰起见未显示)及多个导电特征(为清晰起见未显示)。该块状半导体基底可以包含，例如，一元素(elementary)半导体，如硅或锗；一化合物半导体，如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟，或其他III-V族化合物半导体或II-VI族化合物半导体；或其组合。在一些实施例中，基底301可以包括一绝缘体上的半导体结构，该结构从下到上包括一处理基底、一绝缘体层及一最上面的半导体材料层。该处理基底及该最上面的半导体材料层可以包含与上述块状半导体基底相同的材料。该绝缘体层可以是一结晶或非结晶的介电材料，如氧化物及/或氮化物。
多个介电层可以形成在该块状半导体基底或该最上面的半导体材料层上，并覆盖该多个元件单元。在一些实施例中，该多个介电层可包含，例如，氧化硅、硼磷酸盐玻璃、未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、一低k(介电常数)介电材料等，或其组合。该低k介电材料的介电常数可以小于3.0或甚至小于2.5。在一些实施例中，该低k介电材料的介电常数可以小于2.0。
该多个导电特征可以包括一互连层及一导电通孔。该互连层可以相互分开，并可以沿Z方向水平设置于该多个介电层中。该导电通孔可以沿Z方向连接相邻的互连层，以及相邻的元件单元及互连层。在一些实施例中，该导电通孔可改善散热，并可提供结构支援。在一些实施例中，该多个导电特征可包含，例如，钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或其组合。
在一些实施例中，该多个元件单元及该多个导电特征可以共同配置基底301中的一功能单元。在本公开内容的描述中，该功能单元一般是指与功能相关的电路，其经划分为一独立的单元。在一些实施例中，该功能单元可以是典型的高度复杂的电路，如处理器内核、存储器控制器或加速器单元。在其他一些实施例中，该功能单元的复杂性及功能可以更复杂或更不复杂。
参照图1至图3，第一绝缘层311可以设置于基底301上，第二绝缘层313可以设置于第一绝缘层311上，第三绝缘层315可以设置于第二绝缘层313上，第四绝缘层317可以设置于第三绝缘层315上。第一绝缘层311、第二绝缘层313、第三绝缘层315、第四绝缘层317可以包含，例如，氧化硅、硼磷酸盐玻璃、未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、低k介电材料等或其组合。在一些实施例中，第一绝缘层311、第二绝缘层313、第三绝缘层315及第四绝缘层317可以是基底301的多个介电层的一部分。
参照图1至图3，第一组实体对准标记100-1可以包括第一次组实体对准标记110及第二次组实体对准标记120。第一次组实体对准标记110可以包括第一层对准标记111、第二层对准标记113、第三层对准标记115及第四层对准标记117。
参照图1至图3，在一些实施例中，第一层对准标记111在俯视视角下可以是线状。第一层对准标记111可以沿Y方向延伸。第一层对准标记111可以设置于第一绝缘层311中及基底301上。
从剖面上看，第二层对准标记113可以设置于第二绝缘层313中，并可以偏离第一层对准标记111。换言之，第二层对准标记113可能不在第一层对准标记111的正上方。从俯视角度看，第二层对准标记113可以是线状。第二层对准标记113可沿Y方向延伸，并可沿X方向与第一层对准标记111分开。
从剖面上看，第三层对准标记115可以设置于第三绝缘层315中，并可以偏离第二层对准标记113。换言之，第三层对准标记115可能不在第二层对准标记113的正上方。从俯视角度看，第三层对准标记115可以是线状。第三层对准标记115可沿Y方向延伸，并可沿X方向与第二层对准标记113分开。第二层对准标记113可设置于第一层对准标记111与第三层对准标记115之间。
从剖面上看，第四层对准标记117可以设置于第四绝缘层317中，并可以偏离第三层对准标记115。换言之，第四层对准标记117可能不在第三层对准标记115的正上方。从俯视角度看，第四层对准标记117可以是线状。第四层对准标记117可沿Y方向延伸，并可沿X方向与第三层对准标记115分开。第三层对准标记115可设置于第二层对准标记113与第四层对准标记117之间。
在一些实施例中，第一层对准标记111、第二层对准标记113、第三层对准标记115及第四层对准标记117可以沿Y方向相互对齐。
在一些实施例中，在俯视视角下，第一层对准标记111的长度L1及第一层对准标记111的宽度W1可能不同。例如，第一层对准标记111的长度L1可以大于第一层对准标记111的宽度W1。在一些实施例中，第一层对准标记111的长度L1及第一层对准标记111的宽度W1可以实质上相同。
在一些实施例中，第二层对准标记113、第三层对准标记115、第四层对准标记117的长度可以与第一层对准标记111的长度L1实质上相同。在一些实施例中，第二层对准标记113、第三层对准标记115、第四层对准标记117的长度可以与第一层对准标记111的长度L1不同。例如，第二层对准标记113的长度L2可以与第一层对准标记111的长度L1相同或不同。
在一些实施例中，第二层对准标记113、第三层对准标记115、第四层对准标记117的宽度可以与第一层对准标记111的宽度W1实质上相同。在一些实施例中，第二层对准标记113、第三层对准标记115、第四层对准标记117的宽度可以与第一层对准标记111的宽度W1不同。例如，第二层对准标记113的宽度W2可以与第一层对准标记111的宽度W1相同或不同。
在一些实施例中，在俯视视角下，第一层对准标记111的宽度W1及第一层对准标记111与第二层对准标记113之间的距离D1可能不同。例如，第一层对准标记111的宽度W1可以大于第一层对准标记111与第二层对准标记113之间的距离D1。在一些实施例中，第一层对准标记111的宽度W1及第一层对准标记111与第二层对准标记113之间的距离D1可以实质上相同。
在一些实施例中，在俯视视角下，对准标记111、113、115、117之间的距离D1、D2、D3可以实质上相同。在一些实施例中，对准标记111、113、115、117之间的距离D1、D2、D3可以不同。例如，第一层对准标记111与第二层对准标记113之间的距离D1可以大于或小于第二层对准标记113与第三层对准标记115之间的距离D2。
在一些实施例中，第一层对准标记111、第二层对准标记113、第三层对准标记115及第四层对准标记117可以包括一种荧光材料。在一些实施例中，该荧光材料可以是偶氮苯。包括荧光材料的对准标记111、113、115、117可以改善晶圆制程期间的光学识别。
参照图1至图3，第二次组实体对准标记120可以包括第一层对准标记121、第二层对准标记123、第三层对准标记125及第四层对准标记127。
参照图1至图3，在一些实施例中，第一层对准标记121在俯视视角下可以是线状。第一层对准标记121可沿Y方向延伸。第二层对准标记113可沿X方向与第三层对准标记115对齐，并沿Y方向与第三层对准标记115分开。
从剖面上看，第二层对准标记123可以设置于第二绝缘层313中，并且可以偏离第一层对准标记121。换言之，第二层对准标记123可能不在第一层对准标记121的正上方。在俯视视角下，第二层对准标记123可以是线状。第二层对准标记123可沿Y方向延伸，并可沿X方向与第一层对准标记121分开。第二层对准标记123可以沿X方向与第四层对准标记117对齐并且沿Y方向与第四层对准标记117分开。
从剖面上看，第三层对准标记125可以设置于第三绝缘层315中，并且可以偏离第二层对准标记123。换言之，第三层对准标记125可能不在第二层对准标记123的正上方。在俯视视角下，第三层对准标记125可以是线状。第三层对准标记125可沿Y方向延伸，并可沿X方向与第一层对准标记121远离。第三层对准标记125可以沿X方向与第一层对准标记111对齐并且沿Y方向与第一层对准标记111分开。
从剖面上看，第四层对准标记127可以设置于第四绝缘层317中，并可以偏离第三层对准标记125。换言之，第四层对准标记127可能不在第三层对准标记125的正上方。从俯视角度看，第四层对准标记127可以是线状。第四层对准标记127可以沿Y方向延伸，并且可以沿X方向与第三层对准标记125分开。例如，第四层对准标记127可以设置于第一层对准标记121与第三层对准标记125之间。又例如，第四层对准标记127可以沿X方向与第二层对准标记113对齐，第四层对准标记127可以沿Y方向与第二层对准标记113分开。
在一些实施例中，第一层对准标记121、第二层对准标记123、第三层对准标记125及第四层对准标记127可以沿Y方向相互对齐。
在一些实施例中，第一层对准标记121的宽度W3及第一层对准标记111的宽度W1可以实质上相同。在一些实施例中，第一层对准标记121的宽度W3及第一层对准标记111的宽度W1可以实质上相同。在一些实施例中，第一层对准标记121的长度L3及第一层对准标记111的长度L1可以实质上相同。在一些实施例中，第一层对准标记121的长度L3及第一层对准标记111的长度L1可以不同。
在一些实施例中，第二层对准标记123、第三层对准标记125、第四层对准标记127的长度可以与第一层对准标记121的长度L3实质上相同。在一些实施例中，第二层对准标记123、第三层对准标记125、第四层对准标记127的长度可以与第一层对准标记121的长度L3不同。在一些实施例中，第二层对准标记123、第三层对准标记125、第四层对准标记127的宽度可以与第一层对准标记121的宽度W3实质上相同。在一些实施例中，第二层对准标记123、第三层对准标记125、第四层对准标记127的宽度可以与第一层对准标记121的宽度W3不同。
在一些实施例中，第一层对准标记111的长度L1及第三层对准标记115与第一层对准标记121之间的距离G1可以实质上相同。在一些实施例中，第一层对准标记111的长度L1及第三层对准标记115与第一层对准标记121之间的距离G1可以不同。例如，第一层对准标记111的长度L1可以大于第三层对准标记115与第一层对准标记121之间的距离G1。
在一些实施例中，第一层对准标记111的宽度W1及第三层对准标记115与第一层对准标记121之间的距离G1可以实质上相同。在一些实施例中，第一层对准标记111的宽度W1及第三层对准标记115与第一层对准标记121之间的距离G1可以不同。例如，第一层对准标记111的宽度W1可以大于第三层对准标记115与第一层对准标记121之间的距离G1。
在一些实施例中，第一层对准标记121、第二层对准标记123、第三层对准标记125及第四层对准标记127可以包括一种荧光材料。在一些实施例中，该荧光材料可以是偶氮苯。包括荧光材料的对准标记121、123、125、127可以改善晶圆制程期间的光学识别。
参照图1至图3，在一些实施例中，第一组间隔对准标记200-1可以根据第一对称轴S1以第一组实体对准标记100-1的镜像方式设置。第一组间隔对准标记200-1可以包括第一次组间隔对准标记210及第二次组间隔对准标记220。第一次组间隔对准标记210及第一次组实体对准标记110可以根据第一对称轴S1以镜像的方式设置。第二次组间隔对准标记220及第二次组实体对准标记120可以根据第一对称轴S1以镜像的方式设置。
详细地说，第一次组间隔对准标记210可以包括第一层对准标记211、第二层对准标记213、第三层对准标记215及第四层对准标记217。第一层对准标记211及第一层对准标记111可以根据第一对称轴S1以镜像的方式设置。第二层对准标记213及第二层对准标记113可以根据第一对称轴S1以镜像的方式设置。第三层对准标记215及第三层对准标记115可以根据第一对称轴S1以镜像的方式设置。第四层对准标记217及第四层对准标记117可以根据第一对称轴S1以镜像的方式设置。
类似地，第二次组间隔对准标记220可包括第一层对准标记221、第二层对准标记223、第三层对准标记225及第四层对准标记227。第一层对准标记221、第二层对准标记223、第三层对准标记225及第四层对准标记227可以依照第一层对准标记121、第二层对准标记123、第三层对准标记125及第四层对准标记127的镜像方式根据第一对称轴S1分别及相应地配置。
参照图1至图3，在一些实施例中，第二组实体对准标记100-2可以根据第二对称轴S2以第一组实体对准标记100-1的镜像方式设置。第二组实体对准标记100-2可以包括第三次组实体对准标记130及第四次组实体对准标记140。第三次组实体对准标记130及第一次组实体对准标记110可以根据第二对称轴S2以镜像的方式设置。第四次组实体对准标记140及第二次组实体对准标记120可以根据第二对称轴S2以镜像的方式设置。
详细地说，第三次组实体对准标记130可以包括第一层对准标记131、第二层对准标记133、第三层对准标记135及第四层对准标记137。第一层对准标记131及第一层对准标记111可以根据第二对称轴S2以镜像的方式设置。第二层对准标记133及第二层对准标记113可以根据第二对称轴S2以镜像的方式设置。第三层对准标记135及第三层对准标记115可以根据第二对称轴S2以镜像的方式设置。第四层对准标记137及第四层对准标记117可以根据第二对称轴S2以镜像方式设置。
类似地，第四次组实体对准标记140的可以包括第一层对准标记141、第二层对准标记143、第三层对准标记145及第四层对准标记147。第一层对准标记141、第二层对准标记143、第三层对准标记145及第四层对准标记147可以依照第一层对准标记121、第二层对准标记123、第三层对准标记125及第四层对准标记127的镜像方式根据第一对称轴S1分别及相应地配置。
参照图1至图3，在一些实施例中，第二组间隔对准标记200-2可以根据第一对称轴S1以第二组实体对准标记100-2的镜像方式设置，或者第二组间隔对准标记200-2可以根据第三对称轴S3以第一组间隔对准标记200-1的镜像方式设置。第二组间隔对准标记200-2可以包括第三次组间隔对准标记230及第四次组间隔对准标记240。第三次组间隔对准标记230及第三次组实体对准标记130可以根据第一对称轴S1以镜像的方式设置。第四次组间隔对准标记240及第四次组实体对准标记140可以根据第一对称轴S1以镜像的方式设置。
类似地，第三次组间隔对准标记230可以包括第一层对准标记231、第二层对准标记233、第三层对准标记235及第四层对准标记237。第一层对准标记231、第二层对准标记233、第三层对准标记235及第四层对准标记237可以依照第一层对准标记131、第二层对准标记133、第三层对准标记135及第四层对准标记137的镜像方式根据第一对称轴S1分别及相应地配置。
类似地，第四次组间隔对准标记240可以包括第一层对准标记241、第二层对准标记243、第三层对准标记245及第四层对准标记247。第一层对准标记241、第二层对准标记243、第三层对准标记245及第四层对准标记247可以依照第一层对准标记141、第二层对准标记143、第三层对准标记145及第四层对准标记147的镜像方式根据第一对称轴S1分别及相应地配置。
第一层对准标记131、141、211、221、231、241，第二层对准标记133、143、213、223、233、243，第三层对准标记135、145、215、225、235、245，以及第四层对准标记137、147、217、227、237、247可以包括一种荧光材料。在一些实施例中，该荧光材料可以是偶氮苯。包括荧光材料的对准标记131、141、211、221、231、241、133、143、213、223、233、243、135、145、215、225、235、245、137、147、217、227、237、247可以改善晶圆制程期间的光学识别。
图4是俯视图，例示本公开另一个实施例的半导体元件1B。图5是沿图4的线A-A’及线B-B’的剖视图。图6是沿图4的线C-C'及线D-D'的剖视图。
参照图4至图6，半导体元件1B可包括第一导电层321、第二导电层323、第三导电层325、第四导电层327、第一组实体对准标记100-1、第二组实体对准标记100-2、第一组间隔对准标记200-1、第二组间隔对准标记200-2、第一底部衬垫411、第二底部衬垫413、第三底部衬垫415，第四底部衬垫417、第一顶部衬垫421、第二顶部衬垫423、第三顶部衬垫425、及第四顶部衬垫427。
基底301可具有类似于图1至图3所示的结构，其描述在此不再重复。第一导电层321、第二导电层323、第三导电层325及第四导电层327可以依次堆叠在基底301上。第一导电层321、第二导电层323、第三导电层325及第四顶部衬垫427可以包含，例如，钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物、金属氮化物、过渡金属铝化物或其组合。在一些实施例中，第一导电层321、第二导电层323、第三导电层325及第四顶部衬垫427可以是基底301的导电特征的一部分。在一些实施例中，导电层321、323、325、327可与基底301的多个元件单元电耦合，但不限于此。在一些实施例中，导电层321、323、325、327可经配置为一测试电路。
参照图4至图6，第一组实体对准标记100-1、第二组实体对准标记100-2、第一组间隔对准标记200-1及第二组间隔对准标记200-2可以用类似于图1至图3中所示的方式设置。不同的是，第一层对准标记111、121、131、141、211、221、231、241可以设置于第一导电层321中，第二层对准标记113、123、133、143、213、223、233、243可以设置于第二导电层323中，第三层对准标记115、125、135、145、215、225、235、245可以设置于第三导电层325中，第四层对准标记117、127、137、147、217、227、237、247可以设置于第四导电层327中。
参照图4至图6，第一底部衬垫411可以设置于第二导电层323与第一导电层321之间、第一层对准标记111、121、131、141、211、221、231、241与第一导电层321之间以及第一层对准标记111、121、131、141、211、221、231、241与基底301之间。第一顶部衬垫421可以设置于第一底部衬垫411与第二导电层323之间以及第一层对准标记111、121、131、141、211、221、231、241与第二导电层323之间。第二底部衬垫413、第三底部衬垫415及第四底部衬垫417可以用类似于第一底部衬垫411的方式设置，其描述在此不再重复。第二顶部衬垫423、第三顶部衬垫425及第四顶部衬垫427可以用类似于第一顶部衬垫421的方式设置，其描述在此不再重复。
在一些实施例中，第一底部衬垫411、第二底部衬垫413、第二底部衬垫413及第四底部衬垫417可以包含，例如，氧化硅、氮化硅、氮氧化硅(silicon oxynitride)、氮化硅氧化物等或其组合。在一些实施例中，第一顶部衬垫421、第二顶部衬垫423、第三顶部衬垫425及第四顶部衬垫427可以包含，例如，氧化硅、氮化硅、氮氧化硅、氮化硅氧化物等或其组合。底部衬垫411、413、415、417及顶部衬垫421、423、425、427可以作为一阻障层，以防止对准标记中的荧光材料扩散而污染相邻的元件单元。
应该注意的是，图5及图6中完全覆盖导电层321、323、325、327的底部衬垫411、413、415、417仅是为说明目的，导电层321、323、325、327的一些部分可以曝露，以与其他导电特征进行电耦合。
图7是流程图，例示本公开一个实施例的半导体元件1A的制备方法10。图8是俯视图，例示本公开一个实施例的中间半导体元件。图9是沿图8的线A-A’及线B-B’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。图10是沿图8的线C-C’及线D-D’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。
参照图7至图10，在步骤S11，可以提供基底301，在基底301上形成第一绝缘层311，并在第一绝缘层311中形成多个沟槽TR1、TR2、TR3、TR4。
参照图8至图10，在基底301上的第一绝缘层311的制作技术可以包含，例如，化学气相沉积或其他适用的沉积制程。在第一绝缘层311中的多个沟槽TR1、TR2、TR3、TR4的制作技术可以包含微影制程及后续蚀刻制程。基底301的部分可以透过多个沟槽TR1、TR2、TR3、TR4曝露。
图11是俯视图，例示本公开一个实施例的中间半导体元件。图12是沿图11的线A-A’及线B-B’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。图13是沿图11的线C-C’及线D-D’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。
参照图7及图11至图13，在步骤S13，可以在多个沟槽TR1、TR2、TR3、TR4中形成第一层对准标记111、121、131、141、211、221、231、241。
参照图11至图13，可以沉积一绝缘层(未显示)以完全填充多个沟槽TR1、TR2、TR3、TR4。该绝缘层可包括一荧光材料。在一些实施例中，该荧光材料可以是偶氮苯。在一些实施例中，该绝缘层的制作技术可以包含，例如，化学气相沉积法。可以执行一平坦化制程，例如化学机械研磨，直到第一绝缘层311的顶面曝露，以去除多余的材料，为后续处理步骤提供一个实质上平坦的表面，并同时形成第一层对准标记111、121、131、141、211、221、231、241。
图14是俯视图，例示本公开一个实施例的中间半导体元件。图15是沿图14的线A-A’及线B-B’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。图16是沿图14的线C-C’及线D-D’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。
参照图7及图14至图16，在步骤S15，可以在第一绝缘层311上形成第二绝缘层313，并且可以在第二绝缘层313中形成第二层对准标记113、123、133、143、213、223、233、243。
参照图14至图16，第二绝缘层313可以具有与第一绝缘层311相似的结构，并且可以用与第一绝缘层311相似的程序形成，在此不重复描述。第二层对准标记113、123、133、143、213、223、233、243可以用类似于第一层对准标记111、121、131、141、211、221、231、241的程序形成，其描述在此不再重复。
图17是俯视图，例示本公开一个实施例的中间半导体元件。图18是沿图17的线A-A’及线B-B’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。图19是沿图17的线C-C’及线D-D’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。
参照图7及图17至图19，在步骤S17，可以在第二绝缘层313上形成第三绝缘层315，并且可以在第三绝缘层315中形成第三层对准标记115、125、135、145、215、225、235、245。
参照图17至图19，第三绝缘层315可以具有与第一绝缘层311类似的结构，并且可以用与第一绝缘层311类似的程序形成，其描述在此不再重复。第三层对准标记115、125、135、145、215、225、235、245可以用类似于第一层对准标记111、121、131、141、211、221、231、241的程序形成，其描述在此不再重复。
图20是俯视图，例示本公开一个实施例的中间半导体元件。图21是沿图20的线A-A’及线B-B’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。图22是沿图20的线C-C’及线D-D’的剖视图，例示本公开一个实施例的半导体元件1A的部分制备流程。
参照图7及图20至图22，在步骤S19，可以在第三绝缘层315上形成第四绝缘层317，并且可以在第四绝缘层317中形成第四层对准标记117、127、137、147、217、227、237、247。
参照图20至图22，第四绝缘层317可具有与第一绝缘层311类似的结构，并可采用与第一绝缘层311类似的程序形成，其描述在此不再重复。第四层对准标记117、127、137、147、217、227、237、247可以用类似于第一层对准标记111、121、131、141、211、221、231、241的程序形成，其描述在此不再重复。
图23是流程图，例示本公开另一个实施例的半导体元件1B的制备方法20。图24是俯视图，例示本公开另一个实施例的中间半导体元件。图25是沿图24的线A-A’及线B-B’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。图26是沿图24的线C-C’及线D-D’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。
参照图23至图26，在步骤S21，可以提供基底301，在基底301上形成第一导电层321，在第一导电层321中形成多个沟槽TR1、TR2、TR3、TR4，并且在多个沟槽TR1、TR2、TR3、TR4中及第一导电层321上共形地形成第一底部衬垫411。
参照图24至图26，基底301可以用类似于图8至图10中说明的程序形成，其描述在此不再重复。一层第一材料(未显示)可以在基底301上形成。在一些实施例中，第一材料可以是，例如，钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物、金属氮化物、过渡金属铝化物，或其组合。第一材料层的制作技术可以包含，例如，物理气相沉积、溅镀、化学气相沉积或其他适用的沉积制程。接下来，第一材料层的图案化技术可包含微影制程及后续蚀刻制程，以形成多个沟槽TR1、TR2、TR3、TR4。
参照图24至图26，第一顶部衬垫421的制作技术可以包含，例如，原子层沉积法。一般来说，原子层沉积是在一预定的制程条件下，将两种(或多种)不同的源气体逐一交替供应到一制程物件上(例如，第一导电层321及多个沟槽TR1、TR2、TR3、TR4)，因此使化学物种在单个原子层程度上被吸附到该制程物件上，并透过表面反应沉积到该制程物件上。例如，第一及第二源气交替地供给该制程物件，使其沿表面流动，因此使第一源气中含有的分子吸附到表面，第二源气中含有的分子与源自第一源气的吸附分子反应，形成单分子层厚度的薄膜。上述制程步骤反复进行，因此可以在该制程物件上形成高品质的薄膜。
图27是俯视图，例示本公开另一个实施例的中间半导体元件。图28是沿图27的线A-A’及线B-B’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。图29是沿图27的线C-C’及线D-D’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。图30是沿图27的线A-A’及线B-B’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。图31是沿图27的线C-C’及线D-D’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。
参照图23及图27至图31，在步骤S23，可在多个沟槽TR1、TR2、TR3、TR4中形成第一层对准标记111、121、131、141、211、221、231、241，并在第一底部衬垫411及第一层对准标记111、121、131、141、211、221、231、241上共形地形成第一顶部衬垫421。
参照图27至图29，第一层对准标记111、121、131、141、211、221、231、241可以在多个沟槽TR1、TR2、TR3、TR4及第一底部衬垫411上形成，其程序类似于图11至图13所示，其描述在此不再重复。
参照图30及图31，第一顶部衬垫421的制作技术可以包含，例如，原子层沉积，其程序与第一底部衬垫411相似，其描述在此不再重复。
图32是俯视图，例示本公开另一个实施例的中间半导体元件。图33是沿图32的线A-A’及线B-B’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。图34是沿图32的线C-C’及线D-D’的剖视图，例示本公开另一个实施例的半导体元件1B的部分制备流程。
参照图23及图32至图34，在步骤S25，第二层对准标记113、123、133、143、213、223、233、243，第三层对准标记115、125、135、145、215、225、235、245，以及第四层对准标记117、127、137、147、217、227、237、247可以在第一导电层321上依次形成。
参照图32至图34，第二导电层323可以在第一导电层321上形成，多个沟槽(未示出)可以在第二导电层323中形成，第二底部衬垫413可以共形地在第二导电层323上及该多个沟槽中形成，第二层对准标记113、123、133、143、213、223、233、243可以在该多个沟槽中形成，第二顶部衬垫423可以在第二底部衬垫413上及第二层对准标记113、123、133、143、213、223、233、243上共形地形成，其程序类似于图24至图31中所示的程序，在此不再重复其描述。
同样，第三导电层325、第三底部衬垫415、第三层对准标记115、125、135、145、215、225、235、245及第三顶部衬垫425可以用类似于图24至图31所示的程序形成，在此不再重复描述。
同样，第四导电层327、第四底部衬垫417、第四层对准标记117、127、137、147、217、227、237、247及第四顶部衬垫427可以用类似于图24至图31所示的程序形成，其描述在此不再重复。
本公开的一个方面提供一种半导体元件，包括设置于一基底上的一第一次组实体对准标记以及一第一次组间隔对准标记。该第一次组实体对准标记包括：设置于该基底上的该第一次组实体对准标记的一第一层对准标记，以及设置于该第一次组实体对准标记的该第一层对准标记之上并与之偏离的该第一次组实体对准标记的一第二层对准标记。该第一次组间隔对准标记与该第一次组实体对准标记远离，包括：设置于该基底上并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及设置于该第一次组间隔对准标记的该第一层对准标记之上并与之偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
本公开的另一个方面提供一种半导体元件，包括设置于一基底上的一第一导电层以及设置于该第一绝缘层上的一第二导电层；一第一次组实体对准标记，包括：设置于该第一导电层中的该第一次组实体对准标记的一第一层对准标记，以及设置于该第二导电层中并与该第一次组实体对准标记的该第一层对准标记偏离的该第一次组实体对准标记的一第二层对准标记；以及一第一次组间隔对准标记，包括：设置于该第一导电层中并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及设置于该第二导电层中并与该第一次组间隔对准标记的该第一层对准标记偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
本公开的另一个方面提供一种半导体元件的制备方法，该制作方法包括：提供一基底；在该基底上形成一第一次组实体对准标记及一第一次组间隔对准标记，并且相互远离。该第一次组实体对准标记包括形成在该基底上的该第一次组实体对准标记的一第一层对准标记，以及形成在该第一次组实体对准标记的该第一层对准标记之上并与之偏离的该第一次组实体对准标记的一第二层对准标记。该第一次组间隔对准标记包括形成在该基底上并与该第一次组实体对准标记的该第一层对准标记远离的该第一次组间隔对准标记的一第一层对准标记，以及形成在该第一次组间隔对准标记的该第一层对准标记之上并与之偏离的该第一次组间隔对准标记的一第二层对准标记。该第一次组实体对准标记及该第一次组间隔对准标记包括一种荧光材料。
由于本公开的半导体元件的设计，包括荧光材料的对准标记111、113、115、117、121、123、125、127、131、133、135、137、141、143、145、147、211、213、215、217、221、223、225、227、231、233、235、237、241、243、245、247可以在晶圆制程期间改善光学识别。因此，半导体元件1A的产量可得到改善。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (17)

1.一种半导体元件，包括：
一第一次组实体对准标记，经设置于一基底上，包括：
该第一次组实体对准标记的一第一层对准标记，经设置于该基底上；以及
该第一次组实体对准标记的一第二层对准标记，经设置于该第一次组实体对准标记的该第一层对准标记之上并与之偏离；以及
一第一次组间隔对准标记，经设置于该基底上，并与该第一次组实体对准标记远离，包括：
该第一次组间隔对准标记的一第一层对准标记，经设置于该基底上，并与该第一次组实体对准标记的该第一层对准标记远离；以及
该第一次组间隔对准标记的一第二层对准标记，经设置于该第一次组间隔对准标记的该第一层对准标记之上并与之偏离；
其中该第一次组实体对准标记及该第一次组间隔对准标记包括一荧光材料。
2.如权利要求1所述的半导体元件，其中该荧光材料包括偶氮苯。
3.如权利要求2所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记及该第一次组实体对准标记的该第二层对准标记是线状，分别沿一第一方向延伸，沿垂直于该第一方向的一第二方向相互分开。
4.如权利要求3所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记及该第一次组间隔对准标记的该第一层对准标记根据一第一对称轴以一镜像方式设置，该第一次组实体对准标记的该第二层对准标记及该第一次组间隔对准标记的该第二层对准标记根据该第一对称轴以一镜像方式设置，并且该第一对称轴沿与该第一方向及该第二方向各自倾斜的一方向延伸。
5.如权利要求4所述的半导体元件，更包括：
一第一绝缘层，经设置于该基底上，其中该第一次组实体对准标记的一第一层对准标记经设置于该第一绝缘层中；以及
一第二绝缘层，经设置于该第一绝缘层上，其中该第一次组实体对准标记的该第二层对准标记经设置于该第二绝缘层中。
6.如权利要求5所述的半导体元件，其中该第一次组实体对准标记包括：
该第一次组实体对准标记的一第三层对准标记，经设置于该第一次组实体对准标记的该第二层对准标记之上并与之偏离；
该第一次组实体对准标记的一第四层对准标记，经设置于该第一次组实体对准标记的该第三层对准标记之上并与之偏离；
其中该第一次组实体对准标记的该第三层对准标记在一俯视视角中设置于该第一次组实体对准标记的该第二层对准标记与该第一次组实体对准标记的该第四层对准标记之间。
7.如权利要求6所述的半导体元件，更包括一第二次组实体对准标记，包括：
该第二次组实体对准标记的一第一层对准标记，经设置于该第一绝缘层中，与该第一次组实体对准标记的该第三层对准标记沿该第二方向对齐，并与该第一次组实体对准标记的该第三层对准标记沿该第一方向远离；
该第二次组实体对准标记的一第二层对准标记，经设置于该第二绝缘层中，与该第一次组实体对准标记的该第四层对准标记沿该第二方向对齐，并与该第一次组实体对准标记的该第四层对准标记沿该第一方向远离。
8.如权利要求6所述的半导体元件，更包括一第三次组实体对准标记，包括：
该第三次组实体对准标记的一第一层对准标记位，经设置于该第一绝缘层中，并与该第一次组实体对准标记的该第一层对准标记分开；以及
该第三次组实体对准标记的一第二层对准标记，经设置于该第二绝缘层中，并与该第三次组实体对准标记的该第一层对准标记沿该第一方向分开。
9.如权利要求8所述的半导体元件，其中该第三次组实体对准标记的该第一层对准标记及该第一次组实体对准标记的该第一层对准标记根据一第二对称轴以一镜像方式设置，该第三次组实体对准标记的该第二层对准标记及该第一次组实体对准标记的该第二层对准标记根据该第二对称轴以一镜像方式设置，并且该第二对称轴与该第一对称轴垂直。
10.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一宽度与该第一次组实体对准标记的该第二层对准标记的一宽度实质上相同。
11.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一宽度与该第一次组实体对准标记的该第二层对准标记的一宽度不同。
12.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一宽度实质上相同于该第一次组实体对准标记的该第一层对准标记与该第一次组实体对准标记的该第二层对准标记之间的一距离。
13.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一宽度不同于该第一次组实体对准标记的该第一层对准标记与该第一次组实体对准标记的该第二层对准标记之间的一距离。
14.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一长度与该第一次组实体对准标记的该第二层对准标记的一长度实质上相同。
15.如权利要求9所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一长度与该第一次组实体对准标记的该第二层对准标记的一长度不同。
16.如权利要求7所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一长度实质上相同于该第一次组实体对准标记的该第三层对准标记与该第二次组实体对准标记的该第一层对准标记之间的一距离。
17.如权利要求7所述的半导体元件，其中该第一次组实体对准标记的该第一层对准标记的一长度不同于该第一次组实体对准标记的该第三层对准标记与该第二次组实体对准标记的该第一层对准标记之间的一距离。
CN202211456779.9A 2022-02-22 2022-11-21 半导体元件 Pending CN116646337A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/677,358 2022-02-22
US17/677,358 US12094834B2 (en) 2022-02-22 2022-02-22 Semiconductor device with alignment marks and method for fabricating the same
US17/676,999 2022-02-22

Publications (1)

Publication Number Publication Date
CN116646337A true CN116646337A (zh) 2023-08-25

Family

ID=87574539

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211456779.9A Pending CN116646337A (zh) 2022-02-22 2022-11-21 半导体元件
CN202211724216.3A Pending CN116759411A (zh) 2022-02-22 2022-12-30 半导体元件及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211724216.3A Pending CN116759411A (zh) 2022-02-22 2022-12-30 半导体元件及其制备方法

Country Status (2)

Country Link
US (1) US12094834B2 (zh)
CN (2) CN116646337A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632690B2 (ja) 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
TWI380089B (en) 2008-12-03 2012-12-21 Au Optronics Corp Method of forming a color filter touch sensing substrate
WO2019186901A1 (ja) 2018-03-29 2019-10-03 シャープ株式会社 表示デバイスの製造方法
JP2021175824A (ja) 2020-03-13 2021-11-04 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法、評価方法で用いられる標準マスク装置及び標準基板、標準マスク装置の製造方法、評価方法で評価された蒸着室を備える有機デバイスの製造装置、評価方法で評価された蒸着室において形成された蒸着層を備える有機デバイス、並びに有機デバイスの製造装置の蒸着室のメンテナンス方法
US20230178494A1 (en) * 2021-12-03 2023-06-08 Nanya Technology Corporation Semiconductor device having integral alignment marks with decoupling features and method for fabricating the same

Also Published As

Publication number Publication date
US20230268284A1 (en) 2023-08-24
CN116759411A (zh) 2023-09-15
US12094834B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
US11335682B2 (en) Integrated circuit device and method of manufacturing the same
CN108133934B (zh) 半导体装置
US9105694B2 (en) Method for fabricating semiconductor device
CN112908997B (zh) 半导体元件及其制备方法
JP7330301B2 (ja) 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法
US20230178494A1 (en) Semiconductor device having integral alignment marks with decoupling features and method for fabricating the same
US11756893B2 (en) Semiconductor device with alignment marks and method for fabricating the same
US20240079321A1 (en) Semiconductor device with metal spacers and method for fabricating the same
US6717224B2 (en) Flash memory cell and method for fabricating a flash
TW202221847A (zh) 半導體裝置結構
TW202224199A (zh) 具有去耦合單元的半導體元件及其製備方法
CN116646337A (zh) 半导体元件
CN110071091B (zh) 接触结构
US11791328B2 (en) Method for fabricating semiconductor device with integrated decoupling and alignment features
TWI803313B (zh) 具有對準標記的半導體元件
US12094833B2 (en) Semiconductor device with alignment marks and method for fabricating the same
US12113028B2 (en) Semiconductor device with integrated decoupling and alignment features
TWI786997B (zh) 具有位元線接觸區的半導體元件及其製備方法
US12119302B2 (en) Semiconductor device with protection liners and air gaps and method for fabricating the same
TWI795757B (zh) 半導體裝置及其製造方法
US20240290770A1 (en) Layout design method and integrated circuit device manufacturing method using the same
CN116314133A (zh) 具有整合去耦合特征以及对准特征的半导体元件
CN114975271A (zh) 集成电路装置的形成方法
CN116314193A (zh) 具有改进的盖的自对准栅极端盖（sage）架构
CN114121878A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination