CN116634687A - 半埋芯片的封装载板及其加工工艺 - Google Patents
半埋芯片的封装载板及其加工工艺 Download PDFInfo
- Publication number
- CN116634687A CN116634687A CN202310623915.7A CN202310623915A CN116634687A CN 116634687 A CN116634687 A CN 116634687A CN 202310623915 A CN202310623915 A CN 202310623915A CN 116634687 A CN116634687 A CN 116634687A
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- copper
- circuit
- layer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- 238000005516 engineering process Methods 0.000 title claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 229910052802 copper Inorganic materials 0.000 claims abstract description 40
- 239000010949 copper Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011889 copper foil Substances 0.000 claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 23
- 238000005553 drilling Methods 0.000 claims abstract description 21
- 238000003825 pressing Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000009713 electroplating Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 6
- 238000004381 surface treatment Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 91
- 239000007788 liquid Substances 0.000 claims description 22
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 239000003814 drug Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 238000007639 printing Methods 0.000 claims description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000003801 milling Methods 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 4
- 238000002791 soaking Methods 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000012459 cleaning agent Substances 0.000 claims description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 239000004519 grease Substances 0.000 claims description 3
- 238000007731 hot pressing Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 230000003301 hydrolyzing effect Effects 0.000 claims description 3
- 239000005457 ice water Substances 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000005554 pickling Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000000379 polymerizing effect Effects 0.000 claims description 3
- 238000007127 saponification reaction Methods 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请涉及一种半埋芯片的封装载板及其加工工艺，所述加工工艺包括如下步骤：对第一芯板进行钻孔镀铜、线路制作，并在第一芯板的内层线路上印刷一层油墨树脂层得到第一基板；将第二芯板蚀刻掉一面的铜箔，并第二芯板的绝缘层上贴上一层纯胶片，通过UV镭射工艺制作腔体，得到第二基板；将第一基板和第二基板进行压合得到多层板；对多层板进行钻孔电镀、线路制作；对多层板进行防焊、表面处理得到封装载板对处理后的多层板进行镭射加工出腔体底部贴芯片所需的引脚。本加工工艺中通过在内层线路制作时印刷一层油墨树脂层，而保护腔体底部的图形不被破坏，从而得到内部预留空间及引脚供客户贴芯片使用的封装载板。
Description
技术领域
本申请涉及封装载板制作，具体涉及一种半埋芯片的封装载板及其加工工艺。
背景技术
随着电子技术的发展和人们对电子产品小型化、高度集成化的要求.为提高集成度，在封装载板的内部安置芯片的需求越来越迫切。如何在封装载板内部预留空间及引脚供客户贴芯片是急待解决的问题之一。
发明内容
为了克服上述缺陷，本申请提供一种半埋芯片的封装载板的加工工艺，该加工工艺中通过在内层线路制作时印刷一层油墨树脂层，而保护腔体底部的图形不被破坏，从而得到内部预留空间及引脚供客户贴芯片使用的封装载板。
本申请为了解决其技术问题所采用的技术方案是：
一种半埋芯片的封装载板的加工工艺，包括如下步骤：
S1：第一基板的制作：准备第一芯板，对第一芯板进行钻孔镀铜、线路制作，并在第一芯板的内层线路上印刷一层油墨树脂层，得到第一基板；
S2：第二基板的制作：准备双面覆铜的第二芯板，蚀刻掉一面的铜箔以得到单面覆铜的第二芯板，并在第二芯板的绝缘层上贴上一层纯胶片，通过UV镭射工艺制作腔体，得到第二基板；
S3：将第一基板和第二基板进行压合得到多层板；
S4：对多层板进行钻孔电镀、线路制作；
S5：对线路制作后的多层板进行镭射加工出腔体底部贴芯片所需的引脚；
S6：对多层板进行防焊、表面处理得到封装载板。
可选地，S1和S4中钻孔电镀包括以下步骤：利用钻孔机在第一芯板或多层板上钻出用于层间连通的贯通孔，并对贯通孔内进行去胶渣、化学铜和电镀铜处理，使贯通孔内层形成一层铜层而形成用于层间线路导通的导通孔；具体工艺参数为：进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm；除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
可选地，S1和S4中线路制作包括以下步骤：
(1)前处理：利用含有双氧水的清洗液对板面进行清洗，再利用硫酸溶液对铜箔层表面进行粗化；
(2)压干膜：利用热压的方式将感光干膜贴附于铜箔层表面上；
(3)曝光：使用LDI曝光机将感光干膜中的光敏物质进行聚合反应，从而使设计的图形转移到感光干膜上；
(4)显影：利用显影液与未曝光干膜的皂化反应，将其去除；
(5)蚀刻：通过蚀刻机将氯化铜药水喷洒在铜面上，利用药水与铜的化学反应，对未被干膜保护的铜面进行蚀刻，形成线路；
(6)退膜：通过退膜机将NaOH或KOH药水喷淋在板面上，利用药水与干膜的化学反应将干膜去除，完成线路的制作；
(7)AOI：AOI系统对照蚀刻后线路与原始的设计线路之间的差异，对铜面上的线路进行检验；
其中，所述压干膜的具体工艺参数为：温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2；所述曝光时的能量格为6±1；所述显影时的具体工艺参数为：线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
可选地，S1中油墨树脂层制作包括如下步骤：
(1)前处理：将铜面氧化物去除，经微蚀作用后酸洗再烘干；
(2)网印和预烘烤：通过丝网印刷将油墨均匀的涂覆于内层线路表面，并通过预烘烤使其固化，其中，印刷网板的目数为120目，湿膜厚度为30±2μm，油墨采用热固性无溶剂的环氧树脂；
(3)研磨：通过八轴研磨的方式对油墨进行表面平整度处理，可满足厚度公差控制在±5μm；
其中，油墨树脂层的厚度为15±5μm。
可选地，在S2中预贴纯胶片使用真空贴膜机贴合，贴膜温度为70±5℃、压膜压力：0.6-0.7Mpa、真空达到时间＜20S；UV镭射制作腔体的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次；当UV镭射后将第二基板放置于温度为120±10℃的环境下烘烤30±5min，实现溢胶量＜0.05mm。
可选地，在S3中压合包括以下步骤：
(1)前处理：酸洗：利用硫酸对铜箔层表面氧化物进行清除；清洁：利用清洁剂将油脂水解成易溶于水的小分子物质；预浸：利用棕化液对内层板进行预浸润；
(2)棕化：利用棕化液对铜箔层表面进行棕化处理，使得铜表面形成凹凸不平的表面形状，增大了铜面与树脂的接触面积；
(3)叠合：将待压合的板依次叠在一起；
(4)压合：在压机的高温、高压下将待压合的板融合粘接呈多层板；
(5)后处理：钻靶：利用X光将板靶标成像，用钻头在靶标上钻出后续工序所需的定位孔和防呆孔；铣边：利用铣床机将多余的边料切割去除。
可选地，所述棕化的具体工艺参数如下：微蚀速率为1.2-1.6μm、预浸槽中药水的质量百分比浓度为1.2-2.8％、棕化槽中H2O2的质量百分比浓度为4.2-4.8％；所述压合的具体工艺参数如下：冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。
可选地，在S5中镭射加工的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。
本申请还提供了一种封装载板，采用上述的半埋芯片的封装载板的加工工艺加工而得。
本申请的有益效果是：
1)本加工工艺中在制作第一基板的内层线路时，通过防焊印刷一层油墨树脂层对芯片所需的引脚进行保护，保护腔体底部的图像不被破坏；
2)在制作第二基板上的腔体结构时，使用UV激光加工而得，可实现不同尺寸及形状的腔体，镭射精度控制在±0.02mm，从而提高了芯片和腔体的对准度；
3)第一基板和第二基板压合后，通过镭射开盖工艺，实现中空腔体与外部的连通，采用镭射方式加工处腔体底部所需的PAD即焊盘的设计，从而得到内部预留空间及引脚供客户贴芯片使用的封装载板。
附图说明
图1为本申请中封装载板的结构示意图；
图2为本申请中第一芯板的结构示意图；
图3为本申请中第一基板的结构示意图；
图4为本申请中第二芯板的结构示意图；
图5为本申请中第二芯板蚀刻后的结构示意图；
图6为本申请中第二基板的结构示意图；
图7为本申请中多层板的结构示意图；
图中：10-第一基板，11-第一绝缘层，12-第一铜箔层，13-第二铜箔层，14-油墨树脂层，20-第二基板，21-第二绝缘层，22-第三铜箔层，23-第四铜箔层，24-纯胶片，25-腔体,30-多层板，40-封装载板，41-防焊层。
具体实施方式
下面将结合本申请实施例，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及下述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的对象在适当情况下可以互换，以使这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
实施例：一种半埋芯片的封装载板的加工工艺，包括如下步骤：
S1：第一基板10的制作：如图2所示，准备第一芯板，对第一芯板进行钻孔镀铜、线路制作，并在第一芯板的内层线路上印刷一层油墨树脂层14，如图3所示，得到第一基板10；所述第一芯板包括第一绝缘层11以及分别设置于该第一绝缘层正、反两面的第一铜箔层12和第二铜箔层13，在第二铜箔层13上制作线路完成内部线路的制作后印刷一层油墨树脂层14，通过油墨树脂层来保护第二铜箔层上芯片所需的引脚，防止后工序的破坏；本实施例中的第一基板10为双层板，在其他实施例中第一基板10可为N层板，其中，N为3-10层板，通过对第一芯板进行增层操作而得到所需要的N层板；
S2：第二基板20的制作：如图4所示，准备双面覆铜的第二芯板，蚀刻掉一面的铜箔以得到图5所示的单面覆铜的第二芯板，并在第二芯板的绝缘层上贴上一层纯胶片24，通过UV镭射工艺制作腔体25，如图6所示，得到第二基板20；所述第二芯板包括第二绝缘层21以及分别设置于该第二绝缘层正、反两面的第三铜箔层22和第四铜箔层23，将第四铜箔层23蚀刻掉后，在第二绝缘层21上贴纯胶片24，通过UV镭射工艺在第二芯板上制作出腔体25后，得到第二基板20；
S3：如图7所示，将第一基板10和第二基板20进行压合得到多层板30；使纯胶片24与油墨树脂层14相互贴合，多层板30从上而下依次为第三铜箔层22、第二绝缘层21、纯胶片24、油墨树脂层14、第二铜箔层13、第一绝缘层11和第一铜箔层12；
S4：对多层板30进行钻孔电镀、线路制作；对多层板进行常规的钻孔电镀，并完成外部线路的制作；
S5：对线路制作后的多层板30进行镭射加工出腔体底部贴芯片所需的引脚；即将腔体25底部的油墨树脂层14镭射掉而露出第二铜箔层13上的焊盘PAD，制作出贴芯片所需的引脚；
S6：如图1所示，对多层板30进行防焊、表面处理得到封装载板40，防焊处理后在多层板上形成防焊层41，表面处理后在裸露的铜箔上镀上一层金层。本加工工艺中在制作第一基板10的内层线路时，通过防焊印刷对芯片所需的引脚进行保护，防止后工序的破坏，在制作第二基板20上的腔体结构时，使用UV激光加工而得，可实现不同尺寸及形状的腔体，镭射精度控制在±0.02mm，从而提高了芯片和腔体的对准度；第一基板和第二基板压合后，通过镭射开盖工艺，实现中空腔体与外部的连通，采用镭射方式加工出腔体底部所需的PAD焊盘设计，从而得到具有供客户贴芯片使用的内部预留空间及引脚的封装载板。
其中，S1和S4中钻孔电镀包括以下步骤：利用钻孔机在第一芯板或多层板30上钻出用于层间连通的贯通孔，并对贯通孔内进行去胶渣、化学铜和电镀铜处理，使贯通孔内层形成一层铜层而形成用于层间线路导通的导通孔；具体工艺参数为：进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm；除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
S1和S4中线路制作包括以下步骤：
(1)前处理：利用含有双氧水的清洗液对板面进行清洗，再利用硫酸溶液对铜箔层表面进行粗化；
(2)压干膜：利用热压的方式将感光干膜贴附于铜箔层表面上；
(3)曝光：使用LDI曝光机将感光干膜中的光敏物质进行聚合反应，从而使设计的图形转移到感光干膜上；
(4)显影：利用显影液与未曝光干膜的皂化反应，将其去除；
(5)蚀刻：通过蚀刻机将氯化铜药水喷洒在铜面上，利用药水与铜的化学反应，对未被干膜保护的铜面进行蚀刻，形成线路；
(6)退膜：通过退膜机将NaOH或KOH药水喷淋在板面上，利用药水与干膜的化学反应将干膜去除，完成线路的制作；
(7)AOI：AOI系统对照蚀刻后线路与原始的设计线路之间的差异，对铜面上的线路进行检验；
其中，所述压干膜的具体工艺参数为：温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2；所述曝光时的能量格为6±1；所述显影时的具体工艺参数为：线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
S1中油墨树脂层14制作包括如下步骤：
(1)前处理：将铜面氧化物去除，经微蚀作用后酸洗再烘干；
(2)网印和预烘烤：通过丝网印刷将油墨均匀的涂覆于内层线路表面，并通过预烘烤使其固化，其中，印刷网板的目数为120目，湿膜厚度为30±2μm，油墨采用热固性无溶剂的环氧树脂；此款油墨的特征是升温时粘度急剧下降进行排泡并具有高的流动性，因此油墨的平整度可实现±7μm；
(3)研磨：通过八轴研磨的方式对油墨进行表面平整度处理，可满足厚度公差控制在±5μm；
其中，油墨树脂层14的厚度为15±5μm。利用油墨树脂层保护腔体底部的图形不被破坏。
在S2中预贴纯胶片24使用真空贴膜机贴合，贴膜温度为70±5℃、压膜压力：0.6-0.7Mpa、真空达到时间＜20S；UV镭射制作腔体25的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次；当UV镭射后将第二基板20放置于温度为120±10℃的环境下烘烤30±5min，实现溢胶量＜0.05mm。将贴合好的胶片通过激光的方式镭射处所需要的图片，可实现不同尺寸及形状的腔体设计，镭射精度控制在±0.02mm，可提升芯片和腔体的对准度。
在S3中压合包括以下步骤：
(1)前处理：酸洗：利用硫酸对铜箔层表面氧化物进行清除；清洁：利用清洁剂将油脂水解成易溶于水的小分子物质；预浸：利用棕化液对内层板进行预浸润；
(2)棕化：利用棕化液对铜箔层表面进行棕化处理，使得铜表面形成凹凸不平的表面形状，增大了铜面与树脂的接触面积；
(3)叠合：将待压合的板依次叠在一起；
(4)压合：在压机的高温、高压下将待压合的板融合粘接呈多层板；
(5)后处理：钻靶：利用X光将板靶标成像，用钻头在靶标上钻出后续工序所需的定位孔和防呆孔；铣边：利用铣床机将多余的边料切割去除。
所述棕化的具体工艺参数如下：微蚀速率为1.2-1.6μm、预浸槽中药水的质量百分比浓度为1.2-2.8％、棕化槽中H2O2的质量百分比浓度为4.2-4.8％；所述压合的具体工艺参数如下：冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。预浸槽中药水为BR616。
在S5中镭射加工的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。
一种封装载板，采用所述的半埋芯片的封装载板的加工工艺加工而得。如图1所示，所述封装载板40内具有腔体25，且腔体底部具有PAD焊盘，即该封装载板具有供客户贴芯片使用的内部预留空间及引脚。
应当指出，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种半埋芯片的封装载板的加工工艺，其特征在于：包括如下步骤：
S1：第一基板(10)的制作：准备第一芯板，对第一芯板进行钻孔镀铜、线路制作，并在第一芯板的内层线路上印刷一层油墨树脂层(14)，得到第一基板(10)；
S2：第二基板(20)的制作：准备双面覆铜的第二芯板，蚀刻掉一面的铜箔以得到单面覆铜的第二芯板，并在第二芯板的绝缘层上贴上一层纯胶片(24)，通过UV镭射工艺制作腔体(25)，得到第二基板(20)；
S3：将第一基板(10)和第二基板(20)进行压合得到多层板(30)；
S4：对多层板(30)进行钻孔电镀、线路制作；
S5：对线路制作后的多层板(30)进行镭射加工出腔体底部贴芯片所需的引脚；
S6：对多层板(30)进行防焊、表面处理得到封装载板(40)。
2.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：S1和S4中钻孔电镀包括以下步骤：利用钻孔机在第一芯板或多层板(30)上钻出用于层间连通的贯通孔，并对贯通孔内进行去胶渣、化学铜和电镀铜处理，使贯通孔内层形成一层铜层而形成用于层间线路导通的导通孔；具体工艺参数为：进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm；除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
3.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：S1和S4中线路制作包括以下步骤：
(1)前处理：利用含有双氧水的清洗液对板面进行清洗，再利用硫酸溶液对铜箔层表面进行粗化；
(2)压干膜：利用热压的方式将感光干膜贴附于铜箔层表面上；
(3)曝光：使用LDI曝光机将感光干膜中的光敏物质进行聚合反应，从而使设计的图形转移到感光干膜上；
(4)显影：利用显影液与未曝光干膜的皂化反应，将其去除；
(5)蚀刻：通过蚀刻机将氯化铜药水喷洒在铜面上，利用药水与铜的化学反应，对未被干膜保护的铜面进行蚀刻，形成线路；
(6)退膜：通过退膜机将NaOH或KOH药水喷淋在板面上，利用药水与干膜的化学反应将干膜去除，完成线路的制作；
(7)AOI：AOI系统对照蚀刻后线路与原始的设计线路之间的差异，对铜面上的线路进行检验；
其中，所述压干膜的具体工艺参数为：温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2；所述曝光时的能量格为6±1；所述显影时的具体工艺参数为：线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
4.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：S1中油墨树脂层(14)制作包括如下步骤：
(1)前处理：将铜面氧化物去除，经微蚀作用后酸洗再烘干；
(2)网印和预烘烤：通过丝网印刷将油墨均匀的涂覆于内层线路表面，并通过预烘烤使其固化，其中，印刷网板的目数为120目，湿膜厚度为30±2μm，油墨采用热固性无溶剂的环氧树脂；
(3)研磨：通过八轴研磨的方式对油墨进行表面平整度处理，可满足厚度公差控制在±5μm；
其中，油墨树脂层(14)的厚度为15±5μm。
5.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：在S2中预贴纯胶片(24)使用真空贴膜机贴合，贴膜温度为70±5℃、压膜压力：0.6-0.7Mpa、真空达到时间＜20S；UV镭射制作腔体(25)的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次；当UV镭射后将第二基板(20)放置于温度为120±10℃的环境下烘烤30±5min，实现溢胶量＜0.05mm。
6.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：在S3中压合包括以下步骤：
(1)前处理：酸洗：利用硫酸对铜箔层表面氧化物进行清除；清洁：利用清洁剂将油脂水解成易溶于水的小分子物质；预浸：利用棕化液对内层板进行预浸润；
(2)棕化：利用棕化液对铜箔层表面进行棕化处理，使得铜表面形成凹凸不平的表面形状，增大了铜面与树脂的接触面积；
(3)叠合：将待压合的板依次叠在一起；
(4)压合：在压机的高温、高压下将待压合的板融合粘接呈多层板；
(5)后处理：钻靶：利用X光将板靶标成像，用钻头在靶标上钻出后续工序所需的定位孔和防呆孔；铣边：利用铣床机将多余的边料切割去除。
7.根据权利要求6所述的半埋芯片的封装载板的加工工艺，其特征在于：所述棕化的具体工艺参数如下：微蚀速率为1.2-1.6μm、预浸槽中药水的质量百分比浓度为1.2-2.8％、棕化槽中H2O2的质量百分比浓度为4.2-4.8％；所述压合的具体工艺参数如下：冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。
8.根据权利要求1所述的半埋芯片的封装载板的加工工艺，其特征在于：在S5中镭射加工的工艺参数为：激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。
9.一种封装载板，其特征在于：根据权利要求1-8中任一项所述的半埋芯片的封装载板的加工工艺加工而得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310623915.7A CN116634687A (zh) | 2023-05-30 | 2023-05-30 | 半埋芯片的封装载板及其加工工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310623915.7A CN116634687A (zh) | 2023-05-30 | 2023-05-30 | 半埋芯片的封装载板及其加工工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116634687A true CN116634687A (zh) | 2023-08-22 |
Family
ID=87641432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310623915.7A Pending CN116634687A (zh) | 2023-05-30 | 2023-05-30 | 半埋芯片的封装载板及其加工工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116634687A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118098993A (zh) * | 2024-04-26 | 2024-05-28 | 江苏普诺威电子股份有限公司 | 板级信号隔离异构集成封装基板及其加工方法、光传感器 |
-
2023
- 2023-05-30 CN CN202310623915.7A patent/CN116634687A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118098993A (zh) * | 2024-04-26 | 2024-05-28 | 江苏普诺威电子股份有限公司 | 板级信号隔离异构集成封装基板及其加工方法、光传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8238114B2 (en) | Printed wiring board and method for manufacturing same | |
| CN100386869C (zh) | 具有窗的球栅阵列基板及其制造方法 | |
| US7408261B2 (en) | BGA package board and method for manufacturing the same | |
| WO2007007861A1 (ja) | 多層プリント配線板 | |
| JP2006032887A (ja) | 受動素子チップ内蔵型の印刷回路基板の製造方法 | |
| CN114302561B (zh) | 具有超低铜残留半导通孔多层板的制作方法 | |
| CN116634687A (zh) | 半埋芯片的封装载板及其加工工艺 | |
| CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| CN114222434A (zh) | 一种阶梯线路的制作方法及线路板 | |
| CN114368726B (zh) | Mems内置芯片封装载板及其制作工艺 | |
| CN116581032A (zh) | 具有中空结构封装载板及其制作工艺 | |
| CN114501855B (zh) | 双面埋线超薄线路板的制作工艺 | |
| CN114206001B (zh) | 高耐压mems封装载板及其制作工艺 | |
| CN114195090B (zh) | 超高电容mems封装载板及其制作工艺 | |
| CN113163626A (zh) | 一种超薄印制电路板的制作方法 | |
| CN114375097B (zh) | 传感器用封装基板的加工工艺 | |
| CN114340223B (zh) | 基于高纵横比选择性半导通孔多层板的制作方法 | |
| CN114269071B (zh) | 多层板的通孔填孔制作工艺 | |
| KR102667583B1 (ko) | 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트 | |
| CN114466512A (zh) | Mems埋容埋阻封装载板及其制作工艺 | |
| CN112040677A (zh) | 一种新型电路板积层方法 | |
| CN114477073B (zh) | 改善mems载板边缘掉屑的制作方法 | |
| CN114190010B (zh) | Pad位于盲槽底的载板加工工艺 | |
| KR100645656B1 (ko) | 반도체 패키지 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |