CN116631877A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116631877A
CN116631877A CN202210133245.6A CN202210133245A CN116631877A CN 116631877 A CN116631877 A CN 116631877A CN 202210133245 A CN202210133245 A CN 202210133245A CN 116631877 A CN116631877 A CN 116631877A
Authority
CN
China
Prior art keywords
conductive
electronic component
substrate
encapsulant
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210133245.6A
Other languages
English (en)
Inventor
朴贤锡
金信在
申容武
徐东俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Priority to CN202210133245.6A priority Critical patent/CN116631877A/zh
Priority to TW112102532A priority patent/TW202333327A/zh
Priority to KR1020230011794A priority patent/KR20230121559A/ko
Priority to US18/163,884 priority patent/US20230260881A1/en
Publication of CN116631877A publication Critical patent/CN116631877A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供一种半导体器件及其形成方法。所述方法包括提供封装，所述封装包括：基底，所述基底包括第一表面和第二表面，所述第二表面与所述第一表面相对；第一电子部件，所述第一电子部件安装在所述基底的第一表面上；导电柱，所述导电柱形成于所述基底的第一表面上，其中所述导电柱的高度小于所述第一电子部件的高度；以及第一密封剂，所述第一密封剂设置于所述基底的第一表面上并覆盖所述第一电子部件和导电柱；在所述第一密封剂内形成凹槽以暴露所述导电柱的顶面和侧面的部分；以及在所述凹槽中形成凸块，其中所述凸块覆盖所述导电柱的顶面和侧面的暴露的部分。

Description

半导体器件及其制造方法
技术领域
本申请总体上涉及半导体器件，更具体地，涉及一种半导体器件及其制造方法。
背景技术
由于消费者希望他们的电子产品更小、更快、性能更高，以及将越来越多的功能集成到单个设备中，半导体行业一直面临着复杂集成的挑战。一种解决方案是系统级封装(SiP)。SiP是一种功能性电子系统或子系统，其包括两个或多个异质半导体管芯，例如逻辑芯片、存储器、集成无源器件(IPD)、RF滤波器、传感器、散热器或天线。最近，SiP使用双面模塑(DSM:Double Side Molding)技术来进一步缩小整体封装尺寸。然而，使用传统的DSM技术形成的半导体器件可能存在可靠性差的问题。
因此，需要一种可靠性高的半导体器件。
发明内容
本申请的一个目的是提供一种用于制造可靠性高的半导体器件的方法。
根据本申请实施例的一个方面，提供了一种用于制造半导体器件的方法。所述方法包括提供封装，所述封装包括：基底，所述基底包括第一表面和第二表面，所述第二表面与所述第一表面相对；第一电子部件，所述第一电子部件安装在所述基底的第一表面上；导电柱，所述导电柱形成于所述基底的第一表面上，其中所述导电柱的高度小于所述第一电子部件的高度；以及第一密封剂，所述第一密封剂设置于所述基底的第一表面上并覆盖所述第一电子部件和所述导电柱；在所述第一密封剂内形成凹槽以暴露所述导电柱的顶面和侧面的部分；以及在所述凹槽中形成凸块，其中所述凸块覆盖所述导电柱的顶面和侧面的暴露的部分。
根据本申请实施例的另一个方面，提供了一种半导体器件。所述半导体器件包括：基底，所述基底包括第一表面和第二表面，所述第二表面与所述第一表面相对；第一电子部件，所述第一电子部件安装在所述基底的第一表面上；导电柱，所述导电柱形成于所述基底的第一表面上，所述导电柱的高度小于所述第一电子部件的高度；第一密封剂，所述第一密封剂设置在所述基底的第一表面上，并围绕所述第一电子部件和所述导电柱；凹槽，所述凹槽形成于所述第一密封剂内并暴露所述导电柱的顶面和侧面的部分；以及凸块，所述凸块形成于所述凹槽内，其中所述凸块覆盖所述导电柱的顶面和侧面的暴露的部分。
应当理解，前面的一般描述和下面的详细描述都只是示例性和说明性的，而不是对本发明的限制。此外，并入并构成本说明书一部分的附图说明了本发明的实施例并且与说明书一起用于解释本发明的原理。
附图说明
本文引用的附图构成说明书的一部分。附图中所示的特征仅图示了本申请的一些实施例，而不是本申请的所有实施例，除非详细描述另有明确说明，并且说明书的读者不应做出相反的暗示。
图1A是示出了使用双面模塑技术形成的半导体器件的截面图；
图1B是示出了图1A中的半导体器件的部分的放大图；
图2A是根据本申请的实施例示出了半导体器件的截面图；
图2B是根据本申请的实施例示出了图2A中的半导体器件的部分的放大图；
图2C是根据本申请的另一个实施例示出了图2A中的半导体器件的部分的放大图；
图2D是根据本申请的又一个实施例示出了图2A中的半导体器件的部分的放大图；
图3是根据本申请的实施例示出了制造半导体器件的方法的流程图；
图4A至4E是根据本申请的实施例示出了图3中用于制造半导体器件的方法的各个步骤的截面图；
图5A至5F是根据本申请的实施例示出了制造封装的各个步骤的截面图；
在整个附图中将使用相同的附图标记来表示相同或相似的部分。
具体实施方式
本申请示例性实施例的以下详细描述参考了形成描述的一部分的附图。附图示出了其中可以实践本申请的具体示例性实施例。包括附图在内的详细描述足够详细地描述了这些实施例，以使本领域技术人员能够实践本申请。本领域技术人员可以进一步利用本申请的其他实施例，并在不脱离本申请的精神或范围的情况下进行逻辑、机械等变化。因此，以下详细描述的读者不应以限制性的方式解释该描述，并且仅以所附权利要求限定本申请的实施例的范围。
在本申请中，除非另有明确说明，否则使用单数包括了复数。在本申请中，除非另有说明，否则使用“或”是指“和/或”。此外，使用术语“包括”以及诸如“包含”和“含有”的其他形式的不是限制性的。此外，除非另有明确说明，诸如“元件”或“组件”之类的术语覆盖了包括一个单元的元件和组件，以及包括多于一个子单元的元件和组件。此外，本文使用的章节标题仅用于组织目的，不应解释为限制所描述的主题。
如本文所用，空间上相对的术语，例如“下方”、“下面”、“上方”、“上面”、“上”、“上侧”、“下侧”、“左侧”、“右侧”、“水平”、“竖直”等等，可以在本文中使用，以便于描述如附图中所示的一个元件或特征与另一元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该器件可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相关描述符同样可以相应地解释。应该理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，它可以直接连接到或耦接到另一个元件，或者可以存在中间元件。
图1A示出了使用双面模塑(DSM)技术形成的半导体器件100的截面图。图1B示出了图1A所示的半导体器件100的部分180的放大图。
如图1A所示，半导体器件100包括基底110，基底110具有顶面110a和底面110b，底面110b与顶面110a相对。顶部电子部件125安装在基底110的顶面110a上，并且底部电子部件135安装在底面110b上。顶部密封剂120设置在顶面110a上且可覆盖顶部电子部件125以防止其受到热冲击、物理附着、流体渗透等。此外，底部密封剂130设置在基底110的底面110b上用于类似保护目的。一个或多个铜柱136可以形成于基底110的底面110b上且电连接至各自的导电图案或其他类似结构。凸块138形成于每个铜柱136上，以通过其实现半导体器件110的内部电路与外部器件或系统的连接。
继续参考图1B，铜柱136的底面136b和底部密封剂130的底面130b相对于基底110的底面处于同一高度。在一实施例中，铜柱136和底部密封剂130可在背部研磨处理中被同时研磨，随后焊膏166可被印刷在铜柱136的底面136b上，并回流以形成凸块138。然而，由于在研磨期间的不被期望的氧化或来自底部密封剂130的污染，铜柱136的底面136b可能展现出不佳的湿润性能。因此，凸块138可能不会覆盖整个底面136b。此外，在两个相邻的铜柱136之间的底部密封剂130上还可能形成焊桥，引起半导体器件100的漏电问题。
为了解决上述问题中的至少一个问题，根据本申请的一个方面提供了一种半导体器件。在半导体器件中，可以在基底的底面形成一个或多个更短的铜柱，即，铜柱可被嵌入底部密封剂中。碗状凹槽可形成于底部密封剂上并暴露铜柱的底面和侧面的部分。此外，凸块可形成于凹槽内并覆盖铜柱的被暴露出的底面和侧面的部分。由于铜柱的更多表面区域被凸块覆盖，可明显改善铜柱和凸块之间的粘附。此外，由于每个凸块形成于底部密封剂的各个凹槽内，两个凹槽之间的底部密封剂的部分可作为阻挡物以阻止焊桥的形成。因此，可提高半导体器件的可靠性。
参考图2A和图2B，根据本申请的实施例示出了半导体器件200的截面图。图2A示出了半导体器件200的截面图，以及图2B示出了图2A中的半导体器件200的部分280的放大图。
如图2A和图2B所示，半导体器件200可包括基底210、顶部密封剂220、顶部电子部件225、底部密封剂230、底部电子部件235、导电柱236和凸块238。
具体地，基底210具有顶面210a和底面210b。在一些实施例中，基底210可包括再分布结构(RDS)，RDS具有一个或多个介电层、和位于介电层之间并穿过介电层的一个或多个导电层。导电层可定义焊盘、轨迹和插塞，电信号或电压可通过他们在RDS中水平和垂直地分布。如图2A中的例子所示，RDS 215可包括形成于顶面210a上的多个顶部导电图案211和形成于底面210b上的多个底部导电图案212。此外，RDS 215还可包括一个或多个导电通路213，导电通路213将形成于底面210b上的底部导电图案212中的至少一个与形成于顶面210a上的顶部导电图案211中的至少一个电连接。RDS 215可包括Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料中的一种或多种。在基底210为单层的情况下，导电通路213可在顶面210a和底面210b之间穿过以将顶部导电图案211与底部导电图案212分别直接连接。在基底210为多层的情况下，导电通路213可被配置为部分地在顶面210a和底面210b之间穿过以使用形成在基底210的其他布线图案来连接顶部导电图案211和底部导电图案212。可以理解的是，顶部导电图案211，底部导电图案212和导电通路213可以实现为各种结构和类型，但是本申请的方面不限于此。
顶部电子部件225可被安装在基底210的顶面210a上，并与一个或多个顶部导电图案211电连接。在图2A的示例中，顶部电子部件225可包括半导体管芯221和分立器件222。在图2A中，半导体管芯221以倒装芯片的形式形成，并且可以被安装成使半导体管芯221的导电凸块223焊接到顶部导电图案211的一部分上。在其他实施例中，半导体管芯221可包括接合焊盘并且可以通过引线接合连接到顶部导电图案211。本申请并不将半导体管芯221和顶部导电图案211之间的连接关系限定于本文所公开的示例。
底部电子部件235可被安装在基底210的底面210b上，并与一个或多个底部导电图案212电连接。在图2A的示例中，底部电子部件235被示出为半导体管芯。在其他实施例中，底部电子部件235可包括多个半导体管芯，或者还可以包括一个或多个分立器件，但是本申请的方面不限于此。底部电子部件235附接于多个底部导电图案的一部分212a，同时暴露多个底部导电图案中的剩余部分212b。这些暴露的或未覆盖的底部导电图案212b可确保顶部电子部件225向外部坏境的电连接可用，其随后可与凸块连接，并且可在下文中被称为接触焊盘。
如前所述，顶部电子部件225或底部电子部件235可包括半导体管芯或分立器件。在一示例中，顶部电子部件225和底部电子部件235可包括一个或多个晶体管，或者可以包括微控制器设备、射频(RF)设备、无线(WiFi、WLAN等)开关、功率放大器器件、低噪声放大器(LNA)设备等。
顶部密封剂220可设置于基底210的顶面210a并覆盖顶部电子部件225。顶部密封剂220可由通用型模塑料树脂制成，例如环氧基树脂，但本申请的范围不限于此。顶部密封剂220可保护顶部电子部件225免受外部环境的影响。
底部密封剂230可设置于基底210的底面210b，并围绕底部电子部件235和导电柱236。导电柱236可包括Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料中的一种或多种。在一示例中，导电柱236为铜柱，但是本申请的方面不限于此。在本示例中，导电柱236的高度小于底部电子部件235的高度，因此，当从底面210b观察时，底部密封剂230的底面与底部电子部件235的底面共面，但是底部密封剂230的底面低于导电柱236的底面。在一些实施例中，导电柱236的高度可以是底部电子部件235的高度的10％至90％，例如是底部电子部件235的高度的20％、30％、40％、50％、60％、70％或80％等。底部密封剂230和顶部密封剂220可以由相同的材料制成，例如环氧基树脂。这样，当覆盖底部电子部件235的过量的底面密封剂230没有被去除时，这些更短的导电柱236可以不从底面密封剂230暴露，以避免导电柱236被不期望的氧化。
继续参考图2B，凹槽237可形成于底部密封剂230内且可暴露导电柱236的底面和侧面的部分，该侧面的部分相邻于导电柱236的底面。例如，可使用激光烧蚀操作形成凹槽237。在一些实施例中，导电柱236的侧面的暴露部分的高度H2为导电柱236的整体高度H1的10％至90％，例如为导电柱236的整体高度的20％、30％、40％、50％、60％、70％或80％等。凸块238可形成于凹槽内，并可覆盖导电柱236的底面和暴露的侧面。凸块238和导电柱236看起来像火柴头和火柴梗。如图2B所示，凸块238可包括主体238a和填充部分238b。具体地，凸块238的主体238a覆盖导电柱236的底面，以及凸块238的填充部分238b填充在导电柱236暴露的侧面和凹槽237之间。导电柱236的顶面可与底部导电图案212连接，以及导电柱236的底面可与凸块238连接。也就是说，导电柱236可将凸块238与形成于基底210上的底部导电图案212电连接。在半导体器件200还连接至外部设备(例如，母板)的情况下，凸块238可被用于将半导体器件200连接到外部设备。
在图2B所示的示例中，凹槽237大体上具有梯形截面的截断形状(truncatedshape)，且包括凹槽壁237a和基部237b。基部237b可大体平行于底部密封剂230的底面，凹槽壁237a可相对于底部密封剂230的底面的具有锐角。基部237b的宽度大于导电柱236的宽度，且相应地形成于基部237b上的凸块238的填充部分238b可围绕导电柱236的侧面的暴露部分。
图2C根据本申请另一个实施例示出了图2A中的半导体器件200的部分280的放大图。如图2C所示，凹槽237-2只包括圆锥形凹槽壁237-2a，而没有在凹槽壁237-2a和导电柱236之间形成的平坦基部(例如，图2B所示的基部237b)。尽管如此，凹槽237-2的深度比导电柱236的底面的深度大，以使导电柱236的侧面的至少一部分被暴露出来。
图2D根据本申请的又一个实施例示出了图2A中的半导体器件200的部分280的放大图。如图2D所示，凹槽237-3通常具有圆柱形，且包括凹槽壁237-3a和基部237-3b。与图2B和图2C所示的倾斜的凹槽壁不同的是，图2D所示的凹槽壁237-3a可垂直于底部密封剂230的底面。这样，在凹槽237-3中可以形成更多的凸块材料，从而进一步提高凸块238-3对导电柱236的粘附。
参考图3，根据本申请的实施例示出了制造半导体器件的方法300的流程图。例如，方法300可被用于制造图2A所示的半导体器件。
如图3所示，方法300可以从框310中的提供封装开始。在一些实施例中，封装可以是集成电路封装，例如，具有一些包围一个或多个半导体管芯的封装材料。在框320中，可以平坦化封装的密封剂。之后，在框330中可以在密封剂内形成凹槽，在框340中可以在凹槽内形成凸块。
参考图4A至4E，示出了用于制造半导体器件的方法的各个步骤的截面图。在下文中，图3的方法300将参考图4A至4E更详细地描述。
如图4A所示，提供封装400。封装400可包括基底410、顶部密封剂420、顶部电子部件425、底部密封剂430、底部电子部件435和一个或个多导电柱436。
基底410具有顶面410a和底面410b。再分布结构(RDS)415可以形成在基底410内，RDS 415包括多个顶部导电图案411、多个底部导电图案412和多个导电通路413，导电通路413将顶部导电图案411中的至少一个与底部导电图案412中的至少一个电连接。顶部电子部件425安装在基底410的顶面410a上且可电连接至顶部导电图案411。顶部密封剂420设置在基底410的顶面410a上且覆盖顶部电子部件425。底部电子部件435安装在基底410的底面410b上且可电连接至底部导电图案412。导电柱436还形成于基底410的底面410b上且可电连接至底部导电图案412。每个导电柱436的高度可比底部电子部件435相对于底面410b的高度小。在一些实施例中，导电柱436的高度可以是底部电子部件435的高度的10％至90％，例如，20％、30％、40％、50％、60％、70％或80％等。底部密封剂430设置在基底410的底面410b上且覆盖底部电子部件435和导电柱436。在一些实施例中，导电柱436的高度可以彼此相同，也可以彼此不同。
如图4B所示，底部密封剂430被平坦化以暴露底部电子部件435。在一些实施例中，使用研磨机的背部研磨，或其他合适的化学或机械研磨或蚀刻操作，来减小底部密封剂430的厚度并暴露底部电子部件435。通过去除底部密封剂430的一部分，平坦化可以导致底部密封剂430的表面与底部电子部件435的表面共面。由于导电柱436的高度小于底部电子部件435的高度，在平坦化后导电柱436还被底部密封剂430覆盖。因此，导电柱436可不被氧化或污染。在一些实施例中，从导电柱436到底部电子部件435或在平坦化后暴露的其他锚点结构的相应距离可被提前测量，以使基于锚点结构的位置可以准确确定导电柱436的位置，即使它们没有在平坦化后被暴露。在另一些实施例中，在底部密封剂430被平坦化或减薄后，仍可覆盖底部电子部件435，而不将其暴露在外。
随后，如图4C所示，在底部密封剂430内形成凹槽437以暴露导电柱436的底面436a和侧面436b的一部分。在一些实施例中，导电柱436的暴露的侧面436b的高度为导电柱436的整体高度的10％至90％，例如，为导电柱436的整体高度的20％、30％、40％、50％、60％、70％或80％等。从底部密封剂430暴露出的底面436a和侧面436b的一部分可以为在随后步骤中形成的凸块提供更大的接触面，因此可以明显改善导电柱436和凸块之间的粘附。
在一些实施例中，可以在底部密封剂430中运用激光烧蚀形成凹槽437。此外，凹槽437可以通过蚀刻工艺或其他本领域已知的工艺形成，只要密封剂材料可以被去除。在一些实施例中，在形成凹槽437后，还可以执行清洁操作以去除残留物。例如，具有对应于导电柱436的开口的掩膜层可以被设置在底部密封剂430上，然后从掩膜层的开口暴露的密封剂材料可以被去除以暴露导电柱436的底面436a和侧面436b的一部分。
在一些实施例中，凹槽437可以环绕导电柱436，即，导电柱436的全部外围可以被暴露。在一些实施例中，凹槽437可以部分环绕导电柱436的侧面。通常，凹槽437的宽度可以比导电柱436的直径大，以促进随后凸块形成的步骤和实现更好的电性能。
关于凹槽437的配置的更多细节可以参考图2B至2D和上述实施例的相关说明，此处不再赘述。
如图4D所示，使用以下工艺中的一种或任意组合将导电凸块材料434沉积在底部密封剂430的凹槽中：蒸发、电镀、化学镀、球滴、或丝网印刷工艺。导电凸块材料可以是Al、Sn、Ni、Au、Ag、铅(Pb)、铋(Bi)、Cu、焊料或其组合，并具有可选的助焊剂溶液。例如，导电凸块材料434可以是焊膏，以及焊膏被印刷在底部密封剂430的凹槽内。由于导电凸块材料沉积在底部密封剂430的凹槽内，在两个凹槽之间的底部密封剂430的部分可作为阻挡物以防止焊桥的形成。
如图4E所示，凸块438形成于底部密封剂430的凹槽中。可以使用合适的附接或接合工艺将凸块材料接合到导电柱436。在一实施例中，可以通过将凸块材料加热到其熔点以上来使凸块材料回流以形成导电球或凸块438。凸块438可以覆盖导电柱436的底面和暴露的侧面。凸块438可以从底部密封剂430的底面突出。由于导电柱436被底部密封剂430覆盖且在平坦化操作中未被氧化或污染，导电柱436的底面和暴露的侧面可以展现出更好的湿润性能，且凸块438可以覆盖从底部密封剂430暴露出的导电柱436的整个表面。
在一些应用中，凸块438还可以被压接或热压接合至导电柱436。在导电凸块材料包括助焊剂溶液的情况下，还可执行去焊操作以清除助焊剂溶液。图4E示出的半球形凸块可以表示在导电柱436上方形成的一种互连结构。在其他实施例中，凸块438可以是柱形凸块、微凸块或其他电互连。
关于凸块438的配置的更多细节可以参考图2B至2D和上述实施例的相关说明，此处不再赘述。
图5A至5F根据本申请的实施例示出了用于制造封装的操作。该封装可以与图4A的封装400相同或相似。可以理解的是，可以使用该操作形成具有类似拓扑结构的封装。
具体地，该操作从提供如图5A所示的封装基底510开始。基底510可以是层压中介层(interposer)、PCB、晶片形式、条状中介层、引线框或其他合适的基底。基底510可以包括一个或多个绝缘层或钝化层、一个或多个穿过绝缘层形成的导电通路、以及形成在绝缘层之上或之间的一个或多个导电层。基底510可以包括预浸渍聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3的一个或多个层压层，以及酚醛棉纸、环氧树脂、树脂、玻璃织物、磨砂玻璃、聚酯或其他增强纤维或织物的组合物。绝缘层可以包含一层或多层的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)或具有类似绝缘和结构特性的其他材料。基底510也可以是多层柔性层压板、陶瓷、覆铜层压板、玻璃或半导体晶片，半导体晶片包括含有一个或多个晶体管、二极管和其他电路元件的有源表面以实现模拟电路或数字电路。基底510可以包括使用溅射、电镀、化学镀或其他合适的沉积工艺形成的一个或多个导电层或再分布层(RDL)。导电层可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag、钛(Ti)、钨(W)或其他合适的导电材料。
在图5A所示的示例中，仅以一个绝缘层作为主要基底，在基底510的顶面510a上形成多个顶部导电图案511，在基底510的底面510b上形成多个底部导电图案512。多个顶部导电图案511中的至少一个和多个底部导电图案512中的至少一个分别通过在绝缘层中形成的多个导电通路513电连接。在一些替代实施例中，其他的绝缘层和/或导电层可以形成在图5A所示的结构上，以实现更高级的信号路由。
如图5B所示，焊膏526可以被沉积或印刷到顶部导电图案511上的器件将被表面安装到基底510的顶面510a上的位置。焊膏526可以通过喷射印刷、激光印刷、气动地、通过针转移、使用光刻胶掩模，通过模板印刷，或通过其他合适的操作来分配。
如图5C所示，顶部电子部件525可以设置于顶面510a上，顶部电子部件525的端部与焊膏526接触并在焊膏526上方。顶部电子部件525可以包括半导体管芯521和分立器件522。根据需要，顶部电子部件525可以是无源或有源器件，以在形成的半导体封装内实现任何给定的电气功能。顶部电子部件525可以是有源器件，例如半导体管芯、半导体封装、分立晶体管、分立二极管等。顶部电子部件525也可以是无源器件，例如电容器、电感器或电阻器。然后，可以回流焊膏526以将顶部电子部件525机械和电耦接到顶部导电图案511。
如图5D所示，可以在基底510的顶面510a形成顶部密封剂520以覆盖顶部电子部件525。可以使用锡膏印刷、压缩模塑(compressive molding)、转移模塑(transfermolding)、液态密封模塑(liquid encapsulant molding)、真空层压、旋涂或其他合适的工具形成顶部密封剂520。在一示例中，具有顶部电子部件525的基底510设置在模具560中。模具560可以包括形成在其顶板或侧板中的一个或多个进入口560a。顶部密封剂520通过进入口560a注入模具560中。顶部密封剂520完全覆盖半导体管芯521和分立器件522。顶部密封剂520可以是高分子复合材料，例如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有合适填充物的聚合物。顶部密封剂520可以是非导电的并且在环境上保护半导体器件免受外部元件和污染物的影响。顶部密封剂520还可以保护顶部电子部件525免于由于暴露于光照而劣化。在一些示例中，如果需要，顶部密封剂520可以在从模具560中移除之后被平坦化。
如图5E所示，底部电子部件535和导电柱536形成于底面上。例如，基底510被翻转，使底面510b向上。将焊膏图案化到基底510的底面510b上的底部导电图案512的一部分上，并通过焊膏将底部电子部件535表面安装在底面510b上。在图5E的示例中，底部电子部件535被示为半导体管芯。在其他一些实施例中，多个半导体管芯或一个或多个分立器件可以通过焊膏表面安装在底面510b上。此外，在基底510的底面510b上的底部导电图案512上形成导电柱536。例如，可以通过将导电材料的一个或多个层沉积到掩膜层的开口中以形成导电柱536。在其他实施例中，通过其他合适的金属沉积技术形成导电柱536。
如图5F所示，可以在基底510的底面510b形成底部密封剂530以覆盖底部电子部件535和导电柱536。可以使用锡膏印刷、压缩模塑、转移模塑、液态密封模塑、真空层压、旋涂或其他合适的工具形成底部密封剂530。底部密封剂530和顶部密封剂520可以由相同的材料制成，例如环氧基树脂。在一些示例中，如果需要，底部密封剂530可以在从模具中移除之后被平坦化。
尽管结合图5A至图5F说明了制造与图4A中的封装400相同或相似的封装的工艺，本领域技术人员将理解，在不脱离本发明的范围的情况下，可以对该操作进行修改和调整。
本文的讨论包括许多说明性附图，这些说明性附图显示了电子封装组件的各个部分及其制造方法。为了说明清楚起见，这些图并未显示每个示例组件的所有方面。本文提供的任何示例组件和/或方法可以与本文提供的任何或所有其他组件和/或方法共享任何或所有特征。
本文已经参照附图描述了各种实施例。然而，显然可以对其进行各种修改和改变，并且可以实施另外的实施例，而不背离如所附权利要求中阐述的本发明的更广泛范围。此外，通过考虑说明书和本文公开的本发明的一个或多个实施例的实践，其他实施例对于本领域技术人员将是明显的。因此，本申请和本文中的实施例旨在仅被认为是示例性的，本发明的真实范围和精神由所附示例性权利要求的列表指示。

Claims (20)

1.一种制造半导体器件的方法，其特征在于，所述方法包括：
提供封装，所述封装包括：
基底，所述基底包括第一表面和第二表面，所述第二表面与所述第一表面相对；
第一电子部件，所述第一电子部件安装在所述基底的第一表面上；
导电柱，所述导电柱形成于所述基底的第一表面上，其中所述导电柱的高度小于所述第一电子部件的高度；以及
第一密封剂，所述第一密封剂设置于所述基底的第一表面上并覆盖所述第一电子部件和所述导电柱；
在所述第一密封剂内形成凹槽以暴露所述导电柱的顶面和侧面的部分；以及
在所述凹槽中形成凸块，其中所述凸块覆盖所述导电柱的顶面和侧面的暴露的部分。
2.根据权利要求1所述的方法，其特征在于，所述导电柱的高度为所述第一电子部件的高度的10％至90％。
3.根据权利要求1所述的方法，其特征在于，所述凸块包括主体和填充部分，所述凸块的主体覆盖所述导电柱的顶面，以及所述凸块的填充部分覆盖从所述第一密封剂暴露的所述导电柱的侧面的部分。
4.根据权利要求1所述的方法，其特征在于，所述导电柱的侧面的暴露部分的高度为所述导电柱的高度的10％至90％。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一密封剂内形成所述凹槽前，平坦化所述第一密封剂以暴露所述第一电子部件。
6.根据权利要求1所述的方法，其特征在于，在所述第一密封剂内形成所述凹槽包括使用激光烧蚀工艺在所述第一密封剂内形成所述凹槽。
7.根据权利要求1所述的方法，其特征在于，所述凹槽部分地或全部地围绕所述导电柱。
8.根据权利要求1所述的方法，其特征在于，在所述凹槽中形成所述凸块包括：
在所述第一密封的所述凹槽内印刷焊膏；以及
回流所述焊膏以形成所述凸块。
9.根据权利要求1所述的方法，其特征在于，所述导电柱包括铜柱。
10.根据权利要求1所述的方法，其特征在于，所述导电柱在所述基底的第一表面上的所述第一电子部件外。
11.根据权利要求1所述的方法，其特征在于，所述封装还包括：
第二电子部件，所述第二电子部件安装在所述基底的第二表面上；以及
第二密封剂，所述第二密封剂设置在所述基底的第二表面上并覆盖所述第二电子部件。
12.一种半导体器件，其特征在于，所述半导体器件包括：
基底，所述基底包括第一表面和第二表面，所述第二表面与所述第一表面相对；
第一电子部件，所述第一电子部件安装在所述基底的第一表面上；
导电柱，所述导电柱形成于所述基底的第一表面上，所述导电柱的高度小于所述第一电子部件的高度；
第一密封剂，所述第一密封剂设置在所述基底的第一表面上，并围绕所述第一电子部件和所述导电柱；
凹槽，所述凹槽形成于所述第一密封剂内并暴露所述导电柱的顶面和侧面的部分；以及
凸块，所述凸块形成于所述凹槽内，其中所述凸块覆盖所述导电柱的顶面和侧面的暴露的部分。
13.根据权利要求12所述的半导体器件，其特征在于，所述导电柱的高度为所述第一电子部件高度的10％至90％。
14.根据权利要求12所述的半导体器件，其特征在于，所述凸块包括主体和填充部分，所述凸块的主体覆盖所述导电柱的顶面，以及所述凸块的填充部分覆盖从所述第一密封剂暴露的所述导电柱的侧面的部分。
15.根据权利要求12所述的半导体器件，其特征在于，所述导电柱的侧面的暴露部分的高度为所述导电柱的高度的10％至90％。
16.根据权利要求12所述的半导体器件，其特征在于，所述第一密封剂暴露所述第一电子部件的顶面。
17.根据权利要求12所述的半导体器件，其特征在于，所述凹槽部分地或全部地围绕所述导电柱。
18.根据权利要求12所述的半导体器件，其特征在于，所述导电柱包括铜柱。
19.根据权利要求12所述的半导体器件，其特征在于，所述导电柱在所述基底的第一表面上的所述第一电子部件外。
20.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括：
第二电子部件，所述第二电子部件安装在所述基底的第二表面上；以及
第二密封剂，所述第二密封剂设置在所述基底的第二表面上并覆盖所述第二电子部件。
CN202210133245.6A 2022-02-11 2022-02-11 半导体器件及其制造方法 Pending CN116631877A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210133245.6A CN116631877A (zh) 2022-02-11 2022-02-11 半导体器件及其制造方法
TW112102532A TW202333327A (zh) 2022-02-11 2023-01-19 半導體裝置及其製造方法
KR1020230011794A KR20230121559A (ko) 2022-02-11 2023-01-30 반도체 디바이스 및 그것의 제조를 위한 방법
US18/163,884 US20230260881A1 (en) 2022-02-11 2023-02-03 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210133245.6A CN116631877A (zh) 2022-02-11 2022-02-11 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116631877A true CN116631877A (zh) 2023-08-22

Family

ID=87559021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210133245.6A Pending CN116631877A (zh) 2022-02-11 2022-02-11 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20230260881A1 (zh)
KR (1) KR20230121559A (zh)
CN (1) CN116631877A (zh)
TW (1) TW202333327A (zh)

Also Published As

Publication number Publication date
TW202333327A (zh) 2023-08-16
US20230260881A1 (en) 2023-08-17
KR20230121559A (ko) 2023-08-18

Similar Documents

Publication Publication Date Title
KR101159016B1 (ko) 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
US8829663B2 (en) Stackable semiconductor package with encapsulant and electrically conductive feed-through
US8237259B2 (en) Embedded chip package
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
US9865548B2 (en) Polymer member based interconnect
KR20180106791A (ko) 반도체 장치 및 그 제조 방법
KR20180065907A (ko) 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법
KR20090066211A (ko) 반도체 소자와 집적 패시브 소자 모듈의 형성 방법
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
CN116779592A (zh) 半导体封装及其制造方法
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
US20230230856A1 (en) Semiconductor device and method for making the same
US11205602B2 (en) Semiconductor device and manufacturing method thereof
CN116631877A (zh) 半导体器件及其制造方法
CN114551415A (zh) 半导体封装
US20230326769A1 (en) Method for making semiconductor device
TW202418546A (zh) 模組化半導體裝置及包含該裝置的電子裝置
CN117276260A (zh) 模块化半导体器件及包含该器件的电子器件
CN113725198A (zh) 半导体封装
CN118299277A (zh) 半导体器件及其制造方法
CN113345845A (zh) 半导体装置和制造半导体装置的方法
CN110556354A (zh) 封装件基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination