CN113725198A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN113725198A
CN113725198A CN202110324901.6A CN202110324901A CN113725198A CN 113725198 A CN113725198 A CN 113725198A CN 202110324901 A CN202110324901 A CN 202110324901A CN 113725198 A CN113725198 A CN 113725198A
Authority
CN
China
Prior art keywords
semiconductor chip
package substrate
package
semiconductor
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110324901.6A
Other languages
English (en)
Inventor
柳在炅
李慈娟
李在银
高永权
朴辰遇
李泽勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113725198A publication Critical patent/CN113725198A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

公开了半导体封装。该半导体封装包括封装基板、安装在封装基板上的第一半导体芯片、安装在第一半导体芯片的顶表面上的第二半导体芯片、以及填充封装基板与第一半导体芯片之间的空间的第一底部填充层。封装基板包括在封装基板中的腔、以及从封装基板的顶表面延伸并与腔流体连通的第一通风孔。第一底部填充层沿着第一通风孔延伸以填充腔。

Description

半导体封装
技术领域
发明构思涉及半导体封装和/或制造该半导体封装的方法，更具体地，涉及堆叠式半导体封装和/或制造该堆叠式半导体封装的方法。
背景技术
随着电子工业的发展，电子产品对高性能、高速度和紧凑尺寸的需求不断增长。为了迎合该趋势，近来已经开发了在单个封装中安装多个半导体芯片的封装技术。
在最近的电子产品市场中，对便携式装置的需求日益增长，结果，已经期望减小安装在便携式装置上的电子部件的尺寸和重量。为了实现电子部件的尺寸和重量的减小，期望不仅减小安装部件的尺寸而且将许多单独的器件集成在单个封装上的技术。
发明内容
发明构思的一些示例实施方式提供了尺寸紧凑的半导体封装和/或制造该半导体封装的方法。
发明构思的一些示例实施方式提供了具有改善的结构稳定性的半导体封装和/或制造该半导体封装的方法。
发明构思的一些示例实施方式提供了制造半导体封装的方法，该方法减少了缺陷的发生。
发明构思的特征和效果不限于以上所提及的，本领域技术人员将由以下描述清楚地理解以上未提及的其它特征和效果。
根据发明构思的一些示例实施方式，一种半导体封装可以包括：封装基板；第一半导体芯片，安装在封装基板上；第二半导体芯片，安装在第一半导体芯片的顶表面上；以及第一底部填充层，填充封装基板与第一半导体芯片之间的空间。该封装基板可以包括第一通风孔和在封装基板中的腔。第一通风孔可以从封装基板的顶表面延伸到腔，并且可以与腔流体连通。第一底部填充层可以沿着第一通风孔延伸以填充腔。
根据发明构思的一些示例实施方式，一种半导体封装可以包括：封装基板，在其中包括腔；第一半导体芯片，通过第一芯片端子安装在封装基板上；第二半导体芯片，通过第二芯片端子安装在第一半导体芯片的顶表面上；第一底部填充层，填充腔以及封装基板与第一半导体芯片之间的空间；第二底部填充层，填充第一半导体芯片与第二半导体芯片之间的空间；以及在封装基板上的模制层。模制层可以围绕第一半导体芯片和第二半导体芯片。在封装基板与第一半导体芯片之间的第一底部填充层的宽度可以小于在第一半导体芯片与第二半导体芯片之间的第二底部填充层的宽度。
根据发明构思的一些示例实施方式，一种制造半导体封装的方法可以包括：提供封装基板，该封装基板包括在其中的腔以及从封装基板的顶表面延伸并与腔流体连通的第一通风孔；在封装基板上形成第一底部填充层；在第一底部填充层上提供第一半导体芯片，以将第一半导体芯片安装在封装基板上；在第一半导体芯片上形成第二底部填充层；以及在第二底部填充层上提供第二半导体芯片，以将第二半导体芯片安装在第一半导体芯片上。当安装第一半导体芯片时，第一底部填充层可以通过第一通风孔被引入到腔中。当安装第二半导体芯片时，第二底部填充层可以从第二半导体芯片的一侧突出。
附图说明
图1示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
图2示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
图3示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
图4和图5示出了显示根据发明构思的一些示例实施方式的半导体封装的平面图。
图6和图7示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
图8示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
图9至图18示出了显示根据发明构思的一些示例实施方式的制造半导体封装的方法的截面图。
图19至图22示出了显示根据发明构思的一些示例实施方式的制造半导体封装的方法的截面图。
具体实施方式
以下内容现在将参照附图描述根据发明构思的半导体封装。
图1示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。图2示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
参照图1，可以提供封装基板100。封装基板100可以包括芯部110、设置在芯部110的顶表面上的上堆积部120、以及设置在芯部110的底表面上的下堆积部130。
芯部110可以在一个方向上延伸。当在平面中看时，芯部110可以包括一个芯图案。在发明构思的一些示例实施方式中，作为示例将芯部110示出为具有一个芯图案，但是发明构思不限于此。根据一些示例实施方式，芯部110可以包括两个或更多个芯图案。例如，封装基板100可以包括当在平面中看时彼此间隔开的多个芯图案。芯部110可以包括电介质材料。例如，芯部110可以包括玻璃纤维、陶瓷板、环氧树脂和树脂中的一种。再例如，芯部110可以包括选自不锈钢、铝(Al)、镍(Ni)、镁(Mg)、锌(Zn)、钽(Ta)及其任何组合中的一种。
芯部110可以在其中具有竖直地穿透芯部110的竖直连接端子112。竖直连接端子112可以将上堆积部120电连接到下堆积部130。
上堆积部120和下堆积部130可以分别设置在芯部110的顶表面和底表面上。
上堆积部120可以覆盖芯部110的顶表面。上堆积部120可以包括交替地堆叠在芯部110的顶表面上的多个上电介质层122和多条上布线124。上电介质层122中最上面的一个可以暴露上布线124中的上布线，并且暴露的上布线124可以对应于第一基板焊盘124a，下面将讨论的半导体芯片200和300通过第一基板焊盘124a安装在封装基板100上。例如，上电介质层122中最上面的一个可以包括凹陷，第一基板焊盘124a可以暴露于所述凹陷。
下堆积部130可以覆盖芯部110的底表面。下堆积部130可以包括交替地堆叠在芯部110的底表面上的多个下电介质层132和多条下布线134。
上电介质层122和下电介质层132可以包括预浸料(prepreg)、味之素堆积膜(ABF)、FR-4或双马来酰亚胺三嗪(BT)。上布线124和下布线134可以包括电路图案。下布线134可以通过竖直连接端子112电连接到上布线124。上布线124和下布线134可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)及其任何组合中的一种。
封装基板100可以具有腔CV和第一通风孔VH1。
腔CV可以是在该处芯部110被从封装基板100部分地去除的凹陷。腔CV可以位于芯部110内部。例如，腔CV可以被定义为表示在其中芯部110被部分地去除并且其被芯部110围绕的区域。当在平面中看时，腔CV可以被置于封装基板100的中央部分上。例如，腔CV可以设置在竖直连接端子112之间。
根据一些示例实施方式，腔CV可以是其中上堆积部120和下堆积部130之一被部分地去除的区域。例如，如图2所示，芯部110可以在其下方具有通过部分地去除下堆积部130而形成的腔CV'。例如，腔CV'可以被定义为表示在其中下堆积部130被部分地去除并且其被芯部110和下堆积部130围绕的区域。与图2所示的不同，腔CV可以是在其中上堆积部120被部分地去除的区域。
根据一些示例实施方式，腔CV可以是在其中芯部110、上堆积部120和下堆积部130被部分地去除的区域。例如，腔CV可以被定义为表示其中芯部110、上堆积部120和下堆积部130中的每个被部分地去除并且其被芯部110、上堆积部120和下堆积部130围绕的区域。
参照回图1，第一通风孔VH1可以形成在封装基板100的上部。当在平面中看时，第一通风孔VH1可以设置在封装基板100的中央部分上。例如，第一通风孔VH1可以位于形成在上堆积部120的上电介质层122中的凹陷之间。第一通风孔VH1可以被置于腔CV上方。第一通风孔VH1可以从腔CV朝向封装基板100的顶表面延伸。例如，第一通风孔VH1可以形成为穿透芯部110的一部分和上堆积部120。腔CV可以通过第一通风孔VH1在空间上(例如，流体连通地)连接到外部。第一通风孔VH1可以具有约2μm至约10μm的宽度D1。第一通风孔VH1可以具有约0.1至约2.0的高宽比。第一通风孔VH1的高宽比和宽度D1可以取决于下面将讨论的模制层600的材料。图1描绘了包括一个第一通风孔VH1的示例，但是发明构思不限于此。
第一通风孔VH1可以被提供为多个，如下面的图3所示。图3示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。图4和图5示出了显示根据发明构思的一些示例实施方式的半导体封装的平面图。如图3所示，多个第一通风孔VH1中的每个可以穿透芯部110的一部分和上堆积部120，从而在空间上连接到腔CV。第一通风孔VH1可以设置得当在平面中看时彼此间隔开，第一通风孔VH1可以以规则的间隔排列。第一通风孔VH1可以沿平行于封装基板100的顶表面的第一方向X和第二方向Y排列。在这种情况下，当在平面中看时，第一通风孔VH1可以构成多个行和多个列。例如，如图4所示，第一方向X和第二方向Y可以彼此正交，并且第一通风孔VH1可以以四边形格子形状排列。再例如，如图5所示，第一方向X和第二方向Y可以以约60°的角度彼此交叉，并且第一通风孔VH1可以以六边形格子形状排列。然而，发明构思不限于此，第一通风孔VH1可以以各种形状排列。
再次参照图1，外部端子140可以设置在下堆积部130下方。外部端子140可以提供在下堆积部130的底表面上。例如，外部端子140可以被置于提供在下堆积部130的底表面上的第二基板焊盘134a上。在这种情况下，第二基板焊盘134a可以是下布线134中的从下堆积部130的下电介质层132暴露的下布线，或是设置在下堆积部130的下电介质层132上并连接到下布线134的单独的焊盘。外部端子140可以包括焊料球或焊料凸块。
第一半导体芯片200可以安装在封装基板100上。第一半导体芯片200可以是存储芯片或逻辑芯片。第一半导体芯片200可以包括诸如硅(Si)的半导体材料。第一半导体芯片200可以具有前表面和后表面。在本说明书中，语言文字“前表面”可以被定义为表示半导体芯片中的集成器件的有源表面或在其上形成半导体芯片的焊盘的表面，语言文字“后表面”可以被定义为表示与前表面相反的表面。第一半导体芯片200可以包括第一基础层210、设置在第一半导体芯片200的前表面上的第一芯片焊盘220、覆盖第一半导体芯片200的前表面的第一下钝化层230、设置在第一半导体芯片200的后表面上的第二芯片焊盘240、以及覆盖第一半导体芯片200的后表面的第一上钝化层250。
第一芯片焊盘220可以电连接到第一半导体芯片200中的集成器件或集成电路。根据一些示例实施方式，再分布线可以提供在第一半导体芯片200中的第一芯片焊盘220和集成器件之间。第二芯片焊盘240可以通过竖直地穿透第一基础层210的第一贯通电极260电连接到第一芯片焊盘220。替代地，第二芯片焊盘240可以通过第一贯通电极260连接到从第一半导体芯片200中的集成器件电浮置的单独的布线。第一芯片焊盘220和第二芯片焊盘240可以包括诸如金属的导电材料。例如，第一芯片焊盘220和第二芯片焊盘240可以包括铜(Cu)。
第一芯片焊盘220可以被第一半导体芯片200的前表面上的第一下钝化层230围绕。例如，第一下钝化层230可以覆盖第一基础层210的底表面，并且可以接触第一芯片焊盘220的侧表面。第一下钝化层230可以具有在与第一芯片焊盘220的底表面的水平相同的水平处的最下端。第二芯片焊盘240可以被第一半导体芯片200的后表面上的第一上钝化层250围绕。例如，第一上钝化层250可以覆盖第一基础层210的顶表面，并且可以接触第二芯片焊盘240的侧表面。第一上钝化层250可以具有在与第二芯片焊盘240的顶表面的水平相同的水平处的最上端。第一下钝化层230和第一上钝化层250可以包括氧化物或氮化物。例如，第一下钝化层230和第一上钝化层250可以包括硅氧化物(SiO)、硅氮化物(SiN)或硅碳氮化物(SiCN)。
第一半导体芯片200可以与腔CV竖直地重叠。例如，腔CV和第一通风孔VH1可以位于第一半导体芯片200的中央部分下方。第一半导体芯片200可以具有比腔CV的宽度大的宽度。例如，腔CV的宽度可以是第一半导体芯片200的宽度的约1/5至约1/2。
第一半导体芯片200可以安装在封装基板100上。第一半导体芯片200的前表面可以指向封装基板100，第一半导体芯片200可以以倒装芯片的方式安装在封装基板100上。例如，第一连接端子202可以提供在第一半导体芯片200的第一芯片焊盘220上，第一连接端子202可以联接到封装基板100的第一基板焊盘124a。第一连接端子202可以包括焊料球或焊料凸块。
第一底部填充层400可以插置在封装基板100与第一半导体芯片200之间。第一底部填充层400可以填充封装基板100与第一半导体芯片200之间的空间，并且可以围绕第一连接端子202。第一底部填充层400可以由模制构件形成或由包含树脂、活化剂和溶剂的助熔剂(flux)形成。所述溶剂可以包括乙二醇醚酯化合物、乙二醇醚化合物、酯化合物、酮化合物或环状酯化合物。替代地，第一底部填充层400可以包括诸如味之素堆积膜(ABF)的非导电膜(NCF)。第一底部填充层400可以从第一半导体芯片200的侧表面向外突出。例如，第一底部填充层400可以具有比第一半导体芯片200的宽度大的宽度。
第一底部填充层400可以填充封装基板100的腔CV。例如，第一底部填充层400可以具有第一延伸部402，该第一延伸部402沿着第一通风孔VH1延伸并从封装基板100与第一半导体芯片200之间的空间凸出到腔CV中。第一底部填充层400的第一延伸部402可以填充第一通风孔VH1和腔CV两者。
第二半导体芯片300可以堆叠在第一半导体芯片200上。第二半导体芯片300可以是存储芯片。第二半导体芯片300可以与第一半导体芯片200基本相同或相似。替代地，第二半导体芯片300可以是与第一半导体芯片200不同的类型。每个第二半导体芯片300可以包括第二基础层310、设置在第二半导体芯片300的前表面上的第三芯片焊盘320、覆盖第二半导体芯片300的前表面的第二下钝化层330、设置在第二半导体芯片300的后表面上的第四芯片焊盘340、覆盖第二半导体芯片300的后表面的第二上钝化层350、以及将第三芯片焊盘320连接到第四芯片焊盘340的第二贯通电极360。
第二半导体芯片300中最下面的一个可以安装在第一半导体芯片200上。最下面的第二半导体芯片300的前表面可以指向第一半导体芯片200，最下面的第二半导体芯片300可以以倒装芯片的方式安装在第一半导体芯片200上。例如，第二连接端子302可以提供在最下面的第二半导体芯片300的第三芯片焊盘320上，第二连接端子302可以联接到第一半导体芯片200的第二芯片焊盘240。第二连接端子302可以包括焊料球或焊料凸块。第一半导体芯片200与最下面的第二半导体芯片300之间的距离可以大于第一半导体芯片200与封装基板100之间的距离。根据发明构思的一些示例实施方式，因为在第一半导体芯片200与封装基板100之间提供小的距离，所以可以提供其高度小且其尺寸紧凑的半导体封装。
此外，第二半导体芯片300可以每个安装在其下方的下面的另一第二半导体芯片300上。例如，第二半导体芯片300可以每个通过第二连接端子302安装在其下面的第二半导体芯片300的第四芯片焊盘340上。第二半导体芯片300之间的距离可以与第一半导体芯片200和最下面的第二半导体芯片300之间的距离基本相同，并大于封装基板100和第一半导体芯片200之间的距离。
根据一些示例实施方式，第二半导体芯片300中的最上面的一个可以不包括第四芯片焊盘340、第二上钝化层350或第二贯通电极360。替代地，与所示的不同，最上面的第二半导体芯片300可以与其它第二半导体芯片300相同，并且可以包括第四芯片焊盘340、第二上钝化层350和第二贯通电极360。
第二底部填充层500可以插置在第二半导体芯片300之间以及在第一半导体芯片200与最下面的第二半导体芯片300之间。第二底部填充层500可以填充第一半导体芯片200与最下面的第二半导体芯片300之间的空间以及第二半导体芯片300之间的空间，并且可以围绕第二连接端子302。第二底部填充层500可以由模制构件形成或由包含树脂、活化剂和溶剂的助熔剂形成。替代地，第二底部填充层500可以包括诸如味之素堆积膜(ABF)的非导电膜(NCF)。第二底部填充层500可以从第二半导体芯片300的侧表面向外突出。例如，第二底部填充层500可以具有比第二半导体芯片300的宽度大的宽度。此外，第二底部填充层500的宽度可以大于第一底部填充层400的宽度。替代地，第二底部填充层500的宽度可以等于第一底部填充层400的宽度。
模制层600可以提供在封装基板100上。模制层600可以覆盖封装基板100的顶表面。模制层600可以围绕第一半导体芯片200和第二半导体芯片300。例如，模制层600可以覆盖第一半导体芯片200的侧表面和第二半导体芯片300的侧表面。在这种情况下，模制层600的外表面与第一底部填充层400的远端之间的距离可以大于模制层600的外表面与第二底部填充层500的远端之间的距离。模制层600的外表面与第一底部填充层400的远端之间的距离可以在从约100μm至约500μm的范围内。模制层600可以保护第一半导体芯片200和第二半导体芯片300。模制层600可以包括电介质材料。例如，模制层600可以包括环氧模制化合物(EMC)。模制层600可以形成为覆盖第一半导体芯片200和第二半导体芯片300。例如，模制层600可以覆盖最上面的第二半导体芯片300的后表面。替代地，与所示的不同，模制层600可以暴露最上面的第二半导体芯片300的后表面。
根据发明构思的一些示例实施方式，可以向第一底部填充层400提供小的宽度，并且可以在模制层600与封装基板100之间提供大的接触面积。因此，模制层600和封装基板100可以在其间具有强的粘合力，并且半导体封装可以提高结构稳定性。
图6和图7示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。为了便于解释，以下描述将集中于与图1至图5的描述的区别。
参照图6，封装基板100可以进一步包括第二通风孔VH2。第二通风孔VH2可以形成在封装基板100的下部。当在平面中看时，第二通风孔VH2可以设置在封装基板100的中央部分上。例如，第二通风孔VH2可以被置于腔CV下方。第二通风孔VH2可以从腔CV延伸到封装基板100的底表面。例如，第二通风孔VH2可以形成为穿透芯部110的一部分和下堆积部130。腔CV可以通过第二通风孔VH2在空间上连接到外部。第二通风孔VH2可以具有约2μm至约10μm的宽度D2。第二通风孔VH2可以具有约0.1或更高的高宽比。第二通风孔VH2的高宽比和宽度D2可以取决于模制层600的材料。图6描绘了提供一个第二通风孔VH2，但是发明构思不限于此。
例如，如图7所示，第二通风孔VH2可以被提供为多个。第二通风孔VH2可以全都穿透芯部110的一部分和下堆积部130，从而在空间上连接到腔CV。第二通风孔VH2可以设置得当在平面中看时彼此间隔开，第二通风孔VH2可以以规则的间隔排列。第二通风孔VH2可以沿平行于封装基板100的底表面的第一方向和第二方向排列。在这种情况下，当在平面中看时，第二通风孔VH2可以构成多个行和多个列。例如，第二通风孔VH2可以以四边形格子形状排列。再例如，第二通风孔VH2可以以六边形格子形状排列。然而，发明构思不限于此，第二通风孔VH2可以以各种形状排列。
参照图6和图7，第一底部填充层400可以从封装基板100向下延伸。例如，第一底部填充层400可以具有第二延伸部404，该第二延伸部404沿着第二通风孔VH2延伸并从腔CV中的第一延伸部402凸出到封装基板100的底表面上。第一底部填充层400的第二延伸部404可以部分地覆盖封装基板100的底表面。在这种情况下，封装基板100的底表面与第二延伸部404的最下端之间的距离可以小于外部端子140的厚度。
图8示出了显示根据发明构思的一些示例实施方式的半导体封装的截面图。
参照图8，第一半导体芯片200和第二半导体芯片300可以堆叠在封装基板100上。封装基板100以及第一半导体芯片200和第二半导体芯片300可以与参照图1讨论的那些相同或相似。
第一底部填充层400可以提供在封装基板100与第一半导体芯片200之间，第二底部填充层500可以提供在第二半导体芯片300之间以及在第一半导体芯片200与第二半导体芯片300之间。第一底部填充层400和第二底部填充层500可以与参照图1讨论的那些相同。例如，第一底部填充层400可以具有填充第一通风孔VH1和第一腔CV1的第一延伸部402。
第三半导体芯片700可以提供在封装基板100上。第三半导体芯片700和第一半导体芯片200可以在平行于封装基板100的顶表面的方向上彼此间隔开。例如，第一半导体芯片200与第三半导体芯片700之间的间隔距离可以在从约50μm至约100μm的范围内。第一半导体芯片200和第三半导体芯片700可以通过封装基板100的上堆积部120中的电路线126彼此电连接。第一半导体芯片200和第二半导体芯片300可以是诸如DRAM、SRAM、MRAM或闪存的存储芯片，第三半导体芯片700可以是逻辑芯片。
第三底部填充层800可以插置在封装基板100与第三半导体芯片700之间。第三底部填充层800可以填充封装基板100与第三半导体芯片700之间的空间。第三底部填充层800可以从第三半导体芯片700的侧表面向外突出。例如，第三底部填充层800可以具有比第三半导体芯片700的宽度大的宽度。第三底部填充层800可以填充形成在封装基板100中的第二腔CV2。
图9至图18示出了显示根据发明构思的一些示例实施方式的制造半导体封装的方法的截面图。
参照图9，可以提供第一芯层1010、第二芯层1020和第三芯层1030。第一芯层1010、第二芯层1020和第三芯层1030可以是构成参照图1讨论的封装基板100的芯部110的组成部分。第一芯层1010、第二芯层1020和第三芯层1030可以每个包括电介质材料。
可以在第一芯层1010中形成第一孔H1。第一孔H1可以形成在对应的封装区域PR上。第一孔H1可以形成为竖直地穿透第一芯层1010。封装区域PR可以隔着分离区域SR彼此间隔开。在本说明书中，封装区域PR可以被定义为表示在其每个上形成一个半导体封装的区(zone)，分隔区域SR可以被定义为表示沿着其执行锯切工艺以将所形成的半导体封装彼此分割开的区。
参照图10，可以将第二芯层1020联接到第一芯层1010的顶表面，可以将第三芯层1030联接到第一芯层1010的底表面。第一芯层1010、第二芯层1020和第三芯层1030可以构成芯部110。第一芯层1010的第一孔H1可以被第一芯层1010、第二芯层1020和第三芯层1030围绕。被第一芯层1010、第二芯层1020和第三芯层1030围绕的第一孔H1可以构成腔CV。
参照图11，可以在芯部110中形成竖直连接端子112。例如，竖直连接端子112可以通过形成穿透芯部110的孔、然后用导电材料填充该孔而形成。在封装区域PR上，竖直连接端子112可以与腔CV间隔开地形成。
可以在芯部110上形成上堆积部120。例如，可以在芯部110的顶表面上形成电介质层，然后可以图案化该电介质层以形成上电介质层122。上电介质层122的图案化可以暴露竖直连接端子112。可以在上电介质层122上形成导电层，然后可以图案化该导电层以形成上布线124。可以重复地执行上电介质层122和上布线124的形成。多个上电介质层122和多条上布线124可以构成参照图1讨论的上堆积部120。上布线124中最上面的一条的一部分可以被掩埋在上电介质层122中。上布线124中最上面的一条的另一部分可以暴露于形成在上电介质层122中最上面的一个中的凹陷。
可以在芯部110下方形成下堆积部130。例如，可以在芯部110的底表面上形成电介质层，然后可以图案化该电介质层以形成下电介质层132。可以在下电介质层132上形成导电层，然后可以图案化该导电层以形成下布线134。可以重复地执行下电介质层132和下布线134的形成。多个下电介质层132和多条下布线134可以构成参照图1讨论的下堆积部130。
参照图12，可以在封装基板100中形成第一通风孔VH1。第一通风孔VH1可以通过蚀刻芯部110的一部分和上堆积部120而形成。第一通风孔VH1可以形成为在空间上连接到腔CV。第一通风孔VH1的形成可以包括诸如激光钻孔的钻孔工艺。第一通风孔VH1可以与上布线124间隔开。
根据一些示例实施方式，如图13所示，可以在封装基板100中另外形成第二通风孔VH2。第二通风孔VH2可以通过蚀刻芯部110的一部分和下堆积部130而形成。第二通风孔VH2可以形成为在空间上连接到腔CV。第二通风孔VH2的形成可以与第一通风孔VH1的形成同时地或分开地执行。第二通风孔VH2的形成可以包括钻孔工艺。如图13所示，当在封装基板100中形成第二通风孔VH2时，可以制造如图6中讨论的半导体封装。以下内容将集中于图12的实施方式。
参照图14，可以将封装基板100提供在载体基板900上。可以将封装基板100附接到载体基板900。例如，如图所示，载体基板900可以包括提供在其顶表面上的粘合构件910。再例如，载体基板900可以包括胶带910。
可以在封装基板100上提供第一底部填充构件410。例如，第一底部填充构件410可以是非导电粘合剂或非导电膜。当第一底部填充构件410是非导电粘合剂时，第一底部填充构件410可以通过用液体非导电粘合剂涂覆封装基板100的分配方法形成。当第一底部填充构件410是非导电膜时，第一底部填充构件410可以通过将非导电膜附接到封装基板100而形成。第一底部填充构件410可以提供在封装基板100的封装区域PR上。例如，第一底部填充构件410可以在覆盖第一通风孔VH1的同时定位在腔CV上方。第一底部填充构件410可以与分隔区域SR间隔开。
参照图15，可以执行热压结合以将第一半导体芯片200联接到封装基板100。第一半导体芯片200可以通过第一连接端子202电连接到封装基板100。例如，第一连接端子202可以联接到提供在上堆积部120的凹陷中的上布线124。因此，可以在封装基板100与第一半导体芯片200之间提供小的间隔。当第一半导体芯片200在朝向封装基板100的方向上被压挤时，第一底部填充构件410可以从第一半导体芯片200的侧表面向外突出。此外，如图15所示的箭头所指，第一底部填充构件410可以穿过第一通风孔VH1以填充腔CV。被压挤的第一底部填充构件410可以构成第一底部填充层400。随着第一底部填充构件410被引入到腔CV中，第一底部填充构件410可以每个从第一半导体芯片200的侧表面向外突出小的距离。因此，第一底部填充层400中没有任何一个可以突出到分隔区域SR，并且可以在随后的锯切工艺中减少缺陷的发生。
参照图16，可以在第一半导体芯片200上提供第二底部填充构件510。例如，第二底部填充构件510可以是非导电粘合剂或非导电膜。当第二底部填充构件510是非导电粘合剂时，第二底部填充构件510可以通过用液体非导电粘合剂涂覆第一半导体芯片200的分配方法而形成。当第二底部填充构件510是非导电膜时，第二底部填充构件510可以通过将非导电膜附接到第一半导体芯片200而形成。
参照图17，可以执行热压接合以将第二半导体芯片300联接到第一半导体芯片200。第二半导体芯片300可以通过第二连接端子302电连接到第一半导体芯片200。例如，第二连接端子302可以联接到第一半导体芯片200的第二芯片焊盘240。当第二半导体芯片300在朝向第一半导体芯片200的方向上被压挤时，如图17所示的箭头所指，第二底部填充构件510可以从第二半导体芯片300的侧表面向外突出。被压挤的第二底部填充构件510可以构成第二底部填充层500。第二底部填充层500从第二半导体芯片300的侧表面向外的突出距离可以大于第一底部填充层400从第一半导体芯片200的侧表面向外的突出距离。第一半导体芯片200与第二半导体芯片300之间的距离可以大于封装基板100与第一半导体芯片200之间的距离。
参照图18，可以堆叠其它第二半导体芯片300。第二半导体芯片300的堆叠工艺可以与参照图16和图17讨论的工艺相同。
可以在封装基板100上形成模制层600。例如，封装基板100可以在其顶表面上被提供有围绕第一半导体芯片200和第二半导体芯片300的电介质材料，然后可以固化该电介质材料以形成模制层600。该电介质材料可以包括电介质聚合物或热固性树脂。
之后，可以执行诸如锯切工艺的切单工艺以形成半导体封装。可以在分隔区域SR上执行锯切工艺。因此，第一半导体芯片200可以彼此分离，并且可以形成多个半导体封装。
当封装基板100中没有形成腔CV时，第一底部填充层400可以以小的间隔提供在封装基板100与第一半导体芯片200之间，并且可以每个从第一半导体芯片200的侧表面向外突出大的距离。例如，因为封装基板100与第一半导体芯片200之间的距离小于第一半导体芯片200与第二半导体芯片300之间的距离，所以第一底部填充层400的突出距离可能大于第二底部填充层500的突出距离。在这种情况下，第一底部填充层400可以与分隔区域SR相邻地形成，并且在随后的锯切工艺中可能发生缺陷，诸如模制层600的分层。
根据发明构思的一些示例实施方式，因为第一底部填充构件410被引入到腔CV中，所以第一底部填充层400可以每个从第一半导体芯片200的侧表面向外突出小的距离。结果，第一底部填充构件410中没有任何一个可以突出到分隔区域SR，并且可以在锯切工艺中减少缺陷的发生。
参照回图1，可以去除载体基板900。例如，可以通过施加剪切应力或通过化学处理粘合构件910来去除载体基板900。载体基板900的去除可以暴露封装基板100的底表面。可以在封装基板100的暴露的底表面上形成外部端子140。
上述过程可以制造图1所示的半导体封装。
图19至图22示出了显示根据发明构思的一些示例实施方式的制造半导体封装的方法的截面图。
参照图19，可以提供芯部110。可以在芯部110中形成竖直连接端子112。例如，竖直连接端子112可以通过在封装区域PR上形成穿透芯部110的孔、然后用导电材料填充该孔而形成。
可以在芯部110上形成上堆积部120。例如，可以在芯部110的顶表面上形成电介质层，然后可以图案化该电介质层以形成上电介质层122。可以在上电介质层122上形成导电层，然后可以图案化该导电层以形成上布线124。可以重复地执行上电介质层122和上布线124的形成。多个上电介质层122和多条上布线124可以构成参照图1讨论的上堆积部120。
参照图20，可以在芯部110的底表面上形成电介质层，然后可以图案化该电介质层以形成下电介质层132。可以在下电介质层132上形成导电层，然后可以图案化该导电层以形成下布线134。可以重复地执行下电介质层132和下布线134的形成。
可以在下电介质层132中形成第二孔H2。第二孔H2可以形成在对应的封装区域PR上。第二孔H2可以形成为竖直地穿透下电介质层132。第二孔H2可以与下布线134间隔开。
参照图21，可以在封装基板100的底表面上进一步形成另外的下电介质层132和另外的下布线134。另外的下电介质层132可以覆盖第二孔H2。因此，第二孔H2可以被下电介质层132围绕。被下电介质层132围绕的第二孔H2可以构成腔CV'。
参照图22，可以在封装基板100中形成第一通风孔VH1。第一通风孔VH1可以通过蚀刻芯部110的一部分和上堆积部120而形成。第一通风孔VH1可以形成为在空间上连接到腔CV'。第一通风孔VH1的形成可以包括诸如激光钻孔的钻孔工艺。第一通风孔VH1可以与上布线124间隔开。
之后，可以执行参照图14至图18讨论的工艺以制造图2的半导体封装。
在根据发明构思的一些示例实施方式的半导体封装中，小的距离可以在第一半导体芯片与封装基板之间，因此可以向半导体封装提供高度减小并提供尺寸减小的优点。此外，底部填充层可以被提供为具有小的宽度，并且可以在模制层与封装基板之间提供大的接触面积。因此，模制层和封装基板可以在其间具有强的粘合力，并且半导体封装可以在结构稳定性上得到提高。
在根据发明构思的一些示例实施方式的制造半导体封装的方法中，可以将底部填充构件引入到封装基板的腔中，因此底部填充层可以每个从半导体芯片的侧表面向外突出小的距离。因此，底部填充层可以不突出到分隔区域，并且可以在锯切过程中减少缺陷的发生。
尽管已经结合发明构思的在附图中示出的一些示例实施方式描述了发明构思，但是本领域普通技术人员将理解，在不背离发明构思的精神和特征的情况下，可以在其中进行形式和细节上的变化。因此，以上所公开的实施方式因而应被认为是说明性的而非限制性的。
本申请要求享有2020年5月22日在韩国知识产权局提交的韩国专利申请第10-2020-0061467号的优先权，其公开通过引用整体合并于此。

Claims (20)

1.一种半导体封装，包括：
封装基板，
所述封装基板包括第一通风孔和在所述封装基板中的腔，
所述第一通风孔从所述封装基板的顶表面延伸到所述腔，使得所述第一通风孔与所述腔流体连通；
第一半导体芯片，安装在所述封装基板上；
第二半导体芯片，安装在所述第一半导体芯片的顶表面上；以及
第一底部填充层，填充所述封装基板与所述第一半导体芯片之间的空间，所述第一底部填充层沿着所述第一通风孔延伸以填充所述腔。
2.根据权利要求1所述的半导体封装，进一步包括：
第二底部填充层，填充所述第一半导体芯片与所述第二半导体芯片之间的空间，其中
所述封装基板和所述第一半导体芯片之间的所述第一底部填充层的宽度与所述第一半导体芯片和所述第二半导体芯片之间的所述第二底部填充层的宽度相同或小于所述第一半导体芯片和所述第二半导体芯片之间的所述第二底部填充层的宽度。
3.根据权利要求1所述的半导体封装，其中
所述第一通风孔是所述封装基板中包括的多个第一通风孔中的一个，以及
所述多个第一通风孔沿平行于所述封装基板的所述顶表面的第一方向和第二方向排列。
4.根据权利要求1所述的半导体封装，其中所述第一通风孔的宽度在2μm至10μm的范围内。
5.根据权利要求1所述的半导体封装，其中
所述封装基板包括芯部、第一堆积部和第二堆积部，
所述芯部具有第一表面和与所述第一表面相反的第二表面，
所述第一堆积部和所述第二堆积部分别在所述第一表面和所述第二表面上，
所述第一堆积部和所述第二堆积部中的每个包括交替堆叠的多个电介质层和多条布线，以及
所述腔在所述芯部或所述第二堆积部中。
6.根据权利要求1所述的半导体封装，其中所述封装基板与所述第一半导体芯片之间的距离小于所述第一半导体芯片与所述第二半导体芯片之间的距离。
7.根据权利要求1所述的半导体封装，其中所述封装基板进一步包括第二通风孔，所述第二通风孔从所述封装基板的底表面延伸到所述腔，并与所述腔流体连通。
8.根据权利要求7所述的半导体封装，其中所述第一底部填充层从所述腔的内部沿着所述第二通风孔延伸到所述封装基板的所述底表面上。
9.根据权利要求7所述的半导体封装，其中
所述第二通风孔是所述封装基板中的多个第二通风孔中的一个，以及
所述多个第二通风孔沿平行于所述封装基板的所述底表面的第一方向和第二方向排列。
10.根据权利要求1所述的半导体封装，进一步包括：
在所述封装基板上的模制层，所述模制层围绕所述第一半导体芯片和所述第二半导体芯片，
其中所述模制层的外表面与所述第一底部填充层的远端之间的距离在100μm至500μm的范围内。
11.根据权利要求1所述的半导体封装，其中
所述封装基板包括在所述封装基板的所述顶表面上的多个凹陷中的多个基板焊盘，
所述多个基板焊盘在所述封装基板的所述顶表面上暴露，
所述封装基板在其上包括多个连接端子，以及
所述第一半导体芯片通过所述多个连接端子联接到所述多个基板焊盘。
12.一种半导体封装，包括：
封装基板，在其中包括腔；
第一半导体芯片，通过第一连接端子安装在所述封装基板上；
第二半导体芯片，通过第二连接端子安装在所述第一半导体芯片的顶表面上；
第一底部填充层，填充所述腔以及所述封装基板与所述第一半导体芯片之间的空间；
第二底部填充层，填充所述第一半导体芯片与所述第二半导体芯片之间的空间，所述封装基板与所述第一半导体芯片之间的所述第一底部填充层的宽度小于所述第一半导体芯片与所述第二半导体芯片之间的所述第二底部填充层的宽度；以及
在所述封装基板上的模制层，所述模制层围绕所述第一半导体芯片和所述第二半导体芯片。
13.根据权利要求12所述的半导体封装，其中
所述封装基板进一步包括从所述腔延伸到所述封装基板的顶表面的第一通风孔，以及
所述第一底部填充层沿着所述第一通风孔延伸以填充所述腔。
14.根据权利要求12所述的半导体封装，其中
所述封装基板进一步包括第二通风孔，所述第二通风孔从所述封装基板的底表面延伸到所述腔并与所述腔流体连通，以及
所述第一底部填充层从所述腔的内部沿着所述第二通风孔延伸到所述封装基板的所述底表面上。
15.根据权利要求12所述的半导体封装，其中
所述封装基板包括芯部、在所述芯部的顶表面上的第一堆积部以及在所述芯部的底表面上的第二堆积部。
16.根据权利要求15所述的半导体封装，其中所述腔在所述封装基板的所述芯部中。
17.根据权利要求15所述的半导体封装，其中
所述腔在所述封装基板的所述第二堆积部中，以及
所述腔与所述第二堆积部的布线间隔开。
18.一种半导体封装，包括：
封装基板，在其中包括腔；
第一半导体芯片，安装在所述封装基板上；
第二半导体芯片，安装在所述第一半导体芯片的顶表面上；
第一底部填充层，填充所述封装基板与所述第一半导体芯片之间的空间，并且延伸到所述封装基板的腔中；
第二底部填充层，填充所述第一半导体芯片与所述第二半导体芯片之间的空间；以及
在所述封装基板上的模制层，所述模制层围绕所述第一半导体芯片和所述第二半导体芯片，
其中，所述第二底部填充层从所述第二半导体芯片的侧表面向外的突出距离大于所述第一底部填充层从所述第一半导体芯片的侧表面向外的突出距离。
19.根据权利要求18所述的半导体封装，其中所述封装基板进一步包括从所述腔延伸到所述封装基板的顶表面的第一通风孔，以及
所述第一底部填充层沿着所述第一通风孔延伸以填充所述腔。
20.根据权利要求18所述的半导体封装，其中
所述封装基板和所述第一半导体芯片之间的所述第一底部填充层的宽度小于所述第一半导体芯片和所述第二半导体芯片之间的所述第二底部填充层的宽度。
CN202110324901.6A 2020-05-22 2021-03-26 半导体封装 Pending CN113725198A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0061467 2020-05-22
KR1020200061467A KR20210144302A (ko) 2020-05-22 2020-05-22 반도체 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113725198A true CN113725198A (zh) 2021-11-30

Family

ID=78608348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110324901.6A Pending CN113725198A (zh) 2020-05-22 2021-03-26 半导体封装

Country Status (3)

Country Link
US (2) US11538792B2 (zh)
KR (1) KR20210144302A (zh)
CN (1) CN113725198A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199907A (en) 1992-06-18 1993-04-06 Amp Incorporated Electrical connector having contacts with board retention feature
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
GB9719118D0 (en) 1997-09-10 1997-11-12 Ncr Int Inc Security feature for printed circuit boards
US6153939A (en) 1999-05-24 2000-11-28 Advanced Semiconductor Engineering, Inc. Flip-chip semiconductor device with enhanced reliability and manufacturing efficiency, and the method for under filling the same
US6490166B1 (en) 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
JP2002026046A (ja) 2000-07-11 2002-01-25 Murata Mfg Co Ltd 電子部品装置、電子部品装置用基板およびそれらの製造方法
US6987058B2 (en) * 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
JP2007317806A (ja) 2006-05-24 2007-12-06 Fujitsu Ltd プリント基板ユニット
JP5566383B2 (ja) 2009-06-08 2014-08-06 日本カーバイド工業株式会社 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
US11296051B2 (en) * 2019-08-22 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and forming method thereof
JP2021129083A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11538792B2 (en) 2022-12-27
US11923343B2 (en) 2024-03-05
US20210366876A1 (en) 2021-11-25
US20230088032A1 (en) 2023-03-23
KR20210144302A (ko) 2021-11-30

Similar Documents

Publication Publication Date Title
CN107799499B (zh) 半导体封装结构及其制造方法
CN107978583B (zh) 封装结构及其制造方法
US7242081B1 (en) Stacked package structure
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US7704796B2 (en) Semiconductor device and method of forming recessed conductive vias in saw streets
US9331002B2 (en) Semiconductor device and method of forming through vias with reflowed conductive material
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
TW201923984A (zh) 半導體封裝及其形成方法
KR20180106791A (ko) 반도체 장치 및 그 제조 방법
US20240006325A1 (en) Method of fabricating a semiconductor package
KR101496996B1 (ko) 반도체 패키지
EP3128551B1 (en) Semiconductor package and manufacturing method thereof
TW202133282A (zh) 半導體封裝
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
US20220157757A1 (en) Semiconductor package and method of manufacturing the same
US11211325B2 (en) Semiconductor device package and method for manufacturing the same
KR101013548B1 (ko) 스택 패키지
US11133284B2 (en) Semiconductor package device
US11538792B2 (en) Semiconductor package and method of fabricating the same
US20240162194A1 (en) Semiconductor package and method of fabricating the same
US11903145B2 (en) Wiring board and semiconductor module including the same
CN219642831U (zh) 一种封装结构
CN109817601B (zh) 半导体设备封装
KR20240062251A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination