CN116626987A - 一种基于Lag效应的工艺调制方法 - Google Patents

一种基于Lag效应的工艺调制方法 Download PDF

Info

Publication number
CN116626987A
CN116626987A CN202310875581.2A CN202310875581A CN116626987A CN 116626987 A CN116626987 A CN 116626987A CN 202310875581 A CN202310875581 A CN 202310875581A CN 116626987 A CN116626987 A CN 116626987A
Authority
CN
China
Prior art keywords
etching
depth
different
photoresist
groove widths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310875581.2A
Other languages
English (en)
Other versions
CN116626987B (zh
Inventor
陈和峰
陈定强
李坤鹏
陈昕
汪威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kunyou Technology Co ltd
Original Assignee
Shanghai Kunyou Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kunyou Technology Co ltd filed Critical Shanghai Kunyou Technology Co ltd
Priority to CN202310875581.2A priority Critical patent/CN116626987B/zh
Publication of CN116626987A publication Critical patent/CN116626987A/zh
Application granted granted Critical
Publication of CN116626987B publication Critical patent/CN116626987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请公开了一种基于Lag效应的工艺调制方法，在刻蚀包括不同槽宽的凹槽结构时，选择目标材料及光刻胶，确定不同刻蚀槽宽下的刻蚀选择比，确定预设的刻蚀参考深度下，不同刻蚀槽宽各自对应的实际刻蚀深度，基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，随后通过灰度曝光和显影操作，得到具有不同预留残留胶层厚度的掩膜层以对不同槽宽之间的刻蚀深度差异进行补偿修正；从工艺整合角度出发，计算出不同槽宽对应的光刻胶掩膜残留胶层厚度，控制不同区域的残胶厚度，避免现有技术中由于Lag效应的存在而带来不良影响的问题，提高工艺灵活性和设计多样性。

Description

一种基于Lag效应的工艺调制方法
技术领域
本申请涉及半导体制备工艺领域，尤其涉及一种基于Lag效应的工艺调制方法。
背景技术
Lag效应也称滞后效应，是由于在不同槽宽的刻蚀过程中，随着刻蚀的深度逐渐增加，相同的刻蚀条件在宽槽的刻蚀深度大于窄槽的刻蚀深度，是刻蚀中普遍存在的现象。常见的抑制lag效应的主要方式为选择合适的工艺参数和改进刻蚀工艺模型；如张洪海等在文章“一种硅深刻蚀中抑制Lag效应的新方法”中记载的通过S. L. Lai的三阶段模型为基础，控制各个不同阶段的刻蚀速率，对Lag效应进行补偿修正；在专利公开号CN108933382B中公开了在刻蚀光栅区域时，通过调整RIE设备刻蚀气体流量、腔体压力、射频功率等参数，克服了刻蚀过程中的Lag效应，刻蚀出深宽比达到3:1的光栅图形；在专利号CN105253853B中公开了综合考虑需要刻蚀掉的矩形尺寸和需要刻蚀透的线性的线宽，对需要刻蚀的暴露区域的宽度进行统一，防止刻蚀过程中由于Lag效应产生的过刻问题。
虽然如上所述的现有技术提供了解决抑制Lag效应的一些技术手段，在一定程度上能够抑制由于Lag效应存在而产生的刻蚀速率差异问题，但在刻蚀完对样品尺寸参数进行分析时，实测尺寸参数与理论设计参数两者存在较大的偏差，虽然通过选择合适的工艺参数和改进刻蚀工艺模型能够在一定程度上抑制Lag效应，但仅仅凭此依然不能满足设计要求，因此，如何避免Lag效应的存在对实际刻蚀工艺带来不良影响的问题，是本领域技术人员需要重视和解决的问题。
发明内容
本发明针对现有技术中存在的问题，旨在避免现有技术中由于Lag效应的存在对实际刻蚀工艺带来不良影响的问题，进而提高刻蚀灵活性和设计多样性；基于Lag效应的自身特性，创造性的使用Lag效应而非抑制该效应，利用其在不同槽宽之间的刻蚀深度差异性，通过灰度曝光得到不同的掩膜残留胶层厚度来补偿修正由于Lag效应存在下的刻蚀深度问题，进而得到实现预先设计的刻蚀总深度要求，保证刻蚀精度及工艺的可重复性，提高刻蚀的准确性。
本发明提供一种基于lag效应的工艺调制方法，该方法包括如下步骤：
S1：选择目标材料及光刻胶，确定不同刻蚀槽宽下的刻蚀选择比；所述刻蚀选择比为光刻胶刻蚀速率和目标材料刻蚀速率之比；
S2：确定预设的刻蚀参考深度下，不同刻蚀槽宽各自对应的实际刻蚀深度；所述实际刻蚀深度指由于Lag效应的存在而基于既定刻蚀工艺在不同槽宽之间的刻蚀所得到的实际深度；所述预设的刻蚀参考深度指根据设计要求而确定的刻蚀参考深度值；
S3：基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度；
S4：基于步骤S3中确定的掩膜残留胶层厚度，设计灰度曝光参数；
S5：在步骤S1中的目标材料表面涂覆光刻胶；
S6：基于步骤S4确定的灰度曝光参数，对步骤S5中涂覆有光刻胶的目标材料进行灰度曝光和显影操作，得到具有不同预留残留胶层厚度的掩膜层；所述掩膜层用于对Lag效应在不同槽宽之间的刻蚀深度差异进行补偿修正；
S7：测量步骤S6中得到的所述掩膜层中不同结构区域的预留残胶厚度，判断各区域的留厚是否满足要求；
S8：基于步骤S7的判断结果，若满足设计预留残留胶层的厚度要求，则对目标材料进行刻蚀操作；若不满足要求则返回步骤S3~ S7中予以重新处理和判断；
S9：待刻蚀完成后，对目标材料进行去胶清洗操作，得到目标材料的刻蚀结构。
进一步，可实施地，步骤S1中，所述目标材料包括硅、石英、玻璃或半导体化合物材料等本领域可刻蚀的材料；所述半导体化合物材料包括InP、Nb2O5、TiO2、MgF2、GaAs。
可实施地，进一步，所述步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于每个刻蚀槽宽，确定预设的刻蚀参考深度与实际刻蚀深度的差值一；以及确定目标刻蚀深度与预设的刻蚀参考深度的差值二；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度。
进一步，在所述步骤S3中，所述预设的刻蚀参考深度h1和实际刻蚀深度h2，确定所述预设的刻蚀参考深度与实际刻蚀深度的差值一△h1，限定为△h1=│h1-h2│，即两者差的绝对值；所述确定目标刻蚀深度h3与预设的刻蚀参考深度h1的差值二△h2，△h2=│h3-h1│，即两者差的绝对值；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度为（△h1+△h2）*刻蚀选择比。
可替换的，如在所述步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于不同刻蚀槽宽各自对应的实际刻蚀深度与目标刻蚀深度的差值的绝对值，并乘以刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度。
可实施地，确定不同区域的光刻胶掩膜残留胶层厚度为呈阶梯型的变化厚度，厚度变化范围为5nm-500nm。进一步，呈阶梯型的变化厚度可为厚度依次递增或递减两种方式。所述刻蚀选择比为光刻胶掩膜刻蚀速率和目标材料刻蚀速率之比，基于给定的刻蚀槽开口尺寸范围，用既定的刻蚀工艺进行目标深度刻蚀，从而得到胶掩膜刻蚀速率和目标材料刻蚀速率，确定刻蚀选择比。
可实施地，在步骤S4中设计灰度曝光参数包括灰度曝光剂量Dose值为20~200uc，加速电压5Kv~120Kv，曝光时间30-90s。
进一步，在步骤S6中，根据步骤S4中确定的灰度曝光参数，选择涂覆的光刻胶厚度为50-800nm。
进一步，在步骤S6中所述补偿修正包括正向增强Lag效应补偿修正和/或反向增强Lag效应补偿修正；所述正向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次减少，不同刻蚀槽宽的残留胶层厚度H定义为H=△h*刻蚀选择比；所述反向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次增加，不同刻蚀槽宽的残留胶层厚度H定义为H=△h*刻蚀选择比；其中限定为△h=△h1+△h2。
可替换地，在步骤S6中所述补偿修正包括正向增强Lag效应补偿修正和/或反向增强Lag效应补偿修正；所述正向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次减少；所述反向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次增加；其中不同刻蚀槽宽的残留胶层厚度H定义为基于不同刻蚀槽宽各自对应的实际刻蚀深度与目标刻蚀深度的差值的绝对值，乘以刻蚀选择比来确定。
进一步，在所述正向增强Lag效应补偿修正和所述反向增强Lag效应补偿修正中，不同区域的△h可相同或不同。在确定不同区域的光刻胶掩膜残留胶层厚度可选择地限定为依次递增或递减的呈阶梯型变化厚度，厚度变化范围为5nm-500nm。
本发明提出一种基于Lag效应的工艺调制方法，是发明人充分了解Lag效应的基础上，利用激光直写或EBL灰度曝光实现反向增强Lag效应补偿修正和/或正向增强Lag效应补偿修正，在灰度曝光时进行补偿修正，针对光刻胶残留厚度进行重新补偿修正，以期得到准确的刻蚀深度及深宽比；并进一步，本发明限定的灰度曝光参数光刻胶残留厚度，区别于常规工艺，为实现补偿修正而进行的特殊设计，基于补偿修正的光刻胶残留厚度，调控曝光参数，准确得到预期的刻蚀深度，且能够自由设置残留层厚度，自由控制刻蚀深度，具有意料不到的技术效果；
本发明从工艺整合角度出发，各步骤相互配合，利用光刻胶刻蚀速率和目标材料的刻蚀速率之比，对应刻蚀结构凹槽的深度变化，适应性的计算出需要的不同区域的光刻胶掩膜残留胶层厚度，通过控制不同区域的残胶厚度，再进行干法刻蚀，得出相应的准确刻蚀深度，解决现有技术中由于Lag效应的存在而导致的在刻蚀不同槽宽时刻蚀深度偏差问题，进而提高刻蚀深度的可设计性，保证刻蚀结构的性能稳定性，因此，本发明具有意料不到的技术效果。区别于常规现有技术中的尽可能地通过参数或模型的优化抑制Lag效应，而本申请创造性使用Lag效应所产生的差异来进行补偿修正，充分利用该效应而非抑制Lag效应，为本领域在刻蚀深度的可设计性和多样性提供了新的技术手段，提高工艺灵活性和设计多样性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中由于Lag效应存在性的刻蚀时的刻蚀剖面图；
图2为本发明灰度曝光时不同区域的残留光刻胶厚度补偿示意图；
图3为基于图2所示的刻蚀结果示意图；
图4为基于图2所示的刻蚀结果示意图；
图5为本发明灰度曝光时不同区域的残留光刻胶厚度补偿另一实施例示意图；
图6为基于图5所述的刻蚀结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
如图1所示，为现有技术的常规刻蚀工艺，理论设计各凹槽的刻蚀深度为h1，本领域技术人员可知晓的，由于Lag效应的存在，在刻蚀中宽槽的刻蚀深度大于窄槽的刻蚀深度，导致按照设计的h1在进行刻蚀时，真实的刻蚀区域如图1中虚线矩形框所示，刻蚀深度随着凹槽的宽度增大而增大，以最左侧凹槽为例，实际刻蚀深度为h2，其中如图1所示，在最左侧凹槽h2<h1，而在最右侧凹槽h2＞h1，故在刻蚀不同槽宽时刻蚀结果尺寸参数存在偏差，使得真实的刻蚀深度值与理论值具有一定的差异，无论是欠刻蚀或过刻蚀，均难以保证刻蚀后的效果，导致刻蚀深度无法调制的问题，进而影响最终刻蚀结构的性能，因此，本发明提供了一种新的工艺调制方法，旨在解决该技术问题，提高刻蚀的准确性及可调制性，增强刻蚀结构的性能，保证刻蚀前后深度的一致性，对刻蚀深度可调，增加工艺的灵活性。
本发明提供一种基于lag效应的工艺调制方法，该方法包括如下步骤：
S1：选择目标材料及光刻胶，确定不同刻蚀槽宽下的刻蚀选择比；所述刻蚀选择比为光刻胶刻蚀速率和目标材料刻蚀速率之比；
所述目标材料包括硅、石英、玻璃或半导体化合物材料等本领域可刻蚀的材料；所述半导体化合物材料包括InP、Nb2O5、TiO2、MgF2、GaAs等刻蚀材料。
S2：确定预设的刻蚀参考深度下，不同刻蚀槽宽各自对应的实际刻蚀深度；所述实际刻蚀深度指由于Lag效应的存在而基于既定刻蚀工艺在不同槽宽之间的刻蚀所得到的实际深度；所述预设的刻蚀参考深度指根据设计要求而确定的刻蚀参考深度值；
如图1所示，假设预期设计的各凹槽刻蚀参考深度h1是不变的，当然，根据本领域实际的要求，各凹槽刻蚀参考深度h1是可变的，为便于理解，本实施例以最左侧凹槽的设计参考深度h1和实际刻蚀深度h2示意；当然，可知晓的，当刻蚀深度可变时，存在多个h1和h2的不同参量，各凹槽的深度均不同，则如△h1＇=│h11-h21│，△h2＇=│h12-h22│，△h3＇=│h13-h23│…以此类推。
S3：基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度；
具体的，可选择两种方式，如方式一，步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于每个刻蚀槽宽，确定预设的刻蚀参考深度与实际刻蚀深度的差值一，如刻蚀参考深度h1和实际刻蚀深度h2，其差值一△h1，△h1=│h1-h2│，即两者差的绝对值；确定目标刻蚀深度与预设的刻蚀参考深度的差值二，确定目标刻蚀深度h3与预设的刻蚀参考深度h1的差值二△h2，△h2=│h3-h1│，即两者差的绝对值；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，即不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度为（△h1+△h2）*刻蚀选择比。
具体的实施例中，如表一所示，刻蚀参考深度h1为100nm，不同刻蚀槽宽如100nm、200nm、300nm、400nm；实际刻蚀深度h2为100.00nm、102.00nm、104.04nm、106.12nm，则确定差值一△h1，△h1=│h1-h2│，差值1分别为0、2、4.04、6.12；进一步，确定刻蚀目标深度h3，如表三所示，可以为100nm、90nm、80nm、70nm；则确定目标刻蚀深度h3与预设的刻蚀参考深度h1的差值二△h2，△h2=│h3-h1│，其分别为0、10nm、20nm、30nm；则在计算不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度时，通过公式（△h1+△h2）*刻蚀选择比，则计算结果分别为：0，18，36，54；如表三所示，则对于类似的不同目标深度，则以此类推，本发明不做进一步展示。
更进一步，其包括方式二，所述步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度h2和目标刻蚀深度h3，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于不同刻蚀槽宽各自对应的实际刻蚀深度h2与目标刻蚀深度h3的差值的绝对值，并乘以刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度。
如参考表一和表四所示，不同刻蚀槽宽如100nm、200nm、300nm、400nm，不同的目标刻蚀深度包括70nm 、80nm、90nm、100nm；则不同刻蚀槽宽各自对应的实际刻蚀深度h2与目标刻蚀深度h3的差值的绝对值为：30nm、22nm、14.04nm、6.12nm；则根据刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度分别为：45、33、21.06、9.18，如表四所示，得到不同的光刻胶掩膜残留胶层厚度，进而对刻蚀深度予以修正。
S4：基于步骤S3中确定的掩膜残留胶层厚度，设计灰度曝光参数；
S5：在步骤S1中的目标材料表面涂覆光刻胶；
可知晓的，灰度曝光包括EBL灰度曝光、激光直写灰度曝光；EBL灰度曝光加速电压范围5KV~100KV，灰度曝光胶留厚范围几纳米到几百纳米不等；而激光直写灰度曝光系统的胶留厚范围几十纳米到几微米不等。可根据实际需要而选择。
S6：基于步骤S4确定的灰度曝光参数，对步骤S5中涂覆有光刻胶的目标材料进行灰度曝光和显影操作，得到具有不同预留残留胶层厚度的掩膜层；所述掩膜层用于对Lag效应在不同槽宽之间的刻蚀深度差异进行补偿修正；
S7：测量步骤S6中得到的所述掩膜层中不同结构区域的预留残胶厚度，判断各区域的留厚是否满足要求；
S8：基于步骤S7的判断结果，若满足设计预留残留胶层的厚度要求，则对目标材料进行刻蚀操作；若不满足要求则返回步骤S3~ S7中予以重新处理和判断；
S9：待刻蚀完成后，对目标材料进行去胶清洗操作，得到目标材料的刻蚀结构。
如在本发明中，为了得到刻蚀后深度均一的凹槽，如图3所述的刻蚀结构，为补偿修正由Lag效应引起的高度差，通过限定灰度曝光时不同区域的掩膜残留光刻胶胶层厚度，其厚度H可限定为H=△h*刻蚀选择比，如图2所述，定义如图2所示的结构为反向增强Lag效应补偿修正，由左至右光刻胶胶层残留厚度依次增加，各区域的残留胶层厚度定义为H=△h*刻蚀选择比。
可知晓的，如上实施例，公式H=△h*刻蚀选择比，不同区域的△h可相同或不同，各值可通过如前所述的
△h=│h1-h2│进行确定，如每个区域的△h可限定为：
△h1＇=│h11-h21│，△h2＇=│h12-h22│，△h3＇=│h13-h23│…以此类推。更进一步，确定不同区域的掩膜残留光刻胶胶层厚度限定为依次递增或依次递减的呈阶梯型变化厚度，厚度变化范围为5nm-500nm，根据刻蚀深度进行调制，在此不作具体的进一步限定。
当然，对本领域技术人员而言，基于本发明的认知，如图3所述可刻蚀凹槽深度均一的结构，进一步，可调整的，通过限定残留胶层厚度定义为H=△h*刻蚀选择比，可得到凹槽深度不均一或深度连续变化的刻蚀结构，如图4所示，刻蚀的凹槽深度依次减少。
进一步，还包括实施例，如图5所示，定义补偿修正还进一步包括正向增强Lag效应补偿修正，即利用Lag效应产生的高度差并修正后，以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次减少，各区域的残留胶层厚度定义为H=△h*刻蚀选择比；确定不同区域的掩膜残留光刻胶胶层厚度限定为厚度依次降低的阶梯型变化厚度，厚度变化范围为5nm-500nm，如前所述，△h的值可由前述步骤确定，进而得到刻蚀深度依次增加的刻蚀结构。或者，进一步，可选择地，不同刻蚀槽宽的残留胶层厚度H定义为基于不同刻蚀槽宽各自对应的实际刻蚀深度与目标刻蚀深度的差值的绝对值，乘以刻蚀选择比来确定。本领域技术人员可根据实际需求而进行两种方式的选择，其不构成实质性影响。
进一步，如在步骤S2中，还包括步骤S21，根据设计要求，设计不同的刻蚀区域的槽开口宽度及深度，如几十纳米到几百纳米，确定刻蚀深度的取值范围，通过模拟确定各参数的大小；进一步，还包括步骤S22，根据设计的各参数对目标材料采用常规刻蚀工艺进行刻蚀，根据刻蚀结果，测量刻蚀后各槽的实际刻蚀深度h2，各槽深度可相同或不同，并基于预期参考深度h1，判断刻蚀参考深度h1与实际刻蚀深度h2，得到所述差值大小；并根据Lag效应及性能要求，基于所述差值确定刻蚀深度的偏差范围。
可实施地，在步骤S4中设计灰度曝光剂量Dose值为20~200uc，加速电压5Kv~120Kv，曝光时间30-90s。在此做进一步说明，在灰度曝光的设计中，在未进行补偿修正时相比，对曝光的参数选择与在补偿修正后的存在实质性的差异，本发明创造性地基于Lag效应的刻蚀差来补偿修正掩膜层的残留厚度，并基于此来控制灰度曝光参数，可知晓的，该参数的限定是基于本发明前述步骤所得到的，并适于各步骤和本发明解决的技术问题，对本发明技术效果的实现具有意料不到的技术效果。
可实施地，在灰度曝光时，不同刻蚀区域的曝光剂量为20~200uc，可针对反向增强Lag效应补偿修正和正向增强Lag效应补偿修正分别作不同的限定。
进一步，在步骤S6中，根据步骤S2和S3中确定的各参数，选择涂覆的光刻胶厚度为50-800nm。
如进一步的实施例，在实际刻蚀过程中，由于Lag效应的存在而导致的刻蚀结果，经测试试验数据如下（表一）：
槽宽（nm） 目标深度（nm） 光刻胶刻蚀速率（nm/s） 被刻蚀材料速率（nm/s） 光刻胶残留厚度（nm） 刻蚀时间(s) 刻蚀深度（nm）
100 100 3.00 2.00 0.00 50.00 100.00
200 100 3.06 2.04 0.00 50.00 102.00
300 100 3.12 2.08 0.00 50.00 104.04
400 100 3.18 2.12 0.00 50.00 106.12
针对相同的刻蚀目标深度，如上表的100nm，真实的刻蚀深度可能为102nm、104.04nm、106.12nm等，与实际设计值具有一定的差距。
进一步，针对上述问题，基于本发明的实施例，针对不同刻蚀槽宽下，对其进行补偿修正，采用实施例方式二（当然，根据前述内容，可选择实施例方式一的方式进行计算），如附图3所示的实施例（见表二），可实施地，根据刻蚀深度与目标深度的差值△h，可在计算残留胶层厚度定义为H=△h*刻蚀选择比；如假设针对槽宽400nm时，则真实刻蚀深度为106.12nm，则基于上表可知H=（106.12-100）/2.12*3.18=9.18，则如下表，限定光刻胶留厚为9nm；假设针对槽宽200nm时，则真实刻蚀深度为102nm，则基于上表可知H=（102-100）/2.12*3.18=3，则可限定光刻胶留厚为3nm；以此类推；在设计时可通过下表来控制各步骤，限定为刻蚀目标深度100nm，在试验中采用的各道工艺限定参数如下所示（表二）：
槽宽（nm） 目标深度（nm） 光刻胶刻蚀速率（nm/s） 被刻蚀材料速率（nm/s） 光刻胶残留厚度（nm） 刻蚀时间(s) 刻蚀深度（nm）
100 100 3.00 2.00 0.00 50.00 100.00
200 100 3.06 2.04 3.00 50.00 100.33
300 100 3.12 2.08 6.00 50.00 100.04
400 100 3.18 2.12 9.00 50.00 100.12
由此可知，补偿修正后的刻蚀效果明显优于未修正前，通过限定光刻胶残留厚度，能够有效修正由于Lag效应的存在而导致的刻蚀深度问题，进而提高刻蚀效率和精度，对现有技术具有意料不到的技术效果。为进一步说明，本发明对其进行作出如下进一步说明。
进一步，如在附图4所述的实施例（见表三），采用实施例方式二（当然，根据前述内容，可选择实施例方式一的方式进行计算），为实现反向增强Lag效应补偿修正，自目标材料的左侧开始，由左至右光刻胶胶层残留厚度依次增加，刻蚀深度依次减小，在具体工艺中，基于本发明的认知，限定根据刻蚀深度与目标深度的差值△h，在计算残留胶层厚度定义为H=△h*刻蚀选择比；基于表一的结果，如假设针对槽宽400nm时，则真实刻蚀深度为106.12nm，则基于上表可知H=（106.12-70）/2.12*3.18=54.18，则如下表，限定光刻胶留厚为54nm；假设针对槽宽200nm时，则真实刻蚀深度为102nm，则基于上表可知H=（102-90）/2.12*3.18=18，则可限定光刻胶留厚为18nm；以此类推；如下表所示（表三）：
槽宽（nm） 目标深度（nm） 光刻胶刻蚀速率（nm/s） 被刻蚀材料速率（nm/s） 光刻胶残留厚度（nm） 刻蚀时间(s) 刻蚀深度（nm）
100 100 3.00 2.00 0.00 50.00 100.00
200 90 3.06 2.04 18.00 50.00 89.33
300 80 3.12 2.08 36.00 50.00 80.04
400 70 3.18 2.12 54.00 50.00 69.45
可实施地，如图5-6的实施例（见表四），采用实施例方式二（当然，根据前述内容，可选择实施例方式一的方式进行计算），定义为正向增强Lag效应补偿修正，即利用Lag效应产生的高度差并修正后，自目标材料的左侧开始，由左至右光刻胶胶层残留厚度依次减少，得到的刻蚀深度依次增大，基于本发明的认知，限定根据刻蚀深度与目标深度的差值△h，在计算残留胶层厚度定义为H=△h*刻蚀选择比；基于表一的结果，如假设针对槽宽400nm时，则真实刻蚀深度为106.12nm，则基于上表可知H=（106.12-100）/2.12*3.18=9.18，则如下表，限定光刻胶留厚为9nm；假设针对槽宽200nm时，则真实刻蚀深度为102nm，则基于上表可知H=（102-80）/2.12*3.18=33，则可限定光刻胶留厚为33nm；如针对槽宽300nm时，真实刻蚀深度为104.04nm，则基于上表可知H=（104.04-90）/2.12*3.18=21.06，则可限定光刻胶留厚为21nm，以此类推；可限定如下试验数据（表四）：
槽宽（nm） 目标深度（nm） 光刻胶刻蚀速率（nm/s） 被刻蚀材料速率（nm/s） 光刻胶残留厚度（nm） 刻蚀时间(s) 刻蚀深度（nm）
100 70 3.00 2.00 45.00 50.00 70.00
200 80 3.06 2.04 33.00 50.00 80.00
300 90 3.12 2.08 21.00 50.00 90.04
400 100 3.18 2.12 9.00 50.00 100.12
上述实施例仅实例了通过基于不同刻蚀槽宽各自对应的实际刻蚀深度h2与目标刻蚀深度h3的差值的绝对值，并乘以刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度；当然，可知晓的，还包括如方式一：可基于每个刻蚀槽宽，确定预设的刻蚀参考深度与实际刻蚀深度的差值一，如刻蚀参考深度h1和实际刻蚀深度h2，其差值一△h1，△h1=│h1-h2│，即两者差的绝对值；确定目标刻蚀深度与预设的刻蚀参考深度的差值二，确定目标刻蚀深度h3与预设的刻蚀参考深度h1的差值二△h2，△h2=│h3-h1│，即两者差的绝对值；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，即不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度为（△h1+△h2）*刻蚀选择比。两者方式可基于情况而选择。
经过本发明的实施例，根据上表所述，刻蚀深度补偿修正后深度偏差较小，且刻蚀深度任意设定，能够自由调制不同的目标深度，且刻蚀准确性较高，对本领域技术（设计）人员而言，具备了超大的设计窗口和工艺窗口，增加的设计灵活性和工艺多样性，相对于现有技术具有意料不到的技术效果。
本发明为了避免Lag效应的存在对实际刻蚀工艺所带来的不良影响，不再是常规的从选择合适的工艺参数或者改进刻蚀工艺模型等方向来试图“抑制”Lag效应，而是创造性地提出一种“利用”Lag效应的基于Lag效应的工艺调制方法，该方法是发明人充分了解Lag效应的基础上，利用激光直写或EBL灰度曝光实现反向增强Lag效应补偿修正和正向增强Lag效应补偿修正，在灰度曝光时进行补偿修正，限定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，从工艺整合角度出发，利用光刻胶刻蚀速率和目标材料的刻蚀速率之比，对应刻蚀结构凹槽的深度变化，适应性的计算出需要的不同区域的光刻胶掩膜残留胶层厚度，再进行干法刻蚀，得出相应的准确刻蚀深度，解决现有技术中由于Lag效应的存在而导致的在刻蚀不同槽宽时刻蚀结果尺寸参数偏差大的问题，进而扩展设计窗口和工艺窗口，提高刻蚀精度和自由度，保证刻蚀结构的性能稳定性，因此，本发明具有意料不到的技术效果。

Claims (10)

1.一种基于Lag效应的工艺调制方法，其特征在于，该方法包括如下步骤：
S1：选择目标材料及光刻胶，确定不同刻蚀槽宽下的刻蚀选择比；所述刻蚀选择比为光刻胶刻蚀速率和目标材料刻蚀速率之比；
S2：确定预设的刻蚀参考深度下，不同刻蚀槽宽各自对应的实际刻蚀深度；所述实际刻蚀深度指由于Lag效应的存在而基于既定刻蚀工艺在不同槽宽之间的刻蚀所得到的实际深度；所述预设的刻蚀参考深度指根据设计要求而确定的刻蚀参考深度值；
S3：基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度；
S4：基于步骤S3中确定的掩膜残留胶层厚度，设计灰度曝光参数；
S5：在步骤S1中的目标材料表面涂覆光刻胶；
S6：基于步骤S4确定的灰度曝光参数，对步骤S5中涂覆有光刻胶的目标材料进行灰度曝光和显影操作，得到具有不同预留残留胶层厚度的掩膜层；所述掩膜层用于对Lag效应在不同槽宽之间的刻蚀深度差异进行补偿修正；
S7：测量步骤S6中得到的所述掩膜层中不同结构区域的预留残胶厚度，判断各区域的留厚是否满足要求；
S8：基于步骤S7的判断结果，若满足设计预留残留胶层的厚度要求，则对目标材料进行刻蚀操作；若不满足要求则返回步骤S3~ S7中予以重新处理和判断；
S9：待刻蚀完成后，对目标材料进行去胶清洗操作，得到目标材料的刻蚀结构。
2.根据权利要求1所述的方法，其特征在于，所述步骤S1中，所述目标材料包括硅、石英、玻璃。
3.根据权利要求2所述的方法，其特征在于，所述目标材料进一步还包括可刻蚀的半导体化合物材料；所述半导体化合物材料包括InP、Nb2O5、TiO2、MgF2、GaAs。
4.根据权利要求1所述的方法，其特征在于，所述步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于每个刻蚀槽宽，确定预设的刻蚀参考深度与实际刻蚀深度的差值一；以及确定目标刻蚀深度与预设的刻蚀参考深度的差值二；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度。
5.根据权利要求4所述的方法，其特征在于，在所述步骤S3中，所述预设的刻蚀参考深度h1和实际刻蚀深度h2，确定所述预设的刻蚀参考深度与实际刻蚀深度的差值一△h1，△h1=│h1-h2│，即两者差的绝对值；所述确定目标刻蚀深度h3与预设的刻蚀参考深度h1的差值二△h2，△h2=│h3-h1│，即两者差的绝对值；根据所述差值一、所述差值二及刻蚀选择比确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度为（△h1+△h2）*刻蚀选择比。
6.根据权利要求1所述的方法， 其特征在于，所述步骤S3中基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度，结合刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度，具体为：基于不同刻蚀槽宽各自对应的实际刻蚀深度与目标刻蚀深度的差值的绝对值，并乘以刻蚀选择比，确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度。
7.根据权利要求5所述的方法，其特征在于，在步骤S6中所述补偿修正包括正向增强Lag效应补偿修正和/或反向增强Lag效应补偿修正；所述正向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次减少，不同刻蚀槽宽的残留胶层厚度H定义为H=△h*刻蚀选择比；所述反向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次增加，不同刻蚀槽宽的残留胶层厚度H定义为H=△h*刻蚀选择比；其中△h=△h1+△h2。
8.根据权利要求6所述的方法，其特征在于，在步骤S6中所述补偿修正包括正向增强Lag效应补偿修正和/或反向增强Lag效应补偿修正；所述正向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次减少；所述反向增强Lag效应补偿修正，指以目标材料的左侧为起始点，由左至右光刻胶胶层残留厚度依次增加；其中不同刻蚀槽宽的残留胶层厚度H定义为基于不同刻蚀槽宽各自对应的实际刻蚀深度与目标刻蚀深度的差值的绝对值，乘以刻蚀选择比来确定。
9.根据权利要求1所述的方法，其特征在于，所述步骤S5中的灰度曝光包括EBL灰度曝光、激光直写灰度曝光；EBL灰度曝光加速电压范围5KV~100KV。
10.根据权利要求1所述的方法，其特征在于，所述步骤S4中灰度曝光参数包括：灰度曝光剂量Dose值为20~200uc，加速电压5Kv~120Kv。
CN202310875581.2A 2023-07-17 2023-07-17 一种基于Lag效应的工艺调制方法 Active CN116626987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310875581.2A CN116626987B (zh) 2023-07-17 2023-07-17 一种基于Lag效应的工艺调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310875581.2A CN116626987B (zh) 2023-07-17 2023-07-17 一种基于Lag效应的工艺调制方法

Publications (2)

Publication Number Publication Date
CN116626987A true CN116626987A (zh) 2023-08-22
CN116626987B CN116626987B (zh) 2023-10-10

Family

ID=87602791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310875581.2A Active CN116626987B (zh) 2023-07-17 2023-07-17 一种基于Lag效应的工艺调制方法

Country Status (1)

Country Link
CN (1) CN116626987B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117761828A (zh) * 2023-12-22 2024-03-26 广东工业大学 一种用于安装弧形光纤的硅v槽阵列的加工方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237173A (ja) * 2000-02-24 2001-08-31 Sony Corp レジストパターンの形成方法および半導体装置の製造方法
CN101126899A (zh) * 2007-08-31 2008-02-20 中国科学院光电技术研究所 一种基于干法刻蚀负载效应的亚波长连续面形微结构制备方法
CN104091763A (zh) * 2014-07-07 2014-10-08 电子科技大学 一种非均匀超结结构的制作方法
CN106298500A (zh) * 2015-06-02 2017-01-04 联华电子股份有限公司 降低微负载效应的蚀刻方法
US20170182838A1 (en) * 2014-04-16 2017-06-29 Master Dynamic Limited Method of marking a solid state material, and solid state materials marked according to such a method
US20190079128A1 (en) * 2017-09-08 2019-03-14 Globalfoundries Inc. Structure, method and system for measuring rie lag depth
WO2022111433A1 (zh) * 2020-11-26 2022-06-02 华为技术有限公司 制备具有不同深度沟槽器件的方法及系统
CN114861440A (zh) * 2022-05-09 2022-08-05 浙江大学杭州国际科创中心 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法
CN115793414A (zh) * 2022-12-26 2023-03-14 有研国晶辉新材料有限公司 一种可调控高度比例的高深宽比微结构的制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237173A (ja) * 2000-02-24 2001-08-31 Sony Corp レジストパターンの形成方法および半導体装置の製造方法
CN101126899A (zh) * 2007-08-31 2008-02-20 中国科学院光电技术研究所 一种基于干法刻蚀负载效应的亚波长连续面形微结构制备方法
US20170182838A1 (en) * 2014-04-16 2017-06-29 Master Dynamic Limited Method of marking a solid state material, and solid state materials marked according to such a method
CN104091763A (zh) * 2014-07-07 2014-10-08 电子科技大学 一种非均匀超结结构的制作方法
CN106298500A (zh) * 2015-06-02 2017-01-04 联华电子股份有限公司 降低微负载效应的蚀刻方法
US20190079128A1 (en) * 2017-09-08 2019-03-14 Globalfoundries Inc. Structure, method and system for measuring rie lag depth
WO2022111433A1 (zh) * 2020-11-26 2022-06-02 华为技术有限公司 制备具有不同深度沟槽器件的方法及系统
CN114861440A (zh) * 2022-05-09 2022-08-05 浙江大学杭州国际科创中心 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法
CN115793414A (zh) * 2022-12-26 2023-03-14 有研国晶辉新材料有限公司 一种可调控高度比例的高深宽比微结构的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
宋运康等: "深槽刻蚀工艺中lag效应的研究", 微纳电子技术, vol. 50, no. 3 *
张洪海等: "一种硅深刻蚀中抑制lag效应的新方法", 航空精密制造技术, vol. 46, no. 3 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117761828A (zh) * 2023-12-22 2024-03-26 广东工业大学 一种用于安装弧形光纤的硅v槽阵列的加工方法

Also Published As

Publication number Publication date
CN116626987B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN116626987B (zh) 一种基于Lag效应的工艺调制方法
US8193005B1 (en) MEMS process method for high aspect ratio structures
US9431308B2 (en) Critical size compensating method of deep groove etching process
US9034562B2 (en) Pattern improvement in multiprocess patterning
US20070232067A1 (en) Semiconductor Fabrication Method and Etching System
CN101950125B (zh) 光掩模制造方法
TWI399625B (zh) 先進製程控制的方法和裝置
CN104900510B (zh) 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法
US6808942B1 (en) Method for controlling a critical dimension (CD) in an etch process
US9263348B2 (en) Film thickness metrology
JP2009164267A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
KR101532802B1 (ko) 에칭 방법 및 포토마스크 블랭크의 가공 방법
JP2003133294A (ja) エッチング装置およびエッチング方法
CN108063098B (zh) 有源区顶部圆滑度的模拟检测方法
US7541255B2 (en) Method for manufacturing semiconductor device
JP2006093660A (ja) プラズマエッチング法
CN102136418B (zh) 栅极刻蚀的方法
CN106252286B (zh) 嵌入式闪存的多晶硅干蚀刻工艺的选择方法
US11211258B2 (en) Method of addressing dissimilar etch rates
JP5200687B2 (ja) 半導体装置の製造方法
CN109166813B (zh) 一种一体化刻蚀方法
JP2005116958A (ja) 研磨工程の残存膜厚判定方法および半導体装置の製造方法
CN102136419B (zh) 提高侧墙角均匀度的方法
JP6806432B2 (ja) 可変矩形成形型の荷電ビーム描画装置の調整方法、荷電ビーム描画方法、レジストパターンの形成方法、及びフォトマスクの製造方法
CN117712041A (zh) 一种阈值电压调整方法、湿法刻蚀方法及金属氧化物器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant