CN114861440A - 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法 - Google Patents

预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法 Download PDF

Info

Publication number
CN114861440A
CN114861440A CN202210498782.0A CN202210498782A CN114861440A CN 114861440 A CN114861440 A CN 114861440A CN 202210498782 A CN202210498782 A CN 202210498782A CN 114861440 A CN114861440 A CN 114861440A
Authority
CN
China
Prior art keywords
etching
depth
opening area
mask
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210498782.0A
Other languages
English (en)
Inventor
钟浩
盛况
任娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202210498782.0A priority Critical patent/CN114861440A/zh
Publication of CN114861440A publication Critical patent/CN114861440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，采用不同掩膜工艺得到不同掩膜厚度；保证刻蚀开口面积相同，采用相同刻蚀工艺刻蚀不同掩膜厚度并量测刻蚀深度；建立刻蚀掩膜厚度和刻蚀深度的模型；采用同一掩膜工艺得到同一掩膜厚度；保证刻蚀掩膜厚度相同，采用相同刻蚀工艺刻蚀掩膜掩蔽之外的不同刻蚀开口面积并量测刻蚀深度；建立刻蚀开口面积比和刻蚀深度的模型；根据刻蚀深度和刻蚀掩膜厚度的关系、刻蚀深度和刻蚀开口面积的关系，建立刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型。本发明用以预测不同刻蚀开口面积和不同刻蚀掩膜厚度所需刻蚀参数，进一步的指导刻蚀工艺。

Description

预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法。
背景技术
芯片制造中有两种基本的刻蚀工艺：干法刻蚀和湿法腐蚀。在干法刻蚀工艺中，不同光刻版所对应的刻蚀开口面积不同，刻蚀开口面积会影响刻蚀气氛；不同掩膜厚度会影响刻蚀等离子体进入沟槽的数目，不同等离子体数目及氛围会导致刻蚀沟槽深度不同。
而现有技术没有通过刻蚀开口面积及刻蚀掩膜厚度来建立与刻蚀深度的关系模型，在对半导体衬底进行刻蚀的实际应用中，无法预测不同的刻蚀开口面积和不同的刻蚀掩膜厚度所需的刻蚀参数。
发明内容
为解决上述问题中的至少一个，本发明提供的技术方案为：
一种预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，
采用不同掩膜工艺得到不同掩膜厚度；保证刻蚀开口面积相同，采用相同的刻蚀工艺刻蚀不同掩膜厚度并量测刻蚀深度；建立刻蚀掩膜厚度和刻蚀深度的模型；
采用同一掩膜工艺得到同一掩膜厚度；保证刻蚀掩膜厚度相同，采用相同的刻蚀工艺刻蚀掩膜掩蔽之外的不同刻蚀开口面积并量测刻蚀深度；建立刻蚀开口面积比和刻蚀深度的模型；
根据刻蚀深度和刻蚀掩膜厚度的关系、刻蚀深度和刻蚀开口面积的关系，建立刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型。
本发明进一步设置为验证刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的准确性。
本发明进一步设置为所述刻蚀掩膜厚度和刻蚀深度的模型的表达式为：h＝A×D+B，其中h为刻蚀深度，D为刻蚀掩膜厚度，A、B为常数，拟合得到刻蚀掩膜厚度与刻蚀深度的线性关系，确定常数A和常数B。
本发明进一步设置为所述刻蚀开口面积比和刻蚀深度的模型的表达式为：h＝C×lgs+E，其中h为刻蚀深度，s为刻蚀开口面积比，C、E为常数，拟合得到刻蚀开口面积比与刻蚀深度的对数关系，确定常数C和常数E。
本发明进一步设置为所述刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的表达式为：h＝a×D+b×lgs+c，其中h为刻蚀深度，D为刻蚀掩膜厚度，s为刻蚀开口面积比，a、b、c为常数，拟合得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系，确定常数a、常数b和常数c。
本发明进一步设置为根据刻蚀掩膜厚度和刻蚀深度的模型及刻蚀开口面积比和刻蚀深度的模型，得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的表达式为：h＝a×D+b×lgs+c，其中h为刻蚀深度，D为刻蚀掩膜厚度，s为刻蚀开口面积比，a、b、c为常数，拟合得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系，确定常数a、常数b和常数c。
本发明进一步设置为采用不同的刻蚀开口面积比Si、不同刻蚀掩膜厚度Di的衬底进行刻蚀，并测量得到刻蚀深度Hi，将刻蚀开口面积比Si和刻蚀掩膜厚度Di代入刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型，计算得到预测刻蚀深度hianlys，对预测刻蚀深度hianlys和刻蚀深度Hi进行误差验证，若|hianlys-Hi|/hianlys≤15％，则刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型拟合准确。
本发明进一步设置为所述不同掩膜工艺包括光刻工艺制作不同厚度光刻胶、镀膜、刻蚀工艺得到不同厚度介质层或金属层。
本发明进一步设置为所述采用相同的刻蚀工艺中的刻蚀条件包括刻蚀时间、气体种类、气体流量、腔压和温度。
本发明进一步设置为所述刻蚀深度的测量采用台阶仪、白光干涉仪或原子力显微镜，所述刻蚀掩膜厚度的测量采用台阶仪、原子力显微镜、椭偏仪、膜厚仪或白光干涉仪。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
本发明通过在相同的刻蚀工艺下及保证刻蚀掩膜厚度相同下收集不同刻蚀开口面积和刻蚀深度数据，建立刻蚀开口面积比和刻蚀深度的关系模型；通过在相同的刻蚀工艺下及保证刻蚀开口面积相同下收集不同刻蚀掩膜厚度和刻蚀深度数据，建立刻蚀掩膜厚度和刻蚀深度的关系模型；根据刻蚀开口面积比和刻蚀深度的关系模型、刻蚀掩膜厚度和刻蚀深度的关系模型，拟合得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系，建立刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系模型，用以预测不同刻蚀开口面积和不同刻蚀掩膜厚度所需刻蚀参数，进一步的指导刻蚀工艺。
本发明还通过采用不同的刻蚀开口面积比、不同刻蚀掩膜厚度的衬底以模型中相同的刻蚀工艺进行刻蚀，并测量得到实际刻蚀深度，将刻蚀开口面积比和刻蚀掩膜厚度带入模型得到预测刻蚀深度，对实际刻蚀深度和预测刻蚀深度进行误差验证，从而对模型的准确度进行校验。
附图说明
图1为本发明实施例流程图。
具体实施方式
为进一步了解本发明的内容，结合附图及实施例对本发明作详细描述。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，一体地连接，也可以是可拆卸连接；可以是机械连接或电连接，也可以是两个元件内部的连通；可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
结合附图1，本发明技术方案是一种预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，
采用不同掩膜工艺得到不同掩膜厚度；保证刻蚀开口面积相同，采用相同的刻蚀工艺刻蚀不同掩膜厚度并量测刻蚀深度；建立刻蚀掩膜厚度和刻蚀深度的模型；
采用同一掩膜工艺得到同一掩膜厚度；保证刻蚀掩膜厚度相同，采用相同的刻蚀工艺刻蚀掩膜掩蔽之外的不同刻蚀开口面积并量测刻蚀深度；建立刻蚀开口面积比和刻蚀深度的模型；
根据刻蚀深度和刻蚀掩膜厚度的关系、刻蚀深度和刻蚀开口面积的关系，建立刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型。
在本实施例中，还验证刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的准确性。
在本实施例中，所述刻蚀掩膜厚度和刻蚀深度的模型的表达式为：h＝A×D+B，其中h为刻蚀深度，D为刻蚀掩膜厚度，A、B为常数，拟合得到刻蚀掩膜厚度与刻蚀深度的线性关系，确定常数A和常数B。
在本实施例中，所述刻蚀开口面积比和刻蚀深度的模型的表达式为：h＝C×lgs+E，其中h为刻蚀深度，s为刻蚀开口面积比，C、E为常数，拟合得到刻蚀开口面积比与刻蚀深度的对数关系，确定常数C和常数E。
在本实施例中，所述刻蚀开口面积比s＝S1/(S0-S1-S2)，其中S0为衬底整片面积，S1为刻蚀开口面积，S2为统一去边面积；刻蚀开口面积S1＝Stren×N0，其中Stren为光刻版周期性图案中刻蚀沟槽的面积，N0为周期个数；统一去边面积S2＝π(R2-r2)，其中晶圆半径R，计量去边距离r。
在本实施例中，根据刻蚀掩膜厚度和刻蚀深度的模型及刻蚀开口面积比和刻蚀深度的模型，得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的表达式为：h＝a×D+b×lgs+c，其中h为刻蚀深度，D为刻蚀掩膜厚度，s为刻蚀开口面积比，a、b、c为常数，拟合得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系，确定常数a、常数b和常数c。
在本实施例中，采用不同的刻蚀开口面积比Si、不同刻蚀掩膜厚度Di的衬底进行刻蚀，并测量得到刻蚀深度Hi，将刻蚀开口面积比Si和刻蚀掩膜厚度Di代入刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型，计算得到预测刻蚀深度hianlys，对预测刻蚀深度hianlys和刻蚀深度Hi进行误差验证，若|hianlys-Hi|/hianlys≤15％，则刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型拟合准确。
在本实施例中，所述不同掩膜工艺包括光刻工艺制作不同厚度光刻胶、镀膜、刻蚀工艺得到不同厚度介质层或金属层。
在本实施例中，所述采用相同的刻蚀工艺中的刻蚀条件包括刻蚀时间、气体种类、气体流量、腔压和温度。
在本实施例中，所述刻蚀深度的测量采用台阶仪、白光干涉仪或原子力显微镜，所述刻蚀掩膜厚度的测量采用台阶仪、原子力显微镜、椭偏仪、膜厚仪或白光干涉仪。
为了更好地了解本发明的目的、结构及功能，下面结合附表，对本发明做进一步详细的描述。
取4寸碳化硅衬底片，采用LPCVD(低压力化学气相沉积法)镀氧化硅厚度分别为3.3μm、2.4μm、1.8μm，采用开口面积为28％的版图进行光刻，刻蚀完成氧化硅后，以氧化硅做掩膜刻蚀碳化硅。
采用碳化硅刻蚀工艺XX刻蚀，刻蚀时间相同均为Y，通过椭偏仪及台阶仪量测得到表1：
Figure BDA0003634493320000041
表1刻蚀开口面积为28％，刻蚀掩膜厚度与刻蚀深度的关系
以关系式h＝A×D+B，其中A、B为常数，拟合得到刻蚀掩膜厚度与刻蚀深度的线性关系为：
h＝1.75-0.41D
对1.8μm的氧化硅掩膜采用不同刻蚀开口面积的光刻工艺，刻蚀完成氧化硅后，以氧化硅做掩膜刻蚀碳化硅，通过椭偏仪及台阶仪量测得到表2：
Figure BDA0003634493320000042
表2刻蚀掩膜厚度为1.8μm的氧化硅掩膜，刻蚀开口面积与刻蚀深度的关系
以关系式h＝C×lgs+E，其中C、E为常数，拟合得到刻蚀开口面积与刻蚀深度的对数关系为：
h＝1.82-0.78lgs
对于上述刻蚀掩膜厚度与刻蚀深度的单变量关系、刻蚀开口面积与刻蚀深度的单变量关系。以h＝a×D+b×lgs+c，其中a、b、c为常数，选用以下参数得到表3：
Figure BDA0003634493320000051
表3不同刻蚀掩膜厚度及刻蚀开口面积所对应的刻蚀深度
将刻蚀开口面积11％、氧化层刻蚀掩膜厚度1.8μm，刻蚀开口面积28％、氧化硅刻蚀掩膜厚度2.4μm，刻蚀开口面积50％、氧化硅刻蚀掩膜厚度3.3μm数据代入式h＝a×D+b×lgs+c，计算得到：
h＝0.07×D-0.93×lgs+1.78
将刻蚀开口面积28％、氧化层刻蚀掩膜厚度3.3μm代入上式，得到预测刻蚀深度hianlys＝0.59，测得刻蚀深度Hi＝0.52，经公式误差(hianlys-Hi)/hianlys＝11.9％≤15％，则模型拟合准确。
以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (10)

1.一种预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，
采用不同掩膜工艺得到不同掩膜厚度；保证刻蚀开口面积相同，采用相同的刻蚀工艺刻蚀不同掩膜厚度并量测刻蚀深度；建立刻蚀掩膜厚度和刻蚀深度的模型；
采用同一掩膜工艺得到同一掩膜厚度；保证刻蚀掩膜厚度相同，采用相同的刻蚀工艺刻蚀掩膜掩蔽之外的不同刻蚀开口面积并量测刻蚀深度；建立刻蚀开口面积比和刻蚀深度的模型；
根据刻蚀深度和刻蚀掩膜厚度的关系、刻蚀深度和刻蚀开口面积的关系，建立刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型。
2.根据权利要求1所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，验证刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的准确性。
3.根据权利要求1或2所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述刻蚀掩膜厚度和刻蚀深度的模型的表达式为：h＝A×D+B，其中h为刻蚀深度，D为刻蚀掩膜厚度，A、B为常数，拟合得到刻蚀掩膜厚度与刻蚀深度的线性关系，确定常数A和常数B。
4.根据权利要求3所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述刻蚀开口面积比和刻蚀深度的模型的表达式为：h＝C×lgs+E，其中h为刻蚀深度，s为刻蚀开口面积比，C、E为常数，拟合得到刻蚀开口面积比与刻蚀深度的对数关系，确定常数C和常数E。
5.根据权利要求4所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述刻蚀开口面积比s＝S1/(S0-S1-S2)，其中S0为衬底整片面积，S1为刻蚀开口面积，S2为统一去边面积；刻蚀开口面积S1＝Stren×N0，其中Stren为光刻版周期性图案中刻蚀沟槽的面积，N0为周期个数；统一去边面积S2＝π(R2-r2)，其中晶圆半径R，计量去边距离r。
6.根据权利要求4所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，根据刻蚀掩膜厚度和刻蚀深度的模型及刻蚀开口面积比和刻蚀深度的模型，得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型的表达式为：h＝a×D+b×lgs+c，其中h为刻蚀深度，D为刻蚀掩膜厚度，s为刻蚀开口面积比，a、b、c为常数，拟合得到刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的关系，确定常数a、常数b和常数c。
7.根据权利要求6所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，采用不同的刻蚀开口面积比Si、不同刻蚀掩膜厚度Di的衬底进行刻蚀，并测量得到刻蚀深度Hi，将刻蚀开口面积比Si和刻蚀掩膜厚度Di代入刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型，计算得到预测刻蚀深度hianlys，对预测刻蚀深度hianlys和刻蚀深度Hi进行误差验证，若|hianlys-Hi|/hianlys≤15％，则刻蚀掩膜厚度及刻蚀开口面积和刻蚀深度的模型拟合准确。
8.根据权利要求1或2或4或5或6或7所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述不同掩膜工艺包括光刻工艺制作不同厚度光刻胶、镀膜、刻蚀工艺得到不同厚度介质层或金属层。
9.根据权利要求1或2或4或5或6或7所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述采用相同的刻蚀工艺中的刻蚀条件包括刻蚀时间、气体种类、气体流量、腔压和温度。
10.根据权利要求1或2或4或5或6或7所述的预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法，其特征在于，所述刻蚀深度的测量采用台阶仪、白光干涉仪或原子力显微镜，所述刻蚀掩膜厚度的测量采用台阶仪、原子力显微镜、椭偏仪、膜厚仪或白光干涉仪。
CN202210498782.0A 2022-05-09 2022-05-09 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法 Pending CN114861440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210498782.0A CN114861440A (zh) 2022-05-09 2022-05-09 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210498782.0A CN114861440A (zh) 2022-05-09 2022-05-09 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法

Publications (1)

Publication Number Publication Date
CN114861440A true CN114861440A (zh) 2022-08-05

Family

ID=82637364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210498782.0A Pending CN114861440A (zh) 2022-05-09 2022-05-09 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法

Country Status (1)

Country Link
CN (1) CN114861440A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274488A (zh) * 2022-09-27 2022-11-01 浙江大学杭州国际科创中心 碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法
CN116626987A (zh) * 2023-07-17 2023-08-22 上海鲲游科技有限公司 一种基于Lag效应的工艺调制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274488A (zh) * 2022-09-27 2022-11-01 浙江大学杭州国际科创中心 碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法
CN116626987A (zh) * 2023-07-17 2023-08-22 上海鲲游科技有限公司 一种基于Lag效应的工艺调制方法
CN116626987B (zh) * 2023-07-17 2023-10-10 上海鲲游科技有限公司 一种基于Lag效应的工艺调制方法

Similar Documents

Publication Publication Date Title
CN114861440A (zh) 预测刻蚀开口面积及刻蚀掩膜厚度和刻蚀深度模型的方法
EP0078161B1 (en) Materials and methods for plasma etching of oxides and nitrides of silicon
TWI356466B (en) Method and system for monitoring an etch process
US7105442B2 (en) Ashable layers for reducing critical dimensions of integrated circuit features
KR100399597B1 (ko) 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
CN1607636A (zh) 利用整合度量工具监测制程的稳定度
JP2004119753A (ja) エッチング処理装置およびエッチング処理方法
CN100483663C (zh) 一种cdsem校准用样品的制作方法
US20070035040A1 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
US7629259B2 (en) Method of aligning a reticle for formation of semiconductor devices
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
CN114300374A (zh) 碳化硅介质层的刻蚀选择比量测方法
CN103681393A (zh) 刻蚀方法
CN202710007U (zh) 一种测量关键尺寸的扫描电子显微镜校准用样品
CN112117187A (zh) 刻蚀方法和刻蚀系统
CN113013236A (zh) 氮掺杂栅氧化层的形成工艺的监控方法
CN115274488B (zh) 碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法
Haberjahn et al. Combination of Mass Metrology with Scatterometry to obtain bottom Width of deep Trenches: AM: Advanced Metrology
CN115376910B (zh) 一种制备平行斜刻凹槽图形化硅衬底的方法
CN114628503B (zh) 半导体结构及半导体结构的制作方法
CN101728255B (zh) 在晶圆上制造栅极的方法
RU212933U1 (ru) Оснастка для прецизионной плазмохимической обработки полупроводниковых кристаллов
Reddy et al. Pattern alignment effects in through-wafer bulk micromachining of (100) silicon
JP5026062B2 (ja) テスト方法
WO2019148952A1 (zh) 获得刻蚀深度极限值的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination