CN116613190A - 一种超结器件及电子器件 - Google Patents

一种超结器件及电子器件 Download PDF

Info

Publication number
CN116613190A
CN116613190A CN202310648996.6A CN202310648996A CN116613190A CN 116613190 A CN116613190 A CN 116613190A CN 202310648996 A CN202310648996 A CN 202310648996A CN 116613190 A CN116613190 A CN 116613190A
Authority
CN
China
Prior art keywords
layer
conductive type
reverse
substrate
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310648996.6A
Other languages
English (en)
Other versions
CN116613190B (zh
Inventor
栗终盛
柴展
罗杰馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongcheng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongcheng Semiconductor Technology Co Ltd filed Critical Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority to CN202310648996.6A priority Critical patent/CN116613190B/zh
Publication of CN116613190A publication Critical patent/CN116613190A/zh
Application granted granted Critical
Publication of CN116613190B publication Critical patent/CN116613190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请的实施例提出了一种超结器件及电子器件。超结器件包括cell区和位于所述cell区两侧的终端区，超结器件还包括衬底、外延层和反形层，其中，衬底为第一导电类型；外延层位于衬底的一侧，外延层的cell区包括多个第一导电类型柱及多个第二导电类型柱，多个第一导电类型柱与多个第二导电类型柱依次交替排列；反形层设置于部分第一导电类型柱远离衬底的一侧，反形层为第二导电类型，反形层的两侧分别与相邻的两个第二导电类型柱电连接。本申请的超结器件能够使部分第二导电类型柱的宽度增加，从而增大栅漏电容，进而使开关过程中电流变化率和电压变化率降低，如此，能够大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。

Description

一种超结器件及电子器件
技术领域
本申请涉及半导体技术领域，尤其涉及一种超结器件及电子器件。
背景技术
相对于传统MOSFET (金属氧化物半导体场效应晶体管，Metal OxideSemiconductor Field Effect Transistor)，超结MOSFET在N-漂移区中引入了交替排列的N型柱、P型柱，如此，在正向导通阶段，P型柱与N型柱之间能够形成横向电场，即所谓电荷平衡；但是超结MOSFET本质上仍为MOSFET，其内部依然存在寄生体二极管(简称体二极管)，超结MOSFET的源极为体二极管的阳极，漏极为体二极管的阴极。
在超结MOSFET开关过程中，由于超结结构中的P柱和N柱仅需要较低的Vds（Voltage of drain-source，源漏电压）就会分别耗尽，导致超结MOSFET的Cgd（Capacitance of gate-drain，栅漏电容）在几十伏的漏源电压下出现一个急剧的下降，并在此后维持一个较小值，极易造成栅极电压震荡，这种震荡会影响系统的稳定性和EMI（Electromagnetic Interference，电磁干扰噪声）特性，产生较为严重的EMI，限制了超结MOSFET等器件的大范围使用。
发明内容
本申请提供了一种超结器件及电子器件，以大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。
为解决上述技术问题，本申请采用如下技术方案：
本申请第一方面的实施例提出了一种超结器件，超结器件包括cell区和位于所述cell区两侧的终端区，所述超结器件还包括：
衬底，所述衬底为第一导电类型；
外延层，所述外延层位于所述衬底的一侧，所述外延层的cell区包括多个第一导电类型柱及多个第二导电类型柱，所述多个第一导电类型柱与所述多个第二导电类型柱依次交替排列；
反形层，所述反形层设置于部分第一导电类型柱远离所述衬底的一侧，所述反形层为第二导电类型，所述反形层的两侧分别与相邻的两个第二导电类型柱电连接。
根据本申请实施例提供的超结器件，外延层的cell区中设有多个第一导电类型柱和多个第二导电类型柱，第一导电类型与第二导电类型的导电类型相反，以第一导电类型为P型，第二导电类型为N型为例，多个P型柱中部分P型柱远离衬底的一侧设置有反形层，反形层的导电类型与N柱相同，且反形层的两侧分别和与该反形层相邻的两个N柱相连接。本申请实施例中，由于部分相邻的N柱通过反形层连通，相当于反形层使得部分N柱的宽度增加。又由于Cgd （栅漏电容）与N柱的宽度呈正相关，通过设置反形层使得部分N柱的宽度增加，以此增大Cgd，进而使开关过程中电流变化率di/dt和电压变化率dv/dt降低，如此，能够大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。
此外，根据本申请实施例中的超结器件还可以具有以下技术特征：
在本申请的一些实施例中，设有所述反形层的多个第一导电类型柱与未设有所述反形层的多个第一导电类型柱依次交替排列。
在本申请的一些实施例中，沿所述反形层的中部至相邻的第二导电类型柱的方向上，所述反形层的厚度逐渐减小。
在本申请的一些实施例中，所述反形层的导电离子浓度小于与所述反形层相邻的第二导电类型柱的导电离子浓度。
在本申请的一些实施例中，所述衬底及所述第一导电类型柱为P型，所述第二导电类型柱为N型。
在本申请的一些实施例中，所述超结器件还包括P-body层，所述P-body层位于未设有所述反形层的第一导电类型柱远离所述衬底的一侧，所述P-body层与所述反形层同层设置。
在本申请的一些实施例中，所述P-body层的导电离子浓度小于所述第一导电类型柱的导电离子浓度。
在本申请的一些实施例中，所述超结器件还包括位于所述多个第二导电类型柱上且沿远离所述衬底的方向依次层叠设置的第一氧化层、栅极多晶硅层、第二氧化层及金属层，所述栅极多晶硅层与所述终端区的栅极金属层连接；未设有所述反形层的第一导电类型柱上设有两个源极区，所述金属层与所述两个源极区连接。
本申请第二方面的实施例提出了一种电子器件，包括第一方面任一实施例中的超结器件。
根据本申请实施例中的电子器件，由于其具有第一方面任一实施例中的超结器件，因此其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为本申请一些实施例中一种超结器件的一种结构示意图；
图2为相关技术的超结器件与本申请实施例中的超结器件在不同Vds下的参数变化图。
附图标记如下：
衬底100、外延层200、第一导电类型柱210、第二导电类型柱220、反形层300、栅极3多晶硅层400、第二氧化层500、金属层600。
具体实施方式
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
本申请第一方面的实施例提出了一种超结器件，超结器件包括cell区和位于所述cell区两侧的终端区，如图1所示，超结器件包括衬底100、外延层200及反形层300。其中，衬底100为第一导电类型；外延层200位于衬底100的一侧，外延层200的cell区包括多个第一导电类型柱210及多个第二导电类型柱220，第一导电类型柱210与第二导电类型220柱依次交替排列；反形层300设置于部分第一导电类型柱210远离衬底100的一侧，反形层300为第二导电类型，反形层300的两侧分别与相邻的两个第二导电类型柱220电连接。
在本申请实施例中，超结器件包括cell（元胞）区和设置在cell区两侧的终端区，cell区也可以称为有源区，其能够为超结器件在导通时的电流流通提供通道，而终端区是利用在耗尽层中引入电荷来改变电场分布，降低内部的峰值电场来提高器件耐压。本申请实施例中，外延层200的cell区也就是超结器件的cell区。
在申请本实施例中，第一导电类型与第二导电类型的导电类型相反，当第一导电类型为N型时，第二导电类型为P型，当第一导电类型为P型时，第二导电类型为N型。超结器件的衬底100可以为N型也可以为P型，示例性的，当衬底100为P型时，第一导电类型柱210也为P型，第二导电类型柱即为N型，此时，反形层300的导电类型也为N型。
根据本申请实施例提供的超结器件，外延层200的cell区中设有多个第一导电类型柱210和多个第二导电类型柱220，第一导电类型与第二导电类型的导电类型相反，以第一导电类型为P型，第二导电类型为N型为例，多个P型柱中部分P型柱远离衬底100的一侧设置有反形层300，反形层300的导电类型与N柱相同，且反形层300的两侧分别和与该反形层300相邻的两个N柱相连接。本申请实施例中，由于部分相邻的N柱通过反形层300连通，相当于反形层300使得部分N柱的宽度增加。又由于Cgd （栅漏电容）与N柱的宽度呈正相关，通过设置反形层300使得部分N柱的宽度增加，以此增大Cgd，进而使超结器件在开关过程中电流变化率di/dt和电压变化率dv/dt降低，使得超结器件的Cgd随Vds的变化更为平缓，如此，能够大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。
具体的，下面结合超结器件的Ciss（输出电容）、Coss（输出电容）及Crss（反向输出电容）随Vds的变化情况对本申请实施例中的超结器件的效果进行说明。如图2所示，图2为相关技术中的超结器件与本申请实施例中的超结器件在不同Vds下的Ciss、Coss及Crss的曲线图。其中，横坐标为电压值，zongzuobiao为电容值。Ciss1为相关技术中超结器件的Ciss随Vds的增大的参数变化曲线；Coss1为相关技术中超结器件的Coss随Vds的增大的参数变化曲线；Crss1为相关技术中超结器件的Crss随Vds的增大的参数变化曲线。Ciss2为本申请实施例中超结器件的Ciss随Vds的增大的参数变化曲线；Coss1为本申请实施例中超结器件的Coss随Vds的增大的参数变化曲线；Crss1为本申请实施例中超结器件的Crss随Vds的增大的参数变化曲线。
结合图2可知，Vds较低时，相较于相关技术中，本申请实施例中超结器件的Crss下降更缓，与相关技术中的超结器件相比，本申请实施例中超结器件的Crss减小了约6倍，由此可知，本申请实施例提供的超结器件能够使得超结器件的Cgd随Vds的变化更为平缓，能够在很大程度上减少开关过程中产生的震荡，改善超结器件的电磁干扰噪声。
在本申请的一些实施例中，设有反形层300的多个第一导电类型柱210与未设有反形层300的多个第一导电类型柱210依次交替排列。
例如，超结器件包括依次相邻设置的第二导电类型柱220a、220b、220c、220d……，以及位于220a和220b之间的第一导电类型柱210a、位于220b和220c之间的第一导电类型柱210b、位于220b和220c之间的第一导电类型柱210c……，若第一导电类型柱210a上设有反形层300，且反形层300与第二导电类型柱220a和220b连接，则第一导电类型柱210b上未设有反形层300，第一导电类型柱210c上设有反形层300，且反形层300与第二导电类型柱220c和220d连接，以此类推。
本申请实施例中，多个第一导电类型柱210与未设有反形层300的多个第一导电类型柱210依次交替排列，能够在不影响超结器件正常通断的情况下，将超结器件开关过程中产生的震荡降至最低，进一步改善超结器件的电磁干扰噪声。
此外，在本申请的一些实施例中，设有反形层300第一导电类型柱210和未设有反形层300的第一导电类型柱210还可以以其他的方式排列，如每设置两个或三个未设有反形层300的第一导电类型柱210后，设置一个设有反形层300的第一导电类型柱210，本申请对此不作限定。
在本申请的一些实施例中，沿反形层300的中部至相邻的第二导电类型柱220的方向上，反形层300的厚度逐渐减小。
本申请实施例中，反形层300为中间厚两侧薄的结构，且两侧较薄的结构与第二导电类型柱220连接，也就是反形层300的横截面可以为具有倾斜度或者弧度的图形，例如，如图1所示，反形层300的截面可以大致呈圆弧形。基于此，在减少超结器件在开关过程中产生的震荡的同时，反形层300两侧较薄的部分可以保证超结器件的耐压不降低。
此外，反形层300可以通过向第一导电类型柱210的上方注入离子形成，例如当第二导电类型柱220为N型时，反形层300为向第一导电类型柱210的上方注入N+离子形成，中间厚两侧薄的结构更加符合离子的注入工艺，降低形成反形层300的工艺难度。
此外，本申请实施例对反形层300的厚度不作限定，保证反形层300能够与相邻的两个第二导电类型柱220连通即可。
在本申请一些实施例中，反形层300的导电离子浓度小于与反形层300相邻的第二导电类型柱220的导电离子浓度。
本申请实施例中，反形层300的导电离子浓度小于与其连接的第二导电类型柱220的导电离子浓度，能够在超结器件导通时，降低超结器件的导通电阻，并且降低超结器件的开关应力，进一步减少开关过程中产生的震荡，改善超结器件的电磁干扰噪声。
在本申请的一些实施例中，超结器件还包括P-body层，P-body层位于未设有反形层300的第一导电类型210柱远离衬底100的一侧，P-body层与反形层300同层设置。
本申请实施例中，当第一导电类型为P型时，第一导电类型柱210上方设置有通过注入P-body形成的P-body层。设有反形层300的第一导电类型柱210上方不再注入P-body。由于设有反形层300的第一导电类型柱210上方不再设置P-body层，且P-body层与反形层300同层设置，能够使得P-body层与反形层300共用厚度方向上的空间，降低超结器件的厚度。
在本申请的一些实施例中，P-body层的导电离子浓度小于第一导电类型柱210的导电离子浓度，以在超结器件导通时实现电荷平衡，并提高超结器件的耐压。
在本申请的一个实施例中，衬底100为N型，外延层200为P型，第一导电类型柱210为P型，第二导电类型柱220为N型，反形层300也为N型。也就是说，衬底100和第一导电类型柱210均为P型，而且衬底100的掺杂浓度高于第一导电类型柱210掺杂浓度，第二导电类型柱220为N型，第二导电类型柱220的掺杂浓度大于反形层300的掺杂浓度，如此，N型第二导电类型柱220和P型第一导电类型柱210在正向导通阶段，P柱与N柱之间能够形成横向电场，即形成电荷平衡。
在本申请的一些实施例中，如图1所示，超结器件还包括位于多个第二导电类型柱220上且沿远离衬底100的方向依次层叠设置的第一氧化层（图未示）、栅极多晶硅层400、第二氧化层500及金属层600，栅极多晶硅层400与位于终端区的栅极金属层（图未示）电连接，未设有反形层200的第一导电类型柱410上设有两个源极区2101，金属层600与两个源极区2101连接。
本申请实施例中，如图1所示，未设有反形层200的第一导电类型柱（P柱）上设有两个源极区2101，两个源极区2101间隔设置，两个源极区2101可以通过向P柱内注入N+离子后形成，两个源极区2101与金属层600连接，金属层600用于形成源极。当在通过终端区的栅极金属层施加正电压时，外延层200远离衬底100的一侧能够聚集大量电子，并在外延层200中的源极区及第二导电类型柱（N柱）之间形成导通沟道，以此将超结器件导通。
本申请实施例种，第一氧化层用于将栅极多晶硅层400和多个第二导电类型柱220分隔开，降低栅极多晶硅层400对多个第二导电类型柱220的影响。第二氧化层500用于将金属层600和栅极多晶硅层400，降低金属层600对栅极多晶硅层400的影响。并且，第二氧化层500还用于将金属层600与反形层300分隔开，降低金属层600对反形层300的影响。
本申请第二方面的实施例提供了一种电子器件，电子器件包括上述第一方面的实施例中的超结器件。
本申请实施例中，电子器件可以为应用于手机、电脑、平板等终端设备的电子器件，电子器件也可以为应用于汽车、轨道交通等领域的电子器件，本申请对此不作限定。本申请实施例提供给的电子器件包括的超结器件中，外延层200的cell区中设有多个第一导电类型柱210和多个第二导电类型柱220，第一导电类型与第二导电类型的导电类型相反，以第一导电类型为P型，第二导电类型为N型为例，多个P型柱中部分P型柱远离衬底100的一侧设置有反形层300，反形层300的导电类型与N柱相同，且反形层300的两侧分别和与该反形层300相邻的两个N柱相连接。本申请实施例中，由于部分相邻的N柱通过反形层300连通，相当于反形层300使得部分N柱的宽度增加。又由于Cgd （栅漏电容）与N柱的宽度呈正相关，通过设置反形层300使得部分N柱的宽度增加，以此增大Cgd，进而使超结器件在开关过程中电流变化率di/dt和电压变化率dv/dt降低，使得超结器件的Cgd随Vds的变化更为平缓，如此，能够大幅减小超结器件的开关震荡，降低超结器件的电磁干扰噪声。
本申请是通过几个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本申请范围的情况下，还可以对本申请进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本申请做各种修改，而不脱离本使用新型的范围。因此，本申请不局限于所公开的具体实施例，而应当包括落入本申请权利要求范围内的全部实施方式。

Claims (9)

1.一种超结器件，所述超结器件包括cell区和位于所述cell区两侧的终端区，其特征在于，所述超结器件还包括：
衬底，所述衬底为第一导电类型；
外延层，所述外延层位于所述衬底的一侧，所述外延层的cell区包括多个第一导电类型柱及多个第二导电类型柱，所述多个第一导电类型柱与所述多个第二导电类型柱依次交替排列；
反形层，所述反形层设置于部分第一导电类型柱远离所述衬底的一侧，所述反形层为第二导电类型，所述反形层的两侧分别与相邻的两个第二导电类型柱电连接。
2.根据权利要求1所述的超结器件，其特征在于，设有所述反形层的多个第一导电类型柱与未设有所述反形层的多个第一导电类型柱依次交替排列。
3.根据权利要求1所述的超结器件，其特征在于，沿所述反形层的中部至相邻的第二导电类型柱的方向上，所述反形层的厚度逐渐减小。
4.根据权利要求1所述的超结器件，其特征在于，所述反形层的导电离子浓度小于与所述反形层相邻的第二导电类型柱的导电离子浓度。
5.根据权利要求1所述的超结器件，其特征在于，所述衬底及所述第一导电类型柱为P型，所述第二导电类型柱为N型。
6.根据权利要求5所述的超结器件，其特征在于，所述超结器件还包括P-body层，所述P-body层位于未设有所述反形层的第一导电类型柱远离所述衬底的一侧，所述P-body层与所述反形层同层设置。
7.根据权利要求6所述的超结器件，其特征在于，所述P-body层的导电离子浓度小于所述第一导电类型柱的导电离子浓度。
8.根据权利要求1所述的超结器件，其特征在于，所述超结器件还包括位于所述多个第二导电类型柱上且沿远离所述衬底的方向依次层叠设置的第一氧化层、栅极多晶硅层、第二氧化层及金属层，所述多晶硅层与所述终端区的栅极金属层连接；未设有所述反形层的第一导电类型柱上设有两个源极区，所述金属层与所述两个源极区连接。
9.一种电子器件，其特征在于，包括权利要求1至8中任一项所述的超结器件。
CN202310648996.6A 2023-06-02 2023-06-02 一种超结器件及电子器件 Active CN116613190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310648996.6A CN116613190B (zh) 2023-06-02 2023-06-02 一种超结器件及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310648996.6A CN116613190B (zh) 2023-06-02 2023-06-02 一种超结器件及电子器件

Publications (2)

Publication Number Publication Date
CN116613190A true CN116613190A (zh) 2023-08-18
CN116613190B CN116613190B (zh) 2024-05-31

Family

ID=87679860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310648996.6A Active CN116613190B (zh) 2023-06-02 2023-06-02 一种超结器件及电子器件

Country Status (1)

Country Link
CN (1) CN116613190B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200264A (ja) * 2008-02-21 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置
US20140242769A1 (en) * 2013-02-25 2014-08-28 Fuji Electric Co., Ltd. Method of manufacturing a super-junciton semiconductor device
WO2017211105A1 (zh) * 2016-06-08 2017-12-14 深圳尚阳通科技有限公司 一种超结器件、芯片及其制造方法
CN109494246A (zh) * 2018-10-12 2019-03-19 龙腾半导体有限公司 超结mosfet结构及其制造方法
CN111463131A (zh) * 2020-04-08 2020-07-28 中芯集成电路制造(绍兴)有限公司 超结半导体器件及其制造方法
CN115332340A (zh) * 2022-08-08 2022-11-11 上海功成半导体科技有限公司 一种调节动态特性的超结vdmos器件及制备方法
CN115763521A (zh) * 2022-11-03 2023-03-07 上海功成半导体科技有限公司 超结器件终端结构及其制备方法
CN116031303A (zh) * 2023-02-09 2023-04-28 上海功成半导体科技有限公司 超结器件及其制作方法和电子器件
CN116053300A (zh) * 2023-02-09 2023-05-02 上海功成半导体科技有限公司 超结器件及其制作方法和电子器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200264A (ja) * 2008-02-21 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置
US20140242769A1 (en) * 2013-02-25 2014-08-28 Fuji Electric Co., Ltd. Method of manufacturing a super-junciton semiconductor device
WO2017211105A1 (zh) * 2016-06-08 2017-12-14 深圳尚阳通科技有限公司 一种超结器件、芯片及其制造方法
CN109494246A (zh) * 2018-10-12 2019-03-19 龙腾半导体有限公司 超结mosfet结构及其制造方法
CN111463131A (zh) * 2020-04-08 2020-07-28 中芯集成电路制造(绍兴)有限公司 超结半导体器件及其制造方法
CN115332340A (zh) * 2022-08-08 2022-11-11 上海功成半导体科技有限公司 一种调节动态特性的超结vdmos器件及制备方法
CN115763521A (zh) * 2022-11-03 2023-03-07 上海功成半导体科技有限公司 超结器件终端结构及其制备方法
CN116031303A (zh) * 2023-02-09 2023-04-28 上海功成半导体科技有限公司 超结器件及其制作方法和电子器件
CN116053300A (zh) * 2023-02-09 2023-05-02 上海功成半导体科技有限公司 超结器件及其制作方法和电子器件

Also Published As

Publication number Publication date
CN116613190B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US8354711B2 (en) Power MOSFET and its edge termination
TWI459562B (zh) 交錯柱超接面
US5674766A (en) Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5688725A (en) Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US8330213B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
US7514743B2 (en) DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
US8097510B2 (en) Method of forming lateral trench gate FET with direct source-drain current path
US9735254B2 (en) Trench-gate RESURF semiconductor device and manufacturing method
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN111769158B (zh) 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法
US10325980B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US6989567B2 (en) LDMOS transistor
CN106887451B (zh) 超结器件及其制造方法
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN116053300B (zh) 超结器件及其制作方法和电子器件
CN115332338B (zh) 一种调节动态特性的超结vdmos器件及制备方法
US6825513B2 (en) High power mosfet semiconductor device
CN116613190B (zh) 一种超结器件及电子器件
CN115332340A (zh) 一种调节动态特性的超结vdmos器件及制备方法
CN111697058B (zh) 半导体器件
CN219937051U (zh) 一种超结器件及电子器件
US20210066494A1 (en) Semiconductor device
CN112635559A (zh) 平面栅超结mosfet
CN219937052U (zh) 一种超结器件和电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant