CN116613070A - 利用电阻层前置降低钨选择性生长难度的方法 - Google Patents

利用电阻层前置降低钨选择性生长难度的方法 Download PDF

Info

Publication number
CN116613070A
CN116613070A CN202310745889.5A CN202310745889A CN116613070A CN 116613070 A CN116613070 A CN 116613070A CN 202310745889 A CN202310745889 A CN 202310745889A CN 116613070 A CN116613070 A CN 116613070A
Authority
CN
China
Prior art keywords
layer
forming
interlayer dielectric
difficulty
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310745889.5A
Other languages
English (en)
Inventor
徐文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202310745889.5A priority Critical patent/CN116613070A/zh
Publication of CN116613070A publication Critical patent/CN116613070A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种利用电阻层前置降低钨选择性生长难度的方法，提供衬底；在第一层间介质层、金属栅结构上依次形成自下而上依次堆叠的第一保护层、绝缘层、电阻层和第二保护层，利用光刻和刻蚀使得第二保护层和电阻层保留在栅极电阻区形成栅极电阻结构，之后利用淀积、研磨形成覆盖栅极电阻结构的第二层间介质层；利用光刻、刻蚀分别形成与电阻层、金属栅结构、源、漏区连通的接触孔；形成覆盖接触孔表面的钛层和位于钛层上的氮化钛层，之后退火在源、漏区与钛层的接触面形成TiSi层，之后利用淀积、研磨在接触孔上形成钴金属层。本发明解决了由于钨选择性生长不均匀性造成器件电性失配的问题。

Description

利用电阻层前置降低钨选择性生长难度的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种利用电阻层前置降低钨选择性生长难度的方法。
背景技术
通孔(via)填充是现在先进制程半导体技术的难点之一。随着尺寸的微缩，从28nm技术节点平面器件到14nm技术节点的FinFET三维器件，再到7nm/5nm技术节点FinFET器件，半导体器件的尺寸越来越小，带来的是中段接触孔(contact)和后段连线的尺寸越来越小，特别是通孔的曝光、刻蚀和填充都变得越来越难。为了降低连线电阻也为了进一步提高沟槽和通孔的填充能力，接触孔和通孔的填充从最初的Al，CU，W，进一步到现在的Co，技术难度越来越大。
从7nm FinFET技术开始，前层接触孔填充采用Co，后层通孔填充采用W，替换掉原来的接触孔填充采用W，通孔和金属层采用Cu填充的工艺。上述工艺会显著的降低接触电阻和连线电阻，降低RC(电容电阻)参数，提高器件的性能。
针对接触孔、沟槽和通孔的填充，现有技术有两种方法，一种是采用Selective W(钨选择性生长)填充的方法。前层接触孔采用电镀填满Co之后，后层通孔的生长基于Co，在Co上选择性生长，从下往上的生长方法来填满沟槽和通孔。显著的改善了通孔和沟槽的填充能力。并且上述方法不采用Ti和TiN作为通孔和沟槽与介质层之间的隔离层和粘附层，显著的降低了阻值。
采用钨选择性生长填充的一个显著的问题是由于没有Ti和TiN作为W与介质层(SiO2)的隔离层和粘附层，填充的W与SiO2接触的界面性能很差，会被后续的CMP(化学机械平坦化研磨)的研磨液轻易的沿着两者的缝隙渗入，研磨液具有一定腐蚀性，会显著破坏W的填充，甚至进一步破坏底下的接触孔填充。造成连接的短路。另一方面，钨选择性生长在其他材料上生长速度过慢，容易造成部分生长部分未生长的现象，进而造成电性上失配。
另一种通孔填充的方法采用Ti和TiN作为隔离层和粘附层，然后采用CVD的方法现长一层种子层，然后再快速沉积主体层。第二种方法与14nm以及28nm技术节点的工艺是一致的，但是由于Ti和TiN的阻值远高于Co和W导线的电阻(几十倍到几百倍)，存在上述层会明显增大阻值。
为解决上述问题，需要提出一种新型的利用电阻层前置降低钨选择性生长难度的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用电阻层前置降低钨选择性生长难度的方法，用于解决现有技术中半导体器件的尺寸越来越小，带来的是中段接触孔(contact)和后段连线的尺寸越来越小，特别是通孔的曝光、刻蚀和填充都变得越来越难。为了降低连线电阻也为了进一步提高沟槽和通孔的填充能力，接触孔和通孔的填充从最初的Al，CU，W，进一步到现在的Co，技术难度越来越大，需要一种新型的钨选择生长工艺的问题。
为实现上述目的及其他相关目的，本发明提供一种利用电阻层前置降低钨选择性生长难度的方法，包括：
步骤一、提供衬底，在所述衬底上形成有第一层间介质层，所述第一层间介质层上形成有凹槽，所述凹槽中形成有金属栅结构，所述金属栅结构两侧的所述衬底上利用离子注入形成有源、漏区；
步骤二、在所述第一层间介质层、所述金属栅结构上依次形成自下而上依次堆叠的第一保护层、绝缘层、电阻层和第二保护层，利用光刻和刻蚀使得所述第二保护层和所述电阻层保留在栅极电阻区形成栅极电阻结构，之后利用淀积、研磨形成覆盖所述栅极电阻结构的第二层间介质层；
步骤三、利用光刻、刻蚀分别形成与所述电阻层、所述金属栅结构、所述源、漏区连通的接触孔；
步骤四、形成覆盖所述接触孔表面的钛层和位于所述钛层上的氮化钛层，之后退火在所述源、漏区与所述钛层的接触面形成TiSi层，之后利用淀积、研磨在所述接触孔上形成钴金属层；
步骤五、形成覆盖所述钴金属层、所述第二层间介质层的第三保护层和位于所述第三保护层上的第三层间介质层，之后利用光刻、刻蚀在所述第三层间介质层及其下方的所述第三保护层上形成与所述钴金属层连通的通孔；
步骤六、利用淀积、研磨在所述通孔中形成钨金属层。
优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
优选地，步骤一中的所述第一层间介质层的材料为二氧化硅。
优选地，步骤一中的所述金属栅结构由自下而上依次堆叠的栅氧化层、高K介质层、隔离层、功函数金属层和金属栅层组成。
优选地，步骤二中的所述第一保护层的材料为利用原子层沉积形成的氮化硅。
优选地，步骤二中所述绝缘层的材料为二氧化硅。
优选地，步骤二中所述电阻层的材料为氮化钛。
优选地，步骤二中所述第二保护层的材料为利用化学气相沉积形成的氮化硅。
优选地，步骤二中所述第二层间介质层的材料为二氧化硅。
优选地，步骤四中所述利用淀积、研磨在所述接触孔上形成钴金属层的方法包括：利用电镀的方法在所述接触孔上形成钴种子层；之后在所述钴种子层上继续生长形成覆盖所述接触孔的所述钴金属层；利用化学机械平坦化的研磨方法研磨所述钴金属层至目标厚度。
优选地，步骤五中的所述第三层间介质层的材料为二氧化硅。
优选地，步骤五中的所述第三保护层的材料为氮化硅。
如上所述，本发明的利用电阻层前置降低钨选择性生长难度的方法，具有以下有益效果：
本发明先通过M0接到栅极电阻结构上，V0在接到M0上，钨选择性生长可以很好的在M0的Co金属上生长，因此可以显著的降低钨选择性生长工艺引入的缺陷，解决由于钨选择性生长不均匀性造成器件电性失配的问题。
附图说明
图1显示为本发明的工艺流程示意图；
图2显示为本发明的衬底及其上的金属栅结构示意图；
图3显示为本发明的形成自下而上依次堆叠的第一保护层、绝缘层、电阻层和第二保护层示意图；
图4显示为本发明的利用光刻和刻蚀保留位于栅极电阻区的栅极电阻结构示意图；
图5显示为本发明的形成第二层间介质层示意图；
图6显示为本发明的形成接触孔示意图；
图7显示为本发明的形成隔离层和粘附层示意图；
图8显示为本发明的形成钴金属层示意图；
图9显示为本发明的研磨钴金属层示意图；
图10显示为本发明的形成第三保护层和第三层间介质层示意图；
图11显示为本发明的形成通孔示意图；
图12显示为本发明的形成钨金属层示意图；
图13显示为本发明的研磨钨金属层示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供一种利用电阻层前置降低钨选择性生长难度的方法，包括：
步骤一、请参阅图2，提供衬底100，在衬底100上形成有第一层间介质层101，第一层间介质层101上形成有凹槽，凹槽中形成有金属栅结构102，金属栅结构102两侧的衬底100上利用离子注入形成有源、漏区(图中未示出)；
示例性地，可以通过先栅极工艺或后栅极工艺形成该初始结构，其具体方式本发明中不作具体限定。
在一种可选的实施方式中，步骤一中的衬底100包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
在一种可选的实施方式中，步骤一中的第一层间介质层101的材料为二氧化硅。
在一种可选的实施方式中，步骤一中的金属栅结构102由自下而上依次堆叠的栅氧化层、高K介质层、隔离层、功函数金属层和金属栅层组成，金属栅结构102的侧壁还形成有至少一层的侧墙结构。具体地，栅氧化层的材料通常为二氧化硅，可以通过在高温炉管中热氧化形成，高K介质层代表其介电常数大于3.5的介质层，例如为氧化铬(HfO)、氧化铝(Al2O3)或TiO等。具体可通过化学气相沉积工艺或者原子层沉积工艺形成所述高K介质层，隔离层的材料通常为氮化钛，金属栅层的材料通常为铝。需要说明的是，金属栅结构102的具体结构和材料类型可根据实际调整，此处不作具体限定。
步骤二、在第一层间介质层101、金属栅结构102上依次形成自下而上依次堆叠的第一保护层103、绝缘层104、电阻层105和第二保护层106，形成如图3所示的结构，利用光刻和刻蚀使得第二保护层106和电阻层105保留在栅极电阻区形成栅极电阻结构，形成如图4所示的结构，之后利用淀积、研磨形成覆盖栅极电阻结构的第二层间介质层107，淀积的方法可为化学气相沉积，研磨的方法为化学机械平坦化研磨，形成如图5所示的结构；
在一种可选的实施方式中，步骤二中的第一保护层103的材料为利用原子层沉积形成的氮化硅，其台阶性较好。
在一种可选的实施方式中，步骤二中绝缘层104的材料为二氧化硅。
在一种可选的实施方式中，步骤二中电阻层105的材料为氮化钛，其用于调节栅极电阻结构的电阻值。
在一种可选的实施方式中，步骤二中第二保护层106的材料为利用化学气相沉积形成的氮化硅。
在一种可选的实施方式中，步骤二中第二层间介质层107的材料为二氧化硅。
步骤三、利用光刻、刻蚀分别形成与电阻层105、金属栅结构102、源、漏区连通的接触孔，其用于定义出M0(金属零层)的形成位置，形成如图6所示的结构；
步骤四、形成覆盖接触孔表面的钛层108和位于钛层108上的氮化钛层109，之后退火在源、漏区与钛层108的接触面形成TiSi层110，形成如图7所示的结构，之后利用淀积、研磨在接触孔上形成钴金属层114，淀积的方法通常可为电镀，研磨的方法通常为化学机械平坦化研磨；
在一种可选的实施方式中，步骤四中利用淀积、研磨在接触孔上形成钴金属层114的方法包括：利用电镀的方法在接触孔上形成钴种子层；之后在钴种子层上继续生长形成覆盖接触孔的钴金属层114，形成如图8所示的结构；利用化学机械平坦化的研磨方法研磨钴金属层114至目标厚度，形成如图9所示的结构。
步骤五、形成覆盖钴金属层114、第二层间介质层107的第三保护层112和位于第三保护层112上的第三层间介质层113，形成如图10所示的结构，之后利用光刻、刻蚀在第三层间介质层113及其下方的第三保护层112上形成与钴金属层114连通的通孔，形成如图11所示的位置，其用于定义出V0(通孔零层)层的形成位置；
在一种可选的实施方式中，步骤五中的第三层间介质层113的材料为二氧化硅。
在一种可选的实施方式中，步骤五中的所述第三保护层112的材料为氮化硅。
步骤六、利用淀积、研磨在通孔中形成钨金属层，通常淀积的方法为化学气相沉积，即首先淀积钨金属层形成如图12所示的结构，研磨的方法为化学机械平坦化，利用研磨可形成如图13所示的结构。
也就是说，现有技术的栅极电阻结构形成工艺在M0研磨之后，V0形成工艺之前。利用V0将栅极电阻结构接出去。本发明将栅极电阻结构前置到金属栅极之后，M0形成工艺之前的方法，将栅极电阻结构埋在M0的层间介质层当中，用M0层的通孔刻蚀将栅极电阻结构先提前接出去。然后用V0形成于M0之上，再进一步将栅极电阻结构接出去。
相对于现有技术的方法，钨选择性生长比较难以生长，容易造成缺陷，或电性的不匹配。本发明的方法，先通过M0接到栅极电阻结构上，V0在接到M0上，钨选择性生长可以很好的在M0的Co金属上生长，因此可以显著的降低钨选择性生长工艺引入的缺陷，解决由于钨选择性生长不均匀性造成器件电性失配的问题。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明先通过M0接到栅极电阻结构上，V0在接到M0上，钨选择性生长可以很好的在M0的Co金属上生长，因此可以显著的降低钨选择性生长工艺引入的缺陷，解决由于钨选择性生长不均匀性造成器件电性失配的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种利用电阻层前置降低钨选择性生长难度的方法，其特征在于，至少包括：
步骤一、提供衬底，在所述衬底上形成有第一层间介质层，所述第一层间介质层上形成有凹槽，所述凹槽中形成有金属栅结构，所述金属栅结构两侧的所述衬底上利用离子注入形成有源、漏区；
步骤二、在所述第一层间介质层、所述金属栅结构上依次形成自下而上依次堆叠的第一保护层、绝缘层、电阻层和第二保护层，利用光刻和刻蚀使得所述第二保护层和所述电阻层保留在栅极电阻区形成栅极电阻结构，之后利用淀积、研磨形成覆盖所述栅极电阻结构的第二层间介质层；
步骤三、利用光刻、刻蚀分别形成与所述电阻层、所述金属栅结构、所述源、漏区连通的接触孔；
步骤四、形成覆盖所述接触孔表面的钛层和位于所述钛层上的氮化钛层，之后退火在所述源、漏区与所述钛层的接触面形成TiSi层，之后利用淀积、研磨在所述接触孔上形成钴金属层；
步骤五、形成覆盖所述钴金属层、所述第二层间介质层的第三保护层和位于所述第三保护层上的第三层间介质层，之后利用光刻、刻蚀在所述第三层间介质层及其下方的所述第三保护层上形成与所述钴金属层连通的通孔；
步骤六、利用淀积、研磨在所述通孔中形成钨金属层。
2.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
3.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤一中的所述第一层间介质层的材料为二氧化硅。
4.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤一中的所述金属栅结构由自下而上依次堆叠的栅氧化层、高K介质层、隔离层、功函数金属层和金属栅层组成。
5.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤二中的所述第一保护层的材料为利用原子层沉积形成的氮化硅。
6.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤二中所述绝缘层的材料为二氧化硅。
7.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤二中所述电阻层的材料为氮化钛。
8.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤二中所述第二保护层的材料为利用化学气相沉积形成的氮化硅。
9.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤二中所述第二层间介质层的材料为二氧化硅。
10.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤四中所述利用淀积、研磨在所述接触孔上形成钴金属层的方法包括：利用电镀的方法在所述接触孔上形成钴种子层；之后在所述钴种子层上继续生长形成覆盖所述接触孔的所述钴金属层；利用化学机械平坦化的研磨方法研磨所述钴金属层至目标厚度。
11.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤五中的所述第三层间介质层的材料为二氧化硅。
12.根据权利要求1所述的利用电阻层前置降低钨选择性生长难度的方法，其特征在于：步骤五中的所述第三保护层的材料为氮化硅。
CN202310745889.5A 2023-06-21 2023-06-21 利用电阻层前置降低钨选择性生长难度的方法 Pending CN116613070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310745889.5A CN116613070A (zh) 2023-06-21 2023-06-21 利用电阻层前置降低钨选择性生长难度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310745889.5A CN116613070A (zh) 2023-06-21 2023-06-21 利用电阻层前置降低钨选择性生长难度的方法

Publications (1)

Publication Number Publication Date
CN116613070A true CN116613070A (zh) 2023-08-18

Family

ID=87674668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310745889.5A Pending CN116613070A (zh) 2023-06-21 2023-06-21 利用电阻层前置降低钨选择性生长难度的方法

Country Status (1)

Country Link
CN (1) CN116613070A (zh)

Similar Documents

Publication Publication Date Title
CN108431953B (zh) 垂直晶体管制造和器件
TWI667699B (zh) 具有氣隙間隔件之ｆｉｎｆｅｔ及其形成方法
US9659963B2 (en) Contact formation to 3D monolithic stacked FinFETs
US10312147B2 (en) Multi-layer work function metal gates with similar gate thickness to achieve multi-VT for VFETs
US9685434B2 (en) Inter-level dielectric layer in replacement metal gates and resistor fabrication
TW202218093A (zh) 半導體裝置
US10658252B2 (en) Semiconductor structure and method for forming the same
JP7315651B2 (ja) 酸化物抵抗変化型メモリ
US10944012B2 (en) Area-efficient inverter using stacked vertical transistors
US20150061076A1 (en) High density resistor
US10777465B2 (en) Integration of vertical-transport transistors and planar transistors
US9419102B1 (en) Method to reduce parasitic gate capacitance and structure for same
CN116613070A (zh) 利用电阻层前置降低钨选择性生长难度的方法
CN111415907B (zh) 非晶硅结构的制造方法
JP2023554273A (ja) 局所化された金属シリサイドを含むラップ・アラウンド・コンタクト
US20200212037A1 (en) Minimum width device for power saving
US20240128334A1 (en) Semiconductor structure with wrapped-around backside contact
US20240128318A1 (en) Semiconductor structure with fully wrapped-around backside contact
US20240071926A1 (en) Transistors with dual power and signal lines
US20240072050A1 (en) Field-effect transistors with isolation pillars
US20240079462A1 (en) Vertical transport transistor devices with back side interconnects
US20240154009A1 (en) Semiconductor structure having a backside contact with backside sidewall spacers
US11594612B2 (en) Metal oxide interlayer structure for nFET and pFET
US11848384B2 (en) Semiconductor device with airgap spacer formation from backside of wafer
US20230197813A1 (en) Separate gate complementary field-effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination