CN116584166A - 含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法 - Google Patents

含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法 Download PDF

Info

Publication number
CN116584166A
CN116584166A CN202180087677.1A CN202180087677A CN116584166A CN 116584166 A CN116584166 A CN 116584166A CN 202180087677 A CN202180087677 A CN 202180087677A CN 116584166 A CN116584166 A CN 116584166A
Authority
CN
China
Prior art keywords
dielectric
layer
region
word line
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180087677.1A
Other languages
English (en)
Inventor
水野真太
饭塚健三
清水悟
和泉圭佑
樋上达也
寺泽佑仁
岛袋诚司
伊藤良介
张艳丽
J·阿尔斯迈耶
吉田佑介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Priority claimed from PCT/US2021/037270 external-priority patent/WO2022173461A1/en
Publication of CN116584166A publication Critical patent/CN116584166A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种三维存储器装置包含：第一字线区，其包含第一字线和连续绝缘层的第一交替堆叠；第一存储器堆叠结构，其竖直地延伸穿过所述第一交替堆叠；第二字线区，其包括第二字线和所述连续绝缘层的第二交替堆叠；第二存储器堆叠结构，其竖直地延伸穿过所述第二交替堆叠；多个电介质分离器结构，其位于所述第一字线区与所述第二字线区之间；以及至少一个桥接区，其位于所述多个电介质分离器结构之间以及所述第一字线区与所述第二字线区之间。所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。

Description

含有用于增强结构支撑的桥接件的三维存储器装置及其形成 方法
相关申请
本申请要求2021年2月11日提交的第17/174,064号美国非临时申请以及2021年2月11日提交的第17/174,094号美国非临时申请的优先权权益；以上美国非临时申请的全部内容以引用的方式并入本文中。
技术领域
本公开大体上涉及半导体装置的领域，并且特定地涉及含有桥接件的三维存储器装置及其形成方法，所述桥接件提供增强结构支撑以用于防止在替换过程期间的堆叠塌陷。
背景技术
在IEDM会议记录(2001年)的第33页-第36页的T.Endoh等人的标题为“具有堆叠环绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(Novel Ultra High DensityMemory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell)”的文章中公开了包含每个单元具有一位的三维竖直NAND串的三维存储器装置。
发明内容
根据本公开的实施例，一种三维存储器装置包含：第一字线区，其包含第一字线和连续绝缘层的第一交替堆叠；第一存储器堆叠结构，其竖直地延伸穿过第一交替堆叠；第二字线区，其包括第二字线和连续绝缘层的第二交替堆叠；第二存储器堆叠结构，其竖直地延伸穿过第二交替堆叠；多个电介质分离器结构，其位于第一字线区与第二字线区之间；以及至少一个桥接区，其位于所述多个电介质分离器结构之间以及第一字线区与第二字线区之间。所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。
根据本公开的另一方面，电介质柱结构可以延伸穿过所述至少一个桥接区。
根据本公开的另一方面，一种形成存储器装置的方法包括：在衬底上方形成单元层堆叠的竖直交替序列，其中所述单元层堆叠中的每一个包括连续绝缘层和连续牺牲材料层；形成穿过所述竖直交替序列的开口，其中所述开口包括以沿着第一水平方向延伸的行布置的离散背侧开口以及位于所述离散背侧开口的行之间的存储器开口；在所述存储器开口中形成存储器开口填充结构；至少在所述连续绝缘层的层级处横向扩展且合并所述离散背侧开口，以形成沿着所述第一水平方向由至少一个桥接区横向间隔开的多个背侧沟槽；通过将蚀刻剂引入到所述背侧沟槽中而形成背侧凹部，所述蚀刻剂蚀刻对所述连续绝缘层为选择性的所述连续牺牲材料层；以及在所述背侧凹部中沉积至少一种导电材料以在所述背侧凹部中形成导电层。
根据本公开的另一方面，一种形成存储器装置的方法包括：在衬底上方形成单元层堆叠的竖直交替序列，其中所述单元层堆叠中的每一个包括连续绝缘层和连续牺牲材料层，形成穿过所述竖直交替序列的开口，其中所述开口包括延伸穿过以沿着第一水平方向延伸的行布置的桥接区的背侧沟槽和背侧开口的横向交替序列，且所述开口进一步包括位于相应相邻一对所述横向交替序列之间的存储器开口；在所述背侧开口中形成电介质柱结构；在所述存储器开口中形成存储器开口填充结构；通过将蚀刻剂引入到所述背侧沟槽中而形成背侧凹部，所述蚀刻剂蚀刻对所述连续绝缘层为选择性的所述连续牺牲材料层；在所述背侧凹部中沉积至少一种导电材料；以及通过执行橫向凹进蚀刻过程使所述背侧沟槽周围的所述至少一种导电材料横向凹进，其中所述至少一种导电材料的剩余部分包括导电层。
附图说明
图1是根据本公开的第一实施例的包含多个三维存储器阵列区的示例性半导体裸片的平面图。
图2是根据本公开的第一实施例的在形成任选的半导体装置、任选的下部层级电介质层、任选的下部金属互连结构、半导体材料层以及第一连续绝缘层和第一连续牺牲材料层的第一竖直交替序列之后的第一示例性结构的竖直横截面图。
图3是根据本公开的第一实施例在阵列间区中形成第一阶梯式表面之后的第一示例性结构的竖直横截面图。
图4是根据本公开的实施例在形成第一层逆向阶梯式电介质材料部分之后的第一示例性结构的竖直横截面图。
图5A是根据本公开的实施例在形成第一层开口之后的第一示例性结构的竖直横截面图。
图5B是图5A的第一示例性结构的俯视图。竖直平面A-A'是图5A的竖直横截面图的平面。
图5C是沿着图5B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图5D是沿着图5B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图6A是根据本公开的第一实施例在形成牺牲第一层开口填充结构之后的第一示例性结构的竖直横截面图。
图6B是图6A的第一示例性结构的俯视图。竖直平面A-A'是图6A的竖直横截面图的平面。
图6C是沿着图6B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图6D是沿着图6B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图7是根据本公开的第一实施例在形成第二连续绝缘层和第二连续牺牲材料层的第二竖直交替序列、第二阶梯式表面和第二层逆向阶梯式电介质材料部分之后的第一示例性结构的竖直横截面图。
图8A是根据本公开的第一实施例在形成第二层开口之后的第一示例性结构的竖直横截面图。
图8B是图8A的第一示例性结构的俯视图。竖直平面A-A'是图8A的竖直横截面图的平面。
图8C是沿着图8B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图8D是沿着图8B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图9A是根据本公开的第一实施例在形成牺牲第二层开口填充结构之后的第一示例性结构的竖直横截面图。
图9B是图9A的第一示例性结构的俯视图。竖直平面A-A'是图9A的竖直横截面图的平面。
图9C是沿着图9B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图9D是沿着图9B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图10A是根据本公开的第一实施例在形成层间支撑开口之后的第一示例性结构的竖直横截面图。
图10B是图10A的第一示例性结构的俯视图。竖直平面A-A'是图10A的竖直横截面图的平面。
图10C是沿着图10B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图10D是沿着图10B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图11A是根据本公开的第一实施例在形成支撑柱结构和层间存储器开口之后的第一示例性结构的竖直横截面图。
图11B是图11A的第一示例性结构的俯视图。竖直平面A-A'是图11A的竖直横截面图的平面。
图11C是沿着图11B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图11D是沿着图11B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图12A-12D示出根据本公开的第一实施例在存储器开口填充结构的形成期间的存储器开口的顺序竖直横截面图。
图13A是根据本公开的第一实施例在形成层间背侧开口和层间深沟区开口之后的第一示例性结构的竖直横截面图。
图13B是图13A的第一示例性结构的俯视图。竖直平面A-A'是图13A的竖直横截面图的平面。
图13C是沿着图13B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图13D是沿着图13B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图14A是根据本公开的第一实施例在形成背侧沟槽和深沟沟槽之后的第一示例性结构的竖直横截面图。
图14B是图14A的第一示例性结构的俯视图。竖直平面A-A'是图14A的竖直横截面图的平面。
图14C是沿着图14B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图14D是沿着图14B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图15A是根据本公开的第一实施例在形成电介质蚀刻掩模衬里之后的第一示例性结构的竖直横截面图。
图15B是图15A的第一示例性结构的俯视图。竖直平面A-A'是图15A的竖直横截面图的平面。
图15C是沿着图15B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图15D是沿着图15B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图16A是根据本公开的第一实施例在形成背侧凹部之后的第一示例性结构的竖直横截面图。
图16B是图16A的第一示例性结构的俯视图。竖直平面A-A'是图16A的竖直横截面图的平面。
图16C是沿着图16B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图16D是沿着图16B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图17A是根据本公开的第一实施例在形成导电层之后的第一示例性结构的竖直横截面图。
图17B是图17A的第一示例性结构的俯视图。竖直平面A-A'是图17A的竖直横截面图的平面。
图17C是沿着图17B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图17D是沿着图17B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图18A是根据本公开的第一实施例在形成背侧沟槽填充结构和深沟沟槽填充结构之后的第一示例性结构的竖直横截面图。
图18B是图18A的第一示例性结构的俯视图。竖直平面A-A'是图18A的竖直横截面图的平面。
图18C是沿着图18B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图18D是沿着图18B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图19A是根据本公开的第一实施例在用贯穿存储器层级连接通孔结构替换牺牲贯穿存储器层级开口填充结构之后的第一示例性结构的竖直横截面图。
图19B是图19A的第一示例性结构的俯视图。竖直平面A-A'是图19A的竖直横截面图的平面。
图19C是沿着图19B的竖直平面C-C'的第一示例性结构的竖直横截面图。
图19D是沿着图19B的竖直平面D-D'的第一示例性结构的竖直横截面图。
图20、21、22和23是根据本公开的第二实施例在形成第二示例性结构的步骤期间的第二示例性结构的俯视图。
图24、25和27是根据本公开的第三实施例在形成第三示例性结构的步骤期间的第三示例性结构的俯视图且图26A和26B是竖直横截面图。
图28是根据本公开的第三实施例的第三示例性结构的替代性配置的俯视图。
图29是根据本公开的第四实施例的过程中第四示例性结构的俯视图。
图30A、31A、32A、33A和34A是根据本公开的第四实施例在形成第四示例性结构的步骤期间的沿着图29的竖直平面A-A'的第四示例性结构的竖直横截面图。
图30B、31B、32B、33B和34B是根据本公开的第四实施例在形成第四示例性结构的相应图30A、31A、32A、33A和34A中示出的步骤期间的沿着图29的竖直平面B-B'的第四示例性结构的竖直横截面图。
图35是根据本公开的第四实施例的第四示例性结构的俯视图。
图36和37是根据本公开的第四实施例的第四示例性结构的一部分的替代性配置的俯视图。
图38是根据本公开的第四实施例的第四示例性结构的电介质柱结构的替代性配置的透视图。
具体实施方式
如上文所论述，本公开的实施例是针对含有桥接件的三维存储器装置及其形成方法，所述桥接件提供增强结构支撑以用于防止在替换过程期间的堆叠塌陷，现在详细地描述其各种方面。
图式未按比例绘制。除非另外明确地描述或清楚地指示不存在元件的重复，否则在示出元件的单个个例的情况下，可重复元件的多个个例。如“第一”、“第二”以及“第三”等序数仅用以识别类似元件，且不同序数可跨越本公开的说明书和权利要求书来采用。术语“至少一个”元件是指包含单个元件的可能性和多个元件的可能性的所有可能性。
相同附图标记指代相同元件或类似元件。除非另外指示，否则假定具有相同附图标号的元件具有相同组成和相同功能。除非另外指示，否则元件之间的“接触”指代元件之间的直接接触，其提供由所述元件共享的边缘或表面。如果两个或更多个元件不彼此直接接触或彼此不直接接触，则所述两个元件“彼此分离”或“彼此间分离”。如本文中所使用，位于第二元件“上”的第一元件可以位于第二元件的表面的外侧上或第二元件的内侧上。如本文中所使用，如果第一元件的表面与第二元件的表面之间存在物理接触，那么第一元件“直接”位于第二元件“上”。如本文中所使用，如果第一元件与第二元件之间存在由至少一种导电材料组成的导电路径，则第一元件“电连接到”第二元件。如本文中所使用，“原型(prototype)”结构或“工序内”结构是指随后其中至少一个组件的形状或组成进行修改的暂时性结构。
如本文中所使用，“层”是指包含具有厚度的区的材料部分。层可以在整个下伏或上覆结构上方延伸，或可具有小于下伏或上覆结构的范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区。例如，层可位于在连续结构的顶表面与底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可水平地、竖直地和/或沿着锥形表面延伸。衬底可为层，可包含其中的一个或多个层，或可具有位于其上、其上方和/或其下方的一个或多个层。
如本文中所使用，如果第二表面上覆于或下伏于第一表面且存在包含第一表面和第二表面的竖直平面或基本上竖直平面，则第一表面和第二表面彼此“竖直地重合”。基本上竖直平面是沿着偏离竖直方向达小于5度的角度的方向笔直延伸的平面。竖直平面或基本上竖直平面沿着竖直方向或基本上竖直方向是笔直的，且可包含或可不包含沿着垂直于竖直方向或基本上竖直方向的方向的曲率。
如本文中所使用，“存储器层级”或“存储器阵列层级”指代对应于包含存储器元件阵列的最顶部表面的第一水平平面(即，平行于衬底的顶部表面的平面)和包含存储器元件阵列的最底部表面的第二水平平面之间的总体区的层级。如本文中所使用，“贯穿堆叠”元件是指竖直地延伸穿过存储器层级的元件。
如本文中所使用，“半导性材料”指代具有1.0x 10-5S/m到1.0x 105S/m的范围内的电导率的材料。如本文中所使用，“半导体材料”指代在其中不存在电掺杂剂的情况下，具有1.0x 10-5S/cm到1.0S/cm的范围内的电导率的材料，且其能够在与电掺杂剂的合适掺杂时产生具有1.0S/cm到1.0x 107S/cm的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”指代将空穴添加到能带结构内的价带的p型掺杂剂，或将电子添加到能带结构内的导带的n型掺杂剂。如本文中所使用，“导电材料”指代具有大于1.0x 105S/m的电导率的材料。如本文中所使用，“绝缘体材料”或“电介质材料”是指具有小于1.0x 10-5S/m的电导率的材料。如本文中所使用，“重掺杂半导体材料”是指如形成为结晶材料或在通过退火过程(例如，从初始非晶态)转换成结晶材料的情况下，以足够高原子浓度掺杂有电掺杂剂以变为导电材料，即，以提供大于1.0x 105S/m的电导率的半导体材料。“掺杂半导体材料”可以是重掺杂半导体材料，或可以是包含提供1.0x 10-5S/m到1.0x 107S/m的范围内的电导率的浓度下的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”指代并不掺杂有电掺杂剂的半导体材料。因此，半导体材料可为半导电或导电的，且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可取决于其中的电掺杂剂的原子浓度而是半导电的或导电的。如本文中所使用，“金属材料”指代其中包含至少一种金属元素的导电材料。针对电导率的所有测量均在标准条件下进行。
单片三维存储器阵列是其中在如半导体晶片的单个衬底上方形成多个存储器层级而不具有中间衬底的存储器阵列。术语“单片”意味着阵列的每一层级的层直接沉积于阵列的每一下伏层级的层上。相比之下，二维阵列可单独形成，且接着封装在一起以形成非单片存储器装置。例如，非单片堆叠存储器已通过在单独衬底上形成存储器层级且竖直地堆叠所述存储器层级来构建，如标题为“三维结构存储器(Three-dimensional StructureMemory)”的第5,915,167号美国专利中所描述。衬底可在接合之前薄化或从存储器层级去除，但由于存储器层级起初形成于单独衬底上方，因此此类存储器不是真正单片三维存储器阵列。衬底可包含在其上制造的集成电路，例如用于存储器装置的驱动器电路。
本公开的各种三维存储器装置包含单片三维NAND串存储器装置，且可使用本文中所描述的各种实施例来制造。单片三维NAND串位于在衬底上方的单片三维NAND串阵列中。所述三维NAND串阵列的第一装置层级中的至少一个存储器单元位于所述三维NAND串阵列的第二装置层级中的另一存储器单元上方。
通常，半导体封装(或“封装”)是指可通过一组引脚或焊球附接到电路板的单元半导体装置。半导体封装可以包含半导体芯片(或“芯片”)或例如通过倒装芯片接合或另一种芯片间接合而接合在一起的多个半导体芯片。封装或芯片可以包含单个半导体裸片(或“裸片”)或多个半导体裸片。裸片是可以独立地执行外部命令或报告状态的最小单元。通常，具有多个裸片的封装或芯片能够同时执行与其中的裸片总数目一样多的外部命令。每一裸片包含一个或多个平面。相同的并发操作可在同一裸片内的每一平面中执行，但可能存在一些限制。在裸片是存储器裸片，即包含存储器元件的裸片的情况下，并发读取操作、并发写入操作或并发擦除操作可在同一存储器裸片内的每一平面中执行。在存储器裸片中，每一平面含有若干存储器块(或“块”)，存储器块是在单个擦除操作中可擦除的最小单元。每一存储器块含有若干页，页是可选择用于编程的最小单元。页也是可被选择以进行读取操作的最小单元。
参考图1，示出了包含多个三维存储器阵列区和多个阵列间区的示例性半导体裸片1000。示例性半导体裸片1000可包含多个平面，每个平面包含由相应的阵列间区200横向间隔开的两个存储器阵列区100，例如第一存储器阵列区100A和第二存储器阵列区100B。一般来说，半导体裸片1000可包含单个平面或多个平面。半导体裸片1000中的平面的总数可基于对半导体裸片1000的性能要求而选择。平面中的一对存储器阵列区域100可沿着第一水平方向hd1(其可以是字线方向)横向间隔开。第二水平方向hd2(其可以是位线方向)可垂直于第一水平方向hd1。
参看图2，在竖直横截面图中示出用于形成示例性半导体裸片1000的第一示例性结构。半导体装置720可形成于衬底半导体层9上，所述衬底半导体层至少设置在衬底8的上部部分内。嵌入下部层级金属互连结构780的下部层级电介质层760(由虚线区域示意性地表示)可形成于衬底半导体层9上方。半导体材料层110以及第一连续绝缘层132L和第一连续牺牲材料层142L的第一竖直交替序列可形成于下部层级电介质层上方。
衬底半导体层9可包括衬底8(例如，硅晶片)的顶部部分(例如，掺杂阱)，或位于衬底(例如，绝缘体上硅衬底或半导体衬底)上方的半导体层。半导体装置720可包含形成于衬底8的顶部表面上方的场效应晶体管。下部层级电介质层760可以是嵌入有下部层级金属互连结构780的互连层级电介质材料层。
如本文中所使用，竖直交替序列是指第一元件的多个个例和第二元件的多个个例的序列，所述序列被布置成使得第二元件的个例位于第一元件的每对竖直相邻个例之间，并且第一元件的个例位于第二元件的每对竖直相邻个例之间。
第一连续绝缘层132L可由第一材料构成，并且第一连续牺牲材料层142L可由不同于第一材料的第二材料构成。第一连续绝缘层132L中的每一个为在衬底8的整个区域上方连续延伸的绝缘层，且可在整个区域中具有均匀厚度。第一牺牲材料层142L中的每一个为包含电介质材料且在衬底8的整个区域上方连续延伸的牺牲材料层，且可在整个区域中具有均匀厚度。可用于第一连续绝缘层132L的绝缘材料包含但不限于氧化硅(包含掺杂或未掺杂硅酸盐玻璃)、氮化硅、氮氧化硅、有机硅酸盐玻璃(organosilicate glass，OSG)、旋涂式电介质材料、通常称为高介电常数(高k)电介质氧化物(例如，氧化铝、氧化铪等)的电介质金属氧化物和其硅酸盐、电介质金属氮氧化物和其硅酸盐，以及有机绝缘材料。在一个实施例中，第一连续绝缘层132L的第一材料可以是氧化硅。
第一连续牺牲材料层142L的第二材料是电介质材料，其是可相对于第一连续绝缘层132L的第一材料选择性地去除的牺牲材料。如本文中所使用，如果去除过程以第二材料的去除速率的至少两倍的速率去除第一材料，则第一材料的去除“相对于”第二材料“具有选择性”。第一材料的去除速率与第二材料的去除速率的比率在本文中被称为第一材料的去除过程相对于第二材料的“选择性”。
第一连续牺牲材料层142L的第二材料可随后替换为导电电极，所述导电电极可例如用作竖直NAND装置的控制栅极电极。在一个实施例中，第一连续牺牲材料层142L可以是包括氮化硅的材料层。
参考图3，可同时在阵列间区200内形成第一阶梯式表面。例如金属或电介质掩模材料层的硬掩模层(未图示)可形成于第一竖直交替序列上方，且可被图案化以形成多个矩形开口。硬掩模层内的开口区域对应于随后将形成第一阶梯式表面的区域。穿过硬掩模层的每一开口可以是矩形的，并且可以具有平行于第一水平方向hd1的一对侧面和平行于第二水平方向hd2的一对侧面。穿过硬掩模层的矩形开口可沿着第二水平方向hd2布置，且可沿着第一水平方向hd1交替地交错。因此，在沿着第二水平方向hd2依序对矩形开口编号后，穿过硬掩模层的每一奇数编号矩形开口可形成为沿着第二水平方向hd2布置成沿着第一水平方向hd1对准(即，沿着第一水平方向具有相同横向范围)的第一一维阵列，且穿过硬掩模层的每一偶数编号矩形开口可形成为沿着第二水平方向hd2布置成沿着第一水平方向hd1对准的第二一维阵列。
可修整掩模层(未图示)可施加在第一竖直交替序列上方。可修整掩模层可包含可通过定时灰化过程可控地修整的可修整光致抗蚀剂层。可修整掩模层可以用初始图案图案化，使得硬掩模层中的每一矩形开口的最接近存储器阵列区域100的区段未被可修整掩模层掩蔽，而每一矩形开口的剩余部分由可修整掩模层覆盖。举例来说，可修整掩模层可具有矩形形状，其具有平行于第二水平方向hd2的笔直边缘，使得笔直边缘位于相应第一阶梯式表面的最接近存储器阵列区100中的一个存储器阵列区的竖直阶梯S上方。
通过反复地执行一组层图案化处理步骤，可以在硬掩模层中的矩形开口内形成第一阶梯式表面，所述一组图案化处理步骤的执行次数是第一竖直交替序列内的第一连续牺牲材料层142L的总数减1。所述一组层图案化处理步骤包括：各向异性蚀刻过程，其蚀刻一对第一连续绝缘层132L和第一连续牺牲材料层142L的未掩蔽部分；以及掩模修整过程，在所述掩模修整过程中，各向同性地修整可修整掩模层以提供远离最接近的存储器阵列区100移位的已移位侧壁。可在最后掩模修整过程之后执行最终各向异性蚀刻过程，且可例如通过灰化去除可修整掩模层。硬掩模层可对第一竖直交替序列(132L、142L)的材料选择性地去除，例如，通过各向同性蚀刻过程(例如，湿式蚀刻过程)去除。
第一阶梯式腔163可形成于硬掩模层中的矩形开口的每一区域内。每一第一阶梯式腔163可包含陡峭区(cliff region)，其中第一竖直交替序列的锥形侧壁从第一竖直交替序列(132L、142L)的最底部层竖直延伸到第一竖直交替序列(132L、142L)的最顶部层。每一第一阶梯式腔163具有相应的第一阶梯式表面作为阶梯式底部表面。每一第一阶梯式腔163具有沿着第一水平方向hd1横向延伸的一对阶梯式侧壁。第一阶梯式腔的每一阶梯式侧壁在底部边缘处邻接第一阶梯式表面，且延伸到第一竖直交替序列(132L、142L)的最顶部层的顶部表面。
第一台阶区的阵列可沿着第二水平方向hd2布置，且沿着第一水平方向hd1具有交替横向偏移以提供用于第一台阶区的交错配置。换句话说，在沿着第二水平方向hd2用从1开始的正整数依序地在数值上标记第一台阶区后，每一奇数编号的第一台阶区可比靠近第二存储器阵列区100B更靠近第一存储器阵列区100A，并且每一偶数编号的第一台阶区可比靠近第一存储器阵列区100A更靠近第二存储器阵列区100B。
参考图4，第一电介质填充材料(例如，未掺杂硅酸盐玻璃(即，氧化硅)或掺杂硅酸盐玻璃)可沉积在每一第一阶梯式腔163中。第一电介质填充材料可被平坦化以从包含第一竖直交替序列(132L、142L)的最顶部表面的水平平面上方去除第一电介质填充材料的多余部分。填充相应第一阶梯式腔的第一电介质填充材料的每一剩余部分构成第一层逆向阶梯式电介质材料部分165。
参考图5A-5D，各种第一层开口可形成为穿过第一竖直交替序列(132L、142L)并进入半导体材料层110。光致抗蚀剂层(未图示)可施加在第一竖直交替序列(132L、142L)上方，且可被光刻图案化以形成穿过其的各种开口。光致抗蚀剂层中的开口图案可通过第一各向异性蚀刻过程穿过第一竖直交替序列(132L、142L)转移到半导体材料层110中，以并行地(即，在第一各向同性蚀刻过程期间)形成各种第一层开口。
所述各种第一层开口可以包含形成于存储器阵列区100中的第一层存储器开口41、作为集群形成于阵列间区200中的第一层支撑开口21、以沿着第一水平方向(例如，字线方向)hd1布置的行形成的第一层背侧开口171、第一层深沟区开口271，和第一层连接开口471。第一层存储器开口41的每一集群可形成为第一层存储器开口41的二维阵列。第一层支撑开口21是形成于阵列间区200中的开口，且随后用于形成支撑柱结构。第一层支撑开口21的子集可形成为穿过第一阶梯式表面的相应水平表面。第一层背侧开口171的每一行内的第一层背侧开口171可在第一层存储器开口41的相邻集群之间沿着第一水平方向hd1布置。在一个实施例中，第一层背侧开口171的每一行可从第一存储器阵列区100A的远端横向延伸，穿过阵列间区200，并到达第二存储器阵列区100B的远端。第一层深沟区开口271可以至少部分地包围相应区域的方式形成于阵列间区200中。第一层深沟区开口271可以或可以不竖直地延伸穿过逆向阶梯式电介质材料部分165。第一层连接开口471形成于至少部分地被相应一组第一层深沟区开口271横向包围的相应区域内。在一个实施例中，第一层连接开口471可形成于穿过半导体材料层110的开口的相应区域内，且可向下竖直延伸到着陆衬垫层级金属互连结构788中的相应一个的顶部表面，所述着陆衬垫层级金属互连结构是嵌入于下部层级电介质材料层760内的下部层级金属互连结构780的子集。任选地，蚀刻终止层(未示出)可以位于半导体材料层110上方以防止过度蚀刻第一层背侧开口171进入半导体材料层110中太多。
在一个实施例中，第一层存储器开口41、第一层支撑开口21、第一层背侧开口171、第一层深沟区开口271和第一层连接开口471可具有相应的圆形或椭圆形水平横截面形状。替代地，第一层背侧开口171可具有相应的矩形或圆角矩形水平横截面形状。第一层存储器开口41、第一层支撑开口21、第一层背侧开口171、第一层深沟区开口271和第一层连接开口471中的每一个的最大横向尺寸(例如直径或长轴)可以介于从30nm到300nm的范围内，例如从60nm到150nm，但也可以采用更小和更大尺寸。一行第一层背侧开口171内的最近相邻距离可介于从每一第一层背侧开口171的最大横向尺寸(例如直径)的10％到200％的范围内，例如从20％到100％。任选地，第一层背侧开口171可以具有比第一层存储器开口41和第一层支撑开口21更大的最大横向尺寸。
大体上，第一层背侧开口171可以沿着第一水平方向hd1延伸的行布置，且第一层存储器开口41位于离散第一层背侧开口171的行之间。第一层存储器开口41、第一层支撑开口21和离散第一层背侧开口171、第一层深沟区开口271和第一层连接开口471可以通过各向异性地蚀刻第一竖直交替序列(132L、142L)的未掩蔽部分而同时形成。
参看图6A-6D，在第一层开口(41、21、171、271、471)中的每一个中并行地沉积牺牲第一层填充材料。牺牲第一层填充材料包含可随后相对于第一连续绝缘层132L和第一连续牺牲材料层142L的材料选择性地去除的材料。在一个实施例中，牺牲第一层填充材料可包含半导体材料，例如硅(例如，a-Si或多晶硅)、硅锗合金、锗、II-V化合物半导体材料或其组合。可选地，薄蚀刻终止衬里(例如具有在1nm到3nm的范围内的氧化硅层或氮化硅层)可在沉积牺牲第一层填充材料之前使用。可以通过非保形沉积或保形沉积方法沉积牺牲第一层填充材料。
在另一实施例中，牺牲第一层填充材料可包含与第一连续绝缘层132L的材料相比具有更高蚀刻速率的氧化硅材料。举例来说，牺牲第一层填充材料可包含具有在100:1稀氢氟酸中比致密化TEOS氧化物的蚀刻速率高至少100倍的蚀刻速率的硼硅酸盐玻璃或者多孔或非多孔有机硅酸盐玻璃(即，在化学气相沉积过程中通过正硅酸四乙酯玻璃的分解形成且随后在退火过程中致密化的氧化硅材料)。在此情况下，薄蚀刻终止衬里(例如，具有在1nm到3nm的范围内的厚度的氮化硅层)可在沉积牺牲第一层填充材料之前使用。可以通过非保形沉积或保形沉积方法沉积牺牲第一层填充材料。
在又一实施例中，牺牲第一层填充材料可包含可随后通过灰化去除的含碳材料(例如，非晶碳或类金刚石碳)，或可随后相对于第一竖直交替序列(132L、142L)的材料选择性地去除的硅基聚合物。
可从第一竖直交替序列(132L、142L)的最顶部层上方，例如从最顶部第一连续绝缘层132L上方，去除所沉积牺牲第一层填充材料的部分。举例来说，可使用平坦化过程使牺牲第一层填充材料凹进到最顶部第一连续绝缘层132L的顶部表面。平坦化过程可包含凹部蚀刻过程、化学机械平坦化(CMP)，或其组合。最顶部第一连续绝缘层132L的顶部表面可用作蚀刻终止层或平坦化终止层。
保持于第一层存储器开口41中的牺牲第一层填充材料的部分包括牺牲第一层存储器开口填充结构42。保持于第一层支撑开口21中的牺牲第一层填充材料的部分包括牺牲第一层支撑开口填充结构22。保持于离散第一层背侧开口171中的牺牲第一层填充材料的部分包括牺牲第一层背侧开口填充结构172。保持于第一层深沟区开口271中的牺牲第一层填充材料的部分包括牺牲第一层深沟开口填充结构272。保持于第一层连接开口471中的牺牲第一层填充材料的部分包括牺牲第一层连接开口填充结构472。
参看图7，可形成第二连续绝缘层232L和第二连续牺牲材料层242L的第二竖直交替序列。第二连续绝缘层232L中的每一个为在衬底8的整个区域上方连续延伸的绝缘层，且可在整个区域中具有均匀厚度。第二连续牺牲材料层242L中的每一个是包含电介质材料且在衬底8的整个区域上方连续延伸的牺牲材料层，且可在整个区域中具有均匀厚度。第二连续绝缘层232L可与第一连续绝缘层132L相比具有相同的材料组成和相同的厚度。第二连续牺牲材料层242L可与第一牺牲材料层142L相比具有相同的材料组成和相同的厚度。
一般来说，连续绝缘层(132L、232L)和连续牺牲材料层(142L、242L)的至少一个竖直交替序列可形成于衬底8上方。在一些实施例中，额外连续绝缘层和额外连续牺牲材料层的至少一个额外竖直交替序列可任选地形成于第一竖直交替序列(132L、142L)和第一层逆向阶梯式电介质材料部分165上方。
第二阶梯式表面可同时形成于阵列间区200内。第二阶梯式表面的区域沿着第一水平方向hd1从相应的近侧第一阶梯式表面横向偏移，以使得沿着第一水平方向hd1横向间隔开且沿着第二水平方向hd2不偏移的一组第一阶梯式表面和一组第二阶梯式表面可提供连续上升的台阶或连续下降的台阶。举例来说，例如金属或电介质掩模材料层等硬掩模层(未图示)可形成于第二竖直交替序列上方，且可被图案化以形成多个矩形开口，所述矩形开口沿着第一水平方向hd1从相应的第一层逆向阶梯式电介质材料部分165横向偏移且沿着第二水平方向hd2对准到相应的第一层逆向阶梯式电介质材料部分165(即，不从相应的第一层逆向阶梯式电介质材料部分横向偏移)。硬掩模层内的开口区域对应于随后将形成第二阶梯式表面的区域。穿过硬掩模层的每一开口可以是矩形的，并且可以具有平行于第一水平方向hd1的一对侧面和平行于第二水平方向hd2的一对侧面。穿过硬掩模层的矩形开口可沿着第二水平方向hd1布置，且可沿着第二水平方向hd2交替地交错。因此，在沿着第二水平方向hd2依序对矩形开口编号后，穿过硬掩模层的每一奇数编号的矩形开口可形成为沿着第二水平方向hd2布置且沿着第一水平方向hd1对准(即，沿着第一水平方向具有相同横向范围)的第一一维阵列，且穿过硬掩模层的每一偶数编号的矩形开口可形成为沿着第二水平方向hd2布置成沿着第一水平方向hd1对准的第二一维阵列。
可修整掩模层(未图示)可施加在第二竖直交替序列上方。可修整掩模层可包含可通过定时灰化过程可控地修整的可修整光致抗蚀剂层。可修整掩模层可以用初始图案图案化，使得硬掩模层中的每一矩形开口的最远离存储器阵列区域100的区段未被可修整掩模层掩蔽，而每一矩形开口的剩余部分由可修整掩模层覆盖。举例来说，可修整掩模层可具有矩形形状，其具有平行于第二水平方向hd2的笔直边缘，使得笔直边缘位于相应第二阶梯式表面的最远离存储器阵列区100中的一个存储器阵列区的竖直阶梯S上方。
通过反复地执行一组层图案化处理步骤，可以在硬掩模层中的矩形开口内形成第二阶梯式表面，所述一组层图案化处理步骤的执行次数是第二竖直交替序列内的第二连续牺牲材料层242L的总数减1。所述一组层图案化处理步骤包括：各向异性蚀刻过程，其蚀刻一对第二连续绝缘层232L和第二连续牺牲材料层242L的未掩蔽部分；以及掩模修整过程，在所述掩模修整过程中，各向同性地修整可修整掩模层以提供远离最接近的存储器阵列区100移位的已移位侧壁。可在最后掩模修整过程之后执行最终各向异性蚀刻过程，且可例如通过灰化去除可修整掩模层。硬掩模层可相对于第二竖直交替序列(232L、242L)的材料选择性地去除，例如，通过各向同性蚀刻过程(例如，湿式蚀刻过程)去除。
第二阶梯式腔可形成于硬掩模层中的矩形开口的每一区域内。每一第二阶梯式腔可包含陡峭区，其中第二竖直交替序列的锥形侧壁从第二竖直交替序列(232L、242L)的最底部层竖直延伸到第二竖直交替序列(232L、242L)的最顶部层。每一第二阶梯式腔具有相应的第二阶梯式表面作为阶梯式底部表面。每一第二阶梯式腔具有沿着第一水平方向hd1横向延伸的一对阶梯式侧壁。第二阶梯式腔的每一阶梯式侧壁在底部边缘处邻接第二阶梯式表面，且延伸到第二竖直交替序列(232L、242L)的最顶部层的顶部表面。每一第二阶梯式腔限定相应第二阶梯式表面的横向范围。
第二台阶区的阵列可沿着第二水平方向hd2布置，且沿着第一水平方向hd1具有交替横向偏移以提供用于第二台阶区的交错配置。换句话说，在沿着第二水平方向hd2用从1开始的正整数依序地数值标记第二台阶区后，每一偶数编号的第二台阶区可比靠近第二存储器阵列区100B更靠近第一存储器阵列区100A，并且每一奇数编号的第二台阶区可比靠近第一存储器阵列区100A更靠近第二存储器阵列区100B。第二阶梯式腔可延伸穿过第二竖直交替序列(232L、242L)内的每一层。
第二电介质填充材料(例如，未掺杂硅酸盐玻璃或掺杂硅酸盐玻璃)可沉积在每一第二阶梯式腔和每一阱中。第二电介质填充材料可被平坦化以从包含第二竖直交替序列(232L、242L)的最顶部表面的水平平面上方去除第二电介质填充材料的多余部分。填充相应第二阶梯式腔的第二电介质填充材料的每一剩余部分构成第二层逆向阶梯式电介质材料部分265。因此，第二层逆向阶梯式电介质材料部分265形成为穿过第二竖直交替序列(232L、242L)。
参考图8A-8D，各种第二层开口可形成为穿过第二竖直交替序列(232L、242L)。光致抗蚀剂层(未图示)可施加在第二竖直交替序列(232L、242L)上方，且可被光刻图案化以形成穿过其的各种开口。光致抗蚀剂层中的开口的图案可以与第一层开口(41、21、171、271、471)的图案相同。光致抗蚀剂层中的开口的图案可通过第二各向异性蚀刻过程转移穿过第二竖直交替序列(232L、242L)，以并行地(即，在第二各向同性蚀刻过程期间)形成各种第二层开口(43、23、173、273、473)。
各种第二层开口(43、23、173、273、473)可以包含形成于存储器阵列区100中在牺牲第一层存储器开口填充结构42中的相应一个上的第二层存储器开口43、形成于阵列间区200中在牺牲第二层支撑开口填充结构22中的相应一个上的第二层支撑开口23、形成于第一层背侧开口填充结构172中的相应一个上的第二层背侧开口173、形成于第一层深沟开口填充结构272中的相应一个上的第二层深沟区开口273，以及形成于牺牲第一层连接开口填充结构472中的相应一个上的第二层连接开口473。第二层存储器开口43的每一集群可形成为第二层存储器开口43的二维阵列。第二层支撑开口23是形成于阵列间区200中的开口，且随后用于形成支撑柱结构。第二层支撑开口23的子集可形成为穿过第二阶梯式表面的相应水平表面。第二层背侧开口173的每一行内的第二层背侧开口173可沿着第一水平方向hd1布置在第二层存储器开口43的相邻集群之间。在一个实施例中，第二层背侧开口173的每一行可从第一存储器阵列区100A的远端横向延伸，穿过阵列间区200，并到达第二存储器阵列区100B的远端。第二层深沟区开口273可以包围相应区域的方式形成于阵列间区200中。第二层深沟区开口273可以或可以不竖直地延伸穿过第二逆向阶梯式电介质材料部分265。第二层连接开口473形成于被相应一组第二层深沟区开口273横向包围的相应区域内。
参看图9A-9D，在第二层开口(43、23、173、273、473)中的每一个中并行地沉积牺牲第二层填充材料。牺牲第二层填充材料包含可随后相对于第二连续绝缘层232L和第二连续牺牲材料层242L的材料选择性地去除的材料。牺牲第二层填充材料可包含可以用于牺牲第一层填充材料的任何材料。牺牲第二层填充材料可以与牺牲第一层填充材料相同或可以不同。可以通过非保形沉积或保形沉积方法沉积牺牲第二层填充材料。
保持于第二层存储器开口43中的牺牲第二层填充材料的部分包括牺牲第二层存储器开口填充结构44。保持于第二层支撑开口23中的牺牲第二层填充材料的部分包括牺牲第二层支撑开口填充结构24。保持于离散第二层背侧开口173中的牺牲第二层填充材料的部分包括牺牲第二层背侧开口填充结构174。保持于第二层深沟区开口273中的牺牲第二层填充材料的部分包括牺牲第二层深沟开口填充结构274。保持于第二层连接开口473中的牺牲第二层填充材料的部分包括牺牲第二层连接开口填充结构474。
参看图10A-10D，光致抗蚀剂层151可施加于第一示例性结构上方，并且可经光刻图案化以覆盖牺牲第二层存储器开口填充结构44、牺牲第二层背侧开口填充结构174、牺牲第二层深沟开口填充结构274和牺牲第二层连接开口填充结构474的区域，而无需覆盖牺牲第二层支撑开口填充结构24的区域。可执行蚀刻过程，其相对于第二竖直交替序列(232L、242L)的材料选择性地蚀刻牺牲第二层填充材料，且相对于第一竖直交替序列(132L、142L)的材料选择性地蚀刻牺牲第一层填充材料。牺牲第二层填充材料可从第二层支撑开口23内部和从第一层支撑开口21内部去除。空隙形成于第二层支撑开口23和第一层支撑开口21的体积中。第二层支撑开口23和第一层支撑开口21的每一邻接组合构成层间支撑开口29，所述层间支撑开口也被称作支撑开口。可随后例如通过灰化来去除光致抗蚀剂层151。
参看图11A-11D，可在支撑开口29中的每一个中保形地并行沉积电介质填充材料。电介质填充材料可包含例如未掺杂硅酸盐玻璃或掺杂硅酸盐玻璃。电介质填充材料可例如通过化学气相沉积形成。
可从第二竖直交替序列(232L、242L)的最顶部层上方，例如从最顶部第二连续绝缘层232L上方，去除所沉积电介质填充材料的部分。举例来说，可使用平坦化过程使电介质填充材料凹进到最顶部第二连续绝缘层232L的顶部表面。平坦化过程可包含凹部蚀刻过程、化学机械平坦化(CMP)，或其组合。最顶部第二连续绝缘层232L的顶部表面可用作蚀刻终止层或平坦化终止层。支撑开口29中的电介质填充材料的每一剩余部分构成支撑柱结构20。
光致抗蚀剂层152可施加于第一示例性结构上方，并且可经光刻图案化以覆盖支撑柱结构20、牺牲第二层背侧开口填充结构174、牺牲第二层深沟开口填充结构274和牺牲第二层连接开口填充结构474的区域，而无需覆盖牺牲第二层存储器开口填充结构44的区域。可执行蚀刻过程，其相对于第二竖直交替序列(232L、242L)的材料且相对于第一竖直交替序列(132L、142L)的材料选择性地蚀刻牺牲第二层填充材料。可从第二层存储器开口43内部且从第一层存储器开口41内部去除牺牲第二层填充材料。空隙形成于第二层存储器开口43和第一层存储器开口41的体积中。第二层存储器开口43和第一层存储器开口41的每一邻接组合构成层间存储器开口，所述层间存储器开口也被称作存储器开口49。可随后例如通过灰化来去除光致抗蚀剂层152。
参看图12A，示出延伸穿过第二竖直交替序列(232L、242L)和第一竖直交替序列(132L、142L)并进入半导体材料层110的层间存储器开口，即存储器开口49。
参考图12B，包含阻挡电介质层52、电荷存储层54和隧穿电介质层56的层堆叠可依序地沉积在存储器开口49中。阻挡电介质层52可包含单个电介质材料层或多个电介质材料层的堆叠。在一个实施例中，阻挡电介质层可包含主要由电介质金属氧化物组成的电介质金属氧化物层。如本文中所使用，电介质金属氧化物是指包含至少一种金属元素和至少氧的电介质材料。电介质金属氧化物可主要由至少一种金属元素和氧组成，或可主要由至少一种金属元素、氧以及至少一种非金属元素(例如氮)组成。在一个实施例中，阻挡电介质层52可包含具有大于7.9的介电常数(即，具有大于氮化硅的介电常数的介电常数)的电介质金属氧化物。电介质金属氧化物层的厚度可在1nm到20nm的范围内，但是也可采用更小和更大的厚度。电介质金属氧化物层可随后充当阻挡所存储电荷泄漏到控制栅极电极的电介质材料部分。在一个实施例中，阻挡电介质层52包含氧化铝。替代地或另外，阻挡电介质层52可包含电介质半导体化合物，例如氧化硅、氮氧化硅、氮化硅或其组合。
随后，可形成电荷存储层54。在一个实施例中，电荷存储层54可为电荷捕获材料的连续层或经图案化离散部分，所述电荷捕获材料包含可例如为氮化硅的电介质电荷捕获材料。替代地，电荷存储层54可包含例如掺杂多晶硅或金属材料的导电材料的连续层或图案化离散部分，所述导电材料例如通过形成于进入连续牺牲材料层(142L、242L)的橫向凹部内而被图案化为多个电隔离部分(例如，浮动栅极)。在一个实施例中，电荷存储层54包含氮化硅层。在一个实施例中，连续牺牲材料层(142L、242L)和连续绝缘层(132L、232L)可具有竖直重合的侧壁，并且电荷存储层54可形成为单个连续层。替代地，连续牺牲材料层(142L、242L)可相对于连续绝缘层(132L、232L)的侧壁横向凹进，并且可使用沉积过程和各向异性蚀刻过程的组合将电荷存储层54形成为竖直间隔开的多个存储器材料部分。电荷存储层54的厚度可介于从2nm到20nm的范围内，但是也可采用更小和更大的厚度。
隧穿电介质层56包含在合适的电偏置条件下可执行穿过其的电荷隧穿的电介质材料。取决于要形成的单片三维NAND串存储器装置的操作模式，可通过热载流子注入或通过佛勒-诺德海姆(Fowler-Nordheim)隧穿引发的电荷转移来执行电荷隧穿。隧穿电介质层56可包含氧化硅、氮化硅、氮氧化硅、电介质金属氧化物(例如氧化铝和二氧化铪)、电介质金属氮氧化物、电介质金属硅酸盐、其合金，和/或其组合。在一个实施例中，隧穿电介质层56可包含第一氧化硅层、氮氧化硅层和第二氧化硅层的堆叠，其通常称为ONO堆叠。在一个实施例中，隧穿电介质层56可包含基本上不含碳的氧化硅层或基本上不含碳的氮氧化硅层。隧穿电介质层56的厚度可介于从2nm到20nm的范围内，但是也可采用更小和更大的厚度。阻挡电介质层52、电荷存储层54和隧穿电介质层56的堆叠构成存储存储器位的存储器膜50。
可执行各向异性蚀刻过程以去除隧穿电介质层56、电荷存储层54和阻挡电介质层52的水平部分。半导体材料层110的表面可在每一存储器开口49内的每一腔49'的底部处物理暴露。
可随后沉积半导体沟道材料层60L。半导体沟道材料层60L包含p掺杂半导体材料，例如至少一种元素半导体材料、至少一种III-V化合物半导体材料、至少一种II-VI化合物半导体材料、至少一种有机半导体材料，或此项技术中已知的其它半导体材料。在一个实施例中，半导体沟道材料层60L可具有均匀的掺杂。在一个实施例中，半导体沟道材料层60L具有p型掺杂，其中p型掺杂剂(例如，硼原子)以在1.0x 1012/cm3到1.0x1018/cm3的范围内，例如在1.0x 1014/cm3到1.0x 1017/cm3的范围内的原子浓度存在。在一个实施例中，半导体沟道材料层60L包含硼掺杂非晶硅或硼掺杂多晶硅，和/或主要由硼掺杂非晶硅或硼掺杂多晶硅组成。在另一实施例中，半导体沟道材料层60L具有n型掺杂，其中n型掺杂剂(例如，磷光体原子或砷原子)以在1.0x 1012/cm3到1.0x 1018/cm3的范围内，例如在1.0x 1014/cm3到1.0x 1017/cm3的范围内的原子浓度存在。半导体沟道材料层60L可通过例如低压化学气相沉积(LPCVD)的保形沉积方法形成。半导体沟道材料层60L的厚度可介于从2nm到10nm的范围内，但是也可采用更小和更大的厚度。腔49'形成于每一层间存储器开口49的未填充有所沉积材料层(52、54、56、60L)的体积中。
参考图12C，在每一存储器开口中的腔49'未由半导体沟道材料层60L完全填充的情况下，电介质芯层可沉积在腔49'中以填充每一存储器开口内的腔49'的任何剩余部分。电介质芯层包含例如氧化硅或有机硅酸盐玻璃的电介质材料。可通过例如低压化学气相沉积(LPCVD)等保形沉积方法或通过例如旋涂等自平坦化沉积过程来沉积电介质芯层。上覆于顶部第二连续绝缘层232L的电介质芯层的水平部分可例如通过凹部蚀刻而去除。凹部刻蚀继续直到电介质芯层的剩余部分的顶部表面凹进到最顶部第二绝缘层232L的顶部表面与底部表面之间的高度为止。电介质芯层的每一剩余部分构成电介质芯62。
参考图12D，具有第二导电类型的掺杂的掺杂半导体材料可沉积在上覆于电介质芯62的腔中。第二导电类型与第一导电类型相反。举例来说，如果第一导电类型是p型，那么第二导电类型是n型，且反之亦然。上覆于包含最顶部第二连续绝缘层232L的顶部表面的水平平面的所沉积掺杂半导体材料、半导体沟道材料层60L、隧穿电介质层56、电荷存储层54和阻挡电介质层52的部分可通过例如化学机械平坦化(CMP)过程的平坦化过程而去除。
第二导电类型的掺杂半导体材料的每一剩余部分构成漏极区63。漏极区63中的掺杂剂浓度可介于从5.0x 1018/cm3到2.0x 1021/cm3的范围内，但也可使用更小和更大的掺杂剂浓度。所述掺杂半导体材料可以是例如掺杂多晶硅。
半导体沟道材料层60L的每一剩余部分构成竖直半导体沟道60，当包含竖直半导体沟道60的竖直NAND装置接通时电流可流过所述竖直半导体沟道。隧穿电介质层56由电荷存储层54包围，且横向包围竖直半导体沟道60。邻接的每一组阻挡电介质层52、电荷存储层54和隧穿电介质层56共同构成存储器膜50，其可以宏观滞留时间存储电荷。在一些实施例中，阻挡电介质层52在此步骤处可能不存在于存储器膜50中，且阻挡电介质层可随后在形成背侧凹部之后形成。如本文中所使用，宏观滞留时间指代适于存储器装置作为永久存储器装置操作的滞留时间，例如超过24小时的滞留时间。
层间存储器开口49内的存储器膜50和竖直半导体沟道60的每一组合构成存储器堆叠结构55。存储器堆叠结构55是竖直半导体沟道60、隧穿电介质层56、包括电荷存储层54的部分的多个存储器元件和任选的阻挡电介质层52的组合。存储器堆叠结构55可形成为穿过第一和第二竖直交替序列的存在第一和第二竖直交替序列的所有层的存储器阵列区100。层间存储器开口49内的存储器堆叠结构55、电介质芯62和漏极区63的每一组合构成存储器开口填充结构58。一般来说，存储器开口填充结构58形成于存储器开口49内。存储器开口填充结构58中的每一个包括相应存储器膜50和相应竖直半导体沟道60。
一般来说，存储器堆叠结构55可形成为穿过至少一个竖直交替序列{(132L、142L)}、(232L、242L)}。存储器堆叠结构55中的每一个包括相应竖直半导体沟道60和相应竖直存储器元件堆叠(其可包括位于连续牺牲材料层(142L、242L)的层级处的电荷存储层54的部分)。
参看图13A-13D，光致抗蚀剂层153可施加于第一示例性结构上方，并且可经光刻图案化以覆盖支撑柱结构20、存储器开口填充结构58和牺牲第二层连接开口填充结构474的区域，而无需覆盖牺牲第二层背侧开口填充结构174或牺牲第二层深沟开口填充结构274的区域。可执行蚀刻过程，其相对于第二竖直交替序列(232L、242L)的材料选择性地蚀刻牺牲第二层填充材料，且相对于第一竖直交替序列(132L、142L)的材料选择性地蚀刻牺牲第一层填充材料。可从第二层背侧开口173、第一层背侧开口171、第二层深沟区开口273和第一层深沟区开口271内部去除牺牲第二层填充材料。空隙形成于第二层背侧开口173、第一层背侧开口171、第二层深沟区开口273和第一层深沟区开口271的体积中。第二层背侧开口173和第一层背侧开口171的每一邻接组合构成层间背侧开口，所述层间背侧开口也被称作背侧开口177。第二层深沟区开口273和第一层深沟区开口271的每一邻接组合构成层间深沟区开口，所述层间深沟区开口也被称作深沟区开口277。一般来说，在形成存储器开口填充结构58之后从离散背侧开口(171、173)去除牺牲背侧开口填充结构(174、172)。
参看图14A-14D，通过加宽背侧开口177而合并(即，彼此连接)每一集群中的背侧开口177，且还任选地通过加宽深沟区开口277而合并(即，彼此连接)每一集群中的深沟区开口277。在一个实施例中，背侧开口177可以被布置为其中相邻背侧开口177以最近相邻距离横向间隔开的集群。背侧开口177的集群可以本文称为第一开口间距离的集群间距离横向间隔开。第一开口间距离大于每一集群中的开口177之间的最近相邻距离。类似地，深沟区开口277可被布置为其中相邻深沟区开口277以最近相邻距离横向间隔开的集群。深沟区开口277的集群可以大于每一集群中的最近相邻距离的集群间距离横向间隔开。
可以通过执行蚀刻过程使在开口(177、277)中的每一个中暴露的连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的表面凹进来执行开口(177、277)的加宽。蚀刻过程具有蚀刻连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的材料的蚀刻化学性质。举例来说，蚀刻过程可以是潮湿各向同性蚀刻过程，例如缓冲氢氟酸湿式蚀刻。在开口的集群彼此合并之前终止蚀刻。
连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的表面在背侧开口177周围横向凹进大于最近相邻距离的二分之一，但小于集群间距离的二分之一，所述集群间距离即第一开口间距离。离散背侧开口177横向扩展且在连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的层级处彼此合并以形成相应背侧沟槽179。沿着第一水平方向hd1通过背侧桥接区178横向间隔开的多个背侧沟槽179由每一行离散背侧开口177形成。深沟区开口277横向扩展且在连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的层级处彼此合并以形成相应深沟沟槽279。通过深沟区桥接区278横向间隔开的多个深沟沟槽279由每一行深沟区开口277形成。
位于背侧开口177的集群之间的连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的未经蚀刻区包括背侧桥接区178。位于深沟区开口277的集群之间的连续绝缘层(132L、232L)和牺牲材料层(142L、242L)的未经蚀刻区包括深沟区桥接区278。
参看图15A-15D，例如光致抗蚀剂和/或硬掩模层的掩蔽层形成于交替堆叠(132L、142L、232L、242L)上方。举例来说，所述掩蔽层可以包括硬掩模层，例如可通过保形沉积且随后进行电介质蚀刻掩模材料的图案化而形成的电介质蚀刻掩模衬里160。电介质蚀刻掩模材料可以包含例如氧化硅或电介质金属氧化物(例如氧化铝)。可以通过例如化学气相沉积(CVD)过程或原子层沉积(ALD)过程等保形沉积过程来沉积电介质蚀刻掩模材料。电介质蚀刻掩模衬里160的厚度可以介于从3nm到60nm的范围内，例如从6nm到30nm，但也可以采用更小和更大的厚度。可例如通过施加和光刻图案化光致抗蚀剂层以覆盖存储器开口填充结构58、支撑件柱结构20、深沟沟槽279和牺牲第二层连接开口填充结构474的区域，同时不覆盖背侧沟槽179的区域来执行电介质蚀刻掩模衬里160的图案化。可通过去除电介质蚀刻掩模衬里160的未被图案化光致抗蚀剂层覆盖的部分来通过电介质蚀刻掩模衬里160转移光致抗蚀剂层中的图案。可以采用例如湿式蚀刻过程的各向同性蚀刻过程。随后可例如通过灰化去除光致抗蚀剂层。
参看图16A-16D，可采用各向同性蚀刻过程以去除对电介质蚀刻掩模衬里160、连续绝缘层(132L、232L)、支撑柱结构20、每一存储器堆叠结构58的最外层和半导体材料层110选择性的连续牺牲材料层(142L、242L)。在一个实施例中，相对于材料电介质蚀刻掩模衬里160、连续绝缘层(132L、232L)、支撑柱结构20、阻挡电介质层52和半导体材料层110选择性地蚀刻连续牺牲材料层(142L、242L)的材料的蚀刻剂可以在各向同性蚀刻过程期间引入到背侧沟槽179中。举例来说，连续牺牲材料层(142L、242L)可以包含氮化硅，电介质蚀刻掩模衬里160、连续绝缘层(132L、232L)、支撑柱结构20、阻挡电介质层52的材料可以包含氧化硅材料，且各向同性蚀刻过程可以采用热磷酸。
背侧凹部(143、243)形成于从其去除连续牺牲材料层(142L、242L)的体积中。背侧凹部(143、243)包含形成于从其去除第一连续牺牲材料层142L的体积中的第一背侧凹部143，以及形成于从其去除第二连续牺牲材料层242L的体积中的第二背侧凹部243。背侧凹部(143、243)中的每一个可为具有大于腔的竖直范围的横向尺寸的横向延伸腔。换句话说，背侧凹部(143、243)中的每一个的横向尺寸可大于相应背侧凹部的高度。多个背侧凹部(143、243)可形成于从其去除连续牺牲材料层(142L、242L)的材料的体积中。背侧凹部(143、243)中的每一个可以基本上平行于半导体材料层10的顶部表面延伸。背侧凹部(143、243)可以由下伏连续绝缘层(132L、232L)的顶部表面和上覆连续绝缘层(132L、232L)的底部表面竖直地限界。在一个实施例中，背侧凹部(143、243)中的每一个可始终具有均匀的高度。
一般来说，可在背侧沟槽179、深沟沟槽279和电介质蚀刻掩模衬里160的形成之后，通过去除对第一连续绝缘层132L和第二连续绝缘层232L为选择性的第一连续牺牲材料层142L和第二连续牺牲材料层242L的经图案化部分来形成背侧凹部(143、243)。可通过执行供应各向同性蚀刻剂的各向同性蚀刻过程来形成背侧凹部(143、243)，所述各向同性蚀刻剂蚀刻对第一连续绝缘层132L和第二连续绝缘层232L为选择性且对支撑柱结构20为选择性的第一连续牺牲材料层142L和第二连续牺牲材料层242L。支撑柱结构20在各向同性蚀刻过程之后物理暴露于背侧凹部(143、243)。支撑柱结构20竖直地支撑竖直地间隔开的连续绝缘层(132L、232L)。桥接区(178、278)横向支撑剩余交替堆叠且防止它们翻倒或倾斜到相应沟槽(197、279)中。
第一连续牺牲材料层142L的被电介质蚀刻掩模衬里160横向包围的部分不被各向同性蚀刻过程蚀刻，且在本文称为第一电介质材料板142'。第二连续牺牲材料层242L的被电介质蚀刻掩模衬里160横向包围的部分不被各向同性蚀刻过程蚀刻，且在本文称为第二电介质材料板242'。横向包围牺牲第二层连接开口填充结构474和牺牲第一层连接开口填充结构274的垂直堆叠的一组深沟沟槽279可在背侧凹部(143、243)的层级处互连，以提供至少部分地横向包围电介质材料板(142'、242')的竖直堆叠的一个邻接深沟沟槽279或多个深沟沟槽279。
参看图17A-17D，可以任选地去除电介质蚀刻掩模衬里160。可以在背侧凹部(143、243)中在背侧沟槽179和深沟沟槽279的外围部分处任选地沉积任选的背侧阻挡电介质层(未示出)。背侧阻挡电介质层包含例如电介质金属氧化物(例如，氧化铝)、氧化硅或其组合的电介质材料。
可以在所述多个背侧凹部(143、243)中在背侧沟槽179和深沟沟槽279的外围区处沉积至少一种导电材料。所述至少一种导电材料可以通过保形沉积方法沉积，所述保形沉积方法可为例如化学气相沉积(CVD)、原子层沉积(ALD)、无电电镀、电镀或其组合。所述至少一种导电材料可包含元素金属、至少两种元素金属的金属间合金、至少一种元素金属的导电氮化物、导电金属氧化物、导电掺杂半导体材料、例如金属硅化物等导电金属-半导体合金、其合金，以及其组合或堆叠。
在一个实施例中，所述至少一种导电材料可包含至少一种金属材料，即，包含至少一种金属元素的导电材料。可在背侧凹部(143、243)中沉积的非限制性示例性金属材料包含钨、氮化钨、钛、氮化钛、钽、氮化钽、钴和钌。举例来说，所述至少一个导电材料可以包括包含例如TiN、TaN、WN或其组合等导电金属氮化物材料的导电金属氮化物衬里，以及例如W、Co、Ru、Mo、Cu或其组合等导电填充材料。在一个实施例中，用于填充背侧凹部(143、243)的所述至少一种导电材料可以是氮化钛层和钨填充材料的组合。
导电层(146、246)可通过沉积所述至少一种导电材料而形成于背侧凹部(143、243)中。多个第一导电层146可以形成于所述多个第一背侧凹部143中，多个第二导电层246可以形成于所述多个第二背侧凹部243中，且连续金属材料层(未示出)可以形成于每一背侧沟槽179的侧壁上。第一导电层146和第二导电层246中的每一个可包含相应导电金属氮化物衬里和相应导电填充材料。因此，第一和第二连续牺牲材料层(142L、242L)可以分别被第一和第二导电层(146、246)替换。具体地，每一第一连续牺牲材料层142L可以被背侧阻挡电介质层和第一导电层146的任选部分替换，且每一第二连续牺牲材料层242L可以被背侧阻挡电介质层和第二导电层246的任选部分替换。背侧腔存在于每一背侧沟槽179的未被填充有连续金属材料层的部分中。
可以通过各向异性过程和/或各向同性蚀刻过程从背侧沟槽179内部和从深沟沟槽279内部以及从最顶部第二连续绝缘层232L上方去除残余导电材料。第一背侧凹部中的所沉积金属材料的每一剩余部分构成第一导电层146。第二背侧凹部中的所沉积金属材料的每一剩余部分构成第二导电层246。
根据本公开的一方面，第一导电层146和第二导电层246的侧壁可从对第一连续绝缘层132L和第二连续绝缘层232L的材料为选择性的背侧沟槽179周围各向同性地凹进。横向凹进第一导电层146和第二导电层246的侧壁的各向同性凹进过程的橫向凹进距离可以被选择，使得第一导电层146和第二导电层256在沿着第一水平方向hd1布置的每一行背侧沟槽179处沿着第二水平方向hd2彼此横向分离。换句话说，各向同性蚀刻过程的橫向凹进距离是沿着第一水平方向hd1布置成行的背侧沟槽179之间的最近相邻距离的至少二分之一。因此，沿着第二水平方向hd2的第一导电层146和第二导电层246中的每一个的横向范围不大于沿着第二水平方向hd2的背侧沟槽179的行的间距。
因此，导电层(146、246)从桥接区178去除，且凹部(143、243)在桥接区178中的绝缘材料层(132L、232L)之间重新形成，如图17C所示。在由横向交替的背侧沟槽179和背侧桥接区178分离的邻近字线区WLR(例如，存储器块)的导电层(146、246)(例如，字线)之间的背侧桥接区178中不存在短路，如图17B所示。换句话说，连续绝缘材料层(132L、232L)位于背侧桥接区178中，但导电层(例如，字线)不存在于背侧桥接区178中。在过程中的此步骤处，连续绝缘材料层通过气隙(即，背侧凹部143、243)彼此竖直地分离。沿着第一水平方向(例如，字线方向)hd1位于两个背侧沟槽179之间且沿着第二水平方向(例如，位线方向)hd2位于两个台阶区之间的背侧桥接区178(图17C中示出)防止交替堆叠塌陷到背侧沟槽179中或倾斜远离所述背侧沟槽，如图17D所示。
导电层(146、246)的子集可以包括用于存储器元件的字线。一个或多个最顶部和最底部导电层可以包括选择栅极电极。下伏半导体装置720中的半导体装置可以包括被配置成控制到相应字线的偏置电压的字线开关装置，和/或例如感测放大器的位线驱动器装置。
一般来说，可在背侧凹部(143、243)中沉积至少一种导电材料以在背侧凹部(143、243)中形成导电层(146、246)。可采用各向同性回蚀过程使导电层(146、246)的所述至少一种导电材料从背侧沟槽179周围横向凹进一段横向凹进距离。导电层(146、246)包括在各向同性回蚀过程之后的所述至少一种导电材料的剩余部分，且位于距衬底8相同的竖直距离处的导电层(146、246)的每一子集包括沿着垂直于第一水平方向hd1的第二水平方向hd2彼此分离(即，不直接接触)且横向间隔开的相应多个导电层(146、246)。在一个实施例中，导电层(146、246)中的每一个包括在竖直边缘处彼此邻接的相应一组竖直笔直且横向凹入的侧壁片段。
其中在俯视图(即，图17B的平面图)中存在导电层(146、246)的每一区在本文称为字线区WLR。字线区WLR位于每一对相邻行的背侧沟槽179之间。导电层(146、246)的子集和连续绝缘层(132L、232L)的部分的交替堆叠存在于字线区WLR中的每一个内。存储器堆叠结构55竖直地延伸穿过字线区WLR中的相应一个内的导电层(146、246)的相应竖直堆叠。连续绝缘层(132L、232L)中的每一个在字线区WLR中的每一个上方横向延伸，作为在字线区WLR之间具有离散开口的连续材料层。位于沿着第一水平方向hd1布置的同一行背侧沟槽179内的背侧沟槽179彼此之间由于在导电层(146、246)的层级处重新形成的橫向凹部(143、243)而互连，且因此通过位于导电层(146、246)的层级处的横向延伸的腔而形成单个邻接互连气隙体积。包含多个背侧沟槽179的邻接体积在位于一对相邻的字线区WLR之间(且因此沿着第二水平方向(例如，位线方向)hd2横向间隔开)的横向相邻的一对导电层(146或246)之间竖直地延伸，且穿过连续绝缘层(132L、232L)中的离散开口的相应子集(进而互连位于一行背侧沟槽179的区域内的连续绝缘层(132L、232L)中的每一个内的离散开口的集合)。连续绝缘层中的离散开口包括第一离散开口(例如背侧沟槽179)，其中的每一个包括一对横向起伏的侧壁，所述一对横向起伏的侧壁大体沿着第一水平方向hd1延伸且具有沿着垂直于第一水平方向hd1的第二水平方向hd2的横向起伏部，且包括彼此邻接的多个竖直笔直且横向凸出的侧壁片段。
连续绝缘层(132L、232L)中的每一个包括位于背侧桥接区178中，在沿着第一水平方向hd1横向间隔开的相应相邻的一对背侧沟槽179之间的连接部分。所述连接部分充当相邻对的背侧沟槽179之间的桥接件，且在用导电层(146、246)替换连续牺牲材料层(142L、242L)期间提供结构支撑。一般来说，使导电层(146、246)的侧壁横向凹进的各向同性凹部蚀刻过程的橫向凹进距离大于沿着第一水平方向hd1的连接部分的最小宽度的二分之一，这确保导电层(146、246)在相邻每一对字线区WLR之间物理上断开连接。
参看图18A-18D，可在背侧沟槽179和深沟沟槽279中沉积电介质填充材料。可从包含第二连续绝缘层232L当中的最顶部层的顶部表面的水平平面上方去除电介质填充材料的过量部分。包括电介质材料的背侧沟槽填充结构可形成于背侧沟槽中的每一个中。背侧沟槽填充结构在本文称为连续电介质壁结构176。电介质深沟沟槽填充结构276形成于深沟沟槽279中。连续电介质壁结构176沿着第一水平方向hd1与背侧桥接区178交替。
在一个实施例中，连续电介质壁结构176中的每一个包括在导电层(146、246)的每一层级处的电介质鳍部分176F，所述电介质鳍部分相对于相应上覆连续绝缘层(132L或232L)且相对于相应下伏连续绝缘层(132L或232L)向外横向突出，如图18C所示。可以通过用连续电介质壁结构176的电介质材料填充背侧凹部(即，气隙)(142、242)来形成电介质鳍部分176F。在此实施例中，背侧桥接区178包括竖直交替绝缘层(132L、232L)和电介质鳍部分176F的交替堆叠，如图18C所示。
参看图19A-19D，举例来说，通过在第一示例性结构上方施加光致抗蚀剂层，光刻图案化光致抗蚀剂层，且通过逆向阶梯式电介质材料部分(165、265)转移光致抗蚀剂层中的图案，竖直地延伸到导电层(146、246)中的相应一个的顶部表面的触点通孔腔可穿过逆向阶梯式电介质材料部分(165、265)形成。可随后例如通过灰化来去除光致抗蚀剂层。可对连续绝缘层(132L、232L)、电介质材料板(142'、242')和着陆衬垫层级金属互连结构788的材料选择性去除牺牲贯穿存储器层级开口填充结构(472、274)。可通过在由牺牲贯穿存储器层级开口填充结构(472、274)的去除形成的空隙中沉积至少一种导电材料而形成贯穿存储器层级连接通孔结构488。可通过在触点通孔腔中沉积所述至少一种导电材料而形成层触点通孔结构86。可以随后形成与漏极区63电接触的位线(为清楚起见而未图示)。位线可以沿着垂直于字线方向hd1的第二水平方向hd2延伸。
在图19D所示的一个实施例中，电介质鳍部分176F的侧壁从连续绝缘材料层(132L、232L)的侧壁横向偏移相同的横向偏移距离LOD。
参看图20，示出在第二层开口(43、23、173、273、473)的形成之后的根据本公开的第二实施例的第二示例性结构。第二示例性结构可以从第一实施例的图8A-8D的第一示例性结构得出，方法是通过改变第一和第二层背侧开口(171、173)的间隔，使得这些开口形成为沿着第一水平方向(例如，字线方向)hd1彼此具有相同的最近相邻距离(即，相同间距)，而不是呈沿着第一水平方向以更大集群间距离(与第一示例性结构相比)间隔开的集群。
在第二实施例中，第一和第二层深沟区开口(271、273)可以如第一实施例中那样以集群形成，使得每一集群中的这些开口沿着第一水平方向(例如，字线方向)hd1彼此具有相同的最近相邻距离(即，相同间距)，且集群沿第一水平方向hd1间隔开较大集群间距离，如第一示例性结构中那样。替代地，第一和第二层深沟区开口(271、273)可以形成为沿着第一水平方向(例如，字线方向)hd1具有彼此相同的最近相邻距离(即，相同间距)，而不是呈沿着第一水平方向以较大集群间距离间隔开的集群。此外，在第二实施例的一个方面中，可以在过程中较早时或在图20的步骤形成贯穿存储器层级连接通孔结构486，使得它们在图20中示出的步骤的完成时存在。
参看图21，可以任何需要的改变来执行图9A-13D的处理步骤，以适应穿过连续绝缘层(132L、232L)和连续牺牲材料层(142L、242L)的各种开口的图案的改变。可形成支撑柱结构20、存储器开口填充结构58、背侧开口177和深沟区开口277。
在第二实施例中，背侧开口177形成为沿着第一水平方向(例如，字线方向)hd1具有彼此相同的最近相邻距离(即，相同间距)，而不是呈沿着第一水平方向以较大集群间距离(与第一示例性结构相比)间隔开的集群。
在第二实施例中，深沟区开口277可以如第一实施例中那样以集群形成，使得每一集群中的这些开口沿着第一水平方向(例如，字线方向)hd1彼此具有相同的最近相邻距离(即，相同间距)，且集群沿第一水平方向hd1间隔开较大集群间距离，如第一示例性结构中那样。替代地，深沟区开口277可以形成为沿着第一水平方向(例如，字线方向)hd1具有彼此相同的最近相邻距离(即，相同间距)，而不是呈沿着第一水平方向以较大集群间距离间隔开的集群。
在第二实施例中，可修改蚀刻掩模层(例如第三光致抗蚀剂层153)的图案，使得第三光致抗蚀剂层153不覆盖位于阵列间区200中沿着第二水平方向(例如，位线方向)hd2在两个台阶区之间(例如，在阶梯和逆向阶梯式电介质区(165、265)之间)的背侧开口177的第一子集。然而，第三光致抗蚀剂层153不覆盖背侧开口177和深沟区开口277的剩余部分。因此，位于存储器阵列区100中的所有背侧开口177(包含沿着第一水平方向hd1位于与被覆盖背侧开口177相同的行中的那些开口177)不被第三光致抗蚀剂层153覆盖。类似地，位于阵列间区200中的不沿着第二水平方向hd2位于两个台阶区之间(例如，位于邻近于深沟区开口277处)的剩余背侧开口177不被第三光致抗蚀剂层153覆盖。第三光致抗蚀剂层153还覆盖支撑柱结构20、存储器开口填充结构58和贯穿存储器层级连接通孔结构486。
参看图22，可执行图14A-14D的处理步骤以通过加宽未被覆盖的背侧开口177以形成相应背侧沟槽179来合并未被覆盖的背侧开口177。背侧沟槽179在存储器阵列区100中和阵列间区200中以不沿着第二水平方向hd2位于两个台阶区之间的行形成。还任选地通过加宽深沟区开口277来合并(即，彼此连接)未被覆盖的深沟区开口。深沟区沟槽279也可以如第一实施例中那样形成。被第三光致抗蚀剂层153覆盖的背侧开口177不合并到背侧沟槽179中。可例如通过灰化去除第三光致抗蚀剂层153。
参看图23，可如上文相对于第一实施例所描述执行图15A-19D的处理步骤。如第一实施例中那样，连续电介质壁结构176形成于背侧沟槽179中，且电介质深沟沟槽填充结构276形成于深沟沟槽279中。通过在相同沉积步骤期间用与背侧沟槽179相同的绝缘材料填充离散背侧开口177，在与连续电介质壁结构176相同的时间在位于阵列间区200中在沿着第二水平方向hd2的两个台阶区之间的离散背侧开口177中形成电介质柱结构220。
在阵列间区200中沿着第二水平方向hd2的两个台阶区之间，背侧桥接区178位于沿第一水平方向hd1分离的电介质柱结构220之间。在存储器阵列区100中和阵列间区200中在连续电介质壁结构176不沿着第二水平方向hd2位于两个台阶区之间的地方可省略背侧桥接区178。深沟区桥接区278可以如第一实施例中那样存在于深沟沟槽279之间或可省略。
参看图24，示出在形成第二层开口(43、23、173、273、473)之后的根据本公开的第三实施例的第三示例性结构。第三示例性结构可以从第一实施例的图8A-8D的第一示例性结构得出，方法是通过改变第一和第二层背侧开口(171、173)的间隔，使得这些开口被形成为在存储器阵列区100中沿着第一水平方向(例如，字线方向)hd1彼此具有第一最近相邻距离(即，相同第一间距)，且在阵列间区200中沿着第一水平方向(例如，字线方向)hd1彼此具有第二最近相邻距离(即，相同第二间距)。第二最近相邻距离大于第一最近相邻距离。
在第三实施例中，第一和第二层深沟区开口(271、273)可以如第一实施例中那样以集群形成，使得每一集群中的这些开口沿着第一水平方向(例如，字线方向)hd1彼此具有相同的最近相邻距离(即，相同间距)，且集群沿第一水平方向hd1间隔开较大集群间距离，如第一示例性结构中那样。替代地，第一和第二层深沟区开口(271、273)可以被形成为在区200中沿着第一水平方向(例如，字线方向)hd1彼此具有与背侧开口(171、173)相同的第二最近相邻距离，而不是呈沿着第一水平方向以较大集群间距离间隔开的集群。此外，在第二实施例的一个方面中，可以在过程中较早时或在图24的步骤形成贯穿存储器层级连接通孔结构486，使得它们在图24中示出的步骤的完成时存在。
参看图25，可以任何需要的改变来执行图9A-13D的处理步骤，以适应穿过连续绝缘层(132L、232L)和连续牺牲材料层(142L、242L)的各种开口的图案的改变。可形成支撑柱结构20、存储器开口填充结构58、背侧开口177和深沟区开口277。
在第三实施例中，背侧开口177被形成为在存储器阵列区100中沿着第一水平方向(例如，字线方向)hd1彼此具有第一最近相邻距离(即，相同第一间距)，且在阵列间区200中沿着第一水平方向(例如，字线方向)hd1彼此具有第二最近相邻距离(即，相同第二间距)。第二最近相邻距离大于第一最近相邻距离。
在第三实施例中，深沟区开口277可以如第一实施例中那样以集群形成，使得每一集群中的这些开口沿着第一水平方向(例如，字线方向)hd1彼此具有相同的最近相邻距离(即，相同间距)，且集群沿第一水平方向hd1间隔开较大集群间距离，如第一示例性结构中那样。替代地，深沟区开口277可以形成为沿着第一水平方向(例如，字线方向)hd1彼此具有相同的第二最近相邻距离(即，相同间距)，而不是呈沿着第一水平方向以较大集群间距离间隔开的集群。
参看图26A，连续绝缘层(132L、232L)的表面相对于牺牲材料层(142L、242L)在背侧开口177周围且任选地在深沟沟槽开口277周围横向凹进。执行此步骤而不是上文关于第一实施例的图14A到14D所描述的蚀刻步骤。连续绝缘层(132L、232L)的表面在背侧开口177周围横向凹进大于第一最近相邻距离的二分之一，但小于第二最近相邻距离的二分之一。
参看图26B，通过选择性蚀刻选择性地去除牺牲材料层(142L、242L)以形成背侧凹部(143、243)，如上文相对于第一实施例的图16A-16D所描述。存储器阵列区100中的背侧开口177被合并到背侧沟槽179中，因为在图26A的步骤中，背侧开口177被加宽大于此类背侧开口177的第一最近相邻距离的二分之一。然而，阵列间区200中的背侧开口177保持由背侧桥接区178分离的离散加宽开口，且不被合并到背侧沟槽179中，因为在图26A的步骤中，背侧开口177被加宽小于此类背侧开口的第二最近相邻距离的二分之一。
因此，在第三实施例中，仅对牺牲材料层(142L、242L)选择性地横向凹进连续绝缘层(132L、232L)，随后去除牺牲材料层以扩展背侧开口177。此扩展背侧开口且形成背侧沟槽179的方法也可以在第一和第二实施例的替代配置中使用。
参看图27，可如上文相对于第一实施例所描述执行图16A-19D的处理步骤。如第一实施例中那样，连续电介质壁结构176形成于存储器阵列区100中的背侧沟槽179中，且电介质深沟沟槽填充结构276形成于深沟沟槽279中。通过在相同沉积步骤期间用与背侧沟槽179相同的绝缘材料填充离散背侧开口177，在与连续电介质壁结构176相同的时间在位于阵列间区200中的离散背侧开口177中形成电介质柱结构220。
背侧桥接区178位于在阵列间区200中沿第一水平方向hd1分离的电介质柱结构220之间。在存储器阵列区100中可省略背侧桥接区178。深沟区桥接区278可以如第一实施例中那样存在于深沟沟槽279之间或可省略。
图28示出第三实施例的第三示例性结构的替代性配置。在此配置中，在图25的步骤处，阵列间区200中的第一组背侧开口177以第一最近相邻距离间隔开，而阵列间区200中的第二组背侧开口以第二最近相邻距离间隔开。在图26A和26B的蚀刻步骤期间，阵列间区200中的第一组背侧开口177被合并到背侧沟槽179中，而阵列间区200中的第二组背侧开口177保持为由背侧桥接结构178分离的离散开口。
参看图29，示出在对应于图15A-15D中的处理步骤的处理步骤处的根据本公开的第四实施例的第四示例性结构。通过将细长开口形成为第一层背侧开口的第一子集且将离散开口形成为背侧开口的第二子集，第四示例性结构可从第一示例性结构得出。离散开口可以具有圆形、矩形或椭圆形水平横截面形状。离散开口位于阵列间区200中且可以任选地位于存储器阵列区100中。细长开口包括背侧沟槽779，其具有沿着第一水平方向hd1横向延伸的相应一对纵向侧壁。背侧沟槽779可以具有矩形或圆角矩形的相应水平横截面形状。在一个实施例中，细长开口(即，背侧沟槽)779和离散开口可以沿着第一水平方向hd1横向交替。每一离散开口可与细长开口中的邻近一个横向间隔开。替代地，第一和第二层背侧开口可以具有与第一实施例中相同的形状以形成第一实施例的具有凸侧壁的背侧沟槽179。
任选地，深沟区开口可以被具有笔直内部侧壁的深沟沟槽579替换。替代地，可以实际上形成第一实施例的深沟沟槽279。
在第四实施例中，在图29的步骤处，支撑柱结构20形成于存储器开口49中，且第二实施例的电介质柱结构220形成于离散开口中。电介质柱结构220位于阵列间区200中且可以任选地位于存储器阵列区100中。替代地，电介质柱结构220可从存储器阵列区100省略。此外，在第四实施例的一个方面中，可以在过程中较早时或在图29的步骤形成贯穿存储器层级连接通孔结构486，使得它们在图29中示出的步骤的完成时存在。
图30A和30B示出沿着图29的相应平面A-A'和B-B'的竖直横截面图。如图30B所示，电介质柱结构220位于沿着第一水平方向hd1间隔开的邻近背侧沟槽779之间。因此，电介质柱结构220位于将随后形成背侧桥接区178的区中。
参看图31A和31B，执行图16A-16D的步骤以通过穿过背侧沟槽779去除牺牲材料层(142L、242L)而形成背侧凹部(143、243)。随后，通过在背侧凹部(143、243)中和背侧沟槽779中形成导电层46来执行图17A-17D的步骤。
参看图32A和32B，通过蚀刻从背侧沟槽779移动导电层46。导电层46随后相对于绝缘材料层(132L、232L)在背侧沟槽779中凹进。这在背侧沟槽779中的导电层46的层级处形成额外凹部343。可通过选择性各向同性蚀刻过程执行所述凹进。如图32B所示，额外凹部343包围电介质柱结构220。
参看图33A和33B，在额外凹部343中选择性地生长金属部分46A以形成先前实施例中描述的导电层(146、246)。金属部分46A可以通过选择性沉积过程生长，例如从在额外凹部343中暴露的导电层46的侧壁的选择性金属ALD或MOCVD。所述金属可以包括钨或另一合适的金属。额外凹部保持于包围电介质柱结构220的背侧桥接区178中。
参看图34A和34B，电介质衬里176L形成于背侧沟槽779中。电介质衬里176L可以包括氧化硅层或另一电介质层。电介质衬里176L通过背侧沟槽779填充额外凹部343以在背侧桥接区178中形成电介质鳍部分176F。电介质鳍部分176F位于背侧桥接区178中的电介质柱结构220的侧壁上。
图35示出在图34A和34B的背侧沟槽779中形成连续电介质壁结构776之后的结构的俯视图。图34A和34B的结构分别沿着图35中的平面A-A'和B-B'定位。电介质深沟沟槽填充结构576也形成于深沟沟槽579中。
在图36中示出的第四实施例的一个替代性配置中，背侧沟槽779可以比图35中更近地定位在一起，使得电介质柱结构220接触电介质壁结构776。在图37中示出的第四实施例的另一替代性配置中，电介质柱结构220可以沿着第一水平方向hd1横向扩展使得其接触电介质壁结构776。
在图38中示出的第四实施例的另一替代性配置中，电介质柱结构220的下部部分220A可以具有比同一电介质柱结构的上部部分220A更大的水平宽度(例如，直径)。电介质柱结构220的下部部分220A可以延伸穿过第一交替堆叠(132L、146)，而电介质柱结构220的上部部分220B可以延伸穿过第二交替堆叠(232L、246)。
参考本公开的各种附图且根据本公开的各种实施例，三维存储器装置包含：第一字线区WLR，其包含第一字线(146、246)和连续绝缘层(132L、232L)的第一交替堆叠；第一存储器堆叠结构55，其竖直地延伸穿过第一交替堆叠；第二字线区WLR，其包括第二字线(146、246)和连续绝缘层(132L、232L)的第二交替堆叠；第二存储器堆叠结构55，其竖直地延伸穿过第二交替堆叠；多个电介质分离器结构(176、220、776)，其位于第一字线区与第二字线区之间；以及至少一个桥接区178，其位于所述多个电介质分离器结构之间以及第一字线区与第二字线区之间。连续绝缘层(132L、232L)在第一字线区中的第一交替堆叠与第二字线区中的第二交替堆叠之间延伸穿过所述至少一个桥接区178。
在一些实施例中，第一交替堆叠中的第一字线并不电接触第二交替堆叠中的第二字线。在一些实施例中，所述装置还包含所述多个电介质分离器结构(176、776)的电介质鳍部分176F，其中电介质鳍部分位于所述至少一个桥接区178中的连续绝缘层之间的第一和第二字线(146、246)的层级处。在一些实施例中，所述至少一个桥接区178包括连续绝缘层(132L、232L)和电介质鳍部分176F的第三交替堆叠，且没有字线(146、246)位于所述至少一个桥接区中的连续绝缘层之间。
在第四实施例中，电介质柱结构220延伸穿过所述至少一个桥接区178。电介质鳍部分176F接触电介质柱结构220。
在一些实施例中，第一字线区WLR包括第一存储器块，且第二字线区WLR包括不同于第一存储器块的第二存储器块。
在一些实施例中，第一交替堆叠沿着字线方向hd1延伸，第二交替堆叠沿着字线方向hd1延伸，第一交替堆叠沿着垂直于字线方向的位线方向hd2与第二交替堆叠间隔开，所述多个电介质分离器结构位于在第一和第二交替堆叠之间在字线方向上延伸的行中，且所述至少一个桥接区178位于所述多个电介质分离器结构之间处于在字线方向上延伸的行中且在位线方向上位于第一和第二交替堆叠之间。
在一些实施例中，所述多个电介质分离器结构包括在字线方向hd1上延伸的多个连续电介质壁结构(176、776)。
在第一至第三实施例中，所述多个连续电介质壁结构176中的每一个包括一对横向起伏的侧壁，所述一对横向起伏的侧壁大体上沿着字线方向hd1延伸且具有沿着位线方向hd2的横向起伏部，且包括多个竖直笔直且横向凸出的侧壁片段，所述侧壁片段彼此邻接且从包含第一和第二交替堆叠的顶部表面的第一水平平面延伸到包含第一和第二交替堆叠的底部表面的第二水平平面。
在第一至第三实施例中，第一字线(146、246)中的每一个位于沿着位线方向hd2间隔开的所述多个连续电介质壁结构中的相应一对连续电介质壁结构176之间，且在所述多个竖直笔直且横向凸出的侧壁片段处接触所述相应一对连续电介质壁结构中的每一个。
在第二和第三实施例中，所述至少一个桥接区178包括沿着字线方向hd1间隔开的多个桥接区178，且所述多个电介质分离器结构包括沿着字线方向由所述多个桥接区间隔开的多个电介质柱结构220。
在第二和第三实施例中，所述多个电介质分离器结构包括沿着字线方向由所述多个桥接区178间隔开的多个电介质柱结构220和多个连续电介质壁结构176。
在一些实施例中，所述装置包含：由第一字线区WLR中的第一阵列间区200分离的第一和第二存储器阵列区100，其中第一存储器堆叠结构55位于第一和第二存储器阵列区中；由第二字线区WLR中的第二阵列间区200分离的第三和第四存储器阵列区100，其中第二存储器堆叠结构55位于第三和第四存储器阵列区中；第一交替堆叠的第一台阶区，其位于第一阵列间区200中；第一字线触点通孔结构86，其接触第一台阶区中的第一字线(146、246)；第二交替堆叠的第二台阶区，其位于第二阵列间区200中；以及第二字线触点通孔结构86，其接触第二台阶区中的第二字线(146、246)。
在第二和第三实施例中，所述多个连续电介质壁结构176在位线方向hd2上位于第一存储器阵列区与第三存储器阵列区之间，且在位线方向上位于第二存储器阵列区与第四存储器阵列区之间，且所述多个电介质柱结构220和所述多个桥接区178位于第一台阶区与第二台阶区之间。
在第二和第三实施例中，没有桥接区178位于邻近字线区WLR的存储器阵列区100之间。
在一个实施例中，所述装置还包含：第一交替电介质材料板堆叠(132L、142'、232L、242')，其被第一电介质深沟沟槽填充结构(276、576)横向包围，且第一导电通孔结构486穿过第一交替电介质材料板堆叠延伸到位于第一交替电介质材料板堆叠下方的外围电路720；以及第二交替电介质材料板堆叠(132L、142'、232L、242')，其被第二电介质深沟沟槽填充结构(276、576)横向包围，且第二导电通孔结构486穿过第二交替电介质材料板堆叠延伸到位于第二交替电介质材料板堆叠下方的外围电路720。
虽然前述内容提及特定实施例，但应理解，本公开不限于此。所属领域的技术人员能够想到可以对所公开的实施例进行各种修改，并且此类修改意图在本公开的范围内。假定并非彼此的替代方案的所有实施例之间存在兼容性。除非另外明确地陈述，否则词“包括”或“包含”涵盖其中词“主要由……组成”或词“由……组成”替换词“包括”或“包含”的所有实施例。在本公开中说明使用特定结构和/或配置的实施例的情况下，应理解，可以用在功能上等效的任何其它兼容的结构和/或配置来实践本公开，条件是此类替代物并未被明确禁用或以其它方式被所属领域的一般技术人员认为是不可能的。所有本文中提出的公开案、专利申请以及专利都以全文引用的方式并入本文中。

Claims (40)

1.一种三维存储器装置，其包括：
第一字线区，其包括第一字线和连续绝缘层的第一交替堆叠；
第一存储器堆叠结构，其竖直地延伸穿过所述第一交替堆叠；
第二字线区，其包括第二字线和所述连续绝缘层的第二交替堆叠；
第二存储器堆叠结构，其竖直地延伸穿过所述第二交替堆叠；
多个电介质分离器结构，其位于所述第一字线区与所述第二字线区之间；以及
至少一个桥接区，其位于所述多个电介质分离器结构之间以及所述第一字线区与所述第二字线区之间，
其中所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。
2.根据权利要求1所述的三维存储器装置，其中所述第一交替堆叠中的所述第一字线并不电接触所述第二交替堆叠中的所述第二字线。
3.根据权利要求2所述的三维存储器装置，其进一步包括所述多个电介质分离器结构的电介质鳍部分，其中所述电介质鳍部分在所述至少一个桥接区中的所述连续绝缘层之间位于所述第一字线和所述第二字线的层级处。
4.根据权利要求3所述的三维存储器装置，其中：
所述至少一个桥接区包括所述连续绝缘层和所述电介质鳍部分的第三交替堆叠；且
没有字线位于所述至少一个桥接区中的所述连续绝缘层之间。
5.根据权利要求3所述的三维存储器装置，其进一步包括延伸穿过所述至少一个桥接区的电介质柱结构。
6.根据权利要求1所述的三维存储器装置，其中所述第一字线区包括第一存储器块，且所述第二字线区包括不同于所述第一存储器块的第二存储器块。
7.根据权利要求1所述的三维存储器装置，其中：
所述第一交替堆叠沿着字线方向延伸；
所述第二交替堆叠沿着所述字线方向延伸；
所述第一交替堆叠沿着垂直于所述字线方向的位线方向与所述第二交替堆叠间隔开；
所述多个电介质分离器结构位于在所述第一交替堆叠和所述第二交替堆叠之间在所述字线方向上延伸的行中；且
所述至少一个桥接区位于在所述字线方向上延伸的所述行中的所述多个电介质分离器结构之间且在所述位线方向上位于所述第一交替堆叠和所述第二交替堆叠之间。
8.根据权利要求7所述的三维存储器装置，其中所述多个电介质分离器结构包括在所述字线方向上延伸的多个连续电介质壁结构。
9.根据权利要求8所述的三维存储器装置，其中所述多个连续电介质壁结构中的每一个包括一对横向起伏的侧壁，所述一对横向起伏的侧壁大体上沿着所述字线方向延伸且具有沿着所述位线方向的横向起伏部，且包括多个竖直笔直且横向凸出的侧壁片段，所述侧壁片段彼此邻接且从包含所述第一交替堆叠和所述第二交替堆叠的顶部表面的第一水平平面延伸到包含所述第一交替堆叠和所述第二交替堆叠的底部表面的第二水平平面。
10.根据权利要求9所述的三维存储器装置，其中所述第一字线中的每一个位于沿着所述位线方向间隔开的所述多个连续电介质壁结构中的相应一对所述连续电介质壁结构之间，且在所述多个竖直笔直且横向凸出的侧壁片段处接触所述相应一对连续电介质壁结构中的每一个。
11.根据权利要求7所述的三维存储器装置，其中：
所述至少一个桥接区包括沿着所述字线方向间隔开的多个桥接区；且
所述多个电介质分离器结构包括沿着所述字线方向由所述多个桥接区间隔开的多个电介质柱结构。
12.根据权利要求11所述的三维存储器装置，其中所述多个电介质分离器结构包括沿着所述字线方向由所述多个桥接区间隔开的所述多个电介质柱结构和多个连续电介质壁结构。
13.根据权利要求12所述的三维存储器装置，其进一步包括：
由所述第一字线区中的第一阵列间区分离的第一存储器阵列区和第二存储器阵列区，其中所述第一存储器堆叠结构位于所述第一存储器阵列区和所述第二存储器阵列区中；
由所述第二字线区中的第二阵列间区分离的第三存储器阵列区和第四存储器阵列区，其中所述第二存储器堆叠结构位于所述第三存储器阵列区和所述第四存储器阵列区中；
所述第一交替堆叠的第一台阶区，其位于所述第一阵列间区中；
第一字线触点通孔结构，其接触所述第一台阶区中的所述第一字线；
所述第二交替堆叠的第二台阶区，其位于所述第二阵列间区中；以及
第二字线触点通孔结构，其接触所述第二台阶区中的所述第二字线。
14.根据权利要求13所述的三维存储器装置，其中：
所述多个连续电介质壁结构在所述位线方向上位于所述第一存储器阵列区与所述第三存储器阵列区之间，且在所述位线方向上位于所述第二存储器阵列区与所述第四存储器阵列区之间；且
所述多个电介质柱结构和所述多个桥接区位于所述第一台阶区与所述第二台阶区之间。
15.根据权利要求14所述的三维存储器装置，其中没有桥接区位于邻近字线区的所述存储器阵列区之间。
16.根据权利要求1所述的三维存储器装置，其进一步包括：
第一交替电介质材料板堆叠，其被第一电介质深沟沟槽填充结构横向包围，且第一导电通孔结构穿过所述第一交替电介质材料板堆叠延伸到位于所述第一交替电介质材料板堆叠下方的外围电路；以及
第二交替电介质材料板堆叠，其被第二电介质深沟沟槽填充结构横向包围，且第二导电通孔结构穿过所述第二交替电介质材料板堆叠延伸到位于所述第二交替电介质材料板堆叠下方的所述外围电路。
17.一种形成存储器装置的方法，其包括：
在衬底上方形成单元层堆叠的竖直交替序列，其中所述单元层堆叠中的每一个包括连续绝缘层和连续牺牲材料层；
形成穿过所述竖直交替序列的开口，其中所述开口包括以沿着第一水平方向延伸的行布置的离散背侧开口以及位于所述离散背侧开口的行之间的存储器开口；
在所述存储器开口中形成存储器开口填充结构；
至少在所述连续绝缘层的层级处横向扩展且合并所述离散背侧开口，以形成沿着所述第一水平方向由至少一个桥接区横向间隔开的多个背侧沟槽；
通过将蚀刻剂引入到所述背侧沟槽中而形成背侧凹部，所述蚀刻剂蚀刻对所述连续绝缘层为选择性的所述连续牺牲材料层；以及
在所述背侧凹部中沉积至少一种导电材料以在所述背侧凹部中形成导电层。
18.根据权利要求17所述的方法，其进一步包括采用各向同性回蚀过程使所述至少一种导电材料从所述背侧沟槽周围横向凹进一段橫向凹进距离，其中：
所述导电层包括在所述各向同性回蚀过程之后的所述至少一种导电材料的剩余部分；且
位于距所述衬底相同的竖直距离处的导电层的每一子集包括沿着垂直于所述第一水平方向的第二水平方向彼此分离且横向间隔开的相应多个导电层。
19.根据权利要求18所述的方法，其中所述导电层中的每一个包括在竖直边缘处彼此邻接的相应一组竖直笔直且横向凹入的侧壁片段。
20.根据权利要求17所述的方法，其中所述连续绝缘层中的每一个包括位于所述至少一个桥接区中的连接部分。
21.一种三维存储器装置，其包括：
第一字线区，其包括第一字线和连续绝缘层的第一交替堆叠；
第一存储器堆叠结构，其竖直地延伸穿过所述第一交替堆叠；
第二字线区，其包括第二字线和所述连续绝缘层的第二交替堆叠；
第二存储器堆叠结构，其竖直地延伸穿过所述第二交替堆叠；
多个电介质分离器结构，其位于所述第一字线区与所述第二字线区之间；
至少一个桥接区，其位于所述多个电介质分离器结构之间以及所述第一字线区与所述第二字线区之间；以及
电介质柱结构，其延伸穿过所述至少一个桥接区，
其中所述连续绝缘层在所述第一字线区中的所述第一交替堆叠与所述第二字线区中的所述第二交替堆叠之间延伸穿过所述至少一个桥接区。
22.根据权利要求21所述的三维存储器装置，其中所述第一交替堆叠中的所述第一字线并不电接触所述第二交替堆叠中的所述第二字线。
23.根据权利要求22所述的三维存储器装置，其进一步包括所述多个电介质分离器结构的电介质鳍部分，其中所述电介质鳍部分在所述至少一个桥接区中的所述连续绝缘层之间位于所述第一字线和所述第二字线的层级处。
24.根据权利要求23所述的三维存储器装置，其中：
所述至少一个桥接区包括所述连续绝缘层和所述电介质鳍部分的第三交替堆叠；且
没有字线位于所述至少一个桥接区中的所述连续绝缘层之间。
25.根据权利要求23所述的三维存储器装置，其中所述电介质鳍部分接触所述电介质柱结构。
26.根据权利要求21所述的三维存储器装置，其中所述第一字线区包括第一存储器块，且所述第二字线区包括不同于所述第一存储器块的第二存储器块。
27.根据权利要求21所述的三维存储器装置，其中：
所述第一交替堆叠沿着字线方向延伸；
所述第二交替堆叠沿着所述字线方向延伸；
所述第一交替堆叠沿着垂直于所述字线方向的位线方向与所述第二交替堆叠间隔开；
所述多个电介质分离器结构位于在所述第一交替堆叠和所述第二交替堆叠之间在所述字线方向上延伸的行中；且
所述至少一个桥接区位于在所述字线方向上延伸的所述行中的所述多个电介质分离器结构之间且在所述位线方向上位于所述第一交替堆叠和所述第二交替堆叠之间。
28.根据权利要求27所述的三维存储器装置，其中所述多个电介质分离器结构包括在所述字线方向上延伸的多个连续电介质壁结构。
29.根据权利要求28所述的三维存储器装置，其中所述第一字线中的每一个位于沿着所述位线方向间隔开的所述多个连续电介质壁结构中的相应一对所述连续电介质壁结构之间。
30.根据权利要求27所述的三维存储器装置，其进一步包括：
由所述第一字线区中的第一阵列间区分离的第一存储器阵列区和第二存储器阵列区，其中所述第一存储器堆叠结构位于所述第一存储器阵列区和所述第二存储器阵列区中；
由所述第二字线区中的第二阵列间区分离的第三存储器阵列区和第四存储器阵列区，其中所述第二存储器堆叠结构位于所述第三存储器阵列区和所述第四存储器阵列区中；
所述第一交替堆叠的第一台阶区，其位于所述第一阵列间区中；
第一字线触点通孔结构，其接触所述第一台阶区中的所述第一字线；
所述第二交替堆叠的第二台阶区，其位于所述第二阵列间区中；以及
第二字线触点通孔结构，其接触所述第二台阶区中的所述第二字线。
31.根据权利要求30所述的三维存储器装置，其中没有桥接区位于邻近字线区的所述存储器阵列区之间。
32.根据权利要求21所述的三维存储器装置，其进一步包括：
第一交替电介质材料板堆叠，其被第一电介质深沟沟槽填充结构横向包围，且第一导电通孔结构穿过所述第一交替电介质材料板堆叠延伸到位于所述第一交替电介质材料板堆叠下方的外围电路；以及
第二交替电介质材料板堆叠，其被第二电介质深沟沟槽填充结构横向包围，且第二导电通孔结构穿过所述第二交替电介质材料板堆叠延伸到位于所述第二交替电介质材料板堆叠下方的所述外围电路。
33.一种形成存储器装置的方法，其包括：
在衬底上方形成单元层堆叠的竖直交替序列，其中所述单元层堆叠中的每一个包括连续绝缘层和连续牺牲材料层，
形成穿过所述竖直交替序列的开口，其中所述开口包括延伸穿过以沿着第一水平方向延伸的行布置的桥接区的背侧沟槽和背侧开口的横向交替序列，且所述开口进一步包括位于相应相邻一对所述横向交替序列之间的存储器开口；
在所述背侧开口中形成电介质柱结构；
在所述存储器开口中形成存储器开口填充结构；
通过将蚀刻剂引入到所述背侧沟槽中而形成背侧凹部，所述蚀刻剂蚀刻对所述连续绝缘层为选择性的所述连续牺牲材料层；
在所述背侧凹部中沉积至少一种导电材料；以及
通过执行橫向凹进蚀刻过程使所述背侧沟槽周围的所述至少一种导电材料横向凹进，其中所述至少一种导电材料的剩余部分包括导电层。
34.根据权利要求33所述的方法，其中在所述橫向凹进蚀刻过程的结束时所述电介质柱结构的侧壁的部分在所述导电层的每一层级处物理暴露。
35.根据权利要求34所述的方法，其进一步包括通过在所述背侧沟槽中沉积电介质材料而在所述背侧沟槽中形成背侧电介质壁结构，其中所述背侧电介质壁结构中的每一个包括位于所述导电层的层级处且接触所述电介质柱结构中的相应一个的横向突出部分。
36.根据权利要求33所述的方法，其进一步包括：
通过图案化所述竖直交替序列而形成阶梯式表面；
在所述阶梯式表面上方形成逆向阶梯式电介质材料部分；
采用各向异性蚀刻过程形成穿过所述逆向阶梯式电介质材料部分和所述竖直交替序列的下伏部分的支撑开口；以及
与所述电介质柱结构的形成并行地在所述支撑开口中形成支撑柱结构。
37.根据权利要求33所述的方法，其中通过各向异性地蚀刻所述竖直交替序列的未掩蔽部分而同时形成所述存储器开口、所述背侧沟槽和所述背侧开口。
38.根据权利要求37所述的方法，其进一步包括：
在所述存储器开口、所述背侧沟槽和所述背侧开口中的每一个中沉积牺牲填充材料；
用所述存储器开口填充结构替换所述存储器开口中的所述牺牲填充材料的部分，其中所述存储器开口填充结构中的每一个包括相应竖直半导体沟道和相应竖直存储器元件堆叠；
用所述电介质柱结构替换所述背侧开口中的所述牺牲填充材料的部分；以及
在形成所述背侧凹部之前从所述背侧沟槽去除所述牺牲填充材料的部分。
39.根据权利要求38所述的方法，其进一步包括：
在所述衬底上方形成半导体装置；
在所述半导体装置上方形成嵌入于下部层级电介质材料层中且电连接到所述半导体装置的节点的下部层级金属互连结构；
在所述下部层级电介质材料层上方形成半导体材料层，其中所述竖直交替序列形成于所述半导体材料层上方；
与所述存储器开口、所述背侧沟槽和所述背侧开口的形成并行地形成包围电介质材料板堆叠的深沟沟槽；以及
形成穿过所述堆叠电介质材料板和所述下部层级电介质材料层的上部区且直接在所述下部层级金属互连结构中的一个上的贯穿存储器层级连接通孔结构。
40.根据权利要求33所述的方法，其中所述连续绝缘层中的每一个包括位于所述桥接区中的每一个中的连接部分。
CN202180087677.1A 2021-02-11 2021-06-14 含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法 Pending CN116584166A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/174,094 2021-02-11
US17/174,094 US11450685B2 (en) 2021-02-11 2021-02-11 Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US17/174,064 2021-02-11
PCT/US2021/037270 WO2022173461A1 (en) 2021-02-11 2021-06-14 Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same

Publications (1)

Publication Number Publication Date
CN116584166A true CN116584166A (zh) 2023-08-11

Family

ID=82704096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180087677.1A Pending CN116584166A (zh) 2021-02-11 2021-06-14 含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法

Country Status (2)

Country Link
US (1) US11450685B2 (zh)
CN (1) CN116584166A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752464B (zh) * 2020-04-14 2022-01-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
KR102078597B1 (ko) 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
US9679906B2 (en) 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
US9543318B1 (en) 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US10008570B2 (en) 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10224373B2 (en) * 2017-06-28 2019-03-05 Sandisk Technologies Llc Three-dimensional ReRAM memory device employing replacement word lines and methods of making the same
US10115681B1 (en) 2018-03-22 2018-10-30 Sandisk Technologies Llc Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
KR102619626B1 (ko) 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
US10672780B1 (en) 2019-02-25 2020-06-02 Sandisk Technologies Llc Three-dimensional memory device having dual configuration support pillar structures and methods for making the same
US10861873B2 (en) * 2019-05-07 2020-12-08 Sandisk Technologies Llc Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US10879264B1 (en) 2019-06-18 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
US10903237B1 (en) 2019-11-01 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device including stepped connection plates and methods of forming the same
US11367736B2 (en) * 2020-05-22 2022-06-21 Sandisk Technologies Llc Through-stack contact via structures for a three-dimensional memory device and methods of forming the same

Also Published As

Publication number Publication date
US20220254804A1 (en) 2022-08-11
US11450685B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
CN113169182B (zh) 接合的三维存储器器件及其制造方法
CN111684583A (zh) 具有使用逻辑管芯和多个三维存储器管芯的多堆叠接合结构的三维存储器器件及其制造方法
US11081443B1 (en) Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
KR102611650B1 (ko) 접촉 레벨 비트 라인 접속 구조물들을 포함하는 3차원 메모리 디바이스 및 이를 제조하는 방법들
US11322440B2 (en) Three-dimensional memory device with dielectric wall support structures and method of forming the same
US20210366920A1 (en) Through-stack contact via structures for a three-dimensional memory device and methods of forming the same
CN113228280A (zh) 具有同轴自对准漏极选择层级隔离结构的三维存储器器件及其制造方法
US11367736B2 (en) Through-stack contact via structures for a three-dimensional memory device and methods of forming the same
CN116584166A (zh) 含有用于增强结构支撑的桥接件的三维存储器装置及其形成方法
US20220254733A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US20220254728A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US11963354B2 (en) Three-dimensional memory device with dielectric or semiconductor wall support structures and method of forming the same
US20230038557A1 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
CN116889115A (zh) 具有偏心或反向倾斜阶梯区域的三维存储器器件及其形成方法
CN113169186B (zh) 包含替代埋入式源极线的三维存储器器件及其制造方法
US11792988B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
US11889694B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
US20230023523A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US20220223614A1 (en) Three-dimensional memory device with backside support pillar structures and methods of forming the same
US11996153B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
WO2022173461A1 (en) Three-dimensional memory device containing bridges for enhanced structural support and methods of forming the same
US11749600B2 (en) Three-dimensional memory device with hybrid staircase structure and methods of forming the same
US20240064983A1 (en) Three-dimensional memory device containing laterally-undulating lateral isolation trenches and methods of forming the same
US20240121959A1 (en) Multi-tier memory device with different width central staircase regions in different vertical tiers and methods for forming the same
CN117643190A (zh) 具有分开的接触区域的三维存储器器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination