CN116569332A - 半导体装置及用于制造半导体装置的方法 - Google Patents

半导体装置及用于制造半导体装置的方法 Download PDF

Info

Publication number
CN116569332A
CN116569332A CN202280007855.XA CN202280007855A CN116569332A CN 116569332 A CN116569332 A CN 116569332A CN 202280007855 A CN202280007855 A CN 202280007855A CN 116569332 A CN116569332 A CN 116569332A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
hole
insulating film
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280007855.XA
Other languages
English (en)
Inventor
重歳卓志
柳川吉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116569332A publication Critical patent/CN116569332A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明降低了具有贯通电极的半导体装置中的热应力。该半导体装置设置有半导体基板、布线层、第一通孔和第一内贯通电极。在半导体装置中，布线层形成在半导体基板的上表面上。此外，在半导体装置中，第一通孔从半导体基板的背面延伸穿到半导体基板的上表面，并具有被绝缘膜覆盖的侧壁。此外，在半导体装置中，第一内贯通电极是沿着第一通孔的侧壁的一部分形成的。

Description

半导体装置及用于制造半导体装置的方法
技术领域
本技术涉及一种半导体装置。具体地，本技术涉及一种执行了三维安装的半导体装置以及一种用于制造半导体装置的方法。
背景技术
以往，在半导体装置中，可以使用经由绝缘膜嵌入在半导体基板的通孔中的贯通电极。该贯通电极的尺寸通常大于在半导体基板的前表面上布线的前表面布线，此外，半导体基板和贯通电极具有不同的热膨胀系数(CTE)。因此，在贯通电极的周围会产生较大的热应力(应力)。由于该热应力，存在外围半导体元件的特性波动的可能性。此外，由于伴随温度循环的热应力，有可能产生通孔中的绝缘膜的裂纹、贯通电极和焊盘之间的剥离等。为了解决这些问题，已经设计了一种半导体装置，其中贯通电极形成为杯形，其内部填充有保护膜，并且此时没有完全填充但留下间隙(例如，参见专利文献1)。
引用列表
专利文件
专利文献1：日本专利申请公开第2010-45162号
发明内容
发明要解决的问题
在上述传统技术中，当贯通电极形成为杯形并且内部被填充时，留下间隙以减小热应力。然而，即使在上述半导体装置中，热应力的减小可能是不足的，并且在这种情况下，难以进一步减小热应力。
考虑到这种情况做出了本技术，并且其目的是减小设置有贯通电极的半导体装置中的热应力。
解决问题的方法
已做出本技术以解决上述问题，并且其第一方面是一种半导体装置，包括：半导体基板；布线层，形成在半导体基板的前表面上；第一通孔，从半导体基板的背面穿透至半导体基板的前表面，并且具有覆盖有绝缘膜的侧壁；以及第一内贯通电极，沿着第一通孔的侧壁的一部分形成，以及制造半导体装置的方法。这带来热应力减小的效果。
此外，在第一方面中，还可以具有：第二通孔，从半导体基板的背面穿透至半导体基板的前表面，并且具有被绝缘膜覆盖的侧壁；以及第二内贯通电极，沿着第二通孔的侧壁形成，第二内贯通电极的形成面积与第一内贯通电极的形成面积不同。这带来这样的效果：热应力和电阻率被调节到每一个贯通电极的适当值。
此外，在第一方面中，还可以包括形成在半导体基板和绝缘膜之间的外贯通电极。这带来串扰减小的效果。
此外，在第一方面中，还可以包括形成在背面上的外部端子，以及背面布线，具有连接到外部端子的一端和连接到第一内贯通电极的另一端。这带来向外部发送信号以及从外部发送信号的效果。
此外，在第一方面中，也可以在布线层中配置预定数量的半导体元件，使预定数量的半导体元件中的特定半导体元件最靠近第一通孔，在第一通孔中将第一内贯通电极配置在最靠近特定半导体元件的位置。
此外，在第一方面中，也可以在布线层中配置规定数量的半导体元件，使预定数量的半导体元件中的特定半导体元件最靠近第一通孔，第一内贯通电极在第一通孔中设置在最远离特定半导体元件的位置。由此，产生减少因热应力引起的半导体元件的特性变动的效果。
此外，在第一方面中，也可以第一内贯通电极形成于第一通孔的侧壁的多个部位。这带来布线多个背面布线的效果。
此外，在第一方面中，第一内贯通电极在多个部位处的电位可以彼此相同。这带来进一步减小热应力的效果。
此外，在第一方面中，在多个部位处的第一贯通电极的电位可以彼此不同。这带来高集成化变得可能的效果。
此外，在第一方面中，还可以包括连接到第一内贯通电极的背面布线，其中第一内贯通电极和背面布线可以在线宽或厚度中的至少一者中彼此不同。这带来设计自由度提高和信号传输性能提高的效果。
此外，在第一方面中，也可以在从与背面垂直的方向观察时，通孔的形状为椭圆形，第一内贯通电极形成在椭圆形的短轴上。这带来便于制造的效果。
此外，在第一方面中，第一内贯通电极可以沿着第一通孔的侧壁的一部分和第一通孔的底部的一部分形成。这带来热应力减小的效果。
此外，在第一方面中，在布线层中，可以沿着底部的一部分形成焊盘。这带来第一内贯通电极连接到布线层的效果。
此外，在第一方面中，第一内贯通电极可以形成在狭缝以外的部分。这带来第一内贯通电极的面积增加的效果。
此外，在第一方面中，也可以是绝缘膜覆盖通孔的侧壁的一部分，第一内贯通电极沿着被绝缘膜覆盖的侧壁形成。这带来热应力减小的效果。
此外，在第一方面中，还可以包括覆盖通孔的侧壁的无机膜，其中绝缘膜可以覆盖无机膜的一部分。这产生了未被绝缘膜覆盖的部分被无机膜覆盖的效果。
此外，在第一方面中，绝缘膜覆盖通孔的侧壁的多个区域。由此，具有能够应对各种导电膜、通孔的布局的效果。
此外，在第一方面中，也可以是侧壁的被绝缘膜覆盖的部分的面积与未被绝缘膜覆盖的部分的面积不同。由此，具有能够应对各种导电膜、通孔的布局的效果。
附图说明
图1是示出本技术的第一实施方式中的半导体装置的配置示例的截面图。
图2是本技术的第一实施方式中的半导体装置的平面图的示例。
图3是用于说明本技术的第一实施方式中的直至绝缘膜的膜形成的制造方法的示图。
图4是用于说明本技术的第一实施方式中的直至导电膜的膜形成的制造方法的示图。
图5是用于说明本技术的第一实施方式中的直至保护膜和凸块的形成的制造方法的示图。
图6是示出本技术的第一实施方式中的制造方法的示例的流程图。
图7是示出本技术的第二实施方式中的半导体装置的配置示例的截面图。
图8是示出本技术的第三实施方式中的半导体装置的配置示例的截面图。
图9是用于说明本技术的第三实施方式中的直至绝缘膜的膜形成的制造方法的示图。
图10是用于说明本技术的第三实施方式中的直至保护膜和凸块的形成的制造方法的示图。
图11是示出本技术的第四实施方式中的半导体装置的配置示例的截面图。
图12是本技术的第四实施方式中的半导体装置的平面图的示例。
图13是本技术的第五实施方式中的半导体装置的平面图的示例。
图14是本技术的第六实施方式中的半导体装置的平面图的示例。
图15是本技术的第七实施方式中的半导体装置的平面图的示例。
图16是本技术的第八实施方式中的半导体装置的平面图的示例。
图17是本技术的第九实施方式中的半导体装置的平面图的示例。
图18是示出本技术的第九实施方式中的半导体装置的配置示例的截面图的示例。
图19是本技术的第十实施方式中的半导体装置的俯视图和透视图的示例。
图20是本技术的第十实施方式中的半导体装置的截面图的示例。
图21是用于说明本技术的第十实施方式中的直至绝缘膜的去除的制造方法的示图。
图22是用于说明本技术的第十实施方式中的直至抗蚀剂的形成的制造方法的示图。
图23是用于说明本技术的第十实施方式中的直至保护膜和凸块的形成的制造方法的示图。
图24是本技术的第十实施方式的第一变形例中的半导体装置的截面图的示例。
图25是本技术的第十实施方式的第二变形例中的半导体装置的透视图和俯视图的示例。
图26是本技术的第十实施方式的第二变形例中的半导体装置的截面图的示例。
图27是本技术的第十实施方式的第三变形例中的半导体装置的俯视图的示例。
图28是示出本技术的实施方式中的固态成像装置的层压结构的示例的示图。
图29是示出车辆控制系统的示意性配置的示例的框图。
图30是示出车外信息检测部和成像部的安装位置的示例的说明图。
图31是示出内窥镜手术系统的示意性配置的示例的示图。
图32是示出图31中示出的摄像头和CCU的功能配置的示例的框图。
具体实施方式
以下是用于执行本技术的模式(该模式将在下文中称为实施方式)的描述。将按照以下顺序进行描述。
1.第一实施方式(在通孔的侧壁的一部分上形成贯通电极的示例)
2.第二实施方式(形成具有不同面积的多个贯通电极的示例)
3.第三实施方式(通孔的侧壁的一部分和通孔的侧壁的一部分上形成贯通电极的示例)
4.第四实施方式(通过改变布局在绝缘膜的内壁的一部分上形成贯通电极的示例)
5.第五实施方式(其中具有相同电位的多个贯通电极形成在通孔的侧壁的一部分上的示例)
6.第六实施方式(其中具有不同电位的多个贯通电极形成在通孔的侧壁的一部分上的示例)
7.第七实施方式(其中贯通电极形成在通孔的侧壁的一部分上并且连接到具有不同线宽和厚度的背面布线的示例)
8.第八实施方式(在椭圆形通孔的侧壁的一部分上形成贯通电极的示例)
9.第九实施方式(在除了狭缝部分以外的部分中形成贯通电极的示例)
10.第十实施方式(其中通孔的侧壁的一部分被绝缘膜覆盖以形成贯通电极的示例)
11.移动体的应用例
12.内窥镜手术系统的应用示例
<1.第一实施方式>
[半导体装置的配置示例]
图1是示出本技术的第一实施方式中的半导体装置100的配置示例的截面图。半导体装置100包括保护膜110、凸块120、贯通电极141、背面布线142、绝缘膜160、半导体基板170以及布线层180。作为半导体装置100，假设了诸如信号处理电路、存储器和图像传感器的各种电路、元件和器件。
在下文中，在半导体基板170的两个表面中，其上形成有布线层180的表面被称为“前表面”，并且面向前表面的表面被称为“背面”。此外，垂直于半导体基板170的前表面的轴被设置为Z轴，并且平行于前表面的预定轴被设置为X轴。与X轴和Z轴垂直的轴被设置为Y轴。该图是当从Y轴方向观察时的半导体装置100的截面图。
在半导体基板170中，形成沿着Z轴方向从半导体基板170的背面到达前表面的通孔130。通孔130的侧壁和半导体基板170的背面被绝缘膜160覆盖。在图中，坐标X0和坐标X4对应于绝缘膜160的外壁(换言之，覆盖之前的通孔130的侧壁)的位置。此外，坐标X1和坐标X3对应于绝缘膜160的内壁(换言之，覆盖之后的通孔130的侧壁)的位置。通孔130的侧壁的位置在覆盖之前和覆盖之后是不同的，但是在下文中，覆盖之后的位置(即，绝缘膜160的内壁)被视为通孔130的侧壁，除非另有说明。此外，通孔130的最靠近前表面的部分被称为通孔130的“底部”。在图中，坐标Z2的一部分对应于底部。
作为绝缘膜160，使用无机膜、或具有聚酰亚胺、丙烯酸、硅酮、或环氧基的骨架的树脂膜。作为无机膜，可以使用二氧化硅(SiO2)、氮化硅(SiN)、一氧化硅氮化物(SiON)、低k膜等。
此外，除了用作与外部的连接部分的区域之外，半导体基板170的背面被保护膜110覆盖。作为保护膜110，使用具有聚酰亚胺、丙烯酸、硅酮、或环氧基作为骨架的树脂膜等。为了与外部连接，使用凸块120、导电膜的柱等。在通孔130中，形成由保护膜110、绝缘膜160和布线层180围绕的间隙。
此外，沿着通孔130的侧壁的一部分和底部的一部分形成导电膜作为贯通电极141。从图的Z轴方向上的坐标Z0到坐标Z2形成的导电膜对应于贯通电极141。在X轴方向上，从坐标X2至坐标X3形成的导电膜对应于贯通电极141。作为导电膜的材料，使用铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、钨(W)、镍(Ni)、钌(Ru)、钴(Co)等。
通孔130的侧壁中形成有贯通电极141的部分的比率可以根据需要自由地改变，并且优选是侧壁的表面积的10％至70％。注意，通孔130是权利要求中描述的第一通孔的示例，并且贯通电极141是权利要求中描述的第一内贯通电极的示例。
此外，通过将导电膜图案化在半导体基板170的背面上形成背面布线142。背面布线142的线宽和厚度与贯通电极141的线宽和厚度大致相同。
此外，背面布线142的一端与凸块120连接，另一端与贯通电极141连接。背面布线142可以使用与贯通电极141相同的材料同时形成，或者可以单独形成。
此外，除了半导体元件(未示出)之外，焊盘181和前表面布线182形成在布线层180中。作为半导体元件，使用了信号处理电路、存储器、图像传感器等。
布线层180是单层，并且焊盘181形成在通孔130的底部中设置有贯通电极141的部分处。作为焊盘181的材料，使用铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、钨(W)、镍(Ni)、钌(Ru)、钴(Co)等。
注意，也可以形成多个布线层。在这种情况下，焊盘181可设置在最靠近前表面的第一布线层上，或者可设置在第二布线层上和之后。此外，焊盘181可以形成在单个布线层中或者可以形成在多个布线层上。
此外，虽然焊盘181形成在图中的通孔130的底部的一部分中，但是焊盘181可形成在整个底部上。在焊盘181形成于底部的一部分中的情况下，当通过干法蚀刻加工通孔130时，焊盘181不能停止加工，但是可以减小焊盘181暴露的面积。因此，能够提高金属类反应产物的产生以及充电损伤。
此外，在布线层180中配置有规定数量的晶体管183等半导体元件。假设布线层180中的半导体元件中的晶体管183最靠近通孔130。此外，在通孔130中，贯通电极141被设置在最靠近晶体管183的位置(图中通孔130的右端的坐标X3)。
这里，假设其中通孔130填充有导电膜的配置作为第一比较例。此外，如专利文献1中那样，假设如下配置作为第二比较例：其中通孔130的整个侧壁和整个底部由导电膜覆盖以形成杯形，并且其内部在填充有保护膜的同时留有间隙。
在杯形的第二比较例中，与第一比较例相比，热应力(应力)减小，但是特别地，在圆周方向和底部产生强的热应力。另一方面，在附图的配置中，由于贯通电极141仅形成在通孔130的侧壁和底部的一部分上，因此与第二比较例相比，可以减小热应力。
此外，在第一比较例和第二比较例中，贯通电极的布线特性取决于贯通电极的直径和导电膜的厚度。另一方面，在图示的结构中，因为贯通电极141仅形成在通孔130的侧壁和底部的一部分上，所以可以独立于贯通电极的直径来控制布线特性。结果，可以容易地执行与背面布线142等的阻抗匹配，并且可以提高高频信号的传输特性。
图2是本技术的第一实施方式中的半导体装置100的平面图的示例。该图是从Z轴方向观察的图1中的坐标Z0处的X-Y平面的平面图。通孔130具有圆形形状，并且贯通电极141设置在其侧壁中最靠近凸块120的坐标X3处。贯通电极141和凸块120通过背面布线142以最短距离彼此连接。
在图2中，X2坐标的左侧的线状导电膜对应于贯通电极141，而右侧的线状导电膜对应于背面布线142。
[半导体装置的制造方法]
图3是用于说明本技术的第一实施方式中的直至绝缘膜160的膜形成的制造方法的示图。首先，如图所示，制造系统通过现有技术在半导体基板170的前表面上形成布线层180。焊盘181仅设置在设置贯通电极141的区域中。接着，通过研磨、干法蚀刻或湿法蚀刻从背面减薄半导体基板170。
接着，如图中的b中例示的，制造系统通过干法蚀刻在半导体基板170中形成通孔130。在绝缘膜160形成之前通孔130的直径是例如约10至100微米(μm)。
接着，如图中的c所示，制造系统形成使贯通电极141与半导体基板170分离的绝缘膜160。绝缘膜160通过等离子体增强化学气相沉积(PE-CVD)方法、原子层沉积(ALD)方法或树脂涂覆形成。此时，形成绝缘膜160，使得半导体基板170的背面侧上的膜形成量大于通孔130的底部的膜形成量。
图4是用于说明本技术的第一实施方式中的直至导电膜140的膜形成的制造方法。如图所示，制造系统通过干法蚀刻去除底部的绝缘膜160。控制蚀刻量，使得未形成焊盘181的位置不与下层布线接触。由于绝缘膜160的膜形成量在上述通孔的背面与底部之间的差异，绝缘膜160残留在背面侧。
接着，通过所谓的半加成处理同时形成贯通电极141和背面布线142。如图中的b中例示的，制造系统通过等离子体增强物理气相沉积(PE-PvD)方法或PE-CVD方法形成阻挡金属和晶种金属的膜(导电膜140)。
图5是用于说明本技术的第一实施方式中的直至保护膜110和凸块120的形成的制造方法的示图。如图中的a所示，该制造系统通过光刻法在导电膜140没有最终设置的区域(布线空间等)中形成与抗蚀剂190的掩模，并且增加了导电膜140在没有通过电镀形成抗蚀剂190的区域中的膜厚度。抗蚀剂190还在贯通电极141中被图案化，使得导电膜140仅形成在通孔130的一部分中。
接着，如图中的b中例示的，制造系统去除抗蚀剂190，然后通过湿法蚀刻去除抗蚀剂190下方的导电膜140，并且将贯通电极141和背面布线142分离。背面布线142的布线宽度小于或等于贯通电极141的宽度，并且例如是3微米至50微米(μm)。
接着，如图中的c所示，制造系统通过涂覆方法形成保护膜110，并且形成用于连接到外部的凸块120。此时，制造系统不通过调节涂覆条件用保护膜110完全填充通孔130，并且提供间隙。
图6是示出本技术的第一实施方式中的制造方法的示例的流程图。首先，制造系统通过现有技术在半导体基板170的前表面上形成布线层180(步骤S901)，并且通过干法蚀刻在半导体基板170中形成通孔130(步骤S902)。接着，制造系统通过PE-CVD法等形成绝缘膜160(步骤S903)。
然后，制造系统通过干法蚀刻去除底部的绝缘膜160(步骤S904)，并且通过PE-PvD方法等形成导电膜140(步骤S905)。
随后，制造系统与抗蚀剂190形成掩模，并且增加在抗蚀剂190以外的区域中的导电膜140的膜厚度(步骤S906)。接着，制造系统分离贯通电极141和背面布线142(步骤S907)，并且形成保护膜110和凸块120(步骤S908)。在步骤S908之后，制造系统执行各种处理并且结束半导体装置100的制造。
如上所述，根据本技术的第一实施方式，因为贯通电极141是沿着通孔130的侧壁的一部分和底部的一部分形成的，所以与贯通电极141形成在整个侧壁和底部上的情况相比，可以减小热应力。此外，由于布线设计的自由度的增加，可以预期布线的传输性能的改进。
<2.第二实施方式>
在上述第一实施方式中，贯通电极141形成在通孔130的侧壁的一部分和底部上，但是对于每一个贯通电极，所需的热应力和电阻率可不同。第二实施方式的半导体装置100与第一实施方式的半导体装置的不同之处在于贯通电极的面积根据应用而改变。
图7是示出本技术的第二实施方式中的半导体装置100的配置示例的截面图。在第二实施方式的半导体装置100中，形成多个通孔，诸如通孔130和131。此外，根据通孔的应用，调整通孔中形成的贯通电极的面积。
例如，在半导体元件(未示出)附近的通孔130等中，导电膜的面积减小以减小热应力。另一方面，在需要低电阻的通孔131等中，导电膜的面积增加以减小电阻率。
在图中，在通孔130中，贯通电极141是沿着侧壁的一部分和底部的一部分形成的。另一方面，在通孔131中，贯通电极143是沿着整个侧壁和整个底部形成的。贯通电极143通过背面布线144与凸块121连接。在制造时，仅需要在图5的工艺中调整光刻掩模，并且比根据通孔等的尺寸单独执行制造的情况更容易。
此外，通孔131是权利要求中描述的第二通孔的示例，贯通电极143是权利要求中描述的第二内贯通电极的示例。
如上所述，根据本技术的第二实施方式，因为贯通电极141和143的面积被制成彼此不同，所以热应力和电阻率可被调节至针对每一个贯通电极的适当值。
<3.第三实施方式>
在上述第一实施方式中，在绝缘膜160的内壁上形成贯通电极141，但是存在需要减少串扰的情况。第三实施方式的半导体装置100与第一实施方式的半导体装置的不同之处在于进一步沿着通孔130的侧壁形成贯通电极。
图8是示出本技术的第三实施方式中的半导体装置100的配置示例的截面图。第三实施方式的半导体装置100与第一实施方式的不同之处在于还包括贯通电极151、背面布线152和凸块121。
贯通电极151形成在通孔130中的绝缘膜160的外壁上(换言之，在绝缘膜160和半导体基板170之间)。注意，贯通电极151是权利要求中描述的外贯通电极的示例。
此外，背面布线152是在绝缘膜160和背面之间的布线。贯通电极151和凸块121通过背面布线152彼此连接。由于贯通电极151和背面布线152的布置，降低了经由半导体基板170的信号的串扰。此外，促进了贯通电极141的阻抗控制。注意，优选使贯通电极151的线宽比贯通电极141的线宽更宽。在图中，线宽是Y轴方向上的尺寸。
图9是用于说明本技术的第三实施方式中的直至绝缘膜160的膜形成的制造方法的示图。在图中，a对应于第一实施方式的图3的b。它是通孔130形成在半导体基板170中的状态。
接下来，如图9的b中例示的，制造系统通过对应于图4的b和图5的a和b的半加成法形成导电膜150。
接下来，如图9的c中例示的，制造系统形成绝缘膜160，并且通过干法蚀刻去除底部的绝缘膜160。
图10是用于说明本技术的第三实施方式中的直至保护膜110和凸块120的形成的制造方法的示图。如图中a所示，半导体基板170的背面侧的平坦部分的绝缘膜160被处理以形成到达导电膜150的通孔132。
接着，如图中的b所例示的，制造系统通过对应于图4的b以及图5的a和b的半加成法形成导电膜140。此时，导电膜也被嵌入在图10的a中形成的通孔132中，使得导电膜150可被外部连接。
接下来，如图10的c所例示的，制造系统通过涂覆方法形成保护膜110，并且形成用于连接到外部的凸块121。此时，调节涂覆条件，由此通孔130没有完全填充并且提供间隙。
注意，第二实施方式可以应用于第三实施方式。
如上所述，根据本技术的第三实施方式，因为贯通电极151进一步形成在绝缘膜160与半导体基板170之间，所以可以减少串扰。
<4.第四实施方式>
在上述第一实施方式中，在X-Y平面中，贯通电极141设置在最靠近晶体管183的坐标X3处，但是存在需要减小半导体元件的特性波动的情况。第四实施方式的半导体装置100与第一实施方式的不同之处在于贯通电极141的位置改变。
图11是示出本技术的第四实施方式中的半导体装置100的配置示例的截面图。在第四实施方式中，也与第一实施方式同样，假设最靠近通孔130的晶体管183设置在通孔130的右侧。另一方面，贯通电极141在通孔130内设置在最远离晶体管183的位置(图中通孔130的左端的坐标X1)。
图12是本技术的第四实施方式中的半导体装置100的平面图的示例。由于贯通电极141的位置从坐标X3变为坐标X1，所以背面布线142的布线路径也改变。注意，虽然凸块120设置在与从贯通电极141到晶体管183的方向(图中的右方向)相同的方向上，但是凸块120的位置是任意的，并且凸块120可以设置在左方向等方向上。
即使在贯通电极141仅形成在内壁的一部分和底部上的情况下，由于形成贯通电极141的导电膜140也会产生轻微的热应力。然而，利用图11和图12中例示的布置，可以减少外围半导体元件(未例示)，并且可以减少由于热应力导致的半导体元件的特性波动。
注意，第二实施方式和第三实施方式可以应用于第四实施方式。
如上所述，根据本技术的第四实施方式，因为贯通电极141设置在离晶体管183最远的坐标X1处，所以可以减少由于热应力引起的半导体元件的特性波动。
<5.第五实施方式>
在上述第一实施方式中，凸块120和焊盘181通过一个背面布线142彼此连接，但是可能需要进一步减小热应力。根据第五实施方式的半导体装置100与第一实施方式的不同之处在于具有相同电位的多个背面布线被布线。
图13是本技术的第五实施方式中的半导体装置100的平面图的示例。在第五实施方式中，多个贯通电极(诸如贯通电极141-1、141-2和141-3)设置在通孔130的侧壁的一部分上。贯通电极141-1和凸块120通过背面布线142-1彼此连接，并且贯通电极141-2和凸块120通过背面布线142-2连接。贯通电极141-3和凸块120通过背面布线142-3彼此连接。由于图中的连接，三个背面布线的电位是相同的电位。注意，贯通电极的数量和背面布线的数量中的每一个不限于三个。
如图所示，通过对具有相同电位的多个背面布线进行布线，可以减小每一个背面布线的体积，从而进一步减小热应力。此外，在高频信号传输中，由于趋肤效应，仅布线表面上的电流有助于传导；然而，在图中的配置中，表面积增加，使得可以降低表面附近的电阻以提高导电性。
注意，第二、第三和第四实施方式可以应用于第五实施方式。
如上所述，根据本技术的第五实施方式，因为形成具有相同电位的多个贯通电极和多个背面布线，所以能够进一步减小热应力。
<6.第六实施方式>
在上述第一实施方式中，凸块120和焊盘181通过一个背面布线142彼此连接，但是可能需要贯通电极的高度集成。根据第六实施方式的半导体装置100与第一实施方式的不同之处在于，具有不同电位的多个背面布线被布线。
图14是本技术的第六实施方式中的半导体装置100的平面图的示例。在第六实施方式中，多个贯通电极(诸如贯通电极141-1、141-2和141-3)设置在通孔130的侧壁的一部分上。此外，诸如凸块120-1、120-2和120-3的多个凸块形成在背面上。
贯通电极141-1和凸块120-1通过背面布线142-1彼此连接，并且贯通电极141-2和凸块120-2通过背面布线142-2彼此连接。贯通电极141-3和凸块120-3通过背面布线142-3彼此连接。由于图中的连接，三个背面布线的电位具有不同的值。注意，贯通电极的数量、背面布线的数量和凸块的数量中的每一个不限于三个。
如图所示，通过对具有不同电位的多个背面布线进行布线，能够高度集成贯通电极。
注意，第二、第三、第四和第五实施方式可以应用于第六实施方式。
如上所述，根据本技术的第六实施方式，因为布线具有不同电位的多个背面布线，所以高集成度是可能的。
<7.第七实施方式>
在上述第一实施方式中，贯通电极141的线宽和厚度与背面布线142的线宽和厚度基本相同，但是它们中的至少一个可以不同。第七实施方式的半导体装置100与第一实施方式的不同之处在于贯通电极141的线宽和厚度与背面布线142的线宽和厚度不同。
图15是本技术的第七实施方式中的半导体装置100的平面图的示例。在第七实施方式中，在坐标X3的左侧上的贯通电极141的线宽大于在坐标X3的右侧上的背面布线142的线宽。注意，贯通电极141和背面布线142的厚度可被设置为不同的值。此外，贯通电极141的线宽和厚度均可设置为背面布线142的线宽和厚度的不同值。
在贯通电极141的线宽和厚度与背面布线142的线宽和厚度不同的情况下，可能发生阻抗失配，但是替代地，可以提高设计的自由度，并且可以提高信号传输性能。为了制造稳定性，线宽优选地在背面布线侧上在从贯通电极141与背面布线142之间的边界大约几微米(μm)的范围内改变。
注意，第二、第三、第四、第五和第六实施方式可以应用于第七实施方式。
如上所述，根据本技术的第七实施方式，由于贯通电极141的线宽和厚度与背面布线142的线宽和厚度不同，所以可提高设计的自由度，并且可提高信号传输性能。
<8.第八实施方式>
在上述第一实施方式中，通孔130的形状是圆形，但也可以是椭圆形。第八实施方式中的半导体装置100与第一实施方式的不同之处在于形成具有椭圆形状的通孔130。
图16是本技术的第八实施方式中的半导体装置100的平面图的示例。第八实施方式的半导体装置100与第一实施方式的不同之处在于通孔130的形状为椭圆形。此外，贯通电极141形成在椭圆形的短轴上。结果，在图5的光刻工艺中通孔130的纵横比减小，使得制造变得容易。
注意，第二、第三、第四、第五、第六和第七实施方式可以应用于第八实施方式。
如上所述，根据本技术的第八实施方式，由于通孔130的形状为椭圆形，并且贯通电极141形成在椭圆形的短轴上，因此便于制造。
<9.第九实施方式>
在上述第一实施方式中，贯通电极141形成在通孔130的侧壁和底部的一部分上，但是贯通电极141可形成在除了狭缝部分以外的部分中。第九实施方式的半导体装置100与第一实施方式的不同之处在于，贯通电极141形成在除了狭缝部分以外的部分中。
图17是本技术的第九实施方式中的半导体装置100的平面图的示例。在第九实施方式中，当从Z轴方向观察时，通孔130覆盖有除了狭缝以外的导电膜。坐标X0为覆盖之前的通孔130的左端，坐标X4为覆盖之前的通孔130的右端。图中的虚线圆圈表示覆盖之后的通孔130的侧壁(换言之，绝缘膜160的内壁)。虚线(内壁)内的导电膜对应于贯通电极141。虚线外的导电膜对应于背面布线142。在内壁上，贯通电极141沿着除了狭缝部分以外的内周形成。此外，贯通电极141形成在通孔130的底部的除了狭缝部分以外的部分中。
图18是示出本技术的第九实施方式中的半导体装置100的配置示例的截面图的示例。在图中，a示出沿着图17的线段X5-X5'截取的截面图。在图17中，b示出沿着图17的线段Y0-Y0'截取的截面图。
如图17和图18所示，通过在除了狭缝部分以外的部分形成贯通电极141，能够使贯通电极141的面积大于第一实施方式的面积。
注意，第二、第三、第四、第五、第六、第七和第八实施方式可以应用于第九实施方式。
如上所述，根据本技术的第九实施方式，因为贯通电极141形成在除了狭缝部分以外的部分中，所以能够增加贯通电极141的面积。
<10.第十实施方式>
在上述第一实施方式中，通孔的整个侧壁被绝缘膜160覆盖，但是在绝缘膜160是树脂膜的情况下，热应力的影响大于无机膜的影响。因此，存在贯通电极141和焊盘181由于绝缘膜160的变形或裂纹而剥离的可能性。第十实施方式中的半导体装置100与第一实施方式的不同之处在于，绝缘膜160形成在侧壁的一部分上。
图19是本技术的第十实施方式中的半导体装置100的俯视图和透视图的示例。在图中，a是半导体装置100的俯视图的示例。在图中，b是绝缘膜160的覆盖侧壁的部分的透视图的示例。例如，假设使用光敏绝缘树脂膜作为绝缘膜160。
在第十实施方式中，绝缘膜160被形成为仅覆盖通孔130的侧壁的一部分。例如，如图中a所示，在通孔130的侧壁上，在X0至X1的范围内不形成绝缘膜160。另一方面，在X1至X2的范围内，绝缘膜160形成在侧壁上。结果，如图中的b中例示的，绝缘膜160的覆盖侧壁的部分的三维形状是这样的形状：在Z轴方向上延伸的管沿着Z轴被切割以分成两个，并且只剩下两个中的一个。
图20是本技术的第十实施方式中的半导体装置100的截面图的示例。如图所示，贯通电极141是沿着被绝缘膜160覆盖的侧壁形成的。
在其中如在第一实施方式中绝缘膜160形成在通孔130的整个侧壁上的配置中，通孔130中的绝缘膜160具有管状形状，并且由于热负载在圆周方向上产生强的热应力。另一方面，在绝缘膜160形成在侧壁的一部分上的第十实施方式中，通孔130中的绝缘膜160不具有管状形状，并且其体积也减小。因此，能够大幅度地降低热应力。可以根据贯通电极141的布局自由地改变通孔130中的绝缘膜160的布置和比率。
图21是用于说明本技术的第十实施方式中的直至绝缘膜的去除的制造方法的示图。如图所示，制造系统通过干法蚀刻在形成布线层180的半导体基板170中形成通孔130。然后，如图中的b中例示的，制造系统通过使用旋涂法或层压法将作为绝缘膜160的光敏绝缘树脂膜嵌入通孔130中。随后，如图中的c所示，制造系统通过光刻去除通孔130中的绝缘膜160，同时留下覆盖侧壁的一部分的部分。
图22是用于说明本技术的第十实施方式中的直至抗蚀剂190的形成的制造方法的示图。如图所示，制造系统通过干法蚀刻去除通孔底部的布线层180中的绝缘层，以暴露焊盘181。控制蚀刻量，使得没有形成焊盘181的位置不与下层布线接触。然后，如图中的b中例示的，制造系统通过PE-PVD方法或PE-CVD方法形成阻挡金属和晶种金属的膜(导电膜140)。随后，如图中的c所示，制造系统通过光刻在导电膜140没有最终布置的区域(布线空间等)中形成与抗蚀剂190的掩模。
图23是用于说明本技术的第十实施方式中的直至保护膜和凸块的形成的制造方法的示图。如图中的a所示，该制造系统在没有通过电镀形成抗蚀剂190的区域中增加导电膜140的膜厚度。接着，如图中的b中例示的，制造系统去除抗蚀剂190，然后通过湿法蚀刻去除抗蚀剂190下方的导电膜140，并且将贯通电极141和背面布线142分离。接着，如图中的c所示，制造系统通过涂覆方法形成保护膜110，并且形成用于连接到外部的凸块120。此时，制造系统不通过调节涂覆条件用保护膜110完全填充通孔130，并且提供间隙。
注意，第二、第三、第四、第五、第六、第七、第八和第九实施方式可以应用于第十实施方式。
如上所述，根据本技术的第十实施方式，因为绝缘膜160覆盖通孔130的侧壁的一部分，所以与覆盖整个侧壁的情况相比，可以减小热应力。
[第一变形例]
在上述第十实施方式中，在通孔130的侧壁的未被绝缘膜160覆盖的部分处暴露半导体基板170，并且可能存在对装置性能和特性影响的担忧。第十实施方式的第一变形例的半导体装置100与第十实施方式的不同之处在于，通孔130的侧壁被无机膜覆盖。
图24是本技术的第十实施方式的第一变形例中的半导体装置100的截面图的示例。在第十实施方式的第一变形例中，通孔130的整个侧壁和半导体基板170的背面被无机膜165覆盖。作为无机膜165，可以使用二氧化硅(SiO2)、氮化硅(SiN)、低k膜等。绝缘膜160形成为覆盖通孔130中的无机膜165的一部分。
无机膜165的膜形成工艺插入在图21的a和b之间。在图21的b之后的制造工艺类似于在第十实施方式中的制造工艺。在图22的a中，通过干法蚀刻将在通孔的底部形成的无机膜165与在通孔的底部的布线层180中的绝缘层一起去除。
如上所述，根据本技术的第十实施方式的第一变形例，因为通孔130的侧壁被无机膜165覆盖，所以侧壁的没有形成绝缘膜160的部分可以被无机膜165覆盖。
[第二变形例]
在上述第十实施方式中，一个贯通电极布置在通孔130中，但是可以布置两个或更多个贯通电极。在这种情况下，根据贯通电极的布置，侧壁的多个区域可以被绝缘膜160覆盖。根据第十实施方式的第二变形例的半导体装置100与第十实施方式的不同之处在于侧壁的多个区域被绝缘膜160覆盖。
图25是示出本技术的第十实施方式的第二变形例中的半导体装置100的透视图和俯视图的示例的示图。在图中，a是覆盖绝缘膜160的侧壁的部分的透视图的示例。在图中，b和c是半导体装置100的俯视图的示例。然而，在图的b中，省略贯通电极和背面布线以清楚地示出覆盖有绝缘膜160的区域。
如图中的a和b中例示的，侧壁的两个区域被绝缘膜160覆盖。两个区域中的一个在从Z轴方向观察时是从X0到X1的弧形区域，另一个是从X2到X3的弧形区域。图中的b中的粗虚线表示在侧壁中被绝缘膜160覆盖的区域。这两个区域彼此分开。
图26是本技术的第十实施方式的第二变形例中的半导体装置100的截面图的示例。在图26中，a是沿图25的c中的线段X4-X5截取的截面图。在图26中，b是沿图25的c中的线段Y1-Y2截取的截面图。
如图25和图26所示，贯通电极141-1沿着覆盖有绝缘膜160的两个区域的左侧部分形成，并且连接到背面布线142-1。此外，贯通电极141-2沿着右侧部分形成并且连接到背面布线142-2。
如上所述，根据本技术的第十实施方式的第二变形例，因为绝缘膜160覆盖侧壁的两个区域，所以可以布置贯通电极141-1和141-2。
[第三变形例]
在上述第十实施方式的第二变形例中，绝缘膜160形成在两个区域中，但是绝缘膜160在通孔130中的布置和比例可以根据贯通电极141的布局自由地改变。根据第十实施方式的第三变形例的半导体装置100与第十实施方式的第二变形例的不同之处在于绝缘膜160的布置和比例改变。
图27是本技术的第十实施方式的第三变形例中的半导体装置的俯视图的示例。在图中，a示出在四个区域中形成绝缘膜160的情况下的俯视图。在图中，b示出覆盖有绝缘膜160的面积增加的情况下的俯视图。在图中，c示出在覆盖有绝缘膜160的面积减小的情况下的俯视图。在图中，d示出在两个区域中形成绝缘膜160并且每一个区域的面积减小的情况下的俯视图。然而，在图中，省略贯通电极141和背面布线142以清楚地示出覆盖有绝缘膜160的区域。
如图中的a所示例，侧壁的四个区域可以被绝缘膜160覆盖。此外，如图中的b中所例示的，可以使被绝缘膜160覆盖的面积大于未被覆盖部分的面积。相反，如图中的c所示，可以使被绝缘膜160覆盖的面积小于未覆盖部分的面积。此外，如图中的d所示，两个区域可以用绝缘膜160覆盖，并且每一个区域的面积可以小于整个侧壁的一半。
如上所述，绝缘膜160的布置和比例可以根据导电膜140和贯通电极141的布局自由地改变。可以通过改变图21的c中的光刻的掩模图案的布局来制造绝缘膜160的上述各种图案。此外，在半导体装置100中形成多个通孔的情况下，通孔也可以覆盖成不同的形状。例如，通孔可以用图中的a的形状覆盖，另一个通孔可以用图中的b的形状覆盖。类似地，也可以使用图的a和c的组合以及图的a、b和c的组合。
如上所述，根据本技术的第十实施方式的第三变形例，因为绝缘膜160的布置和比例改变，所以可以应对导电膜和通孔的各种布局。
注意，第一实施方式至第十实施方式还可以应用于其中层压多个基板的配置。图28是示出本技术的实施方式中的固态成像装置的层压结构的示例的示图。固态成像装置是半导体封装件，其中，封装通过层压下基板11和上基板12配置的层压基板13。
例如，如图28的A所示，在上基板12上形成像素区域21和控制电路22，在像素区域21中二维地布置执行光电转换的像素单元，控制电路22控制像素单元，并且在下基板11上形成逻辑电路23，诸如处理从像素单元输出的像素信号的信号处理电路。
可替换地，如图28的B所示，在上基板12上可仅形成像素区域21，并且在下基板11上可形成控制电路22和逻辑电路23。
在第一实施方式至第十实施方式中例示的贯通电极141的结构应用于设置在下基板11上的贯通芯片通孔(TCV)等。
<11.移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。根据本公开的技术可以被实施为安装在任何类型的移动体上的装置，例如，汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动体、飞机、无人机、船、机器人等。
图29是示出作为能够应用根据本公开内容的技术的移动体控制系统的示例的车辆控制系统的示意性配置示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图29所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元1205。此外，示出微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053作为集成控制单元12050的功能配置。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：用于产生车辆的驱动力的驱动力产生装置，诸如内燃机、驱动电动机等；用于向车轮传递驱动力的驱动力传递机构；用于调节车辆的转向角的转向机构；用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制设置到车身的各种装置的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制装置。在这种情况下，可以将从移动装置发射的无线电波作为钥匙的替换或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动车窗装置、灯等。
车外信息检测单元12030检测关于包括车辆控制系统12000的车辆外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车外的图像进行成像，并且接收成像图像。另外，车外信息检测部12030也可以根据接收到的图像，进行检测人、车辆、障碍物、标志、路面上的文字等物体的处理、或检测其距离的处理。
成像部12031是接收光并且输出对应于所接收的光的光量的电信号的光学传感器。成像部12031可将电信号作为图像输出，或者可将电信号作为关于测量距离的信息输出。此外，由成像部12031接收的光可以是可见光或者可以是诸如红外线等的不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括使驾驶员成像的摄像机。车内信息检测单元12040可以基于从驾驶员状态检测部12041输入的检测信息来计算驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算用于驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协作控制，ADAS的功能包括基于跟随距离、保持驾驶的车辆速度、车辆碰撞的警告、车辆偏离车道的警告等的车辆的防碰撞或减震。
另外，微型计算机12051根据由车外信息检测部12030或车内信息检测部12040取得的车外信息、车内信息，控制驱动力产生装置、转向机构、制动装置等，由此能够进行与驾驶者的操作等无关地使车辆自动行驶的自动驾驶的协同控制。
此外，微型计算机12051可以基于由车外信息检测单元12030获取的关于车辆外部的信息，向车身系统控制单元12020输出控制命令。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对方车辆的位置，通过控制前照灯以从远光变为近光，能够执行用于防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到输出装置，该输出装置能够可视地或听觉地向车辆的乘员或车辆的外部通知信息。在图29的示例中，音频扬声器12061、显示部12062和仪表板12063被例示为输出装置。例如，显示部12062可包括车载显示器和平视显示器中的至少一个。
图30是示出成像部12031的安装位置的示例的示图。
在图30中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105设置在例如车辆12100的前鼻、侧视镜、后保险杠和后门、车辆内部中的挡风玻璃的上部等的位置处。设置在车辆内部内的前鼻的成像部12101和设置在挡风玻璃的上部的成像部12105主要获得车辆12100的前部的图像。设置在侧视镜上的成像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部中的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
需注意，图30示出成像部12101至12104的成像范围的示例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如，通过将由成像部12101至12104成像的图像数据叠加来获得从上方观察的车辆12100的鸟瞰图像。
成像部12101至12104中的至少一个可具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定在成像范围12111至12114内距每一个三维物体的距离以及距离的时间变化(相对于车辆12100的相对速度)，由此提取最近的三维物体作为前方车辆，该最近的三维物体特别地存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0km/小时)在与车辆12100大致相同的方向上行驶。另外，微型计算机12051可以预先设置要保持在前方车辆前方的跟随距离，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随启动控制)等。由此，能够不依赖于驾驶员的操作等，进行自动化行驶的协调控制。
例如，微型计算机12051可以根据从成像部12101至12104获得的距离信息，将三维物体的三维物体数据分类为两轮车、标准大小的车辆、大型车辆、行人、电线杆等三维物体的三维物体数据，提取分类后的三维物体数据，使用提取出的三维物体数据自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定表示与各个障碍物碰撞的风险的碰撞风险。微型计算机12051在碰撞风险为设置值以上且有可能发生碰撞的状况下，经由音频扬声器12061或显示部12062向驾驶员输出警告，并经由驱动系统控制单元12010进行强制减速或躲避转向。由此，微型计算机12051可以辅助驾驶以避免碰撞。
成像部12101至12104中的至少一个可以是检测红外线的红外线照相机。例如，微型计算机12051可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。例如，通过提取成像部12101至12104的成像图像中的特征点作为红外相机的过程和通过对表示物体的轮廓的一系列特征点执行图案匹配处理来确定其是否是行人的过程来执行行人的识别。当微计算机12051确定在成像部12101至12104的成像图像中存在行人并且因此识别行人时，声音/图像输出部12052控制显示部12062使得用于强调的正方形轮廓线被显示为叠加在所识别的行人上。声音/图像输出部12052还可控制显示部12062，使得在期望的位置处显示表示行人的图标等。
上面已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可应用于例如上述组件中的成像部12031。具体地，图1中的半导体装置100可以应用于成像部分12031。通过将根据本公开的技术应用于成像部12031，可以减少装置中的热应力并提高可靠性。
<12.内窥镜手术系统的应用例>
根据本公开的技术可以应用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图31是示出可以应用根据本公开的技术的内窥镜手术系统5000的示意性配置的示例的示图。图31示出手术操作者(医生)5067使用内窥镜手术系统5000对病床5069上的患者5071进行手术的状态。如图所示，内窥镜手术系统5000包括内窥镜5001、其他手术工具5017、支撑内窥镜5001的支撑臂装置5027和其上安装有各种内窥镜手术装置的手推车5037。
在内窥镜手术中，不是切割腹壁以打开腹部，而是通过腹壁引入被称为套管针5025a至5025d的多个管状开口装置。然后，从套管针5025a-5025d向患者5071的体腔内插入内窥镜5001的透镜管5003和其他的手术工具5017。在图示的示例中，气腹管5019、能量处理工具5021和镊子5023作为其他手术工具5017插入到患者5071的体腔中。另外，能量处理工具5021是通过高频电流和超声波振动进行组织的切开、剥离、血管的封闭等的处理器具。然而，图示的外科手术工具5017仅是示例，并且通常在内窥镜外科手术中使用的各种外科手术工具(诸如镊子和牵开器)可以用作外科手术工具5017。
在显示装置5041上显示由内窥镜5001捕获的患者5071的体腔内的手术部位的图像。手术操作者5067例如一边实时地观察显示装置5041所显示的手术部位的图像，一边使用能量处理工具5021和镊子5023进行患部的切除等处理。另外，虽未图示，但在手术中，气腹管5019、能量处理工具5021、镊子5023由手术操作者5067、助手等支撑。
(支撑臂装置)
支撑臂装置5027包括从基座5029延伸的臂5031。在所示示例中，臂5031包括接头5033a、5033b和5033c以及连杆5035a和5035b，并且由来自臂控制装置5045的控制驱动。臂5031支撑内窥镜5001并且控制其位置和姿势。其结果，能够实现内窥镜5001的位置的稳定的固定。
(内窥镜)
内窥镜5001包括：透镜管5003，其具有从插入到患者5071的体腔内的远端起预定长度的区域；以及摄像头5005，其连接于透镜管5003的近端。在图示的示例中，示出被配置为包括刚性透镜管5003的所谓的刚性镜的内窥镜5001，但是内窥镜5001也可以被配置为包括柔性透镜管5003的所谓的柔性镜。
在透镜管5003的顶端设置有供物镜嵌合的开口。光源装置5043与内窥镜5001连接，由光源装置5043产生的光由在透镜管5003内延伸的光导引导至透镜管的前端，经由物镜射出到患者5071的体腔内的观察目标。另外，内窥镜5001也可以是直视内窥镜、斜视内窥镜或侧视内窥镜。
光学系统和成像元件设置在摄像头5005内部，并且来自观察目标的反射光(观察光)通过光学系统会聚在成像元件上。观察光由成像元件进行光电转换，生成与该观察光对应的电信号、即与观察图像对应的图像信号。将图像信号作为RAW数据发送至照相机控制单元(CCU)5039。注意，摄像头5005具有通过适当地驱动其光学系统来调整倍率和焦距的功能。
要注意的是，摄像头5005可设置有多个成像元件，以便支持例如立体观察(3D显示)等。该情况下，在透镜管5003的内部设有用于向多个成像元件分别引导观察光的多个中继光学系统。
(安装在手推车上的各种装置)
CCU5039包括中央处理单元(CPU)、图形处理单元(GPU)等，并且全面控制内窥镜5001和显示装置5041的操作。具体地，CCU5039将用于基于图像信号显示图像的各种类型的图像处理(例如，显影处理(去马赛克处理)等)应用于从摄像头5005接收的图像信号。CCU5039将经受图像处理的图像信号提供给显示装置5041。此外，CCU5039将控制信号发送至摄像头5005，并且控制其驱动。控制信号可包括关于成像条件的信息，诸如放大率和焦距。
显示装置5041通过来自CCU5039的控制，基于经受CCU5039的图像处理的图像信号来显示图像。在内窥镜5001支持诸如4K(3840个水平像素×2160个垂直像素)、8K(7680个水平像素×4320个垂直像素)等的高分辨率成像和/或支持3D显示的情况下，例如，能够执行高分辨率显示的装置和/或能够执行3D显示的装置可以分别用作显示装置5041以支持它们。在支持4K、8K等的高分辨率成像的情况下，通过使用尺寸为55英寸或更大的显示装置5041，获得更沉浸感。此外，可根据应用提供具有不同分辨率和尺寸的多个显示装置5041。
光源装置5043包括例如发光二极管(LED)等的光源，并且在使手术部位成像时向内窥镜5001提供照射光。
臂控制装置5045包括例如CPU等处理器，并且根据预定程序操作以根据预定控制方法控制支撑臂装置5027的臂5031的驱动。
输入装置5047是到内窥镜手术系统5000的输入接口。用户可以经由输入装置5047向内窥镜手术系统5000输入各种类型的信息和指令。例如，用户经由输入装置5047输入关于外科手术的各种类型的信息，诸如患者的身体信息和关于外科手术程序的信息。此外，例如，使用者经由输入装置5047输入用于驱动臂5031的指令、用于改变内窥镜5001的成像条件的指令(照射光的类型、倍率、焦距等)、用于驱动能量处理工具5021的指令等。
输入装置5047的类型不受限制，并且输入装置5047可以是不同已知的输入装置。作为输入装置5047，例如可以应用鼠标、键盘、触摸面板、开关、脚踏开关5057和/或杆等。在触摸面板用作输入装置5047的情况下，触摸面板可设置在显示装置5041的显示表面上。
可替换地，输入装置5047是由用户佩戴的装置，例如眼镜型可穿戴装置、头戴式显示器(HMD)等，并且根据由这些装置检测到的用户的手势和视线执行各种输入。此外，输入装置5047包括能够检测用户的移动的相机，并且根据从相机捕获的视频检测到的用户的手势和视线来执行各种输入。此外，输入装置5047包括能够收集用户语音的麦克风，并且经由麦克风通过语音执行各种输入。如上所述，输入装置5047能够在没有接触的情况下输入各种信息，由此特别地，属于干净区域的用户(例如，手术操作者5067)可以操作属于没有接触的不干净区域的装置。此外，由于用户可以在不从握持的手术工具松开用户的手的情况下操作装置，因此提高了用户的便利性。
处理工具控制装置5049控制能量处理工具5021的用于烧灼、切开组织、封闭血管等的驱动。气腹装置5051经由气腹管5019向体腔内注入气体，使患者5071的体腔内膨胀，以通过内窥镜5001确保视野，确保操作者的工作空间。记录器5053是能够记录关于手术的各种类型的信息的装置。打印机5055是能够以诸如文本、图像或图形的各种格式打印关于手术的各种类型的信息的装置。
在下文中，进一步详细描述内窥镜手术系统5000中的具体特性部件。
(支撑臂装置)
支撑臂装置5027包括作为基座的基座5029和从基座5029延伸的臂5031。在图示的示例中，臂5031包括通过接头5033b连接在一起的多个接头5033a、5033b和5033c以及多个连杆5035a和5035b，但是在图32中，为了简单起见，以简化的方式图示臂5031的配置。实际上，可以适当地设置接头5033a至5033c以及连杆5035a和5035b的形状、数量和布置、接头5033a至5033c的旋转轴的方向等，使得臂5031具有期望的自由度。例如，臂5031可以适当地配置有六个或更多个自由度。其结果，由于能够在臂5031的移动范围内使内窥镜5001自由移动，所以，能够使内窥镜5001的透镜管5003沿着期望的方向插入患者5071的体腔内。
接头5033a至5033c中的每一个设置有致动器，并且接头5033a至5033c中的每一个被配置为通过致动器的驱动而围绕预定旋转轴旋转。致动器的驱动由臂控制装置5045控制，由此控制接头5033a至5033c中的每一个的旋转角度，并且控制臂5031的驱动。其结果，能够实现内窥镜5001的位置和姿势的控制。此时，臂控制装置5045可以通过诸如力控制或位置控制的各种已知的控制方法来控制臂5031的驱动。
例如，手术操作者5067适当地进行经由输入装置5047(包括脚踏开关5057)的操作输入，由此臂控制装置5045可以根据该操作输入适当地控制臂5031的驱动，并且可以控制内窥镜5001的位置和姿势。通过该控制，能够使臂5031的前端的内窥镜5001从任意位置移动到任意位置，之后在移动后的位置固定地支撑内窥镜5001。注意，臂5031可以通过所谓的主-从方法来操作。在这种情况下，臂5031可以由用户经由安装在远离手术室的地方的输入装置5047远程地操作。
此外，在施加力控制的情况下，臂控制装置5045可以执行所谓的助力控制，以从用户接收外力并且驱动各个接头5033a至5033c的致动器，使得臂5031根据外力平滑地移动。结果，当用户在直接触摸臂5031的同时移动臂5031时，能够以相对轻的力移动臂5031，因此，能够更直观地通过更简单的操作移动内窥镜5001，并且能够提高用户的便利性。
这里，通常，在内窥镜手术中，内窥镜5001由被称为镜检查员的医生支撑。另一方面，通过使用支撑臂装置5027，能够在无需手动操作的情况下更可靠地固定内窥镜5001的位置，使得能够稳定地获得手术部位的图像并且能够顺利地进行手术。
注意，臂控制装置5045不一定必须设置在手推车5037上。此外，臂控制装置5045不一定必须是一个装置。例如，臂控制装置5045可以设置在支撑臂装置5027的臂5031的接头5033a到5033c中的每上，并且多个臂控制装置5045可以彼此协作以实现臂5031的驱动控制。
(光源装置)
光源装置5043在拍摄手术部位时向内窥镜5001提供照射光。光源装置5043包括例如包括LED的白色光源、激光光源或其组合。此时，在白色光源包括R、G和B激光光源的组合的情况下，可以高准确度地控制每种颜色(每种波长)的输出强度和输出定时，使得可以在光源装置5043中执行捕获图像的白平衡的调整。此外，在这种情况下，通过以时间分割方式利用来自R、G和B激光光源中的每一个的激光照射观察目标并且与照射定时同步地控制摄像头5005的成像元件的驱动，可以以时间分割方式捕获与R、G和B相对应的图像。根据该方法，即使不对成像元件设置滤色器，也能够获得彩色图像。
此外，可以控制光源装置5043的驱动，使得要输出的光的强度每隔预定时间改变。通过与光强度改变的定时同步地控制摄像头5005的成像元件的驱动从而以时分方式获得图像并且组合图像，可以产生没有黑色缺陷和光晕的高动态范围的图像。
并且，光源装置5043也可以构成为能够供给与特殊光观察对应的规定波段的光。在特殊光观察中，例如使用生物体组织的光的吸收的波长依赖性，在通常观察时施加比照射光(即白色光)窄的频带的光，进行以高对比度对粘膜表层的血管等规定的组织进行摄像的所谓窄频带光观察。或者，在特殊光观察中，也可以进行荧光观察，该荧光观察通过发出激励光而产生的荧光来获得图像。在荧光观察中，例如，可以用激发光照射生物体组织以观察来自生物体组织的荧光(自发荧光观察)，或者可以将吲哚菁绿(iCG)等试剂局部地注入生物体组织，并且用与试剂的荧光波长对应的激发光照射生物体组织以获得荧光图像。光源装置5043可以被配置为能够提供窄带光和/或激励光用于这种特殊光观察。
(摄像头和CCU)
将参考图32更详细地描述内窥镜5001的摄像头5005和CCU5039的功能。图32是示出图31中示出的摄像头5005和CCU5039的功能配置的示例的框图。
参见图32，作为其功能，摄像头5005包括透镜单元5007、成像部5009、驱动部5011、通信部5013和摄像头控制部5015。此外，CCU5039包括作为其功能的通信部5059、图像处理部5061和控制部5063。摄像头5005和CCU5039通过传输电缆5065在两个方向上可通信地彼此连接。
首先，将描述摄像头5005的功能配置。透镜单元5007是设置在与透镜管5003的连接部分处的光学系统。从透镜管5003的前端取入的观察光被引导到摄像头5005并入射到透镜单元5007。透镜单元5007包括多个透镜的组合，多个透镜包括变焦透镜和聚焦透镜。调整透镜单元5007的光学特性，使得观察光会聚在成像部5009的成像元件的光接收表面上。此外，变焦透镜和聚焦透镜在光轴上的位置可移动以调整拍摄的图像的放大倍率和聚焦。
成像部5009包括成像元件，并且布置在透镜单元5007的后级。穿过透镜单元5007的观察光会聚在成像元件的光接收表面上，并且通过光电转换生成与观察图像对应的图像信号。由成像部5009生成的图像信号被提供给通信部5013。
作为构成成像部5009的成像元件，例如，使用互补金属氧化物半导体(CMOS)型图像传感器、并且能够具有拜耳阵列的彩色成像的元件。应注意，例如，作为成像元件，可使用与大于或等于4K的高分辨率图像的成像兼容的元件。获得高分辨率的手术部位的图像，由此手术操作者5067可以进一步详细地掌握手术部位的状态，并且可以更顺利地进行手术。
此外，构成成像部5009的成像元件包括用于获取右眼和左眼的图像信号以应对3D显示的一对成像元件。通过3D显示，操作者5067能够更准确地掌握手术部位的生物体组织的深度。要注意的是，在成像部5009包括多芯片成像元件的情况下，与各个成像元件相应地设置透镜单元5007的多个系统。
此外，成像部5009不一定必须设置在摄像头5005中。例如，成像部5009可设置在紧随物镜之后的透镜管5003内部。
驱动部5011包括致动器并且通过控制将透镜单元5007的变焦透镜和聚焦透镜从摄像头控制部5015沿着光轴移动预定距离。结果，能够适当地调整由成像部5009拍摄的图像的放大率和焦点。
通信部5013包括用于向/从CCU5039发送/接收各种类型的信息的通信装置。通信部5013经由传输电缆5065将从成像部5009获得的图像信号作为RAW数据传输至CCU5039。此时，为了以低延迟显示捕获的手术部位的图像，优选通过光通信传输图像信号。在手术时，操作者5067在利用捕获的图像观察患部的状态的同时进行手术，使得需要尽可能实时地显示手术部位的运动图像以用于更安全且更可靠的手术。在进行光通信的情况下，通信部5013设置有将电信号转换成光信号的光电转换模块。图像信号由光电转换模块转换成光信号，然后经由传输电缆5065传输至CCU5039。
此外，通信部5013从CCU5039接收用于控制摄像头5005的驱动的控制信号。控制信号包括例如关于成像条件的信息，诸如指定捕获图像的帧速率的信息、指定成像时的曝光值的信息和/或指定捕获图像的放大倍率和聚焦的信息。通信部5013将接收到的控制信号提供给摄像头控制部5015。注意，也可以通过光通信发送来自CCU5039的控制信号。在这种情况下，通信部5013设置有将光信号转换为电信号的光电转换模块，并且控制信号由光电转换模块转换为电信号并且然后提供给摄像头控制部5015。
应注意，诸如CCU5039的控制部5063基于所获取的图像信号自动设置诸如帧速率、曝光值、倍率和聚焦的上述成像条件。即，所谓的自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能安装在内窥镜5001中。
摄像头控制部5015基于经由通信部5013接收的来自CCU5039的控制信号控制摄像头5005的驱动。例如，摄像头控制部5015基于指定捕获图像的帧速率的信息和/或指定成像时的曝光的信息来控制成像部5009的成像元件的驱动。此外，例如，摄像头控制部5015基于指定拍摄的图像的放大倍率和聚焦的信息，利用驱动部5011适当地移动透镜单元5007的变焦透镜和聚焦透镜。摄像头控制部5015还可以具有存储用于识别镜头管5003和摄像头5005的信息的功能。
注意，通过将诸如透镜单元5007和成像部5009的部件布置在具有高气密性和防水性的密封结构中，能够使摄像头5005具有对高压釜杀菌的抵抗性。
接下来，将描述CCU5039的功能配置。通信部5059包括用于向/从摄像头5005发送/接收各种类型的信息的通信装置。通信部5059经由传输电缆5065接收从摄像头5005传输的图像信号。此时，如上所述，图像信号可以通过光通信适当地传输。在这种情况下，为了适于光通信，通信部5059设置有将光信号转换为电信号的光电转换模块。通信部5059将转换成电信号的图像信号提供给图像处理部5061。
此外，通信部5059将用于控制摄像头5005的驱动的控制信号发送到摄像头5005。控制信号也可以通过光通信进行传输。
图像处理部5061对作为从摄像头5005发送的RAW数据的图像信号执行各种类型的图像处理。图像处理包括各种类型的已知信号处理，例如，显影处理、图像质量增强处理(诸如频带增强处理、超分辨率处理、降噪(NR)处理和/或照相机抖动校正处理)和/或放大处理(电子变焦处理)等。此外，图像处理部5061对用于执行AE、AF和AWB的图像信号执行检测处理。
图像处理部5061包括诸如CPU或GPU的处理器，并且通过根据预定程序操作的处理器可以执行上述图像处理和检测处理。注意，在图像处理部5061包括多个GPU的情况下，图像处理部5061适当地分割与图像信号相关的信息，并且通过多个GPU并行地执行图像处理。
控制部5063执行与内窥镜5001对手术部位的成像和所拍摄的图像的显示有关的各种控制。例如，控制部5063生成用于控制摄像头5005的驱动的控制信号。此时，在用户输入成像条件的情况下，控制部5063基于用户的输入生成控制信号。或者，在AE功能、AF功能和AWB功能安装在内窥镜5001中的情况下，控制部5063通过根据图像处理部5061的检测处理的结果适当地计算最佳曝光值、焦距和白平衡来生成控制信号。
此外，控制部5063使显示装置5041基于经受由图像处理部5061进行的图像处理的图像信号来显示手术部位的图像。此时，控制部5063通过使用各种图像识别技术来识别手术部位图像中的各种物体。例如，控制部5063检测包含在手术部位图像中的被摄体的边缘的形状、颜色等，从而能够识别钳子等手术器具、特定的活体部位、出血、能量处理器具5021的使用时的雾等。当使显示装置5041显示手术部位的图像时，控制部5063通过使用识别的结果使各种类型的手术辅助信息叠加并显示在手术部位的图像上。手术辅助信息叠加并显示，并且呈现给操作者5067，由此可以更安全和可靠地进行手术。
将摄像头5005和CCU5039连接在一起的传输电缆5065是适于电信号通信的电信号电缆、适于光通信的光纤或其复合电缆。
这里，在示出的示例中，使用传输电缆5065通过有线执行通信，但是摄像头5005和CCU5039之间的通信可以无线地执行。在无线地进行这两者之间的通信的情况下，不需要在手术室中铺设传输电缆5065，从而能够解决手术室中的医疗人员的移动由传输电缆5065阻碍的情况。
上面已经描述了可以应用根据本公开的技术的内窥镜手术系统5000的示例。注意，这里，内窥镜手术系统5000被描述为示例，但是根据本公开的技术可以应用到的系统不限于该示例。例如，根据本公开的技术可以应用于用于检查的柔性内窥镜系统或微观手术系统。
根据本公开的技术可适当地应用于上述部件之中的成像部5009。具体地，图1的半导体装置100可以应用于成像部5009。通过将根据本公开的技术应用于成像部5009，可以减少装置中的热应力并提高可靠性。
应注意，上述实施方式均描述了用于体现本技术的示例，并且实施方式中的事项和权利要求中指定本发明的主题具有对应关系。类似地，权利要求中指定本发明的主题与本技术的实施方式中由相同名称表示的主题具有对应关系。然而，本技术不限于这些实施方式，并且可以在不背离其主旨的情况下通过使实施方式经受各种修改来体现。
应注意，说明书中描述的有益效果仅是示例，并且本技术的有益效果不限于它们并且可包括其他效果。
应注意，本技术还可具有以下配置。
(1)一种半导体装置，包括：
半导体基板；
布线层，形成在半导体基板的前表面上；
第一通孔，从半导体基板的背面穿透至半导体基板的前表面，并具有被绝缘膜覆盖的侧壁；以及
第一内贯通电极，沿着第一通孔的侧壁的一部分形成。
(2)根据(1)所述的半导体装置，还包括：
第二通孔，从半导体基板的背面穿透至半导体基板的前表面，并具有被绝缘膜覆盖的侧壁；以及
第二内贯通电极，沿着第二通孔的侧壁形成，其中，
形成第二内贯通电极的面积与形成第一内贯通电极的面积不同。
(3)根据(1)或(2)所述的半导体装置，还包括：
外贯通电极，形成在半导体基板与绝缘膜之间。
(4)根据(1)至(3)中任一项所述的半导体装置，还包括：
外部端子，形成在背面上；以及
背面布线，具有连接到外部端子的一端和连接到第一内贯通电极的另一端。
(5)根据(4)所述的半导体装置，其中，
预定数量的半导体元件布置在布线层中，
预定数量的半导体元件中的特定半导体元件最靠近第一通孔，并且
第一内贯通电极设置在第一通孔中最靠近特定半导体元件的位置处。
(6)根据(4)所述的半导体装置，其中，
预定数量的半导体元件布置在布线层中，
预定数量的半导体元件中的特定半导体元件最靠近第一通孔，并且
第一内贯通电极设置在第一通孔中最远离特定半导体元件的位置处。
(7)根据(1)至(6)中任一项所述的半导体装置，其中，
第一内贯通电极形成在第一通孔的侧壁的多个部位中的每一个部位处。
(8)根据(7)所述的半导体装置，其中，
第一内贯通电极在多个部位处的电位彼此相同。
(9)根据(7)所述的半导体装置，其中，
第一贯通电极在多个部位处的电位彼此不同。
(10)根据(1)至(9)中任一项所述的半导体装置，还包括：
背面布线，连接到第一内贯通电极，其中，
第一内贯通电极和背面布线在线宽或厚度中的至少一者中彼此不同。
(11)根据(1)至(10)中任一项所述的半导体装置，其中，
当从垂直于背面的方向观察时，通孔的形状为椭圆形，并且第一内贯通电极形成在椭圆形的短轴上。
(12)根据(1)至(11)中任一项所述的半导体装置，其中，
第一内贯通电极是沿着第一通孔的侧壁的一部分和第一通孔的底部的一部分形成的。
(13)根据(12)所述的半导体装置，其中，
在布线层中，焊盘是沿着底部的一部分形成的。
(14)根据(1)至(13)中任一项所述的半导体装置，其中，
第一内贯通电极形成在除了狭缝以外的部分中。
(15)根据(1)至(14)中任一项所述的半导体装置，其中，
绝缘膜覆盖通孔的侧壁的一部分，并且
第一内贯通电极是沿着被绝缘膜覆盖的侧壁形成的。
(16)根据(15)所述的半导体装置，还包括：
无机膜，覆盖通孔的侧壁，其中，
绝缘膜覆盖无机膜的一部分。
(17)根据(15)或(16)所述的半导体装置，其中，
绝缘膜覆盖通孔的侧壁的多个区域。
(18)根据(15)至(17)中任一项所述的半导体装置，其中，
侧壁的被绝缘膜覆盖的部分的面积与未被绝缘膜覆盖的部分的面积不同。
(19)一种半导体装置的制造方法，包括：
布线层形成过程，在半导体基板的前表面上形成布线层；
通孔形成过程，形成从半导体基板的背面穿透至半导体基板的前表面的第一通孔；
绝缘膜形成过程，形成覆盖第一通孔的侧壁的绝缘膜；以及
内贯通电极形成过程，沿着第一通孔的侧壁的一部分形成第一内贯通电极。
(20)根据(19)所述的制造方法，其中，
在贯通电极形成过程中，通过半加成法形成贯通电极。
参考符号列表
11下基板
12上基板
13层压基板
21像素区域
22控制电路
23逻辑电路
100半导体装置
110保护膜
120、120-1至120-3、121凸块
130至132通孔
140、150导电膜
141、141-1至141-3、143、151贯通电极
142、142-1至142-3、144、152背面布线
160绝缘膜
165无机膜
170半导体基板
180布线层
181焊盘
182前表面布线
183晶体管
190抗蚀剂
5009、12031成像部

Claims (20)

1.一种半导体装置，包括：
半导体基板；
布线层，形成在所述半导体基板的前表面上；
第一通孔，从所述半导体基板的背面穿透至所述半导体基板的前表面，并具有被绝缘膜覆盖的侧壁；以及
第一内贯通电极，沿着所述第一通孔的侧壁的一部分形成。
2.根据权利要求1所述的半导体装置，还包括：
第二通孔，从所述半导体基板的背面穿透至所述半导体基板的前表面，并具有被绝缘膜覆盖的侧壁；以及
第二内贯通电极，沿着所述第二通孔的侧壁形成，其中，
形成所述第二内贯通电极的面积与形成所述第一内贯通电极的面积不同。
3.根据权利要求1所述的半导体装置，还包括：
外贯通电极，形成在所述半导体基板与所述绝缘膜之间。
4.根据权利要求1所述的半导体装置，还包括：
外部端子，形成在所述背面上；以及
背面布线，具有连接到所述外部端子的一端和连接到所述第一内贯通电极的另一端。
5.根据权利要求4所述的半导体装置，其中，
预定数量的半导体元件布置在所述布线层中，
所述预定数量的半导体元件中的特定半导体元件最靠近所述第一通孔，并且
所述第一内贯通电极设置在所述第一通孔中最靠近所述特定半导体元件的位置处。
6.根据权利要求4所述的半导体装置，其中，
预定数量的半导体元件布置在所述布线层中，
所述预定数量的半导体元件中的特定半导体元件最靠近所述第一通孔，并且
所述第一内贯通电极设置在所述第一通孔中最远离所述特定半导体元件的位置处。
7.根据权利要求1所述的半导体装置，其中，
所述第一内贯通电极形成在所述第一通孔的侧壁的多个部位中的每一个部位处。
8.根据权利要求7所述的半导体装置，其中，
所述第一内贯通电极在所述多个部位处的电位彼此相同。
9.根据权利要求7所述的半导体装置，其中，
所述第一贯通电极在所述多个部位处的电位彼此不同。
10.根据权利要求1所述的半导体装置，还包括：
背面布线，连接到所述第一内贯通电极，其中，
所述第一内贯通电极和所述背面布线在线宽或厚度中的至少一者中彼此不同。
11.根据权利要求1所述的半导体装置，其中，
当从垂直于所述背面的方向观察时，通孔的形状为椭圆形，并且所述第一内贯通电极形成在所述椭圆形的短轴上。
12.根据权利要求1所述的半导体装置，其中，
所述第一内贯通电极是沿着所述第一通孔的侧壁的一部分和所述第一通孔的底部的一部分形成的。
13.根据权利要求12所述的半导体装置，其中，
在所述布线层中，焊盘是沿着所述底部的一部分形成的。
14.根据权利要求1所述的半导体装置，其中，
所述第一内贯通电极形成在除了狭缝以外的部分中。
15.根据权利要求1所述的半导体装置，其中，
所述绝缘膜覆盖所述通孔的侧壁的一部分，并且
所述第一内贯通电极是沿着被所述绝缘膜覆盖的所述侧壁形成的。
16.根据权利要求15所述的半导体装置，还包括：
无机膜，覆盖所述通孔的侧壁，其中，
所述绝缘膜覆盖所述无机膜的一部分。
17.根据权利要求15所述的半导体装置，其中，
所述绝缘膜覆盖所述通孔的侧壁的多个区域。
18.根据权利要求15所述的半导体装置，其中，
所述侧壁的被所述绝缘膜覆盖的部分的面积与未被所述绝缘膜覆盖的部分的面积不同。
19.一种半导体装置的制造方法，包括：
布线层形成过程，在半导体基板的前表面上形成布线层；
通孔形成过程，形成从所述半导体基板的背面穿透至所述半导体基板的前表面的第一通孔；
绝缘膜形成过程，形成覆盖所述第一通孔的侧壁的绝缘膜；以及
内贯通电极形成过程，沿着所述第一通孔的侧壁的一部分形成第一内贯通电极。
20.根据权利要求19所述的制造方法，其中，
在贯通电极形成过程中，通过半加成法形成贯通电极。
CN202280007855.XA 2021-01-19 2022-01-17 半导体装置及用于制造半导体装置的方法 Pending CN116569332A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-006292 2021-01-19
JP2021006292 2021-01-19
PCT/JP2022/001277 WO2022158408A1 (ja) 2021-01-19 2022-01-17 半導体装置、および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116569332A true CN116569332A (zh) 2023-08-08

Family

ID=82548731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280007855.XA Pending CN116569332A (zh) 2021-01-19 2022-01-17 半导体装置及用于制造半导体装置的方法

Country Status (3)

Country Link
US (1) US20240055326A1 (zh)
CN (1) CN116569332A (zh)
WO (2) WO2022158109A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692625B2 (ja) * 1994-12-08 1997-12-17 日本電気株式会社 半導体基板の製造方法
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
JP2005123569A (ja) * 2003-09-25 2005-05-12 Minami Kk ウエハの印刷配線基板への実装方法
JP4564434B2 (ja) * 2005-09-30 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2013041914A (ja) * 2011-08-12 2013-02-28 Advanced Power Device Research Association 半導体素子および半導体素子の製造方法
JP6026756B2 (ja) * 2012-03-06 2016-11-16 日本電信電話株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2022158408A1 (ja) 2022-07-28
US20240055326A1 (en) 2024-02-15
WO2022158109A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7037547B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JPWO2019087764A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
KR20210081342A (ko) 적층형 수광 센서 및 전자 기기
JP2018195719A (ja) 撮像素子および撮像素子の製造方法
JPWO2020129686A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
WO2019220696A1 (ja) 撮像素子および撮像装置
JP2019040893A (ja) 固体撮像装置およびその製造方法、並びに電子機器
US20220068991A1 (en) Imaging element and manufacturing method of imaging element
WO2019107002A1 (ja) 半導体装置および半導体装置の製造方法
US11798965B2 (en) Solid-state imaging device and method for manufacturing the same
WO2020246323A1 (ja) 撮像装置
CN110999550B (zh) 电子组件模块、其制造方法、内窥镜装置和移动相机
WO2019135333A1 (ja) 半導体装置
US20240055326A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220328549A1 (en) Imaging device, electronic device, and manufacturing method
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
WO2022123901A1 (ja) 半導体装置、および、半導体装置の製造方法
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
WO2022130804A1 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
WO2023135959A1 (ja) 半導体装置、および、半導体装置の製造方法
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
JP2019040892A (ja) 撮像装置、カメラモジュール、及び、電子機器
EP4307373A1 (en) Semiconductor device and imaging device
WO2019239767A1 (ja) 撮像装置
JP2021044322A (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination