CN116568042B - 一种电写光读氮化物铁电神经形态器件及其制备方法 - Google Patents

一种电写光读氮化物铁电神经形态器件及其制备方法 Download PDF

Info

Publication number
CN116568042B
CN116568042B CN202310835363.6A CN202310835363A CN116568042B CN 116568042 B CN116568042 B CN 116568042B CN 202310835363 A CN202310835363 A CN 202310835363A CN 116568042 B CN116568042 B CN 116568042B
Authority
CN
China
Prior art keywords
layer
nitride
ferroelectric
photosensitive
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310835363.6A
Other languages
English (en)
Other versions
CN116568042A (zh
Inventor
王新强
王睿
王平
叶昊天
盛博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310835363.6A priority Critical patent/CN116568042B/zh
Publication of CN116568042A publication Critical patent/CN116568042A/zh
Application granted granted Critical
Publication of CN116568042B publication Critical patent/CN116568042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种电写光读氮化物铁电神经形态器件及其制备方法。本发明各层结构在同一设备的同一腔体中全外延实现,有利于提升界面质量,并提升器件的可靠性;利用多层复合式铁电层功能层,有利于增强器件的多态特性,通过精确控制超晶格中各层氮化物铁电层的掺杂元素组分,实现组分梯度变化,氮化物铁电层中掺杂元素组分浓度对矫顽场的调制作用,实现各层氮化物铁电层具有不同的矫顽电压,氮化物铁电神经形态器件的阈值电压呈离散值,从而实现低重叠、高鲁棒和抗噪声的多态数据存储能力,还能够更高效地模仿生物神经系统中突触的能力;本发明实现光读取能力,赋予了器件更多的操作维度,能够广泛应用于神经形态计算系统或新型存算一体系统中。

Description

一种电写光读氮化物铁电神经形态器件及其制备方法
技术领域
本发明涉及铁电存储器件制备技术,具体涉及一种电写光读氮化物铁电神经形态器件及其制备方法。
背景技术
铁电存储器利用的是铁电晶体所固有的一种极化翻转特性,具有高速度、低功耗、高可靠性的优点。利用其非易失存储特性,可以实现具有存算一体功能的神经形态器件。铁电性已在部分稀土元素掺杂的III族氮化物宽禁带半导体材料中被证实,且具有高剩余极化强度(Pr)、大矫顽电场(EC)和高居里温度等优势。神经形态器件是利用存储器的非易失存储能力,将器件的电导映射为生物系统/神经网络中的突触强度/权值,从而实现突触功能的模拟,并以此实现神经形态计算系统。与生物中的神经系统类似,人工神经形态器件也应具有模拟式存储和低功耗的特点,因此若想实铁电神经形态器件,还需要铁电器件具有多态存储和低漏电的特性,现有铁电多态存储器依赖于对极化状态的模拟式调节过程,利用材料部分极化作为中间状态。然而,由于铁电畴翻转的不均匀性和随机性,部分极化难以控制,多态存储器中的编程态重叠度高,严重影响了器件间的一致性,随着器件尺寸的微缩,这些问题更为显著。另一方面,目前铁电神经形态器件多以电读取,电写入为主,存在着功耗和速度瓶颈。以上问题限制了氮化物铁电神经形态器件的发展和应用。
发明内容
为了解决以上现有技术存在的问题,本发明提出了一种电写光读氮化物铁电神经形态器件结构及其制备方法。
本发明的一个目的在于提出一种电写光读氮化物铁电神经形态器件。
本发明的电写光读氮化物铁电神经形态器件包括衬底、高阻缓冲层、沟道层、界面优化层、多层复合式铁电功能层、宽禁带阻挡层、中间电极层、氮化物铁电感光层、源漏电极和透明栅电极;其中,在衬底上依次形成高阻缓冲层、沟道层、界面优化层、多层复合式铁电功能层、宽禁带阻挡层、中间电极层和氮化物铁电感光层;对中间电极层和氮化物铁电感光层图形化,暴露出部分宽禁带阻挡层表面,形成感光区域;在暴露出来的宽禁带阻挡层形成源漏电极,源漏电极从上至下依次穿过宽禁带阻挡层、多层复合式铁电功能层和界面优化层直至部分进入沟道层;在铁电感光层表面生长透明栅电极;
其中,多层复合式铁电功能层包括与间隔层相间的多层氮化物铁电层,在相邻的两层氮化物铁电层之间插入间隔层;各层氮化物铁电层的掺杂元素组分和厚度互相独立,各层间隔层的厚度互相独立;各层氮化物铁电层中掺杂元素组分相同或者不同,不同的掺杂元素组分呈梯度变化或非线性变化;
衬底接地,在中间电极层上施加电压,调整多层复合式铁电功能层中各氮化物铁电层的极化状态,以控制至氮化物铁电神经形态器件的阈值电压,实现阈值电压的非易失转变,完成电写入过程;
入射光照射至氮化物铁电感光层,入射光的光子能量大于等于氮化物铁电感光层的禁带宽度,氮化物铁电感光层产生光生载流子,光生载流子为电子和空穴;电子和空穴在氮化物铁电感光层中固有的铁电极化电场的作用下发生分离,分别聚集在氮化物铁电感光层的上表面和下表面,形成电压差,电压差的大小与入射光的强度呈正相关,入射光越强电压差越大,使得氮化物铁电神经形态器件具备光读取的能力;采用入射光的强度作为输入信号,源漏电极间的源漏电流作为输出信号,当不同强度的入射光照射至氮化物铁电神经形态器件上时,氮化物铁电感光层上产生不同大小的电压,从而在氮化物铁电神经形态器件的沟道层上施加不同的偏置电压,使得源漏电流随着入射光的强度的变化而变化,完成光读取过程。
本发明的自供能电写光读氮化物铁电神经形态器件的制备方法,包括以下步骤:
1)在衬底上生长高阻缓冲层:
在衬底上采用外延技术生长III族氮化物高阻材料,形成高阻缓冲层,减小材料间的晶格失配,并且减小透明栅电极与衬底之间的漏电,增强透明栅电极对沟道层的控制,减小发热量;
2)生长沟道层:
在高阻缓冲层上采用外延技术生长沟道材料,形成沟道层;
3)生长界面优化层:
在沟道层上采用外延技术生长氮化物合金,形成界面优化层,提高氮化物铁电层与沟道层之间的界面平整度,并防止铁电效应引起的晶格形变影响界面质量;
4)生长多层复合式铁电功能层:
在界面优化层上采用外延技术生长多层氮化物铁电层,并且在相邻的两层氮化物铁电层之间插入间隔层,形成氮化物铁电层和间隔层相间的多层复合式铁电功能层;各层氮化物铁电层的掺杂元素组分和厚度互相独立,各层间隔层的厚度互相独立;
各层氮化物铁电层中掺杂元素组分相同或者不同,不同的掺杂元素组分呈梯度变化或非线性变化;通过控制掺杂源的温度,从而控制氮化物铁电层的掺杂元素组分,通过控制生长时间,从而控制氮化物铁电层的厚度;掺杂源温度越高,掺杂元素组分越高,生长时间越长,氮化物铁电层的厚度越厚,反之,掺杂源温度越低,掺杂元素组分越低,生长时间越短,氮化物铁电层的厚度越薄;通过控制生长间隔层的时间,从而控制间隔层的厚度;生长间隔层的时间越长,间隔层的厚度越厚,反之,生长间隔层的时间越短,间隔层的厚度越薄;
5)生长宽禁带阻挡层:
利用外延技术在多层复合式铁电功能层上生长宽禁带氮化物半导体材料,形成宽禁带阻挡层,以抑制漏电;
6)生长中间电极层:
利用外延技术在宽禁带阻挡层上方生长电极材料,形成中间电极层;
7)生长氮化物铁电感光层:
利用外延技术在中间电极层上生长氮化物铁电材料,形成氮化物铁电感光层,具有固有的铁电极化电场;
8)形成感光区域:
采用光刻和掩膜在技术在氮化物铁电感光层形成感光区图形,利用刻蚀技术刻蚀掉感光区图形外的氮化物铁电感光层和中间电极层,形成图形化的中间电极层和氮化物铁电感光层,作为感光区域;
9)形成源漏电极:
采用光刻、掩膜和刻蚀技术在暴露出的宽禁带阻挡层上形成源漏电极图形,从上至下依次刻蚀宽禁带阻挡层、多层复合式铁电功能层和界面优化层直至部分进入沟道层,然后生长金属电极,退火后使得金属电极与沟道层形成欧姆接触,形成具有欧姆接触的源漏电极;
10)生长透明栅电极,实现感光栅结构:
通过光刻和掩膜形成栅电极图形,在铁电感光层表面生长透明栅电极,透明栅电极、氮化物铁电感光层和中间电极层共同构成感光栅结构;
11)实现电写入和光读取:
电写入:
衬底接地,在中间电极层上施加电压,调整多层复合式铁电功能层中各氮化物铁电层的极化状态,控制至氮化物铁电神经形态器件的阈值电压,施加电压越大,阈值电压越大,实现阈值电压的非易失转变,完成电写入过程;
光读取:
入射光照射至氮化物铁电感光层,入射光的光子能量大于等于氮化物铁电感光层的禁带宽度,氮化物铁电感光层产生光生载流子,光生载流子为电子和空穴;电子和空穴在氮化物铁电感光层中固有的铁电极化电场的作用下发生分离,分别聚集在氮化物铁电感光层的上表面和下表面,形成电压差,电压差的大小与入射光的强度呈正相关,入射光越强电压差越大,使得氮化物铁电神经形态器件具备光读取的能力;采用入射光的强度作为输入信号,源漏电极间的源漏电流作为输出信号,当不同强度的入射光照射至氮化物铁电神经形态器件上时,氮化物铁电感光层上产生不同大小的电压,从而在氮化物铁电神经形态器件的沟道层上施加不同的偏置电压,使得源漏电流随着入射光的强度的变化而变化,完成光读取过程。
其中,在步骤1)中,衬底采用蓝宝石、金刚石或硅(Si),直径为25~200 mm;利用分子束外延(MBE)或金属有机化学气相沉积(MOCVD)在衬底上采用外延生长高组缓冲层;高阻缓冲层的材料采用氮化铝(AlN)、氮化镓(GaN)或氧化锌(ZnO),厚度为50 nm~5000 nm。高阻缓冲层,减小材料间的晶格失配,提高后续外延的质量,并且高阻缓冲层减小栅电极与衬底之间的漏电,增强栅电极对沟道层的控制,减小由于漏电造成氮化物铁电神经形态器件的发热量,提升三端铁电存储器的可靠性和使用寿命。
为了获得较好的界面质量和防止氧化影响器件性能,步骤1)到步骤7)在同一设备的同一反应腔室中实现,因此步骤1)到步骤7)同时选择采用MBE或MOCVD技术中的其中一种。
在步骤2)中,采用MBE或MOCVD技术外延生长沟道材料,沟道材料采用传统半导体材料硅基沟道、二维材料沟道或氮化物宽禁带半导体的异质结二维电子气沟道,沟道层的厚度在20~200 nm之间。
在步骤3)中,界面优化层能够减小晶格失配,改善界面平整度,并防止铁电效应引起的晶格形变影响界面质量,该界面优化层能够有效提升器件的耐受性和稳定性,并一定程度上降低漏电。界面优化层采用氮化物合金,AlN、氮化铟(InN)、铝镓氮(AlGaN)或GaN;界面优化层的厚度为1~5 nm。
在步骤4)中,利用MBE或MOCVD技术,在外延过程中生长多层氮化物铁电层,并且在相邻的两层氮化物铁电层之间插入间隔层,形成氮化物铁电层和间隔层相间的多层复合式铁电功能层;各层氮化物铁电层的组分和厚度互相独立;氮化物铁电层采用掺杂的AlN或GaN,掺杂元素为钪(Sc)、铱(Y)或硼(B)。在外延过程中,通过调控外延过程中掺杂源的温度调控氮化物铁电层的掺杂组分;间隔层的材料采用AlN、InN或GaN,直接通过控制外延时间控制厚度。各氮化物铁电层的厚度为1~10 nm,间隔层的厚度为1~5 nm,多层复合式铁电功能层中氮化物铁电层的层数为2~64, 各个氮化物铁电层的掺杂元素组分为10%~55%。
相较于单层铁电功能层,多层氮化物铁电层通过间隔层的作用,抑制氮化物铁电层中从上贯通到下的漏电通路形成,提升器件的可靠性,并且通过调节各层氮化物铁电层的掺杂元素组分和/或厚度,形成矫顽电场或矫顽电压梯度,增强器件的多态特性,实现多位逻辑计算来增加存储密度并降低能耗,提高器件的多态特性。
在步骤5)中,漏电是影响铁电晶体管性能和寿命的主要因素,尤其是在铁电功能层很薄的情况下问题尤其严重,通过生长宽禁带阻挡层能够有效抑制漏电,提高氮化物铁电神经形态器件的性能并延长寿命。宽禁带阻挡层采用的宽禁带氮化物半导体材料为AlN或 InN,厚度为5~50 nm,采用MBE或MOCVD生长宽禁带阻挡层。
在步骤6)中,为了获得较好的界面质量,中间电极层应直接在步骤1)至步骤5)的设备中直接生长,即通过MBE或MOCVD等外延技术生长电极材料,电极材料为金属钼(Mo)、铝(Al)或高电导的n型GaN,厚度为10~50 nm。
在步骤7)中,利用MBE或MOCVD技术生长氮化物铁电感光层。
氮化物铁电感光层的材料采用钪掺杂氮化铝(ScAlN)、硼掺杂氮化铝(BAlN)或铱掺杂氮化铝(YAlN),掺杂元素组分为18%~40%,厚度为50~100 nm。
在步骤8)中,通过光刻和掩膜技术,在氮化物铁电感光层上形成感光区图形,采用等离子体刻蚀、反应离子刻蚀(RIE)或感应耦合刻蚀(ICP)的刻蚀技术,刻蚀掉感光区图形外的氮化物铁电感光层和中间电极层,图形化的中间电极层和氮化物铁电感光层作为感光区域。
在步骤9)中,通过光刻和掩膜,在暴露出的阻挡层表面形成源漏电极图形。通过等离子体刻蚀、反应离子刻蚀(RIE)或感应耦合刻蚀(ICP)的刻蚀技术刻透宽禁带阻挡层、多层复合式铁电功能层、界面优化层、直至部分进入沟道层,再生长多层金属电极材料。为了获得较好的欧姆接触,采用Ti/Al/Ni/Au, Ti/Al/Pt/Au复合金属电极,各层金属厚度为5~50nm,继续增加复合金属电极的层数,或使用其他功函数较小的电极材料。电极生长工艺采用磁控溅射、电子束蒸发或热蒸发技术。生长后通过刻蚀或剥离技术实现图形化的源漏电极。在上述工艺后,采用快速热退火技术实现接触电阻更小的欧姆接触。
在步骤10)中,首先通过光刻、掩膜技术在氮化物铁电感光层上形成栅电极图形,采用磁控溅射、电子束蒸发或热蒸发技术,为了实现更好的光读取性能,应使用透明电极的材料采用氧化铟锡,透明栅电极的厚度为30~200nm。
本发明的优点:
本发明实现了一种电写光读的氮化物铁电陈静形态器件;本发明中缓冲层、沟道层、界面优化层、多层复合式铁电功能层、宽禁带阻挡层、中间电极层和氮化物铁电感光层,在同一设备的同一腔体中全外延实现,有利于提升界面质量,并提升器件的可靠性;此外利用多层复合式铁电层功能层还有利于增强器件的多态特性,通过精确控制超晶格中各层氮化物铁电层的掺杂元素组分,实现组分梯度变化,氮化物铁电层中掺杂元素组分浓度对矫顽场的调制作用,实现各层氮化物铁电层具有不同的矫顽电压,因此与传统铁电晶体管中阈值电压的连续分布相反,具有复合式多层铁电功能层的氮化物铁电神经形态器件的阈值电压将呈现离散值,从而实现低重叠、高鲁棒、抗噪声的多态数据存储能力,还能够更高效地模仿生物神经系统中突触的能力;利用氮化物铁电感光层的强极化特性和显著光伏效应,实现光读取能力,赋予了器件更多的操作维度,能够被广泛应用于神经形态计算系统或新型存算一体系统中。
附图说明
图1为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成高阻缓冲层的剖面图;
图2为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成沟道层的剖面图;
图3为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成界面优化层的剖面图;
图4为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成多层复合式铁电功能层的剖面图;
图5为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成宽禁带阻挡层的剖面图;
图6为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成中间电极层的剖面图;
图7为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成氮化物铁电感光层的剖面图;
图8为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例的图形化感光区域的剖面图;
图9为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成源漏电极的剖面图;
图10为本发明的氮化物铁电神经形态器件结构及其制备方法的一个实施例形成透明栅电极的剖面图。
具体实施方式
下面结合附图,通过具体实施例,进一步阐述本发明。
如图1所示,本实施例的
1)生长高阻缓冲层,如图1所示:
利用MBE技术在直径为100mm的蓝宝石衬底1上采用外延技术生长300 nm厚的GaN作为高阻缓冲层2,生长温度为衬底700 ℃,III族源提供的镓(Ga)金属原子与氮气提供的氮(N)原子进行反应,铁源提供铁原子作为掺杂,其中Ga源温度为1020 ℃,铁(Fe)源温度为1100℃,高阻GaN生长速率为 7 nm/min;
2)生长沟道层,如图2所示:
利用MBE技术在高阻缓冲层上采用外延技术生长150 nm厚的本征GaN层,形成沟道层3,生长温度为700 ℃,III族源提供的镓(Ga)金属原子与氮气提供的氮(N)原子进行反应,其中Ga源温度为1020 ℃,GaN生长速率为 7 nm/min;
3)生长界面优化层,如图3所示:
利用MBE技术在沟道层上采用外延技术生长1 nm厚的AlN 薄膜作为界面优化层4,生长温度为衬底700 ℃,Al源提供的Al金属原子与氮气提供的氮(N)原子进行反应,通过调节Al源的温度和氮气的流量,控制AlN层的生长速率,在本实施例中其中Al源温度为1150℃,AlN 生长速率为6 nm/min;
4)生长ScAlN/AlN多层复合式铁电功能层,如图4所示:
利用MBE技术在界面优化层上采用外延技术生长总厚度为38 nm的ScAlN/AlN,形成多层复合式氮化物铁功能电层5,多层复合式铁电层中由2 nm 厚的ScAlN氮化物铁电层/2 nm厚的 AlN间隔层/2 nm厚的 ScAlN/2 nm 厚的AlN交替组成,其中氮化物铁电层”10层,“间隔层”9层;多层复合式铁电层生长温度为700 ℃,Al源和Sc源提供的Al金属原子Sc原子与氮气提供的氮(N)原子进行反应,在本实施例中通过控制Sc源温度实现各层ScAlN具有不同的组分浓度,实现组分浓度梯度,其中Al源温度为1150 ℃、Sc源的温度从最底层到最顶层分别为1155℃到1200℃,梯度为5℃/层,在本实施例中各层ScAlN的Sc的掺杂浓度从最底层到最顶层分别为16%到25%,梯度为1%/层,因此各个ScAlN层的矫顽电压不同从而实现多态的数据存储,ScAlN的生长速率 2 nm/min;
5)生长宽禁带阻挡层,如图5所示:
利用MBE技术在多层复合式铁电功能层上生长8 nm厚的AlN薄膜,形成宽禁带阻挡层6,生长温度为700 ℃,Al源温度为1150 ℃,AlN 生长速率为6 nm/min;
6)生长中间电极层,如图6所示:
利用MBE技术生长20 nm厚的Al作为中间电极层7;
7)生长氮化物铁电感光层,如图7所示:
利用MBE技术生长50 nm厚的ScAlN作为氮化物铁电感光层8,生长温度为衬底700℃,氮束流1.2 sccm,ScAlN中Sc的掺杂浓度18%;
8)形成感光区域,如图8所示:
利用光刻、掩膜和反应离子刻蚀在技术在氮化物铁电感光层形成感光区图形,利用刻蚀技术刻蚀掉图形区外的氮化物铁电感光层和中间电极层,图形化的中间电极层和氮化物铁电感光层作为感光区域;刻蚀时通BCl4、Cl2和Ar,气流量分别为80 sccm、40 sccm和30 sccm,温度为25°C,功率300W
9)形成源漏电极,如图9所示:
通过光刻形成源漏电极图形,从上至下依次刻蚀宽禁带阻挡层、多层复合式铁电功能层、界面优化层、直至部分进入沟道层,刻蚀时通BCl4、Cl2和Ar,气流量分别为40 sccm、40 sccm和20 sccm,温度为25°C,功率400W,刻蚀时间则根据薄膜厚度决定,通过磁控溅射技术生长复合多层金属电极,其结构为Ti/Al/Ni/Au,厚度为5nm/50nm/40nm/50nm,再在氮气气氛中进行800℃,30s的快速热退火形成欧姆接触源漏电极9;
10)形成透明栅电极,如图10所示:
通过光刻形成栅电极图形,通过磁控溅射生长通过溅射技术形成厚度为50 nm的ITO透明电极,淀积金属后剥离,形成透明栅电极10,透明栅电极、氮化物铁电感光层和中间电极层共同构成感光栅结构;
11)实现电写入和光读取:
电写入:
衬底接地,在中间电极层上施加-30V~-40V或30V~40V范围内的电压,调整多层复合式铁电功能层中各氮化物铁电层的极化状态,控制至氮化物铁电神经形态器件的阈值电压在-15V~10V单调变小或单调变大,实现阈值电压的非易失转变,完成电写入过程;正范围内的电压会使得阈值电压从-15~10V单调变大,不能减小,负范围内的电压会使得阈值电压从-15~10V单调变小,不能增大;例如:当初始阈值电压为-15V时,加一个35V的电压,将阈值电压变为5V;但如果初始阈值电压已经为10V了,那么不能通过再加正压减小到5V;一个负向的-35V电压,将阈值电压从10V降低到5V;
光读取:
入射光照射至氮化物铁电感光层,强度为0~200 mW/cm2,入射光的波长应在600nm以下,入射光的光子能量大于等于氮化物铁电感光层的禁带宽度,氮化物铁电感光层产生光生载流子,光生载流子为电子和空穴;电子和空穴在氮化物铁电感光层中固有的铁电极化电场的作用下发生分离,分别聚集在氮化物铁电感光层的上表面和下表面,形成电压差,电压差的大小与入射光的强度呈正相关,入射光越强电压差越大,使得氮化物铁电神经形态器件具备光读取的能力;采用入射光的强度作为输入信号,源漏电极间的源漏电流作为输出信号,当不同强度的入射光照射至氮化物铁电神经形态器件上时,氮化物铁电感光层上产生不同大小的电压,从而在氮化物铁电神经形态器件的沟道层上施加不同的偏置电压,使得源漏电流随着入射光的强度的变化而变化,完成光读取过程。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种电写光读氮化物铁电神经形态器件,其特征在于,所述氮化物铁电神经形态器件包括衬底、高阻缓冲层、沟道层、界面优化层、多层复合式铁电功能层、宽禁带阻挡层、中间电极层、氮化物铁电感光层、源漏电极和透明栅电极;其中,在衬底上依次形成高阻缓冲层、沟道层、界面优化层、多层复合式铁电功能层、宽禁带阻挡层、中间电极层和氮化物铁电感光层;对中间电极层和氮化物铁电感光层图形化,暴露出部分宽禁带阻挡层表面,形成感光栅区域;在暴露出的宽禁带阻挡层表面形成源漏电极,源漏电极从上至下依次穿过宽禁带阻挡层、多层复合式铁电功能层和界面优化层直至部分进入沟道层;在铁电感光层表面生长透明栅电极;
其中,多层复合式铁电功能层包括与间隔层相间的多层氮化物铁电层,在相邻的两层氮化物铁电层之间插入间隔层;各层氮化物铁电层的掺杂元素组分和厚度互相独立,各层间隔层的厚度互相独立;各层氮化物铁电层中掺杂元素组分相同或者不同,不同的掺杂元素组分呈梯度变化或非线性变化;
衬底接地,在中间电极层上施加电压,调整多层复合式铁电功能层中各氮化物铁电层的极化状态,以控制至氮化物铁电神经形态器件的阈值电压,实现阈值电压的非易失转变,完成电写入过程;
入射光照射至氮化物铁电感光层,入射光的光子能量大于等于氮化物铁电感光层的禁带宽度,氮化物铁电感光层产生光生载流子,光生载流子为电子和空穴;电子和空穴在氮化物铁电感光层中固有的铁电极化电场的作用下发生分离,分别聚集在氮化物铁电感光层的上表面和下表面,形成电压差,电压差的大小与入射光的强度呈正相关,入射光越强电压差越大,使得氮化物铁电神经形态器件具备光读取的能力;采用入射光的强度作为输入信号,源漏电极间的源漏电流作为输出信号,当不同强度的入射光照射至氮化物铁电神经形态器件上时,氮化物铁电感光层上产生不同大小的电压,从而在氮化物铁电神经形态器件的沟道层上施加不同的偏置电压,使得源漏电流随着入射光的强度的变化而变化,完成光读取过程。
2.一种如权利要求1所述的电写光读氮化物铁电神经形态器件的制备方法,其特征在于,所述制备方法包括以下步骤:
1)在衬底上生长高阻缓冲层:
在衬底上采用外延技术生长III族氮化物高阻材料,形成高阻缓冲层,减小材料间的晶格失配,并且减小透明栅电极与衬底之间的漏电,增强透明栅电极对沟道层的控制,减小发热量;
2)生长沟道层:
在高阻缓冲层上采用外延技术生长沟道材料,形成沟道层;
3)生长界面优化层:
在沟道层上采用外延技术生长氮化物合金,形成界面优化层,提高氮化物铁电层与沟道层之间的界面平整度,并防止铁电效应引起的晶格形变影响界面质量;
4)生长多层复合式铁电功能层:
在界面优化层上采用外延技术生长多层氮化物铁电层,并且在相邻的两层氮化物铁电层之间插入间隔层,形成氮化物铁电层和间隔层相间的多层复合式铁电功能层;各层氮化物铁电层的掺杂元素组分和厚度互相独立,各层间隔层的厚度互相独立;
各层氮化物铁电层中掺杂元素组分相同或者不同,不同的掺杂元素组分呈梯度变化或非线性变化;通过控制掺杂源的温度,从而控制氮化物铁电层的掺杂元素组分,通过控制生长时间,从而控制氮化物铁电层的厚度;掺杂源温度越高,掺杂元素组分越高,生长时间越长,氮化物铁电层的厚度越厚,反之,掺杂源温度越低,掺杂元素组分越低,生长时间越短,氮化物铁电层的厚度越薄;通过控制生长间隔层的时间,从而控制间隔层的厚度;生长间隔层的时间越长,间隔层的厚度越厚,反之,生长间隔层的时间越短,间隔层的厚度越薄;
5)生长宽禁带阻挡层:
利用外延技术在多层复合式铁电功能层上生长宽禁带氮化物半导体材料,形成宽禁带阻挡层,以抑制漏电;
6)生长中间电极层:
利用外延技术在宽禁带阻挡层上方生长电极材料,形成中间电极层;
7)生长氮化物铁电感光层:
利用外延技术在中间电极层上生长氮化物铁电材料,形成氮化物铁电感光层,具有固有的铁电极化电场;
8)形成感光区域:
采用光刻和掩膜在技术在氮化物铁电感光层形成感光区图形,利用刻蚀技术刻蚀掉感光区图形外的氮化物铁电感光层和中间电极层,形成图形化的中间电极层和氮化物铁电感光层,作为感光区域;
9)形成源漏电极:
采用光刻、掩膜和刻蚀技术在暴露出的宽禁带阻挡层上形成源漏电极图形,从上至下依次刻蚀宽禁带阻挡层、多层复合式铁电功能层和界面优化层直至部分进入沟道层,然后生长金属电极,退火后使得金属电极与沟道层形成欧姆接触,形成具有欧姆接触的源漏电极;
10)生长透明栅电极,实现感光栅结构:
通过光刻和掩膜形成栅电极图形,在铁电感光层表面生长透明栅电极,透明栅电极、氮化物铁电感光层和中间电极层共同构成感光栅结构;
11)实现电写入和光读取:
电写入:
衬底接地,在中间电极层上施加电压,调整多层复合式铁电功能层中各氮化物铁电层的极化状态,控制至氮化物铁电神经形态器件的阈值电压,施加电压越大,阈值电压越大,实现阈值电压的非易失转变,完成电写入过程;
光读取:
入射光照射至氮化物铁电感光层,入射光的光子能量大于等于氮化物铁电感光层的禁带宽度,氮化物铁电感光层产生光生载流子,光生载流子为电子和空穴;电子和空穴在氮化物铁电感光层中固有的铁电极化电场的作用下发生分离,分别聚集在氮化物铁电感光层的上表面和下表面,形成电压差,电压差的大小与入射光的强度呈正相关,入射光越强电压差越大,使得氮化物铁电神经形态器件具备光读取的能力;采用入射光的强度作为输入信号,源漏电极间的源漏电流作为输出信号,当不同强度的入射光照射至氮化物铁电神经形态器件上时,氮化物铁电感光层上产生不同大小的电压,从而在氮化物铁电神经形态器件的沟道层上施加不同的偏置电压,使得源漏电流随着入射光的强度的变化而变化,完成光读取过程。
3.如权利要求2所述的制备方法,其特征在于,在步骤1)中,衬底采用蓝宝石、金刚石或硅,直径为25~200 mm;高阻缓冲层的材料采用氮化铝、氮化镓或氧化锌,厚度为50 nm~5000nm。
4.如权利要求2所述的制备方法,其特征在于,在步骤2)中,沟道材料采用传统半导体材料硅基沟道、二维材料沟道或氮化物宽禁带半导体的异质结二维电子气沟道,沟道层的厚度在20~200 nm之间。
5.如权利要求2所述的制备方法,其特征在于,在步骤3)中,界面优化层采用氮化铝、氮化铟、铝镓氮或氮化镓;界面优化层的厚度为1~5 nm。
6.如权利要求2所述的制备方法,其特征在于,在步骤4)中,氮化物铁电层采用掺杂的氮化铝或氮化镓,掺杂元素为钪、铱或硼,掺杂元素组分为10%~55%;间隔层的材料采用氮化铝、氮化铟或氮化镓。
7.如权利要求2所述的制备方法,其特征在于,在步骤4)中,氮化物铁电层的厚度为1~10 nm,间隔层的厚度为1~5 nm。
8.如权利要求2所述的制备方法,其特征在于,在步骤5)中,宽禁带阻挡层的材料采用氮化铝或氮化铟,厚度为5~50 nm。
9.如权利要求2所述的制备方法,其特征在于,在步骤7)中,氮化物铁电感光层的材料采用钪掺杂氮化铝、硼掺杂氮化铝或铱掺杂氮化铝,掺杂元素组分为18%~40%,厚度为50~100 nm。
10.如权利要求2所述的制备方法,其特征在于,在步骤10)中,透明栅电极的厚度为30~200nm。
CN202310835363.6A 2023-07-10 2023-07-10 一种电写光读氮化物铁电神经形态器件及其制备方法 Active CN116568042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310835363.6A CN116568042B (zh) 2023-07-10 2023-07-10 一种电写光读氮化物铁电神经形态器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310835363.6A CN116568042B (zh) 2023-07-10 2023-07-10 一种电写光读氮化物铁电神经形态器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116568042A CN116568042A (zh) 2023-08-08
CN116568042B true CN116568042B (zh) 2023-09-08

Family

ID=87490166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310835363.6A Active CN116568042B (zh) 2023-07-10 2023-07-10 一种电写光读氮化物铁电神经形态器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116568042B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117228641B (zh) * 2023-11-16 2024-01-30 北京大学 一种补偿氮空位并抑制漏电流的氮化物铁电薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332703A (ja) * 2000-05-23 2001-11-30 Fujitsu Ltd 変位型強誘電体装置およびその操作方法
US6617629B1 (en) * 2002-06-26 2003-09-09 The United States Of America As Represented By The Secretary Of The Navy Optically readable ferroelectric memory cell
CN115911094A (zh) * 2022-11-18 2023-04-04 北京大学 一种基于外延技术的三端铁电存储器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332703A (ja) * 2000-05-23 2001-11-30 Fujitsu Ltd 変位型強誘電体装置およびその操作方法
US6617629B1 (en) * 2002-06-26 2003-09-09 The United States Of America As Represented By The Secretary Of The Navy Optically readable ferroelectric memory cell
CN115911094A (zh) * 2022-11-18 2023-04-04 北京大学 一种基于外延技术的三端铁电存储器及其制备方法

Also Published As

Publication number Publication date
CN116568042A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
US11393904B2 (en) Nitride-based semiconductor device and method of manufacturing the same
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN116568042B (zh) 一种电写光读氮化物铁电神经形态器件及其制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
US20220399460A1 (en) Gan vertical trench mosfets and methods of manufacturing the same
CN111785797A (zh) 一种超薄量子阱结构AlGaN日盲紫外探测器及其制备方法
CN113193038B (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
WO2021226867A1 (zh) 紫外led及其制作方法
CN109244131B (zh) 一种高速晶体管及其制造方法
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN116153933A (zh) 一种GaN基CMOS器件及其制备方法
CN116828973A (zh) 基于hemt结构的镓系半导体忆阻器及其制备方法
CN112614834B (zh) 一种增强型与耗尽型hemt器件的集成芯片及制备方法
WO2022028225A1 (zh) 一种有栅源桥P-GaN增强型HEMT器件及其制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN110164994B (zh) InGaN/GaN多量子阱太阳能电池
CN111668304A (zh) 一种高线性mis-hemt器件及其制备方法
CN114361121B (zh) 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN111599856B (zh) 双沟道增强型准垂直结构GaN基JFET及其制备方法
JP5709630B2 (ja) 半導体装置とその製造方法
CN117712175A (zh) 一种基于AlScN铁电调控的GaN基场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant