CN116525659A - 纵向栅ldmosfet器件及制造方法、功率芯片 - Google Patents
纵向栅ldmosfet器件及制造方法、功率芯片 Download PDFInfo
- Publication number
- CN116525659A CN116525659A CN202310798837.4A CN202310798837A CN116525659A CN 116525659 A CN116525659 A CN 116525659A CN 202310798837 A CN202310798837 A CN 202310798837A CN 116525659 A CN116525659 A CN 116525659A
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- forming
- gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 210000000746 body region Anatomy 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H01L29/404—
-
- H01L29/66681—
-
- H01L29/7816—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体领域，提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，形成双场板结构，提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片所占面积，降低成本。
Description
技术领域
本发明涉及半导体领域，具体地涉及一种纵向栅LDMOSFET器件、一种纵向栅LDMOSFET器件的制造方法以及一种功率芯片。
背景技术
横向双扩散金属氧化物半导体场效应管（Lateral Double-diffused MOSFET，简称LDMOSFET）具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。
LDMOSFET器件通常具有横向的漂移区以及漂移区上方的栅极结构，并且在漂移区表面设置场板结构，以降低器件的表面电场，提高击穿电压。漂移区的长度与击穿电压相关，击穿电压越高，漂移区的长度越长，因此漂移区通常会占LDMOSFET一半的表面尺寸，尤其是高压LDMOSFET，漂移区所占的表面尺寸更大，导致整个芯片面积增大，成本增加。
发明内容
本发明的目的是提供一种纵向栅LDMOSFET器件及制造方法，以提高击穿电压，同时减少LDMOSFET芯片的面积。
为了实现上述目的，本发明一方面提供一种纵向栅LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。
本发明实施例中，所述源区包括第一源区和第二源区，所述第一源区设置于所述漂移区与所述纵向栅结构之间的体区表面，所述第二源区设置于远离所述漂移区且与所述半导体衬底相连的体区表面。
本发明实施例中，所述漂移区与所述纵向栅结构之间的体区表面还设置有接触端，所述接触端接入的电压小于所述第一源区接入的电压。
本发明实施例中，所述远离所述漂移区且与所述半导体衬底相连的体区表面还设置有隔离端，所述隔离端与所述第二源区相连并接地。
本发明实施例中，所述体区与所述漂移区之间的氧化层的厚度大于所述位于纵向栅底部的栅氧化层的厚度。
本发明另一方面提供一种纵向栅LDMOSFET器件的制造方法，包括：
在半导体衬底上形成阱区，在形成阱区的半导体衬底表面生长外延层；
在外延层形成纵向的第一深沟槽，使得第一深沟槽的底部与阱区相接；
在第一深沟槽的侧壁形成氧化层，在具有氧化层的第一深沟槽内形成漂移区；
在外延层形成纵向的第二深沟槽，使得第二深沟槽的底部与阱区相接；
在第二深沟槽的侧壁和底部形成栅氧化层，在具有栅氧化层的第二深沟槽内形成纵向栅结构，纵向栅结构两侧的外延层作为体区；
在体区表面形成源区，在漂移区表面形成漏区。
本发明实施例中，所述在半导体衬底上形成阱区，在形成阱区的半导体衬底表面生长外延层，包括：
采用P型硅衬底作为半导体衬底，在P型硅衬底表面进行热氧化处理形成二氧化硅薄层；
对P型硅衬底进行光刻，并注入N型离子，形成N型阱区；
去除P型硅衬底表面的二氧化硅薄层，在形成N型阱区的P型硅衬底表面外延生长P型硅，形成P型外延层。
本发明实施例中，所述在第一深沟槽的侧壁形成氧化层，在具有氧化层的第一深沟槽内形成漂移区，包括：采用化学气相沉积法在第一深沟槽内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第一深沟槽侧壁的二氧化硅形成氧化层；在具有氧化层的第一深沟槽内外延生长N型硅，形成N型漂移区。
本发明实施例中，所述在第二深沟槽的侧壁和底部形成栅氧化层，在具有栅氧化层的第二深沟槽内形成纵向栅结构，纵向栅结构两侧的外延层作为体区，包括：采用化学气相沉积法在第二深沟槽内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第二深沟槽侧壁和底部的二氧化硅形成栅氧化层；在具有栅氧化层的第二深沟槽内热氧化生长N型重掺杂的多晶硅，形成纵向栅结构，纵向栅结构靠近漂移区一侧的外延层作为第一体区，纵向栅结构另一侧的外延层作为第二体区。
本发明实施例中，所述在体区表面形成源区，在漂移区表面形成漏区，包括：在第一体区表面光刻形成第一源区的图形区域，在第二体区表面光刻形成第二源区的图形区域，在漂移区表面光刻形成漏区的图形区域；分别在第一源区的图形区域、第二源区的图形区域以及漏区的图形区域重掺杂注入N型离子，形成第一源区、第二源区以及漏区。
本发明实施例中，所述纵向栅LDMOSFET器件的制造方法还包括：在第一体区表面光刻形成接触端的图形区域，在第二体区表面光刻形成隔离端的图形区域，分别在接触端的图形区域和隔离端的图形区域注入P型离子，形成接触端和隔离端。
本发明还提供了一种功率芯片，该功率芯片包括上述的纵向栅LDMOSFET器件。
上述技术方案，通过纵向设置氧化层和纵向栅结构，使得体区、氧化层和漂移区构成第一场板结构，纵向栅结构与阱区构成第二场板结构，提高器件的击穿电压，可以在保持器件抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，在硅片厚度方向（纵向）上制作纵向栅和漂移区，减少芯片所占面积，降低成本。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明实施例提供的纵向栅LDMOSFET器件的结构示意图；
图2是本发明实施例提供的纵向栅LDMOSFET器件的制造方法的流程图；
图3a是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的N型阱区和P型外延层的结构示意图；
图3b是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的第一深沟槽的结构示意图；
图3c是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的氧化层的结构示意图；
图3d是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的N型漂移区的结构示意图；
图3e是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的第二深沟槽的结构示意图；
图3f是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的栅氧化层的结构示意图；
图3g是本发明实施例提供的纵向栅LDMOSFET器件的制造方法中形成的纵向栅结构的示意图；
图3h是本发明实施例提供的纵向栅LDMOSFET器件的制造方法形成的LDMOSFET器件的结构示意图。
附图标记说明
101-P型硅衬底，102-N型阱区，103-P型外延层，104-第一深沟槽，
105-氧化层，106-N型漂移区，107-第二深沟槽，108-栅氧化层，
109-纵向栅，110a-第一P型体区，110b-第二P型体区，
111a-第一源区，111b-第二源区，112-漏区，113-接触端，
114-隔离端。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本文的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、 “上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本文中，除非另有明确的规定和限定，“相连”、“相接”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个结构或区域内部的连通，也可以是两个结构或区域的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
如背景技术中所介绍的，现有的LDMOSFET器件通常具有横向的漂移区以及漂移区上方的栅极结构，并且在漂移区表面设置场板结构，以降低器件的表面电场，提高击穿电压。漂移区的长度与击穿电压相关，击穿电压越高，漂移区的长度越长，因此漂移区通常会占LDMOSFET一半的表面尺寸，尤其是高压LDMOSFET，漂移区所占的表面尺寸更大，导致整个芯片面积增大，成本增加。
为了改善上述问题，本发明实施方式提供一种纵向栅LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于体区与漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构。所述氧化层和纵向栅结构均与阱区相接，漂移区与纵向栅结构之间的体区与所述氧化层以及漂移区构成第一场板结构。纵向栅结构包括纵向栅以及栅氧化层，纵向栅以及位于纵向栅底部的栅氧化层与阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，使得体区、氧化层和漂移区构成第一场板结构，纵向栅结构与阱区构成第二场板结构，提高击穿电压。采用本发明的器件结构，可以在保持LDMOSFET抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，利用硅片厚度，在厚度方向（纵向）上制作纵向栅和漂移区，减少LDMOSFET芯片整体所占的面积，单位面积的晶圆可以产出更多的芯片，从而降低芯片成本。以下针对具体实施例对上述方案进行详细阐述。
图1是本发明实施例提供的纵向栅LDMOSFET器件的结构示意图。如图1所示，本实施例的纵向栅LDMOSFET器件，包括P型硅衬底101、N型阱区102、P型体区（第一P型体区110a和第二P型体区110b）、N型漂移区106、源区（第一源区111a和第二源区111b）、漏区112，还包括：纵向设置于第一P型体区110a与N型漂移区106之间的氧化层105，以及纵向设置于体区（第一P型体区110a与第二P型体区110b之间）的纵向栅结构。氧化层105和纵向栅结构均与N型阱区102相接，N型漂移区106与纵向栅结构之间的体区（即第一P型体区110a）作为场板，与氧化层105以及N型漂移区106构成第一场板结构。纵向栅结构包括纵向栅109以及栅氧化层108，纵向栅109以及位于纵向栅底部的栅氧化层108与N型阱区102构成第二场板结构。
本实施例中，源区包括第一源区111a和第二源区111b，第一源区111a设置于N型漂移区106与纵向栅结构之间的体区（即第一P型体区110a）表面，第二源区111b设置于远离N型漂移区106且与P型硅衬底101相连的体区（即第二P型体区110b）表面。N型漂移区106与纵向栅结构之间的体区（即第一P型体区110a）表面还设置有接触端113。接触端113接入的电压小于第一源区111a接入的电压，第一源区111a接入的电压小于漏区112电压，以确保第一P型体区110a与N型阱区102之间的PN结反向，使第一P型体区110a与氧化层105以及N型漂移区106构成第一场板结构。接触端113的电压作为频偏电压（VBS），用于维持器件的工作电压，接触端113的电压可以调节，从而调节器件的阈值电压。
本实施例中，远离N型漂移区106且与P型硅衬底101相连的体区（即第二P型体区110b）表面还设置有隔离端114，隔离端114与第二源区111b相连，第二P型体区110b与P型硅衬底101相连，P型硅衬底101接地，因此隔离端114和第二源区111b也是接地的。
由于纵向栅109本身是可以作为场板的，本实施例中纵向栅109、栅氧化层108与N型阱区102相接构成场板结构。第一P型体区110a既作为器件的源极体区又作为场板，与氧化层105以及N型漂移区106构成场板结构，因此本发明的LDMOSFET具有双场板结构。此外，第一P型体区110a表面设置有接触端113，通过调节接触端113的电压可以调节第一P型体区110a的阈值电压（控制导通电流），第一P型体区110a的阈值电压比第二P型体区110b的阈值电压更高，使得器件具有两个不同的阈值电压，达到类似于双栅结构的电压调控效果。
在具体实施例中，第一P型体区110a与N型漂移区106之间的氧化层105的厚度，大于纵向栅109底部的栅氧化层108的厚度。由于N型漂移区106的漏端电压较大，氧化层105需要分担较大的电场，起到降低表面电场的作用，之后再由栅氧化层108分担一部分电场，因此氧化层105的厚度要大于栅氧化层108的厚度。
本发明通过纵向设置氧化层和纵向栅结构，使得体区、氧化层和漂移区构成第一场板结构，纵向栅结构与阱区构成第二场板结构，提高器件的击穿电压，可以在保持器件抗击穿电压性能不变的条件下，同时减少漂移区的横向面积，在硅片厚度方向（纵向）上制作纵向栅和漂移区，减少芯片所占面积。例如，常规LDMOSFET器件的漂移区沟道大约为1μm，采用本发明的纵向栅结构，漂移区沟道可以缩减到0.1μm，栅氧化层的厚度也可以节约0.1-0.9μm，极大程度缩减了芯片所占面积。对于硅衬底来说，厚度大约780μm左右，在厚度（纵向）方向上制造漂移区，可以极大程度减少LDMOSFET的尺寸，提高芯片的产出，降低成本。
以下对上述的纵向栅LDMOSFET器件的制造方法进行详细阐述。
如图2所示，本发明实施例提供的纵向栅LDMOSFET器件的制造方法，包括以下步骤：
步骤201，在半导体衬底上形成阱区，在形成阱区的半导体衬底表面生长外延层。
具体的，以N型LDMOSFET器件为例，在P型硅衬底101表面进行热氧化处理形成二氧化硅薄层，在二氧化硅薄层上涂覆光刻胶，光刻显影得到阱区的图形区域，在对应的图形区域进行N型离子注入，去除光刻胶，并高温推进，形成N型阱区102。去除P型硅衬底表面的二氧化硅薄层，在形成N型阱区的P型硅衬底表面外延生长P型硅，形成P型外延层103，得到如图3a所示的结构。
步骤202，在外延层形成纵向的第一深沟槽，使得第一深沟槽的底部与阱区相接。
具体的，在P型外延层103表面再次进行热氧化处理形成二氧化硅薄层，然后进行光刻处理，采用干法刻蚀法对P型外延层103进行刻蚀处理，在纵向上形成与N型阱区102相接的第一深沟槽104，得到如图3b所示的结构。
步骤203，在第一深沟槽的侧壁形成氧化层，在具有氧化层的第一深沟槽内形成漂移区。
具体的，采用化学气相沉积法在第一深沟槽104内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第一深沟槽104侧壁的二氧化硅形成氧化层105，得到如图3c所示的结构。在具有氧化层105的第一深沟槽104内选择性外延生长N型硅，采用化学机械抛光（CMP）工艺进行平整化处理，形成N型漂移区106，得到如图3d所示的结构。
步骤204，在外延层形成纵向的第二深沟槽，使得第二深沟槽的底部与阱区相接。
具体的，采用干法刻蚀法对P型外延层103进行刻蚀处理，在纵向上形成与N型阱区102相接的第二深沟槽107，得到如图3e所示的结构。
步骤205，在第二深沟槽的侧壁和底部形成栅氧化层，在具有栅氧化层的第二深沟槽内形成纵向栅结构，纵向栅结构两侧的外延层作为体区。
具体的，采用化学气相沉积法在第二深沟槽107内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第二深沟槽107侧壁和底部的二氧化硅，形成栅氧化层108，得到如图3f所示的结构。采用低压化学气相淀积（LPCVD）工艺，在具有栅氧化层108的第二深沟槽107内生长N型重掺杂的多晶硅，形成纵向栅109，得到如图3g所示的纵向栅结构。其中，纵向栅结构靠近N型漂移区106一侧的P型外延层作为第一P型体区110a，纵向栅结构另一侧的P型外延层作为第二P型体区110b。
步骤206，在体区表面形成源区，在漂移区表面形成漏区。
具体的，在第一P型体区110a表面光刻形成第一源区的图形区域和接触端的图形区域，在第二P型体区110b表面光刻形成第二源区的图形区域和隔离端的图形区域，在N型漂移区106表面光刻形成漏区的图形区域。在第一源区的图形区域、第二源区的图形区域以及漏区的图形区域重掺杂注入N型离子，形成第一源区111a、第二源区111b以及漏区112，在接触端的图形区域和隔离端的图形区域注入P型离子，形成接触端113和隔离端114，得到如图3h所示的LDMOSFET器件。
本发明还提供了一种功率芯片，该功率芯片包括上述的纵向栅LDMOSFET器件，该功率芯片抗击穿电压更高，且芯片面积更小。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种纵向栅LDMOSFET器件，包括半导体衬底、阱区、体区、漂移区、源区以及漏区，其特征在于，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；
所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；
所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。
2.根据权利要求1所述的纵向栅LDMOSFET器件，其特征在于，所述源区包括第一源区和第二源区，所述第一源区设置于所述漂移区与所述纵向栅结构之间的体区表面，所述第二源区设置于远离所述漂移区且与所述半导体衬底相连的体区表面。
3.根据权利要求2所述的纵向栅LDMOSFET器件，其特征在于，所述漂移区与所述纵向栅结构之间的体区表面还设置有接触端，所述接触端接入的电压小于所述第一源区接入的电压。
4.根据权利要求2所述的纵向栅LDMOSFET器件，其特征在于，所述远离所述漂移区且与所述半导体衬底相连的体区表面还设置有隔离端，所述隔离端与所述第二源区相连并接地。
5.根据权利要求1所述的纵向栅LDMOSFET器件，其特征在于，所述体区与所述漂移区之间的氧化层的厚度大于所述位于纵向栅底部的栅氧化层的厚度。
6.一种纵向栅LDMOSFET器件的制造方法，其特征在于，包括：
在半导体衬底上形成阱区，在形成阱区的半导体衬底表面生长外延层；
在外延层形成纵向的第一深沟槽，使得第一深沟槽的底部与阱区相接；
在第一深沟槽的侧壁形成氧化层，在具有氧化层的第一深沟槽内形成漂移区；
在外延层形成纵向的第二深沟槽，使得第二深沟槽的底部与阱区相接；
在第二深沟槽的侧壁和底部形成栅氧化层，在具有栅氧化层的第二深沟槽内形成纵向栅结构，纵向栅结构两侧的外延层作为体区；
在体区表面形成源区，在漂移区表面形成漏区。
7.根据权利要求6所述的纵向栅LDMOSFET器件的制造方法，其特征在于，所述在半导体衬底上形成阱区，在形成阱区的半导体衬底表面生长外延层，包括：
采用P型硅衬底作为半导体衬底，在P型硅衬底表面进行热氧化处理形成二氧化硅薄层；
对P型硅衬底进行光刻，并注入N型离子，形成N型阱区；
去除P型硅衬底表面的二氧化硅薄层，在形成N型阱区的P型硅衬底表面外延生长P型硅，形成P型外延层。
8.根据权利要求6所述的纵向栅LDMOSFET器件的制造方法，其特征在于，所述在第一深沟槽的侧壁形成氧化层，在具有氧化层的第一深沟槽内形成漂移区，包括：
采用化学气相沉积法在第一深沟槽内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第一深沟槽侧壁的二氧化硅形成氧化层；
在具有氧化层的第一深沟槽内外延生长N型硅，形成N型漂移区。
9.根据权利要求6所述的纵向栅LDMOSFET器件的制造方法，其特征在于，所述在第二深沟槽的侧壁和底部形成栅氧化层，在具有栅氧化层的第二深沟槽内形成纵向栅结构，纵向栅结构两侧的外延层作为体区，包括：
采用化学气相沉积法在第二深沟槽内填充二氧化硅，对填充的二氧化硅进行刻蚀，保留第二深沟槽侧壁和底部的二氧化硅形成栅氧化层；
在具有栅氧化层的第二深沟槽内热氧化生长N型重掺杂的多晶硅，形成纵向栅结构，纵向栅结构靠近漂移区一侧的外延层作为第一体区，纵向栅结构另一侧的外延层作为第二体区。
10.根据权利要求9所述的纵向栅LDMOSFET器件的制造方法，其特征在于，所述在体区表面形成源区，在漂移区表面形成漏区，包括：
在第一体区表面光刻形成第一源区的图形区域，在第二体区表面光刻形成第二源区的图形区域，在漂移区表面光刻形成漏区的图形区域；
分别在第一源区的图形区域、第二源区的图形区域以及漏区的图形区域重掺杂注入N型离子，形成第一源区、第二源区以及漏区。
11.根据权利要求10所述的纵向栅LDMOSFET器件的制造方法，其特征在于，所述方法还包括：
在第一体区表面光刻形成接触端的图形区域，在第二体区表面光刻形成隔离端的图形区域，分别在接触端的图形区域和隔离端的图形区域注入P型离子，形成接触端和隔离端。
12.一种功率芯片，其特征在于，包括如权利要求1-5任一项所述的纵向栅LDMOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798837.4A CN116525659B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅ldmosfet器件及制造方法、功率芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798837.4A CN116525659B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅ldmosfet器件及制造方法、功率芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525659A true CN116525659A (zh) | 2023-08-01 |
| CN116525659B CN116525659B (zh) | 2023-09-12 |
Family
ID=87401537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310798837.4A Active CN116525659B (zh) | 2023-07-03 | 2023-07-03 | 纵向栅ldmosfet器件及制造方法、功率芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525659B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118588764A (zh) * | 2024-08-08 | 2024-09-03 | 北京智芯微电子科技有限公司 | Ldmosfet器件及制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201681942U (zh) * | 2010-04-09 | 2010-12-22 | 杭州电子科技大学 | 一种纵向沟道soi ldmos单元 |
| US20120228695A1 (en) * | 2011-03-11 | 2012-09-13 | Globalfoundries Singapore Pte. Ltd. | Ldmos with improved breakdown voltage |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| US20170317176A1 (en) * | 2013-11-18 | 2017-11-02 | Infineon Technologies Ag | Semiconductor Device Having a Channel Region Patterned into a Ridge by Adjacent Gate Trenches |
| CN111834462A (zh) * | 2018-06-28 | 2020-10-27 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| US20200373395A1 (en) * | 2019-05-21 | 2020-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field plate structure for high voltage device |
| US20210134964A1 (en) * | 2019-11-01 | 2021-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field plate structure to enhance transistor breakdown voltage |
| CN114759093A (zh) * | 2022-04-11 | 2022-07-15 | 东南大学 | 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件 |
| CN115642182A (zh) * | 2022-11-16 | 2023-01-24 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
| CN115863416A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 空气介质场板隔离的ldmosfet器件及制造方法 |
-
2023
- 2023-07-03 CN CN202310798837.4A patent/CN116525659B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201681942U (zh) * | 2010-04-09 | 2010-12-22 | 杭州电子科技大学 | 一种纵向沟道soi ldmos单元 |
| US20120228695A1 (en) * | 2011-03-11 | 2012-09-13 | Globalfoundries Singapore Pte. Ltd. | Ldmos with improved breakdown voltage |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| US20170317176A1 (en) * | 2013-11-18 | 2017-11-02 | Infineon Technologies Ag | Semiconductor Device Having a Channel Region Patterned into a Ridge by Adjacent Gate Trenches |
| CN111834462A (zh) * | 2018-06-28 | 2020-10-27 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| US20200373395A1 (en) * | 2019-05-21 | 2020-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field plate structure for high voltage device |
| US20210134964A1 (en) * | 2019-11-01 | 2021-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field plate structure to enhance transistor breakdown voltage |
| CN114759093A (zh) * | 2022-04-11 | 2022-07-15 | 东南大学 | 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件 |
| CN115642182A (zh) * | 2022-11-16 | 2023-01-24 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
| CN115863416A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 空气介质场板隔离的ldmosfet器件及制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118588764A (zh) * | 2024-08-08 | 2024-09-03 | 北京智芯微电子科技有限公司 | Ldmosfet器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525659B (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US9837508B2 (en) | Manufacturing method of trench power MOSFET | |
| CN103258846B (zh) | 双栅极横向mosfet | |
| US20110147830A1 (en) | Method of forming a self-aligned charge balanced power dmos | |
| JP2004523095A (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| US20120091563A1 (en) | Method for insulating a semiconductor material in a trench from a substrate | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| CN115064582A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
| KR20010102255A (ko) | 자기 정렬된 실리콘 탄화물 ｌｍｏｓｆｅｔ | |
| CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
| CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| CN117542879B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115863397B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN115863416B (zh) | 空气介质场板隔离的ldmosfet器件及制造方法 | |
| US20230100307A1 (en) | Method for manufacturing trench-gate mosfet | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| US7074658B2 (en) | Structure for an LDMOS transistor and fabrication method for thereof | |
| KR101801406B1 (ko) | 반도체 장치 및 관련 제조 방법 | |
| CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| CN115881778B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN118248738B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |