CN116525578A - 芯片供电电路 - Google Patents

Abstract

本申请实施例提供了一种芯片供电电路，其中，该芯片供电电路包括：处理器封装结构，包括层叠设置的第一封装部、芯片本体和第二封装部，第一封装部上设置有第一端子，第二封装部上设置有第二端子，第一端子和第二端子分别与芯片本体电连接，第一端子用于供电，第二端子用于传递信号；供电装置，设置于第一印刷电路板上，且第一印刷电路板上具有第三端子，第三端子用于与第一端子搭接，在第一端子和第三端子搭接的情况下，外接电源通过供电装置向处理器封装结构供电。通过本申请，解决了供电装置占用印刷电路板的面积较大，以及电流流通路径较长的问题，进而达到了提高处理器封装结构的供电效率的效果。

Description

芯片供电电路

技术领域

本申请实施例涉及芯片封装技术领域，具体而言，涉及一种芯片供电电路。

背景技术

在计算机等信息处理设备中，芯片是不可或缺的存在。所常用的如CPU，GPU，BMC，CPLD等各种芯片广泛使用于服务器等计算设备中。随着电子技术发展以及计算机计算能力需求的提高，处理器如CPU，GPU等的功率也随着提升。但是随着处理器的计算能力提升带来的功率提升，使得向处理器供电的电流不断增大。其中，现有技术中，处理器的供电电源放置在处理器的外围位置，且与处理器处于同一块印刷电路板上，从而不仅占用了一定的印刷电路板面积，而且在处理器工作时，由于电流的流通路径较长，阻抗较大，从而导致处理器的供电效率降低。

发明内容

本申请实施例提供了一种芯片供电电路，以至少解决相关技术中处理器的供电效率较低的问题。

根据本申请的一个实施例，提供了一种芯片供电电路，包括：

处理器封装结构，所述处理器封装结构包括层叠设置的第一封装部、芯片本体和第二封装部，所述第一封装部上设置有第一端子，所述第二封装部上设置有第二端子，所述第一端子和所述第二端子分别与所述芯片本体电连接，所述第一端子用于供电，所述第二端子用于传递信号；供电装置，所述供电装置设置于第一印刷电路板上，且所述第一印刷电路板上具有第三端子，所述第三端子用于与所述第一端子搭接，在所述第一端子和所述第三端子搭接的情况下，外接电源通过所述供电装置向所述处理器封装结构供电。

在一个示例性实施例中，所述第一端子包括针形端子，所述第三端子包括孔形端子，所述孔形端子用于搭接所述针形端子，在所述针形端子和所述孔形端子搭接的情况下，所述外接电源通过所述供电装置向所述处理器封装结构进行供电。

在一个示例性实施例中，所述第一端子包括焊盘，所述第三端子包括针形端子，所述焊盘用于搭接所述针形端子，以在所述针形端子和所述焊盘搭接的情况下，所述外接电源通过所述供电装置向所述处理器封装结构进行供电。

在一个示例性实施例中，所述第一印刷电路板上设置有第一过孔，所述第三端子包括贯穿设置于所述第一过孔侧壁的导电层，所述导电层连接所述第一端子。

在一个示例性实施例中，所述供电装置上设置有供电端子，以通过所述供电端子接入所述外接电源。

在一个示例性实施例中，所述第一端子和所述第三端子均包括多个，且所述第一端子和所述第三端子一一对应。

在一个示例性实施例中，所述第一端子垂直所述第一封装部，所述第二端子垂直所述第二封装部所述第一端子包括第一正端子和第一负端子，所述第二端子包括第二正端子和第二负端子，在所述第一正端子、所述第一负端子、所述第二正端子和所述第二负端子分别包括多个的情况下，所述第一正端子的数量和所述第一负端子的数量相同，所述第二正端子的数量和所述第二负端子的数量相同。

在一个示例性实施例中，多个所述第一正端子并排设置为第一排，多个所述第一负端子并排设置为第二排，所述第一排和所述第二排平行设置，且所述第一排和所述第二排交替设置。

在一个示例性实施例中，上述芯片供电电路还包括：第二印刷电路板，所述第二印刷电路板具有容纳槽，所述处理器封装结构设置在所述容纳槽内，且位于所述容纳槽内的所述第二印刷电路板上设置有第四端子，所述第四端子用于搭接所述第二端子，以将所述信号通过所述第二端子和所述第四端子传递至外接设备，所述外接设备与所述第四端子连接。

在一个示例性实施例中，所述第二端子和所述第四端子均包括多个，且多个所述第二端子和多个所述第四端子一一对应。

通过本申请，由于处理器封装结构包括了层叠设置的第一封装部、芯片本体和第二封装部，使得上述第一封装部和第二封装部分别设置在芯片本体的两侧，从而不仅能够通过第一封装部引出与芯片本体连接的第一端子，还能够通过第二封装部引出与芯片本体连接的第二端子，且在芯片本体的端子较多的情况下，能够将端子分散设置在上述第一封装部和第二封装部上，而不局限与设置在同一块印刷电路板上，解决了将端子设置在同一块印刷电路板时，由于印刷电路板的面积过大，导致处理器的平面面积增大的问题，进一步地，该芯片供电电路还包括有供电装置，该供电装置设置在第一印刷电路板上，且具有第三端子，从而在上述处理器封装结构需要供电的情况下，将上述设置有供电装置的第一印刷电路板放置在上述第一封装部远离第二封装部的一侧，并以使上述第三端子和第一端子进行搭接，达到为处理器封装结构供电的目的，且与现有技术中处理器封装结构和外围供电装置之间的距离相比，由于具有上述供电装置的第一印刷电路板可以直接放置在第一封装部上，因此，解决了供电装置占用处理器封装结构所处印刷电路板的面积的问题，以及使得处理器封装结构和供电装置之间的距离较短，从而通过上述供电装置为处理器封装结构供电时，电流的流通路径明显较短，从而避免了由于电流的流通路径较长导致的处理器的供电效率降低的问题，达到提高处理器封装结构的供电效率的效果。

附图说明

图1是根据本申请实施例的芯片供电电路中，处理器封装结构的剖面结构示意图；

图2是根据本申请实施例的芯片供电电路中，供电装置的剖面结构示意图；

图3是根据本申请实施例的芯片供电电路中，供电端子的剖面结构示意图；

图4是根据本申请实施例的芯片供电电路中，位于第一封装部上的第一端子在第一封装部上的垂直投影示意图；

图5是根据本申请实施例的芯片供电电路中，位于第二封装部上的第二端子在第二封装部上的垂直投影示意图；

图6是根据本申请实施例的芯片供电电路中，处理器封装结构和供电装置的连接关系示意图。

其中，上述附图包括以下附图标记：

10、芯片本体；20、第一封装部；30、第二封装部；40、第一印刷电路板；50、供电装置；501、供电端子；60、第三端子；70、第一端子；701、第一正端子；702、第一负端子；80、第二端子；801、第二正端子；802、第二负端子；90、第二印刷电路板。

具体实施方式

下文中将参考附图并结合实施例来详细说明本申请的实施例。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

正如背景技术中所提到的，由于现有技术中处理器的供电电源放置在处理器的外围位置，且与处理器处于同一块印刷电路板上，从而不仅占用了一定的印刷电路板面积，而且在处理器工作时，由于电流的流通路径较长，阻抗较大，会导致处理器的供电效率降低。为了解决上述技术问题，本申请的发明人提供了一种芯片供电电路。

根据本申请的一个示例性的实施例，提供了一种芯片供电电路，包括：处理器封装结构，上述处理器封装结构包括层叠设置的第一封装部20、芯片本体10和第二封装部30，上述第一封装部20上设置有第一端子(图中未示出)，上述第二封装部30上设置有第二端子(图中未示出)，上述第一端子和上述第二端子分别与上述芯片本体10电连接，上述第一端子用于供电，上述第二端子用于传递信号，如图1所示；供电装置50，上述供电装置50设置于第一印刷电路板40上，且上述第一印刷电路板40上具有第三端子60，上述第三端子60用于与上述第一端子搭接，在上述第一端子和上述第三端子60搭接的情况下，外接电源通过所述供电装置50向所述处理器封装结构供电，如图2所示。

采用上述的芯片供电电路，由于处理器封装结构包括了层叠设置的第一封装部20、芯片本体10和第二封装部30，使得上述第一封装部20和第二封装部30分别设置在芯片本体10的两侧，从而不仅能够通过第一封装部20引出与芯片本体10连接的第一端子，还能够通过第二封装部30引出与芯片本体10连接的第二端子，且在芯片本体10的端子较多的情况下，能够将端子分散设置在上述第一封装部20和第二封装部30上，而不局限与设置在同一块印刷电路板上，解决了将端子设置在同一块印刷电路板时，由于印刷电路板的面积过大，导致处理器的平面面积增大的问题，进一步地，该芯片供电电路还包括有供电装置50，该供电装置50设置在第一印刷电路板40上，且具有第三端子60，从而在上述处理器需要供电的情况下，将上述设置有供电装置50的第一印刷电路板40放置在上述第一封装部20远离第二封装部30的一侧，并以使上述第三端子60和第一端子进行搭接，达到为处理器供电的目的，且与现有技术中处理器和外围供电装置50之间的距离相比，由于具有上述供电装置50的第一印刷电路板40可以直接放置在第一封装部20上，因此，处理器和供电装置50之间的距离较短，从而通过上述供电装置50为处理器供电时，电流的流通路径明显较短，从而避免了由于电流的流通路径较长导致的处理器的供电效率降低的问题，达到提高处理器的供电效率的效果。

具体地，处理器封装结构上设置有电源端子和信号端子，且现有的处理器封装结构将上述电源端子和信号端子设置在同一块印刷电路板上，从而在所需电源端子和信号端子数量较多的情况下，为了满足电源端子和信号端子的数量要求，现有技术中通常将印刷电路板的平面面积增大，从而使得能够在该印刷电路板上设置更多的电源端子和信号端子。然而，随着集成电路产品体积越来越小，现有的上述方案明显不利于形成集成度更高的集成电路。从而为了解决上述问题，本申请的发明人提供了一种处理器封装结构，采用了在芯片本体10的相对两侧设置第一封装部20和第二封装部30的方式，使得上述第一封装部20和第二封装部30上均能够设置电源端子和信号端子，从而将上述在相同的平面面积下，能够设置更多的电源端子和信号端子，使得处理器封装结构能够在实现更高集成度的同时，满足设置更多的电源端子和信号端子的需求。

进一步地，上述电源端子和信号端子可以设置在芯片本体10的同一侧，也可以设置在芯片本体10的相对的两侧。示例性地，电源端子可以仅设置在第一封装部20上，信号端子可以仅设置在第二封装部30上，或电源端子中的部分设置在第一封装部20上，同时，信号端子中的部分也设置在第一封装部20上，使得在上述第一封装部20上不仅存在电源端子，还存在信号端子，且进一步地，位于上述第一封装部20上的电源端子和信号端子之间的位置关系可以根据实际需求进行合理的设置，与此同时，电源端子中的另一部分设置在第二封装部30上，信号端子中的另一部分也设置在该第二封装部30上，且进一步地，位于该第二封装部30上的电源端子和信号端子之间的位置关系可以根据实际需求进行合理的设置。因此，采用上述处理器封装结构，能够在相同的平面面积上设置更多的电源端子和信号端子。

进一步地，在一些示例性的实施例中，上述电源端子和上述信号端子同时位于同一块印刷电路板上，然而由于电源端子和信号端子的作用不同，因此会导致处理器封装结构的端子布局混杂，从而不利于布线设计。本申请的发明人为了解决上述技术问题，将电源端子和信号端子设置在了不同的印刷电路板上，从而避免出现同一块印刷电路板上存在多种不同功能的端子的情况，进而避免了布局混杂的现象，使得处理器封装结构更利于布线设计。示例性地，将电源端子全部设置在第一封装部20上(即第一封装部20上设置有第一端子，该第一端子即为电源端子，该第一端子用于连接供电装置50，使得该处理器封装结构在利用第一端子连接供电装置50的情况下，通过该供电装置50向处理器封装结构供电)，将信号端子全部设置在第二封装部30上(即第二封装部30上设置有第二端子面积第二端子即为信号端子，该信号端子用于连接外部设置，使得处理器封装结构和外部设置之间进行数据交互)。

具体地，现有技术中为了通过供电装置50向处理器封装结构供电，将供电装置50设置在处理器封装结构的外围，且与处理器封装结构设置在同一块印刷电路板上，且为了使得上述供电装置50和处理器封装结构之间形成电连接关系，供电装置50需要从处理器封装结构的外围引出连接线至处理器封装结构的电源端子，从而使得能够通过上述供电装置50向处理器封装结构供电，达到处理器封装结构与外部设备进行传递信号的目的。然而，现有技术中的该种设置方式不仅使得上述供电装置50占用了处理器封装结构所在的印刷电路板的部分平面面积，导致印刷电路板的平面面积增大，还由于存在从外围引出至处理器封装结构的连接线，从而同时还导致了供电装置50和处理器封装结构之间的电流流通路径较长，造成印刷电路板的阻抗较大，导致供电效率较低的问题。

在一些示例性的实施方式中，为了解决上述技术问题，本申请的发明人在上述芯片供电电路中还提供了一种供电装置50，如图2所示，该供电装置50设置在不同于第一封装部20和第二封装部30的第一印刷电路板40上，且为了使得供电装置50与上述处理器封装结构电连接，该第一印刷电路板40上设置有第三端子60，从而通过电连接位于第一封装部20上的第一端子和位于第一印刷电路板40上的第三端子60，使得通过上述供电装置50能够直接为处理器封装结构供电。

从而相比于现有技术，本示例性的实施例中的该供电装置50没有设置在处理器封装结构的同一块印刷电路板上，从而避免了增大设置处理器封装结构的印刷电路板的平面面积的问题，且由于该供电装置50没有设置在处理器封装结构的同一块印刷电路板上，从而在通过该供电装置50向处理器封装结构供电的情况下，不必引出连接供电装置50和处理器封装结构的连接线，只需通过搭接第一端子和第三端子60即可实现通过供电装置50向处理器封装结构供电的目的，从而缩短了供电装置50和处理器封装结构之间的电流流通路径，减小了印刷电路板的阻抗，进而由于芯片供电电路的功率损耗P＝I²×R，可知通过本申请的上述设置方式能够在一定程度上减小功率损耗，其中，I为供电电流，R为设置处理器封装结构的印刷电路板本身的阻抗。

进一步地，上述示例性的实施方式中，由于缩短了处理器封装结构和供电装置50之间的电流流通路径，减小了印刷电路板的阻抗的同时，由于芯片供电电路的压降V＝I×R，其中，I为供电电流，R为设置处理器封装结构的印刷电路板本身的阻抗，从而可知，采用上述供电装置50，上述处理器封装结构，以及采用上述供电装置50和处理器封装结构之间的设置关系，使得芯片供电电路的压降明显降低，从而有利于处理器封装结构在工作过程中的电源动态响应，使得电源稳定性得到较大提升。

在一些示例性的实施方式中，上述第一端子包括针形端子，上述第三端子60包括孔形端子，上述孔形端子用于搭接上述针形端子，在上述针形端子和上述孔形端子搭接的情况下，外接电源通过上述供电装置50向上述处理器封装结构进行供电。

其中，上述示例性的实施方式中，为了使得设置有第一端子的第一封装部20和设置有第三端子60的第一印刷电路板40形成稳定连接的基础上，还能够使得芯片供电电路具有更大的供电电流和更强的信号强度，将上述第一封装部20的第一端子设计为针形端子，第一印刷电路板40的第三端子60设计为孔形端子，从而使得针形端子和孔形端子搭接，且通常情况下，由于该针形端子的针脚比较粗壮，因而可以实现上述承受更大的供电电流以及更强的信号强度的目的。

在一些示例性的实施方式中，上述第一端子包括焊盘，上述第三端子60包括触点端子，上述焊盘用于搭接上述触点端子，以在上述触点端子和上述焊盘搭接的情况下，外接电源通过上述供电装置50向上述处理器封装结构进行供电。

其中，在一些示例性的实施方式中，由于处理器封装结构上设置有针形端子，从而在针形端子本身比较脆弱的情况下，会导致芯片供电电路的安全性较低，因此，上述示例性的实施方式中，为了使得设置有第一端子的第一封装部20和设置有第三端子60的第一印刷电路板40形成稳定连接的基础上，还能够使得芯片供电电路具有更高的安全性，即芯片供电电路不容易损坏等。本申请的发明人提供了上述设置方式，使得第一端子设置为包括焊盘的平面的结构，从而避免了由于针脚损坏导致的处理器封装结构的损坏，以及芯片供电电路的安全性较低的问题，进一步地，由于在第一封装部20上将焊盘作为了第一端子，从而为了更好的连接第一封装部20和的第一印刷电路板40，将上述第一印刷电路板40的第三端子60设置为触点端子，使得触点端子能够搭接上述焊盘，以实现在上述触点端子和焊盘搭接的情况下，通过供电装置50性处理器封装结构供电的目的。进一步地，该触点端子相较于针形端子更加细小，且该触点端子可以弯折以提供弹性，从而能够设置数量更多的连接端子。

进一步地，上述触点端子的材料可以包括金、铜、锌、钯、镍、银及合金等，采用上述触点端子可以提高芯片供电电路的耐用性和信号传输的可靠性。

在一些示例性的实施方式中，上述第一印刷电路板40上设置有第一过孔(图中未示出)，上述第三端子60包括贯穿设置于上述第一过孔侧壁的导电层，上述导电层连接上述第一端子。

其中，现有技术中为了使得印刷电路板上层与层之间形成电气连接和固定器件，通常在印刷电路板上设置有过孔。进一步地，上述示例性的实施方式中，为了使得第一印刷电路板40上各层和第一端子连接，在第三印刷电路设置有第一过孔，该第一过孔的侧壁上镀有导电层，从而使得第一印刷电路板40上的层与层通过该第一过孔的导电层形成电连接，进一步地，为了使得第一印刷电路板40和位于第一封装部20的第一端子形成电连接，在该第一印刷电路板40上还设置连接端子，使得该连接端子连接上述导电层形成第三端子60，并使得第三端子60和上述第一端子形成电连接，达到将供电装置50和处理器封装结构电连接，以通过上述供电装置50为处理器封装结构供电的目的。

在一些示例性的实施方式中，如图3所示，上述供电装置50上设置有供电端子501，以通过上述供电端子501接入外接电源。

其中，上述示例性的实施方式中，在上述第一印刷电路板40的第三端子60和第一端子搭接的情况下，为了使得通过供电装置50向上述处理器封装结构供电，在该供电装置50上还设置有供电端子501，该供电端子501用于接入电源。进一步地，在上述供电装置50接入电源的情况下，由于该供电装置50通过第三端子60和第一端子连接处理器封装结构，从而电流能够通过上述第三端子60和第一端子直接接入处理器封装结构中，而不需要另外从第三端子60处或第一端子处引出连接线，减少了现有技术中从第一封装部20上流经电流的路径，进而使得第一封装部20的阻抗减小，进一步降低了芯片供电电路的功率损耗，以及使得通过供电端子501和供电装置50向处理器封装结构供电之后，处理器封装结构在工作过程中的电源动态响应得到改善，从而提升了电源稳定性。

在一些示例性的实施方式中，上述第一端子和上述第三端子60均包括多个，且上述第一端子和上述第三端子60一一对应。

其中，为了使得处理器封装结构的性能和功能得到优化，现有技术中在处理器封装结构上设置了越来越多的连接端子，进一步地，上述示例性的实施方式中，为了使得处理器封装结构上的每个第一端子之间均能够实现被使用，在上述供电装置50上的第一印刷电路板40上相应设置了多个第三端子60，从而使得多个第一端子和多个第三端子60一一对应设置，达到能够使得处理器封装结构的更多第一端子被有效利用的目的，进而在使用更多的第一端子连接第三端子60的情况下，使得处理器封装结构的性能和功能得到提升。

示例性地，由于处理器封装结构的处理器速度越快，所需的电路和电源就越大，从而相应的连接端子的数量也会增加，因此，采用上述示例性的实施方式，在将第一端子全部设置在第一封装部20上，第二端子全部设置在第二封装部30上，能够使得在相同的平面面积上，设置更多的第一端子，从而在第一端子通过第三端子60和供电端子501连接电源的情况下，使得处理器封装结构的处理器速度得到有效提升。

在一些示例性的实施方式中，上述第一端子70设置在第一封装部20上，且上述第一端子70垂直上述第一封装部20，上述第一端子70包括第一正端子701和第一负端子702，如图4所示；上述第二端子80设置在第二封装部30上，且上述第二端子80垂直上述第二封装部30，上述第二端子80包括第二正端子801和第二负端子802，如图5所示。在上述第一正端子701、上述第一负端子702、上述第二正端子801和上述第二负端子802分别包括多个的情况下，上述第一正端子701的数量和上述第一负端子702的数量相同，上述第二正端子801的数量和上述第二负端子802的数量相同。

其中，在上述芯片供电电路接入电源的情况下，由于通过供电装置50向处理器封装结构供电的电流为直流电(DC)，且该直流电(DC)有正负之分，因此，上述示例性的实施方式中，为了使得处理器封装结构在接收直流电(DC)的过程中连接到正确的正负极，并确保处理器封装结构能够稳定的、可靠地获取所需的电流，在工作过程中不受到干扰或损坏，将上述第一端子70设置为第一正端子701和第一负端子702，从而提高芯片供电电路在工作过程中的安全性。

进一步地，在上述芯片供电电路接入外接电源的情况下，该处理器封装结构能够处于工作状态，从而能够使得处理器封装结构通过第二封装部30上的第二端子80传输信号，进而由于接收处理器封装结构传输的信号的接口可能存在正负极区别，例如USB、HDMI等数字接口，以使数字信号在传输过程中保证正确的方向和级别，从而在上述示例性的实施方式中，通过设置第二端子80为第二正端子801和第二负端子802，以实现通过给连接不同的信号线的第二端子80设置正负极来确保信号传输的正确性和可靠性的目的。

在一些示例性的实施方式中，多个上述第一正端子701并排设置为第一排，多个上述第一负端子702并排设置为第二排，上述第一排和上述第二排平行设置，且上述第一排和上述第二排交替设置，如图4所示。

其中，现有处理器封装结构中，通常将电源触点(第一端子70)和信号触点(第二端子80)设置在同一块印刷电路板上，且上述电源触点(第一端子70)和上述信号触点(第二端子80)混杂布局，使得处理器封装结构的布线设计具有很大的挑战，因此，上述示例性的实施方式中，在将上述第一端子70设置在第一封装部20，将上述第二端子80设置在第二封装部30的基础上，由于上述第一端子70包括多个，从而在第一端子70包括第一正端子701和第一负端子702的情况下，上述第一正端子701和第一负端子702可以包括多个，进一步地，为了使得上述第一正端子701和第一负端子702之间的布局有利于处理器封装结构的布线设计，采用了将多个第一正端子701并排设置，且多个第一负端子702并排设置的方式，使得多个第一正端子701构成第一排，多个第一负端子702构成第二排，从而便于处理器封装结构的布线设计。

进一步地，在上述第一端子70和第二端子80的数量较多的情况下，上述多个第一正端子701可以形成多个第一排，且每个上述第一排具有并排设置的多个第一正端子701，相应地，上述多个第一负端子702可以形成多个第二排，且每个上述第二排具有并排设置的多个第一负端子702，且每个第一排和每个第二排交替设置，相邻任意两排平行设置，从而实现达到布局整齐的目的，使得该示例性的实施例中的处理器封装结构更有利于布线设计。

在一些示例性的实施方式中，如图6所示，芯片供电电路除了包括层叠设置的第一封装部20、芯片本体10和第二封装部30，以及设置在第一印刷电路板40上的供电装置50和第三端子60之外，还包括：第二印刷电路板90，上述第二印刷电路板90具有容纳槽(图中未示出)，上述处理器封装结构设置在上述容纳槽内，且位于上述容纳槽内的上述第二印刷电路板90上设置有第四端子(图中未示出)，上述第四端子用于搭接上述第二端子和目标电子元件，以将上述信号通过上述第二端子和上述第四端子传递至上述目标电子元件。

其中，由于处理封装结构与外接设备的信号传输需要通过主板来实现，因此上述示例性的实施方式中，该芯片供电电路还包括有第二印刷电路板90，使得该第二印刷电路板90承载上述处理器封装结构和目标电子元件之间的联结、固定和布线，进一步地，该第二印刷电路板90上设置有容纳槽，从而使得处理器封装结构被插在上述第二印刷电路板90上，且该第二印刷电路板90上设置有第四端子，从而在将上述处理器封装结构放置在该第二印刷电路板90上时，能够使得上述第四端子和处理器封装结构的第二端子连接，以使处理器封装结构和第二印刷电路板90连接，从而在第二印刷电路板90上形成一个独立模块。进一步地，上述目标电子元件可以包括内存、显卡、声卡等，且均安装在上述第二印刷电路板90上，并与上述处理器封装结构通过第二端子和第四端子形成电连接，以将上述信号通过上述第二端子和上述第四端子传递至上述目标电子元件。

在一些示例性的实施方式中，上述第二端子和上述第四端子均包括多个，且多个上述第二端子和多个上述第四端子一一对应。

其中，由于处理器封装结构对应的指令集规定了每个信号端子(第二端子)代表不同的功能，即不同的信号端子(第二端子)需要与其他不同的目标电子元件连接在一起以实现特定任务，从而上述示例性的实施方式中，在上述第二端子和第四端子均包括多个的情况下，上述多个第二端子能够和第四端子一一对应，从而能够精准的匹配第二端子和第二印刷电路板90上的第四端子，实现确保第二端子80能够正确的连接到相应的其他电子元件上的目的。示例性地，上述第二端子80代表的不同功能可以包括控制、数据输入/输出、时钟等，即上述信号可以包括控制信号、数据输入/输出信号、时钟信号等，从而进一步说明每个信号端子(第二端子)都有其特定的作用和用途，因此正确连接上述第二端子80和第四端子以确保对处理器封装结构进行正确操作。

进一步地，在上述信号端子(第二端子)数量较多的情况下，更多的信号端子(第二端子)意味着更块的数据传输速度，从而能够提高处理器封装结构的处理效率，且由于每个信号端子(第二端子)具有不同的功能，因此更多的信号端子(第二端子)还意味着能够为处理器封装结构额外添加更多的支持功能，检测具有该处理器封装结构的系统中出现的问题及采用相应操作等。

从以上的描述中，可以看出，本发明的上述实施例实现了如下技术效果：

1、由于处理器封装结构包括了层叠设置的第一封装部、芯片本体和第二封装部，使得上述第一封装部和第二封装部分别设置在芯片本体的两侧，从而不仅能够通过第一封装部引出与芯片本体连接的第一端子，还能够通过第二封装部引出与芯片本体连接的第二端子，且在芯片本体的端子较多的情况下，能够将端子分散设置在上述第一封装部和第二封装部上，而不局限与设置在同一块印刷电路板上，解决了将端子设置在同一块印刷电路板时，由于印刷电路板的面积过大，导致处理器的平面面积增大的问题；

2、进一步地，该芯片供电电路还包括有供电装置，该供电装置设置在第一印刷电路板上，且具有第三端子，从而在上述处理器需要供电的情况下，将上述设置有供电装置的第一印刷电路板放置在上述第一封装部远离第二封装部的一侧，并以使上述第三端子和第一端子进行搭接，达到为处理器供电的目的，且与现有技术中处理器和外围供电装置之间的距离相比，由于具有上述供电装置的第一印刷电路板可以直接放置在第一封装部上，因此，处理器和供电装置之间的距离较短，从而通过上述供电装置为处理器供电时，电流的流通路径明显较短，从而避免了由于电流的流通路径较长导致的处理器的供电效率降低的问题，达到提高处理器的供电效率的效果。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片供电电路，其特征在于，包括：

处理器封装结构，所述处理器封装结构包括层叠设置的第一封装部、芯片本体和第二封装部，所述第一封装部上设置有第一端子，所述第二封装部上设置有第二端子，所述第一端子和所述第二端子分别与所述芯片本体电连接，所述第一端子用于供电，所述第二端子用于传递信号；

供电装置，所述供电装置设置于第一印刷电路板上，且所述第一印刷电路板上具有第三端子，所述第三端子用于与所述第一端子搭接，在所述第一端子和所述第三端子搭接的情况下，外接电源通过所述供电装置向所述处理器封装结构供电。

2.根据权利要求1所述的芯片供电电路，其特征在于，所述第一端子包括针形端子，所述第三端子包括孔形端子，所述孔形端子用于搭接所述针形端子，在所述针形端子和所述孔形端子搭接的情况下，所述外接电源通过所述供电装置向所述处理器封装结构进行供电。

3.根据权利要求1所述的芯片供电电路，其特征在于，所述第一端子包括焊盘，所述第三端子包括针形端子，所述焊盘用于搭接所述针形端子，以在所述针形端子和所述焊盘搭接的情况下，所述外接电源通过所述供电装置向所述处理器封装结构进行供电。

4.根据权利要求1至3中任一项所述的芯片供电电路，其特征在于，所述第一印刷电路板上设置有第一过孔，所述第三端子包括贯穿设置于所述第一过孔侧壁的导电层，所述导电层连接所述第一端子。

5.根据权利要求1至3中任一项所述的芯片供电电路，其特征在于，所述供电装置上设置有供电端子，以通过所述供电端子接入所述外接电源。

6.根据权利要求1至3中任一项所述的芯片供电电路，其特征在于，所述第一端子和所述第三端子均包括多个，且所述第一端子和所述第三端子一一对应。

7.根据权利要求1至3中任一项所述的芯片供电电路，其特征在于，所述第一端子垂直所述第一封装部，所述第二端子垂直所述第二封装部，所述第一端子包括第一正端子和第一负端子，所述第二端子包括第二正端子和第二负端子，在所述第一正端子、所述第一负端子、所述第二正端子和所述第二负端子分别包括多个的情况下，所述第一正端子的数量和所述第一负端子的数量相同，所述第二正端子的数量和所述第二负端子的数量相同。

8.根据权利要求7所述的芯片供电电路，其特征在于，多个所述第一正端子并排设置为第一排，多个所述第一负端子并排设置为第二排，所述第一排和所述第二排平行设置，且所述第一排和所述第二排交替设置。

9.根据权利要求1至3中任一项所述的芯片供电电路，其特征在于，还包括：

第二印刷电路板，所述第二印刷电路板具有容纳槽，所述处理器封装结构设置在所述容纳槽内，且位于所述容纳槽内的所述第二印刷电路板上设置有第四端子，所述第四端子用于搭接所述第二端子和目标电子元件，以将所述信号通过所述第二端子和所述第四端子传递至所述目标电子元件。

10.根据权利要求9所述的芯片供电电路，其特征在于，所述第二端子和所述第四端子均包括多个，且多个所述第二端子和多个所述第四端子一一对应。