CN116525447A - 在vdmos与ldmos集成平台中制备ldmos的方法 - Google Patents
在vdmos与ldmos集成平台中制备ldmos的方法 Download PDFInfo
- Publication number
- CN116525447A CN116525447A CN202310571932.0A CN202310571932A CN116525447A CN 116525447 A CN116525447 A CN 116525447A CN 202310571932 A CN202310571932 A CN 202310571932A CN 116525447 A CN116525447 A CN 116525447A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- ldmos
- vdmos
- substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，在第一半导体衬底正面通过光刻暴露需要刻蚀的区域，然后进行选择性刻蚀所述第一半导体衬底上需要生长氧化膜的区域，在所述区域形成一个局部台阶状的形貌；通过氧化工艺生长一层较厚的氧化膜，其厚度使得所形成的台阶形貌能被完全覆盖；去除所述第一半导体衬底表面的氧化膜；再提供一第二半导体衬底，将所述第二半导体衬底与所述第一半导体衬底叠加在一起所述第二半导体衬底叠加于所述第一半导体的正面。本发明通过局部刻蚀、生长氧化层膜和键合技术实现了局部SOI衬底结构，在该局部SOI结构处制备LDMOS，非SOI衬底结构区域制备VDMOS，既保证了VDMOS功能的实现和性能的需求，又大大降低了集成平台下的设计和工艺难度。
Description
技术领域
本发明涉及半导体器件制造领域，特别是指一种在VDMOS与LDMOS集成平台中制备LDMOS的方法。
背景技术
LDMOS是一种双扩散结构的功率器件。这项技术是在相同的源/漏区域注入两次，一次注入浓度较大（典型注入剂量 1015cm-2）的砷（As），另一次注入浓度较小（典型剂量1013cm-2）的硼（B）。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远（图中P阱），形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在有源区和漏区之间有一个漂移区。
VDMOS是一种电流垂直流动的双扩散MOS器件是电压控制型器件。在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极和源极之间流过适量的电流，VDMOS兼有双极晶体管和普通MOS器件的优点。与双极晶体管相比，它的开关速度，开关损耗小；输入阻抗高，驱动功率小；频率特性好；跨导高度线性。
在VDMOS与LDMOS集成工艺中，需要在重掺杂衬底和外延层上同时制备VDMOS和LDMOS两种器件，如图1所示，包含第一半导体衬底1和第一半导体衬底1之上的外延层2。但是在此集成工艺平台中，LDMOS的纵向隔离难以保证，因为：
1.衬底与外延层杂质掺杂浓度都很高；
2.外延层厚度受限于VDMOS性能要求，不能太厚；
3.衬底在某些工作状态下会加高压。
因此，LDMOS的结构需求与VDMOS的需求互相冲突，导致器件的性能受限。
发明内容
本发明所要解决的技术问题在于提供一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，既保证了VDMOS功能的实现和性能的需求，又降低了LDMOS设计和工艺难度。
本发明所述的一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，包含：
提供一第一半导体衬底，在所述第一半导体衬底上通过光刻暴露需要刻蚀的区域，然后进行选择性刻蚀所述第一半导体衬底上需要生长氧化膜的区域，在所述区域形成一个局部台阶状的形貌；
通过氧化工艺生长一层较厚的氧化膜，其厚度使得所形成的台阶形貌能被完全覆盖；
去除所述第一半导体衬底表面的氧化膜；
再提供一第二半导体衬底，利用硅片键合技术将所述第二半导体衬底与所述第一半导体衬底键合在一起。
进一步地，所述的第一半导体衬底为重掺杂的半导体衬底，包括硅衬底或者锗硅衬底、砷化镓衬底、氮化镓衬底、碳化硅衬底。
进一步地，所述的选择性刻蚀是使用干法刻蚀工艺对所述第一半导体衬底进行刻蚀，或者是采用湿法刻蚀工艺刻蚀光刻胶打开区域的第一半导体衬底。
进一步地，通过CMP工艺去除所述半导体衬底表面的氧化膜，研磨停止于所述半导体衬底表面的台阶处，台阶区域保留的氧化膜与所述台阶上的半导体衬底表面平齐。
进一步地，所述的第二半导体衬底为重掺杂的半导体衬底，或者是外延。
进一步地，利用硅片键合技术将所述的第二半导体衬底于所述第一半导体衬底键合在一起。
进一步地，所述的第一半导体衬底与所述的第二半导体衬底键合之后，在所述台阶处保留的氧化膜与所述第一半导体衬底及第二半导体衬底形成局部SOI衬底的结构，在所述的局部SOI衬底区域进行LDMOS的制作。
本发明所述的一种VDMOS与LDMOS集成平台中制备LDMOS的方法，在VDMOS和LDMOS集成平台中，通过局部刻蚀、生长氧化层膜和键合技术实现了局部SOI结构，在该局部SOI结构处制备LDMOS，既保证了VDMOS功能的实现和性能的需求，又大大降低了LDMOS设计和工艺难度。
附图说明
图1 是在VDMOS与LDMOS集成工艺中，需要在重掺杂衬底和外延层上同时制备VDMOS和LDMOS两种器件的剖面示意图。
图2～5 是本发明工艺步骤示意图。
图6 是本发明工艺步骤流程图。
1是第一半导体衬底，2是外延，3是氧化膜，4是第二半导体衬底或外延，5是光刻胶。
实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明实施例提出了一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，包含：
如图2所示，提供一第一半导体衬底1，一般为硅衬底，在其他工艺环境下也可以是锗硅衬底、氮化镓衬底等。在所述第一半导体衬底1上通过光刻暴露需要刻蚀的区域，然后进行选择性的干法刻蚀工艺对所述第一半导体衬底上需要生长氧化膜的区域进行过刻蚀，在所述区域形成一个局部台阶状的形貌。该低于第一半导体衬底顶面的台阶处区域将用于制作LDMOS。
通过氧化工艺生长一层较厚的氧化膜3，其厚度使得所形成的台阶形貌能被完全覆盖。如图3所示，氧化膜的淀积使得台阶处再次被填平，整个第一半导体衬底表面恢复平坦。
如图4所示，通过CMP工艺，去除所述第一半导体衬底表面的氧化膜3。研磨停止于第一半导体衬底1的顶面，使其衬底表面重新，台阶处的氧化膜的上顶面与第一半导体衬底的上顶面平齐。
再提供一高浓度、重掺杂的第二半导体衬底4，或者是外延。利用硅片键合技术将所述第二半导体衬底4与所述第一半导体衬底1键合在一起。所述的第一半导体衬底与所述的第二半导体衬底键合之后，在所述台阶处保留的氧化膜3与所述第一半导体衬底1及第二半导体衬底4形成局部SOI衬底的结构，在所述的局部SOI衬底区域可进行LDMOS的制作，而在其他区域可进行VDMOS器件的制作工艺。
本发明在VDMOS和LDMOS集成工艺平台中，在重掺杂衬底和外延层上同时制备VDMOS和LDMOS两种器件，并保证了LDMOS纵向隔离BV的要求的方法。本发明通过局部刻蚀、生长氧化膜和键合技术实现了局部SOI结构，在该局部SOI结构处制备LDMOS，既保证了VDMOS功能的实现和性能的需求，又大大降低了LDMOS设计和工艺难度，保证了纵向的隔离，非常适用于需要同时制作VDMOS和LDMOS的集成平台中
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：包含：
提供一第一半导体衬底，在所述第一半导体衬底正面通过光刻暴露需要刻蚀的区域，然后进行选择性刻蚀所述第一半导体衬底上需要生长氧化膜的区域，在所述区域形成一个局部台阶状的形貌；
通过氧化工艺生长一层较厚的氧化膜，其厚度使得所形成的台阶形貌能被完全覆盖；
去除所述第一半导体衬底表面的氧化膜；
再提供一第二半导体衬底，将所述第二半导体衬底与所述第一半导体衬底叠加在一起所述第二半导体衬底叠加于所述第一半导体的正面。
2.如权利要求1所述的在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：所述的第一半导体衬底为重掺杂的半导体衬底，包括硅衬底或者锗硅衬底、砷化镓衬底、氮化镓衬底、碳化硅衬底。
3.如权利要求1所述的在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：所述的选择性刻蚀是使用干法刻蚀工艺对所述第一半导体衬底进行刻蚀，或者是采用湿法刻蚀工艺刻蚀光刻胶打开区域的第一半导体衬底。
4.如权利要求1所述的深阱的工艺方法，其特征在于：通过CMP工艺去除所述半导体衬底表面的氧化膜，研磨停止于所述半导体衬底表面的台阶处，台阶区域保留的氧化膜与所述台阶上的半导体衬底表面平齐。
5.如权利要求1所述的在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：所述的第二半导体衬底为重掺杂的半导体衬底，或者是外延。
6.如权利要求1所述的在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：利用硅片键合技术将所述的第二半导体衬底于所述第一半导体衬底键合在一起。
7.如权利要求6所述的在VDMOS与LDMOS集成平台中制备LDMOS的方法，其特征在于：所述的第一半导体衬底与所述的第二半导体衬底键合之后，在所述台阶处保留的氧化膜与所述第一半导体衬底及第二半导体衬底形成局部SOI衬底的结构，在所述的局部SOI衬底区域进行LDMOS的制作，并结合在没有SOI衬底的区域进行VDMOS的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310571932.0A CN116525447A (zh) | 2023-05-19 | 2023-05-19 | 在vdmos与ldmos集成平台中制备ldmos的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310571932.0A CN116525447A (zh) | 2023-05-19 | 2023-05-19 | 在vdmos与ldmos集成平台中制备ldmos的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116525447A true CN116525447A (zh) | 2023-08-01 |
Family
ID=87402971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310571932.0A Pending CN116525447A (zh) | 2023-05-19 | 2023-05-19 | 在vdmos与ldmos集成平台中制备ldmos的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525447A (zh) |
-
2023
- 2023-05-19 CN CN202310571932.0A patent/CN116525447A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401130B1 (ko) | 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법 | |
| US6476450B2 (en) | BICMOS semiconductor integrated circuit device and fabrication process thereof | |
| US7384836B2 (en) | Integrated circuit transistor insulating region fabrication method | |
| US7598128B2 (en) | Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor | |
| JP2001127289A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9935176B1 (en) | Method for fabricating LDMOS using CMP technology | |
| DE102016104968B3 (de) | Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung | |
| JPH1022398A (ja) | トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法 | |
| CN111435678B (zh) | 环栅晶体管的制备方法 | |
| CN114171585B (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
| CN116525447A (zh) | 在vdmos与ldmos集成平台中制备ldmos的方法 | |
| WO2022017110A1 (zh) | 一种半导体器件的制造方法、半导体器件 | |
| CN114335156A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN100505275C (zh) | 双极晶体管和背栅晶体管的结构和方法 | |
| US20080272401A1 (en) | Inverted Junction Field Effect Transistor and Method of Forming Thereof | |
| JPH08330527A (ja) | 半導体基板の製造方法 | |
| JP2548832B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004221530A (ja) | 半導体装置 | |
| CN108063112B (zh) | 一种局部化soi区域制造方法 | |
| WO2019128555A1 (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| CN114220847B (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
| CN114121677B (zh) | 一种fdsoi器件的沟道制作工艺优化方法 | |
| JP3484177B2 (ja) | 半導体装置とその製造方法 | |
| CN114496802B (zh) | Ldmosfet器件的制作方法及ldmosfet器件 | |
| US11735657B2 (en) | Method for fabricating transistor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |