CN116522833A - 载流子电路建模方法、设备及存储介质 - Google Patents

载流子电路建模方法、设备及存储介质 Download PDF

Info

Publication number
CN116522833A
CN116522833A CN202310756645.7A CN202310756645A CN116522833A CN 116522833 A CN116522833 A CN 116522833A CN 202310756645 A CN202310756645 A CN 202310756645A CN 116522833 A CN116522833 A CN 116522833A
Authority
CN
China
Prior art keywords
region
representing
power semiconductor
semiconductor chip
bipolar power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310756645.7A
Other languages
English (en)
Other versions
CN116522833B (zh
Inventor
杨鑫
孙毅飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202310756645.7A priority Critical patent/CN116522833B/zh
Publication of CN116522833A publication Critical patent/CN116522833A/zh
Application granted granted Critical
Publication of CN116522833B publication Critical patent/CN116522833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Geometry (AREA)
  • Operations Research (AREA)
  • Algebra (AREA)
  • Evolutionary Computation (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种载流子电路建模方法、设备及存储介质，所述建模方法包括将双极性功率半导体的载流子存储区等分成n个的区域，采用集总电荷来表示每个区域的电荷总量；根据每个区域的集总电荷、空穴电流密度方程、电子电流密度方程以及空穴电流与电子电流的关系得到空穴电流表达式；根据所述空穴电流表达式以及电流连续性方程得到电流连续性方程推导式；根据所述电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型。本发明能够描述器件内部特性，提高了功率半导体物理模型的仿真效率。

Description

载流子电路建模方法、设备及存储介质
技术领域
本发明属于双极性功率半导体芯片技术领域，尤其涉及一种双极性功率半导体芯片内部载流子电路建模方法、设备及存储介质。
背景技术
我国功率电力电子器件的设计制造正处于高速发展阶段，工程应用中所需器件正逐步由进口转向国产化。未来，对于使用双极性电力电子器件的需求是同时实现高功率密度和高可靠性，高功率密度是减小器件体积和重量的最佳方式，而高可靠性是器件应用的必备条件。
目前，为了保证高可靠性，将器件的裕量设计得较大，但是这样就造成了整个器件功率密度的降低，即高可靠性的要求限制了器件功率密度的提高，而高功率密度的要求又会影响器件可靠性的提高。这种矛盾的出现是由于对双极性功率半导体内部工作机理的认识不够准确，对其应用可靠性的研究水平不高，缺乏有效的辅助分析和设计手段，应用设计方法比较粗糙，一般都是依靠经验公式的粗放式设计，系统的优化设计水平往往由工程技术人员的个人经验来决定。
为解决这个矛盾，行之有效的途径是开展电力电子器件的工作机理和建模仿真研究。现有的电力电子器件模型根据其建模方法的不同，大致可以分为四类：行为模型、物理模型、数值模型以及混合模型。行为模型因其不能够描述器件内部特性，对器件的设计应用指导作用较弱；数值模型精度高但计算量大，且需要厂商提供一些结构参数；混合模型参数较为混杂，通用性不高；物理模型需要求解复杂的双极性扩散方程，复杂的数据迭代导致其仿真效率并不如行为模型，限制了其应用。
发明内容
本发明的目的在于提供一种双极性功率半导体芯片内部载流子电路建模方法、设备及存储介质，以解决传统模型无法描述器件内部特性，计算量大，仿真效率低的问题。
本发明是通过如下的技术方案来解决上述技术问题的：一种双极性功率半导体芯片内部载流子电路建模方法，所述建模方法包括以下步骤：
将双极性功率半导体的载流子存储区等分成n个的区域，采用集总电荷来表示每个区域的电荷总量；其中n≥3；
根据每个区域的集总电荷、空穴电流密度方程、电子电流密度方程以及空穴电流与电子电流的关系得到空穴电流表达式；
根据所述空穴电流表达式以及电流连续性方程得到电流连续性方程推导式；
根据所述电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型。
进一步地，每个区域的集总电荷的计算表达式为：
；
其中，q pi 表示区域i的集总电荷，q表示单位电荷量，A表示双极性功率半导体芯片的有效面积，d表示载流子存储区的宽度，p i 表示区域i中的载流子浓度，i取值为2,3,4,5,…,n+2,n+3。
进一步地，所述空穴电流表达式为：
；
其中，I pi-1,i 表示从区域i-1到区域i的空穴电流，I A 表示总电流，μ p 表示空穴迁移率，μ n 表示电子迁移率，T pi-1,i 表示空穴从区域i-1到区域i的渡越时间，q pi-1表示区域i-1的集总电荷，q pi 表示区域i的集总电荷，i取值为3,4,5,…,n+2,n+3。
进一步地，所述电流连续性方程推导式为：
；
其中，I pi-1,i 表示从区域i-1到区域i的空穴电流，I pi,i+1表示从区域i到区域i+1的空穴电流，μ p 表示空穴迁移率，μ n 表示电子迁移率，T pi-1,i 表示空穴从区域i-1到区域i的渡越时间，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，q pi-1表示区域i-1的集总电荷，q pi 表示t时刻时区域i的集总电荷，q pi+1表示区域i+1的集总电荷，表示空穴载流子寿命，i取值为3,4,5,…,n+2。
进一步地，根据所述电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型的具体实现过程为：
根据所述电流连续性方程推导式，以每个区域的集总电荷q pi 作为中间节点电压V i ，相邻节点之间的电阻的阻值设为；其中，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，μ p 表示空穴迁移率，μ n 表示电子迁移率；
每个中间节点与地之间均设有一由电阻和电容并联构成的支路，其中，所述电阻的取值为空穴载流子寿命，所述电容的取值为1；
根据相邻节点之间的电阻、每个中间节点与地之间的支路构建双极性功率半导体芯片内部载流子电路模型。
进一步地，所述双极性功率半导体芯片内部载流子电路模型的表达式为：
；
其中，V i-1表示节点i-1的电压，V i 表示节点i的电压，V i+1表示节点i+1的电压，R i-1表示节点i-1与节点i之间的电阻，R i 表示节点i与节点i+1之间的电阻，表示节点与地之间的电阻，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，μ p 表示空穴迁移率，μ n 表示电子迁移率。
进一步地，在构建双极性功率半导体芯片内部载流子电路模型之后，所述建模方法还包括确定载流子存储区中各区域的集总电荷值，具体包括：
根据所述双极性功率半导体芯片的边界条件表达式得到边界载流子浓度；
根据所述边界载流子浓度确定边界区域集总电荷的值；
根据所述边界区域集总电荷与边界节点电压的关系确定边界节点电压；
将所述边界节点电压代入到所述双极性功率半导体芯片内部载流子电路模型中，计算出中间节点电压；
根据所述中间节点电压与区域集总电荷的关系得到载流子存储区中各区域的集总电荷的值。
基于同一构思，本发明还提供一种电子设备，所述电子设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的双极性功率半导体芯片内部载流子电路建模方法。
基于同一构思，本发明提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的双极性功率半导体芯片内部载流子电路建模方法。
有益效果
与现有技术相比，本发明的优点在于：
通过公式推导，本发明能够将双极性扩散方程的复杂数据迭代简化成电路形式，求解功率半导体载流子存储区内部的载流子浓度，本发明能够描述器件内部特性，提高了功率半导体物理模型的仿真效率，进而拓展功率半导体芯片的应用。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中双极性功率半导体芯片载流子存储区集总电荷模型图；
图2是本发明实施例中双极性功率半导体芯片内部载流子的电路模型图。
具体实施方式
下面结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本发明实施例所提供的一种双极性功率半导体芯片内部载流子电路建模方法，包括以下步骤：
步骤1：将双极性功率半导体的载流子存储区等分成n个的区域，每个区域的电荷总量用集总电荷表示。
本实施例以n＝3为例，图1示出了双极性功率半导体芯片载流子存储区集总电荷模型，其中，x 2 ~x 5 表示各区域的边界位置；i pi-1,i 为从区域i-1到区域i的空穴电流，i ni-1,i 为从区域i-1到区域i的电子电流，i取值为3,4,5；p 2 、p 6 为边界载流子浓度，p 3 ~p 5 分别为区域3~5的载流子浓度，q p3 ~q p5 分别为区域3~5的集总电荷。
本发明基于微分思想，将载流子存储区进行分区，载流子在不同点电荷浓度之间的分布近似被认为是线性分布，各区域内的载流子浓度为各区域中心点的载流子浓度，再利用各区域集总电荷之间的相互作用关系来表征载流子在载流子存储区内的分布和运动。每个区域（即区域3~5）的集总电荷（或电荷总量）的计算公式为：
（1）；
其中，q pi 表示区域i的集总电荷，q表示单位电荷量，A表示双极性功率半导体芯片的有效面积，d表示载流子存储区的宽度，p i 表示区域i的载流子浓度。i取值为3,4,5，即q p3 ~ q p5 为各区域的集总电荷，q p2 、q p6 为边界电荷。
步骤2：根据每个区域的集总电荷、空穴电流密度方程、电子电流密度方程以及空穴电流与电子电流的关系得到空穴电流表达式。
空穴电流密度方程为：
（2）；
电子电流密度方程为：
（3）；
空穴电流与电子电流的关系为：
（4）；
根据式（2）～（4）可推导出空穴电流表达式为：
（5）；
其中，I pi-1,i 表示从区域i-1到区域i的空穴电流，E表示区域i-1和区域i边界处的电场，D p 表示空穴扩散系数，d i-1,i 表示点从p i-1 到p i 的距离，I ni-1,i 表示从区域i-1到区域i的电子电流，D n 表示电子扩散系数，I A 表示总电流，μ p 表示空穴迁移率，μ n 表示电子迁移率，T pi-1,i 表示空穴从区域i-1到区域i的渡越时间，q pi-1表示区域i-1的集总电荷，q pi 表示区域i的集总电荷，i取值为3,4,5，V T 表示热电压。
步骤3：根据空穴电流表达式以及电流连续性方程得到电流连续性方程推导式。
电流连续性方程为：
（6）；
其中，q pi 表示t时刻时区域i的集总电荷，表示空穴载流子寿命，每个区域的空穴载流子寿命相等。
将式（5）代入到式（6）中，得到电流连续性方程推导式为：
（7）。
步骤4：根据电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型。
根据式（6），每个区域的集总电荷q pi 代表中间节点电压V i ，即集总电荷q p3代表中间节点电压V 3、集总电荷q p4代表中间节点电压V 4、集总电荷q p5代表中间节点电压V 5；相邻节点之间的电阻的阻值设为，即边界节点2与中间节点3之间的电阻R2的阻值设为/>、中间节点3与中间节点4之间的电阻R3的阻值设为/>、中间节点4与中间节点5之间的电阻R4的阻值设为/>、中间节点5与边界节点6之间的电阻R5的阻值设为/>。
每个中间节点与地之间均设有一由电阻和电容并联构成的支路，其中，电阻的取值为空穴载流子寿命，电容的取值为1。根据相邻节点之间的电阻、每个中间节点与地之间的支路构建双极性功率半导体芯片内部载流子电路模型，具体电路模型如图2所示。
由式（7）可以得到双极性功率半导体芯片内部载流子电路模型的表达式为：
（8）；
（9）；
其中，V i-1表示节点i-1的电压，V i 表示节点i的电压，V i+1表示节点i+1的电压，R i-1表示节点i-1与节点i之间的电阻，R i 表示节点i与节点i+1之间的电阻，表示节点与地之间的电阻。
为了更加精确地描述双极性功率半导体芯片的开关行为，在构建双极性功率半导体芯片内部载流子电路模型之后，所述建模方法还包括：
步骤5：确定载流子存储区中各区域的集总电荷值，该步骤具体包括：
步骤5.1：根据双极性功率半导体芯片的边界条件表达式得到边界载流子浓度。
对于不同的双极性功率半导体芯片，其边界条件表达式存在差异。以IGBT为例，其边界条件表达式为：
（10）；
其中，N i 为本征载流子浓度，N B 为基区掺杂浓度，V j1为P+、N-结电压，p 6 =0。
本实施例中，n＝3时，根据边界条件表达式可以得到边界载流子浓度p 2 与p 6 的值。
步骤5.2：根据边界载流子浓度确定边界区域集总电荷的值。
根据式（1）可以确定边界区域集总电荷q p2与q p6的值。
步骤5.3：根据边界区域集总电荷与边界节点电压的关系确定边界节点电压。
边界节点2和6的电压分别为：V 2 =q p2，V 6 =q p6。
步骤5.4：将边界节点电压代入到双极性功率半导体芯片内部载流子电路模型中，计算出中间节点电压V 3~V 5。
将边界节点电压代入到式（8）中，可以计算出中间节点电压V 3~V 5。
步骤5.5：根:中间节点电压与区域集总电荷的关系得到载流子存储区中各区域的集总电荷的值。
本实施例中，载流子存储区中各区域的集总电荷的值为：q pi =V i ，i=3,4,5。
本发明将双极性功率半导体的载流子存储区等分成三个区域，每个区域的电荷总量用集总电荷来表示，同时边界电荷量由边界条件表达式决定，通过联合电流密度方程与电流连续性方程，构建能够表达载流子浓度的电路模型，并计算出载流子存储区中各区域的集总电荷的值，更加精确地描述了功率半导体芯片的开关行为。
基于同一构思，本发明实施例还提供一种电子设备，该电子设备包括：处理器和存储有计算机程序的存储器，所述处理器被配置为执行所述计算机程序时实现如上所述的双极性功率半导体芯片内部载流子电路建模方法。
尽管未示出，所述电子设备包括处理器，其可以根据存储在只读存储器（ROM）中的程序和/或数据或者从存储部分加载到随机访问存储器（RAM）中的程序和/或数据而执行各种适当的操作和处理。处理器可以是一个多核的处理器，也可以包含多个处理器。在一些实施例中，处理器可以包含一个通用的主处理器以及一个或多个特殊的协处理器，例如，中央处理器（CPU）、图形处理器（GPU）、神经网络处理器（NPU）、数字信号处理器（DSP）等等。在RAM中，还存储有电子设备操作所需的各种程序和数据。处理器、ROM以及RAM通过总线彼此相连。输入/输出（I/O）接口也连接至总线。
上述处理器与存储器共同用于执行存储在存储器中的程序，所述程序被计算机执行时能够实现上述各实施例描述的方法、步骤或功能。
尽管未示出，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的双极性功率半导体芯片内部载流子电路建模方法。
在本发明的实施例的存储介质包括永久性和非永久性、可移动和非可移动的可以由任何方法或技术来实现信息存储的物品。存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
以上所揭露的仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或变型，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种双极性功率半导体芯片内部载流子电路建模方法，其特征在于，所述建模方法包括以下步骤：
将双极性功率半导体的载流子存储区等分成n个的区域，采用集总电荷来表示每个区域的电荷总量；其中n≥3；
根据每个区域的集总电荷、空穴电流密度方程、电子电流密度方程以及空穴电流与电子电流的关系得到空穴电流表达式；
根据所述空穴电流表达式以及电流连续性方程得到电流连续性方程推导式；
根据所述电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型。
2.根据权利要求1所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，每个区域的集总电荷的计算表达式为：
；
其中，q pi表示区域i的集总电荷，q表示单位电荷量，A表示双极性功率半导体芯片的有效面积，d表示载流子存储区的宽度，p i表示区域i中的载流子浓度，i取值为2,3,4,5,…,n+2, n+3。
3.根据权利要求1所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，所述空穴电流表达式为：
；
其中，I pi-1,i 表示从区域i-1到区域i的空穴电流，I A 表示总电流，μ p 表示空穴迁移率，μ n 表示电子迁移率，T pi-1,i 表示空穴从区域i-1到区域i的渡越时间，q pi-1表示区域i-1的集总电荷，q pi表示区域i的集总电荷，i取值为3,4,5,…,n+2, n+3。
4.根据权利要求1所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，所述电流连续性方程推导式为：
；
其中，I pi-1,i 表示从区域i-1到区域i的空穴电流，I pi,i+1表示从区域i到区域i+1的空穴电流，μ p 表示空穴迁移率，μ n 表示电子迁移率，T pi-1,i 表示空穴从区域i-1到区域i的渡越时间，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，q pi-1表示区域i-1的集总电荷，q pi表示t时刻时区域i的集总电荷，q pi+1表示区域i+1的集总电荷，表示空穴载流子寿命，i取值为3,4,5,…,n+2。
5.根据权利要求1~4中任一项所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，根据所述电流连续性方程推导式构建双极性功率半导体芯片内部载流子电路模型的具体实现过程为：
根据所述电流连续性方程推导式，以每个区域的集总电荷q pi 作为中间节点电压V i ，相邻节点之间的电阻的阻值设为；其中，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，μ p 表示空穴迁移率，μ n 表示电子迁移率；
每个中间节点与地之间均设有一由电阻和电容并联构成的支路，其中，所述电阻的取值为空穴载流子寿命，所述电容的取值为1；
根据相邻节点之间的电阻、每个中间节点与地之间的支路构建双极性功率半导体芯片内部载流子电路模型。
6.根据权利要求5所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，所述双极性功率半导体芯片内部载流子电路模型的表达式为：
；
其中，V i-1表示节点i-1的电压，V i 表示节点i的电压，V i+1表示节点i+1的电压，R i-1表示节点i-1与节点i之间的电阻，R i 表示节点i与节点i+1之间的电阻，表示节点与地之间的电阻，T pi,i+1表示空穴从区域i到区域i+1的渡越时间，μ p 表示空穴迁移率，μ n 表示电子迁移率。
7.根据权利要求1所述的双极性功率半导体芯片内部载流子电路建模方法，其特征在于，在构建双极性功率半导体芯片内部载流子电路模型之后，所述建模方法还包括确定载流子存储区中各区域的集总电荷值，具体包括：
根据所述双极性功率半导体芯片的边界条件表达式得到边界载流子浓度；
根据所述边界载流子浓度确定边界区域集总电荷的值；
根据所述边界区域集总电荷与边界节点电压的关系确定边界节点电压；
将所述边界节点电压代入到所述双极性功率半导体芯片内部载流子电路模型中，计算出中间节点电压；
根据所述中间节点电压与区域集总电荷的关系得到载流子存储区中各区域的集总电荷的值。
8.一种电子设备，其特征在于，所述电子设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1~7中任一项所述的双极性功率半导体芯片内部载流子电路建模方法。
9.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1~7中任一项所述的双极性功率半导体芯片内部载流子电路建模方法。
CN202310756645.7A 2023-06-26 2023-06-26 载流子电路建模方法、设备及存储介质 Active CN116522833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310756645.7A CN116522833B (zh) 2023-06-26 2023-06-26 载流子电路建模方法、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310756645.7A CN116522833B (zh) 2023-06-26 2023-06-26 载流子电路建模方法、设备及存储介质

Publications (2)

Publication Number Publication Date
CN116522833A true CN116522833A (zh) 2023-08-01
CN116522833B CN116522833B (zh) 2023-11-17

Family

ID=87390526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310756645.7A Active CN116522833B (zh) 2023-06-26 2023-06-26 载流子电路建模方法、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116522833B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139843A1 (en) * 2003-12-26 2005-06-30 Noriko Sasada Chip carrier used for semiconductor optical device, optical module, and optical transmitter and receiver
US20100169061A1 (en) * 2008-12-26 2010-07-01 Toshiyuki Enda Simulation apparatus for a semiconductor device
CN106407542A (zh) * 2016-09-07 2017-02-15 中国科学院电工研究所 用于电路仿真的门极换流晶闸管物理模型的建模方法
CN108763696A (zh) * 2018-05-18 2018-11-06 中国人民解放军海军工程大学 一种大功率双极型半导体器件宽基区集总电荷建模方法
CN114266214A (zh) * 2021-12-22 2022-04-01 浙江大学 一种用于高压二极管等离子抽取渡越振荡分析的建模方法
CN114510892A (zh) * 2022-01-25 2022-05-17 浙江大学 一种模拟mosfet器件总剂量效应的高性能仿真方法
CN114566539A (zh) * 2022-03-07 2022-05-31 上海睿驱微电子科技有限公司 一种新型结构的igbt芯片及制备方法
WO2022131950A2 (ru) * 2020-12-15 2022-06-23 Общество С Ограниченной Ответственностью "Интегральные Решения" Способ повышения точности расчета вольтамперной характеристики биполярного транзистора с изолированным затвором для расширенного температурного диапазона
CN115186592A (zh) * 2022-07-19 2022-10-14 湖南大学 功率半导体模块的寿命预测方法、终端设备及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139843A1 (en) * 2003-12-26 2005-06-30 Noriko Sasada Chip carrier used for semiconductor optical device, optical module, and optical transmitter and receiver
US20100169061A1 (en) * 2008-12-26 2010-07-01 Toshiyuki Enda Simulation apparatus for a semiconductor device
CN106407542A (zh) * 2016-09-07 2017-02-15 中国科学院电工研究所 用于电路仿真的门极换流晶闸管物理模型的建模方法
CN108763696A (zh) * 2018-05-18 2018-11-06 中国人民解放军海军工程大学 一种大功率双极型半导体器件宽基区集总电荷建模方法
WO2022131950A2 (ru) * 2020-12-15 2022-06-23 Общество С Ограниченной Ответственностью "Интегральные Решения" Способ повышения точности расчета вольтамперной характеристики биполярного транзистора с изолированным затвором для расширенного температурного диапазона
CN114266214A (zh) * 2021-12-22 2022-04-01 浙江大学 一种用于高压二极管等离子抽取渡越振荡分析的建模方法
CN114510892A (zh) * 2022-01-25 2022-05-17 浙江大学 一种模拟mosfet器件总剂量效应的高性能仿真方法
CN114566539A (zh) * 2022-03-07 2022-05-31 上海睿驱微电子科技有限公司 一种新型结构的igbt芯片及制备方法
CN115186592A (zh) * 2022-07-19 2022-10-14 湖南大学 功率半导体模块的寿命预测方法、终端设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周亚星;陈芳林;王佳蕊;孔力;: "IGCT载流子寿命分布特性及参数提取方法研究", 电工电能新技术, no. 02, pages 4 - 12 *
肖友国;彭振东;任志刚;: "基于Saber的IGCT集总电荷模型研究", 电力电子技术, no. 11, pages 89 - 92 *

Also Published As

Publication number Publication date
CN116522833B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
Buturla et al. Finite-element analysis of semiconductor devices: The FIELDAY program
CN105203969B (zh) 基于修正的rc电池模型的荷电状态估计方法
Zhang et al. State‐of‐charge estimation of the lithium‐ion battery system with time‐varying parameter for hybrid electric vehicles
Hou et al. Cluster computing-based trajectory sensitivity analysis application to the WECC system
CN101661525A (zh) 估计半导体装置中的泄漏电流的方法
Wolf The physics of computing
CN114548414B (zh) 一种编译量子线路的方法、装置、存储介质及编译系统
CN116522833B (zh) 载流子电路建模方法、设备及存储介质
CN112257372A (zh) 一种集成电路阻抗网络模型提取方法及系统
Zhang et al. A game theory energy management strategy for a fuel cell/battery hybrid energy storage system
CN103336858A (zh) 一种刻蚀和沉积工艺三维元胞信息存储结构及操作方法
Xie et al. A new solution to the spherical particle surface concentration of lithium-ion battery electrodes
CN116298917A (zh) 电池容量标定方法、电子设备及存储介质
CN116502577B (zh) Igbt芯片内部温度建模方法、设备及存储介质
CN116324787A (zh) 利用人工智能方案的宏布置
CN102339342A (zh) 一种参数化器件单元的快速实体化方法
CN113449482A (zh) 一种提升电路仿真速度的方法
Hotz et al. Online monitoring of power system small signal stability using artificial neural networks
Schröter et al. Mathematical foundation for constructing accurate dynamic bipolar transistor compact models
Bourenkov et al. A hybrid table/analytical approach to MOSFET modelling
CN118444171B (zh) 一种电池系统附件阻抗在线计算方法、装置、介质及产品
CN114399037B (zh) 基于忆阻器的卷积神经网络加速器核心的模拟方法及装置
Barton et al. Modelling of recessed gate MESFET structures
CN118657105A (zh) Igbt芯片多元胞电热耦合仿真方法及系统
CN106528076A (zh) 系统层级参数估测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant