CN101661525A - 估计半导体装置中的泄漏电流的方法 - Google Patents
估计半导体装置中的泄漏电流的方法 Download PDFInfo
- Publication number
- CN101661525A CN101661525A CN200910170609A CN200910170609A CN101661525A CN 101661525 A CN101661525 A CN 101661525A CN 200910170609 A CN200910170609 A CN 200910170609A CN 200910170609 A CN200910170609 A CN 200910170609A CN 101661525 A CN101661525 A CN 101661525A
- Authority
- CN
- China
- Prior art keywords
- characteristic function
- leakage
- leakage current
- chip
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种估计半导体装置中的泄漏电流的方法。在估计半导体装置的泄漏电流的方法中,通过网格模型将包括多个单元的芯片划分为段。空间相关性被确定为涉及每个单元中的泄漏电流的工艺参数之间的空间相关性。通过算术地运算实际泄漏特性函数来产生单元的虚拟单元泄漏特性函数。通过算术地运算段中的每个单元的虚拟单元泄漏特性函数来产生段泄漏特性函数。然后,通过以统计学方式运算芯片中的每个段的段泄漏特性函数来产生全芯片泄漏特性函数。因此,可以显著地减小用于产生全芯片泄漏特性函数的Wilkinson的方法的计算负荷。
Description
相关申请的交叉引用
[0001]本申请要求于2008年8月28日提交的韩国专利申请No.2008-84718的优先权,其全部内容通过引用结合于此。
技术领域
[0002]示例实施例涉及一种估计半导体装置中的泄漏电流的方法,并且更具体而言,涉及用于半导体装置中的集成电路设计而仿真和估计全芯片泄漏电流。
背景技术
[0003]随着半导体装置的集成程度增加以及半导体装置的尺寸减小,关于产生泄漏电流的严重问题也日益增加。因此,泄漏估计和泄漏减小技术已经成为制造集成电路中最重要的设计因素之一。增加的泄漏电流量不仅阻碍了集成电路的正常操作而且消耗了过量的驱动功率,并且因此其对于集成电路的装置性能来说也日益重要。特别地,诸如移动和手持电子装置的包括集成电路的电池供电的装置近来已经得到广泛使用,并且因此,对于电池供电的装置的性能来说,过量的功率消耗已经成为关键因素。为此,泄漏估计和泄漏减小技术已经成为设计IC中更重要的因素。
[0004]大多数泄漏估计和泄漏减小技术着眼于由于电源电压的降低和伴随的阈值电压的减小而引起的亚阈值泄漏。然而,随着近来的高集成度和IC尺寸的减小,发生在IC的栅电极处的栅极泄漏电流以及亚阈值泄漏电流已经成为设计IC中的重要因素。因此,精确的全芯片泄漏估计常常需要用于IC的芯片设计以便于估计亚阈值泄漏和栅极泄漏。特别地,在近来超大规模集成芯片中,通过栅极绝缘层的载流子的隧穿会由于栅极绝缘层的厚度减小而经常发生,并且因此,在设计VLSI芯片中必然需要考虑估计栅极泄漏。
[0005]近年来已近提出了各种用于估计全芯片泄漏的估计模型。公知的是,芯片中的全芯片泄漏可以受到各种因素的影响,诸如工艺参数,例如图案的关键尺寸和线宽,以及环境因素,例如沟道温度、电源电压(Vdd)、电路拓扑和容许负载。因此,针对特定因素的用于估计全芯片泄漏的特定估计模型不能给出关于芯片中全芯片泄漏的足够精确的信息。
[0006]因此,提出了统计学模型用于全芯片泄漏估计模型,其中通过众所周知的统计学方法对传统的实验结果进行运算并且考虑包括工艺参数以及环境因素的所有上述因素来估计全芯片泄漏。特别地,在上述统计学模型之中,对数正态估计模型已经广泛地用于全芯片泄漏估计模型。根据对数正态估计模型,工艺参数和环境因素的每个因素用作用于概率密度函数(PDF)的随机变量,并且因此,针对各种工艺参数和环境因素中的每个产生对数正态PDF。然后,对数正态PDF中的每个在功能上被概括为单个复合概率函数,并且通过使用单个复合概率函数来确定最优点,其中考虑所有以上因素来最小化全芯片泄漏。单个复合概率函数的最优点处的随机变量的值被看作用于最小化芯片中全芯片泄漏的最优设计因素。对数正态PDF的随机变量是正态PDF的随机变量的指数,并且因此,对数正态随机变量的乘法也根据对数正态分布来进行分布。为此,对数正态变量已经广泛地用于其中统计学误差强烈地受到多重环境因素的影响的情况下的统计学估计和分析。
[0007]然而,使用对数正态PDF的用于全芯片泄漏的统计学估计模型(以下称为对数正态泄漏估计模型)具有计算复杂的严重缺点。特别地,对数正态泄漏估计模型的计算复杂性可以随着与对数正态泄漏估计模型的统计学误差有关的环境因素的数目而几何地增加。因此,对数正态泄漏估计模型当被应用于电路设计时,具有很多限制。
[0008]根据传统的对数正态泄漏估计模型,半导体芯片被通过网格划分为多个估计区域并且在每一个估计区域产生对数正态PDF。然后,考虑估计区域之间的空间相关性将估计区域的每个对数正态PDF以统计学方式求和,从而产生表示来自晶片上整个芯片的泄漏电流的概率的全芯片对数正态PDF。
[0009]特别地,当泄漏电流受到任意环境因素i影响时,芯片的任意单元1处的泄漏电流的概率如下地表示。
[0010]以上指数等式(1)中的多项式项表示具有平均值a0以及变化量∑aj 2的正态分布,其中参数Pj和R可以作为标准正态分布N(0,1)来分布。因此,通过等式(1)对整个芯片计算任意单元处的泄漏电流,并且因此,上述泄漏电流在整个芯片上作为对数正态分布来分布。
[0011]在以上等式(1)中,参数Pj是表示每个芯片处的外部环境因素的全局参数。即,参数Pj包括表示用于半导体装置的制造工艺中的随机变化的随机变量。各芯片的随机变量包括其中参数可以在整个芯片上统一地变化的管芯到管芯参数的变化,以及其中参数可以在整个芯片上不统一地变化的管芯内参数的变化,并且因此,管芯内参数的变化可以由空间相关性来表示。
[0012]此外,以上等式(1)中的参数R是作为各种自变量被集合到的单个随机变量的局部参数。自变量在芯片的局部区域处对电流泄漏具有独立的影响而与其他变量无关。在等式(1)中多个自变量能够被看作单独变量来处理而没有任何计算误差,并且因此在运算等式(1)时变量的数目显著地减少,从而显著地减少计算负荷。
[0013]此外,等式(1)中的a0,aj,an+1是拟合系数用于将由等式(1)表示的概率函数的分布变换为正态分布,并且表示全局参数或者局部参数与泄漏电流之间的相关性。当包括全局参数和局部参数的等式(1)的概率函数被变换为正态分布时,对数正态分布的乘法被变换为标准正态分布的求和,从而显著地减少当进行泄漏估计处理时的计算负荷。
[0014]由于针对特定输入因素通过等式(1)计算任意单元处的泄漏电流,所以针对所有输入因素的整个芯片上的平均泄漏电流(全芯片泄漏电流)可以通过下面的等式(2)来计算。
[0015]在上面的等式(2)中,Pri表示任意输入因素i可能被施加于芯片的任意单元1的概率并且输入因素的数目是m并且芯片上单元的数目是p。
[0016]如上面等式(2)所示,通过对数正态分布的求和来计算全芯片泄漏电流,并且Wilkinson的方法已经被广泛地用于对数正态分布的求和。
[0017]根据Wilkinson的方法,如下所述,通过使用第一动差和第二动差产生可以在统计学上等价于若干各对数正态分布的求和的单个对数正态分布。
[0018]在上面的等式(3)中,每个概率分布Yi包括具有平均值和标准偏差的正态分布。假设等价对数正态概率函数的概率分布Z是具有平均值μz和标准偏差σz的正态分布,则如下表示等价对数正态分布的第一和第二动差。
[0019]在上面的等式(5)中,rij表示不同的概率分布Yi和Yj之间的相关系数。
[0020]等式(4)和(5)的求解提供概率分布Z的平均偏差和标准偏差,从而确定对数正态分布Z。然后,通过对数正态分布Z来估计全芯片泄漏电流。
[0021]然而,如等式(5)的第二项所示,在进行等式(5)的统计学求和运算中不同的概率分布之间的相关系数通常引起巨大的计算负荷,从而显著地增加等式(5)的运算复杂性。
[0022]对数正态分布模型的运算复杂性由各对数正态分布的数目确定,并且被表示为O(N2)。N是在计算第一和第二动差中要被以统计学方式求和的各对数正态分布的数目。根据用于估计全芯片泄漏电流的传统的对数正态分布模型,当全芯片包括NC个单元并且电流泄漏的种类是M数目时产生(NC*M)个自变量对数正态分布,并且Wilkinson的方法的运算复杂性被计算为O((NC×M)2)。因此,当对较大尺寸的电路进行Wilkinson的方法时运算复杂性极大地增加并且最终超过当前计算机系统的运算能力。特别地,当半导体装置的集成度增加,并且因此多个电路被集成到基板的小区域中时,Wilkinson的方法的运算复杂性进一步增加,并且最终Wilkinson的方法基本上不能应用于估计全芯片泄漏。
[0023]出于以上原因,仍需要改进用于估计全芯片泄漏电流的估计模型,在所述模型中在相对较低的运算复杂性的情况下精确地估计全芯片泄漏电流。
发明内容
[0024]示例实施例提供了一种估计半导体装置的全芯片泄漏电流的方法。
[0025]根据一些示例实施例,提供了一种估计半导体装置中的泄漏电流的方法。首先,基板上的芯片可以被划分为多个段。该芯片可以包括其上形成集成电路的各种单位传导结构的多个单元,可以在关于每个单元中的泄漏电流的工艺参数之间确定空间相关性。可以通过算术地运算分别确定从单元产生的泄漏电流的实际泄漏特性函数来产生单元的虚拟单元泄漏特性函数。虚拟单元泄漏特性函数可以等价于实际泄漏特性函数并且通过虚拟单元泄漏特性函数产生的虚拟泄漏电流可以等价于单元中的泄漏电流。可以通过在段中算术地运算每个单元的虚拟单元泄漏特性函数来产生段泄漏特性函数。段泄漏特性函数可以确定从芯片的所有段产生的虚拟泄漏电流。全芯片泄漏特性函数可以通过在芯片中以统计学方式运算每个段的段泄漏特性函数来产生。全芯片泄漏特性函数可以确定从半导体装置的整个芯片产生的虚拟泄漏电流。
[0026]在示例实施例中,实际泄漏特性函数和虚拟单元泄漏特性函数被表示为针对工艺参数的指数多项式。
[0027]例如,实际泄漏特性函数可以包括第一概率密度函数(PDF),其确定由工艺参数引起的第一泄漏电流并且被表示为等式(1);以及第二PDF,其确定由工艺参数引起的第二泄漏电流并且被表示为等式(2),
[0028]虚拟单元泄漏特性函数可以包括第三PDF,其等于第一和第二PDF的算术之和,并且因此被表示为等式(3)。
(其中上述等式中的小体大写字母e表示自然对数并且pi表示引起单元中的泄漏电流的工艺参数)。
条件是 以及
其中,a、b和c表示正态分布的拟合系数,M1和M2表示第三PDF的第一和第二动差,R表示局部参数,通过该局部参数彼此独立地生成第一和第二泄漏电流并且P表示全局参数,通过该全局参数共同地生成第一和第二泄漏电流。
[0032]可以以统计学方式如下获得第三PDF的第一和第二动差:
通过下面的步骤获得拟合系数cj:首先,可以在将任意对数正态分布eZ添加到等式(3)的左手侧和右手侧的条件下应用对数正态分布复合的第二动差等价条件,从而获得如下所述的等式(7):
[0033]然后,等式(7)可以被展开到第一阶泰勒级数并且等式(7)的泰勒级数可以展开为针对任意对数正态分布eZ的任意随机变量Z的恒等式。
[0034]在示例实施例中,全局参数可以包括基于芯片的变量,其可以通过芯片涉及泄漏电流;以及芯片内变量,其具有芯片中的泄漏电流之间的空间相关性,并且局部参数可以包括在芯片中的泄漏电流之间不具有空间相关性的变量。
[0035]在示例实施例中,第一和第二泄漏电流可以分别包括亚阈值泄漏电流和栅极泄漏电流中的一个。
(其中,R表示段中的单元之间不具有空间相关性的局部参数,并且m表示没有被看作段中的局部参数的工艺参数的数目)。然后,段泄漏特性函数可以通过将段中每个单元处的由等式(8)表示的虚拟单元泄漏特性函数算术相加来产生。段泄漏特性函数可以包括其指数项可以是正态分布的多项式的对数正态分布的PDF。
[0037]在示例实施例中,虚拟单元泄漏特性函数可以如下彼此算术地相加。对数正态分布复合的第二动差等价条件可以被应用在Wilkinson的方法中,从而获得指数多项式等式。然后,该指数多项式等式可以被展开为第一阶泰勒级数,并且指数多项式等式的泰勒级数可以被展开为针对任意对数正态分布的随机变量的恒等式。在这种情况中,段泄漏特性函数可以包括亚阈值泄漏电流和栅极泄漏电流中的一个。
[0038]在示例实施例中,产生全芯片泄漏特性函数的步骤可以包括通过使用许多段泄漏特性函数的第一和第二动差获得平均值和变化量。
[0039]在示例实施例中,实际泄漏特性函数可以通过分析包括泄漏电流和工艺参数的实验数据来获得。例如,实际泄漏特性函数可以通过对实验数据进行回归分析处理来获得,从而生成泄漏电流和工艺参数之间的统计学相关性。
[0040]在示例实施例中,工艺参数可以包括全局参数,其具有可以通过芯片涉及泄漏电流的基于芯片的变量和具有芯片中泄漏电流之间的空间相关性的芯片内变量;以及局部参数,其包括在芯片中的泄漏电流之间不具有空间相关性的变量。
[0041]在示例实施例中,工艺参数可以包括随机参数,其与在执行工艺中可以由环境因素随机引起的随机变化有关;以及系统参数,其与可以由用于执行工艺的工艺系统的物理因素引起的系统变化有关。
[0042]在示例实施例中,随机变化可以表示为具有随机参数作为变量的PDF,所述随机参数可以确定概率分布,并且系统变化可以被表示为空间相关性矩阵。
[0043]在示例实施例中,工艺参数可以包括淀积工艺的温度、淀积层的厚度、图案宽度和栅极电压中的一个。
[0044]在示例实施例中,变化分析可以进一步通过算术地运算虚拟单元泄漏特性函数和可以确定从单元产生的补泄漏电流(supplementalleakage current)的补泄漏特性函数(supplemental leakage characteristicfunction)来进行,从而分析由于补泄漏特性函数引起的虚拟单元泄漏特性函数的变化。
[0045]根据一些示例实施例,关于泄漏特性函数的对数正态分布可以使用对数正态分布的PDF的指数多项式不是通过统计学过程而是通过算术过程进行求和。因此,在不劣化全芯片泄漏特性函数的精确度的情况下,用于产生全芯片泄漏特性函数的Wilkinson的方法的复杂性可以被显著地降低。
[0046]此外,当对晶片芯片进行主要成分分析(PCA)时,用于处理空间相关性矩阵的计算过载可以被充分地最小化。此外,用于分析实际泄漏特性函数的变化对虚拟单元泄漏特性函数的影响的变化分析,其可以被认为是传统的Wilkinson的方法中的增量分析,可以仅通过一系列算术运算来进行,从而充分地减小传统的Wilkinson的方法的计算负荷。
附图说明
[0048]图1是示出估计半导体装置的全芯片泄漏电流的方法的流程图;
[0049]图2是示出在其上根据网格模型来形成多个段的晶片上的芯片的平面图;以及
[0050]图3是示出用于产生图1中所示的虚拟单元泄漏特性函数的处理步骤的流程图。
具体实施方式
[0050]下面参考附图来详细描述各种示例实施例,其中示出了一些示例实施例。然而,本发明可以以许多不同形式来实施并且不应被理解为限于在这里阐述的示例实施例。此外,提供这些示例实施例,从而使该公开全面和完整,并且将完全地把本发明的范围传达给本领域技术人员。在附图中,层和区域的尺寸和相对尺寸可以为清楚起见而放大。
[0051]应理解,当元件或层被称为“在...上”、“连接到”或者“耦合到”另一元件或者层时,该元件或层能够直接在另一元件或者层上、直接连接到或者耦合到另一元件或层,或者可以存在介于其间的元件或者层。相反地,当元件被称为“直接在...上”、“直接连接到”或者“直接耦合到”另一元件或层时,不存在任何介于其间的元件或层。相同的附图标记表示相同的元件。如这里所使用的,术语“和/或”包括相关的列出项目中的一个或多个的任何以及全部的组合。
[0052]将理解的是,虽然在这里可以使用术语第一、第二、第三等等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或段不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分进行区分。因此,下面讨论的第一元件、组件、区域、层和/或部分在没有偏离本发明的教导的情况下能够被称为第二元件、组件、区域、层和/或部分。
[0053]空间上相对术语,诸如“在...之下”、“在...下方”、“下部”、“在...上方”“上部”等等可以在这里用于容易地描述一个元件或者特征相对于另一元件或者特征的如图中所示出的关系。将理解的是,空间上相对术语旨在包括除了图中所描述的取向之外的使用或操作中的装置的不同取向。例如,如果图中的装置被反转,则被描述为在其他元件或者特征的“下方”或者“之下”的元件将被定向为在其他元件或者特征的“上方”。因此,示例性术语“在...下方”能够包括上和下的两个取向。装置可以以其他方式定向(旋转90度或者在其他取向中)并且相应地解释在这里使用的空间上相对描述符。
[0054]这里使用的专门术语仅用于描述特定的示例实施例并且不旨在限制本发明。如这里所使用的,单数形式也旨在包括复数形式,除非上下文中明确地指出了其他情况。将进一步理解的是,术语“包括”当在说明书中使用时,指明所陈述的特征、整体、步骤、操作、元件和/或组件的存在,但是不排除一个或者多个其他特征、整体、步骤、操作、元件、组件和/或其的组的存在或添加。
[0055]这里参考是理想化的示例实施例的示意性图示的横截面视图(以及中间结构)描述示例实施例。这样,将预期例如制造技术导致的示出的形状的变化和/或容限。因此示例实施例不应被理解为限于这里示出的区域的具体形状,而是应被理解为包括例如制造所导致的形状的偏差。例如,被示出为矩形的注入区域通常在其边缘处具有圆形的或者曲线形的特征和/或注入浓度的梯度,而不是从注入区域到非注入区域的二元变化。类似地,通过注入形成的掩埋区域可以导致掩埋区域与通过其发生注入的表面之间的区域中的一些注入。因此,图中示出的区域在本质上是示意性的并且它们的形状不旨在示出装置的区域的实际形状并且不旨在限制本发明的范围。
[0056]除非另有规定,这里使用的所有术语都具有本发明所属领域的普通技术人员通常了解的含义。将进一步理解的是,诸如通常使用的字典中限定的术语应被解释为具有与相关领域情况中的它们含义一致的含义,并且不会以理想化或者过度形式化的意义来解释,除非在这里明确地进行了限定。
[0057]在下文中,将参考附图来详细解释示例实施例。
[0058]图1是示出估计半导体装置的全芯片泄漏电流的方法的流程图。图2是示出在其上根据网格模型形成多个段的晶片上的芯片的平面图。
[0059]参考图1和图2,晶片芯片100可以被划分为多个段,用于根据本发明构思的示例实施例估计全芯片泄漏电流(步骤S100)。晶片芯片可以包括在其上布置了用于集成电路的各种传导结构的多个单元。
[0060]在示例实施例中,晶片芯片100可以包括DRAM装置,其具有:作为操作单位的晶体管和电容器;以及闪速存储器装置,其具有作为操作单位的被布置成线的选择晶体管、单元晶体管和接地晶体管。晶片芯片100的表面可以通过虚拟网格划分为多个段A,并且多个单元可以位于每个段A中。多个操作单位可以位于每个单元中。
[0061]在本示例实施例中,晶片芯片100可以被划分为9个段A,并且段A中的每个可以由矩阵下标来指定。各种传导结构可以根据晶片上的制造工艺而形成在段A中的每个上。例如,彼此不同的第一和第二传导结构C1和C2可以形成在第一段A11上,并且第三和第四传导结构C3和C4可以分别形成在第五段A22和第九段A33上。如本领域普通技术人员所公知的那样,第三和/或第四传导结构C3和C4可以与第一和/或第二传导结构C1和C2基本相同。
[0062]可以从晶片芯片100的每个段A产生局部泄漏电流并且可以通过下面的过程来估计从晶片芯片100产生的总电流泄漏(全芯片泄漏电流)。
[0063]首先,可以检测在每个单元处可能引起局部泄漏电流的各种工艺变化,并且可以在每个单元处找到与工艺变化对应的每一个工艺参数。然后,可以在晶片芯片100上相同工艺变化的工艺参数之间确定空间相关性(步骤S200)。
[0064]在示例实施例中,可以通过用于半导体装置的制造工艺中的各种因素产生各种图案变化,并且晶体管中的泄漏电流可能受到图案变化的影响。例如,可能通过曝光工艺中的透镜变形或者蚀刻工艺中的工艺条件的变化来改变图案的尺寸或形状。可容许范围之外的图案变化会导致制造工艺的每个单位工艺中的工艺失败。用于半导体装置的制造工艺中的图案变化可以包括由工艺条件的变化引起的随机变化以及由用于进行单位工艺的系统或设备的特性和规格导致的系统变化。
[0065]随机变化表示可以根据工艺条件和晶片条件任意产生的图案变化的种类,并且因此具有特定单位工艺的工艺参数中的每一个作为随机变量的统计学估计模型可以提供与工艺参数相关的半导体装置的精确的性能变化。例如,由于随机变化导致的泄漏电流可以通过针对与随机变化相关的随机变量的概率密度函数(PDF)来进行描述。
[0066]系统变化表示可以由于用于进行工艺的物理设备的系统因素产生的图案变化的种类,并且是针对基准局部区域的局部区域处的图案的相对变化。例如,物理设备的系统因素可以包括设备中对晶片的相应布局以及位置变化的仪器影响。因此,系统变化可以通过基于晶片局部区域的每个位置函数的空间相关性来数值地量化,而不是通过在随机变化情况下针对特定工艺参数的唯一PDF来数值地量化。
[0067]例如,尽管第一段A11上的第二传导结构C2可以与第五区域A22上的第三传导结构相同,但是图案变化的概率可以彼此不同,因为第一和第五传导结构可以位于晶片芯片100的不同区域处。因此,可以在晶片芯片100上确定每个段处的每个传导结构的图案变化和不同段处的相同传导结构之间的统计学相关性的概率差,从而获得工艺参数之间的空间相关性。
[0068]例如,工艺参数可以包括淀积工艺中的淀积温度和淀积层的厚度、图案的线宽和栅电极的电压(Vdd)。
[0069]然后,在晶片芯片100的单元中可以确定表示从特定结构产生的泄漏电流的PDF的实际泄漏特性函数,由此产生单元处的各种实际泄漏特性函数。此后,各种实际泄漏特性函数可以被以统计学方式求和以产生表示从晶片芯片100的单元产生的总泄漏电流的PDF的虚拟单元泄漏特性函数(步骤S300)。
[0070]可以根据泄漏的机械特性和加工限制在晶片芯片100的单元中的每一个处产生各种实际泄漏电流,并且与每个实际泄漏电流相对应的加工参数可以彼此相同或者彼此不同。
[0071]可以涉及特定实际泄漏电流并且对于其他实际泄漏电流没有影响的特定工艺参数可以被限定为局部变量并且可能共同地涉及所有实际泄漏电流的另一特定工艺参数可以被限定为全局变量。全局变量可以包括:基于芯片的变量,其可以涉及经由芯片的实际泄漏电流;以及芯片内变量,其具有芯片中实际泄漏电流之间的空间相关性。局部变量可以包括所有芯片内变量和在芯片中实际泄漏电流之间不具有空间相关性的芯片外变量。
[0072]图3是示出用于产生图1中所示的虚拟单元泄漏特性函数的处理步骤的流程图。
[0073]在示例实施例中,可以通过各种已知的检测工艺来检测在制造工艺中在其上形成了各种传导结构和图案的目标晶片并且可以获得表示工艺参数中的每一个和实际泄漏电流中的每一个之间的相关性的各种实验数据(步骤S310)。然后,实验数据可以被以统计学方式处理,由此产生指数多项式作为实际泄漏特性函数(步骤S320)。
[0074]例如,可以对实验芯片进行重复的检测过程,用于检测泄漏电流特性并且可以获得表示实际泄漏电流和工艺参数之间的相关性的各种实验数据,并且将其存储在预定的数据结构中。然后,该数据结构可以通过统计学模型进行统计学处理,从而产生电路设计阶段中的实际泄漏特性函数。
[0075]实际泄漏电流和工艺参数之间的相关性的数据结构可以通过回归分析方法进行统计学处理,并且因此实际泄漏特性函数可以被表示为针对实际电流泄漏的PDF(下文称为实际泄漏PDF)。
[0076]因此,可以根据如下面等式(1)的针对以上局部和全局变量的PDF所限定的对数正态分布,在晶片芯片100的特定段的特定单元处产生实际电流泄漏。
[0077]等式(1)的PDF中的多项式表示可以表示通过回归分析方法的特定单元处的工艺参数和特定实际泄漏电流之间的统计学相关性。上面等式(1)中的随机变量P和R可以根据具有平均值a0和标准偏差的正态分布而变化,并且上面等式(1)中的系数a可以包括用于将实际泄漏电流拟合到各工艺参数的特征值(下文称为拟合系数)。
[0078]即,实际泄漏特性函数可以是对数正态分布的PDF,因为等式(1)的指数项可以限定正态分布。
[0079]可以从晶片芯片100的段测量各种实际泄漏电流,并且可以通过回归分析方法分别在相同段的每个可用单元中针对每一个实际泄漏电流产生实际泄漏特性函数。因此,可以在晶片芯片100的可用单元中针对每一个实际泄漏电流产生多个实际泄漏特性函数。
[0080]在本示例实施例中,虚拟泄漏特性函数可以通过下面的工艺来产生,其中假设在晶片芯片100的相同段中测量两种实际泄漏电流。然而,如本领域普通技术人员所公知的那样,当可以在相同段中测量三种或者更多种实际泄漏电流时,也可以通过相同工艺来产生虚拟泄漏特性函数。
[0081]第一泄漏电流可以根据如上面等式(1)中描述的第一PDF来分布,并且第二泄漏电流可以根据如下面等式(2)中描述的第二PDF来分布。
[0082]等式(2)的第二PDF中的指数项可以限定具有平均值b0和标准偏差并且系数b可以是第二PDF的拟合系数。因此,对应于第二实际泄漏电流的实际泄漏特性函数可以是对数正态分布的PDF,因为等式(2)的指数项可以限定正态分布。
[0083]然后,对应于第一和第二实际泄漏电流的实际泄漏特性函数中的每一个可以进行算术运算,而不是统计学运算,由此产生第三PDF作为针对该段中特定单元的虚拟单元泄漏特性函数(步骤S330)。
[0084]假设第一、第二和第三PDF分别被描述为eA、eB和eC,虚拟单元泄漏特性函数可以被近似为下面的等式(3)。
eA+eB=eC --------(3)
[0085]因此,等式(3)可以通过如下的等式(3-1)描述为多项式类型。
[0086]等式(3)的指数项处的多项式可以被算术地处理,而不是以统计学方式处理,如将在下面所描述的,由此与传统的Wilkinson的方法相比减小了计算负荷。上面等式(3-1)中的系数cj的确定需要(n+2)个联立等式。在(n+2)个等式之中,可以通过统计学方法获得两个等式并且其余n个等式可以通过实际泄漏电流之间的相关性分析获得。然后(n+2)个联立线性等式的求解可以确定上面等式(3-1)中的系数cj,从而产生第三PDF。
[0087]通过统计学方法获得的上面两个等式可以是如下所描述的第三PDF的第一动差(moment)和第二动差。
[0088]根据下面的等式(4)和(5),第三PDF的平均值和变化量可以分别是μc和σc。
[0089]在上面的等式(4)和(5)中,M1和M2分别表示通过Wilkinson的方法以统计学方式获得的第三PDF的第一和第二动差。
[0090]为了获得其他n个等式,针对任意实际泄漏电流的任意补对数正态分布(supplemental lognormal distribution)可以被添加到等式(3)的左手侧和右手侧。当两个任意对数正态分布被求和时,本示例实施例的求和处理可以与传统的Wilkinson的方法基本相同。然而,当另外的对数正态分布可以被添加到两个对数正态分布的求和结果时,本示例实施例的求和处理可以与传统的Wilkinson的方法明显不同。传统的Wilkinson的方法与本发明构思之间的总的区别之处在于上面等式(3)中的右手侧补对数正态分布(supplemental lognormal distribution)与左手侧补对数正态分布之间的相关性。
[0091]根据传统的Wilkinson的方法,两个任意的对数正态分布被以统计学方式求和以产生第一复合对数正态分布,其完全不同于初始对数正态分布并且统计学上等价于初始对数正态分布的求和。因此,针对工艺参数的初始对数正态分布完全被针对相同工艺参数的新的对数正态分布(即,第一复合对数正态分布)替代,该第一复合对数正态分布在统计学上等价于初始对数正态分布的求和。将补对数正态分布添加到第一复合对数正态分布可以产生第二复合对数正态分布,所述第二复合对数正态分布完全不同于第一复合对数正态分布并且在统计学上等价于补对数正态分布与第一复合对数正态分布的求和。因此,由补对数正态分布表示的实际补泄漏电流可以具有与由第一复合对数正态分布表示的虚拟等价泄漏电流的统计学相关性,并且可以不具有与由初始对数正态分布表示的实际泄漏电流的统计学相关性。
[0092]出于上述原因,等式(3)的左手侧处的第二复合对数正态分布,即补对数正态分布与等式(3)的左手侧的求和结果,可以不与等式(3)的右手侧和补对数正态分布的求和结果以统计学方式相关。即,在等式(3)的右手侧处的求和结果看来,等式(3)的左手侧处的第二复合对数正态分布可能具有运算误差。为了消除第二复合对数正态分布中的运算误差,用于产生第二复合对数正态分布的求和过程需要包括用于产生第一复合对数正态分布的求和过程。即,等式(3)的左手侧的对数正态分布的求和可以同时进行处理,而不是顺序地或者一步接一步地进行。结果,传统的Wilkinson的方法的计算负荷会根据相加的对数正态分布的数目的增加而急剧地增加。
[0093]然而,当不考虑被添加到等式(3)的右手侧和左手侧的补对数正态分布的情况下等式(3)可以成立时,可以仅通过对数正态分布的算术求和,而不是通过对数正态分布的统计学求和,来精确地产生等价的对数正态分布。算术等价对数正态分布可以保留针对工艺参数的实际泄漏电流之间的统计学相关性,并且因此充分地消除了传统Wilkinson的方法的运算误差。
[0094]假设补对数正态分布被表示为ez,对等式(3)添加补对数正态分布可以表示为下面等式(6)。
(eA+eB)+eZ=eC+eZ --------(6)
[0095]为了等式(6)的左手侧和右手侧之间在统计学上相等,等式(6)的左手侧和右手侧的第一和第二动差需要分别彼此相等。等式(6)的第一和第二动差可以被表示为下面的等式(7)和(8)。
E[eC+eZ]=E[eA+eB]+E[eZ]=E[eA+eB+eC]------(7)
E[(eC+eZ)2]=E[((eA+eB)+eZ)2]
→E[eCeZ]=E[eAeZ+eBeZ]------(8)
[0096]等式(8)被表示为下面的等式(9)。
[0097]接下来,从等式(9)获得下面的等式(10)。
[0098]因此,当在不考虑任意补对数正态分布Z的情况下可以确定系数cj,并且因此等式(10)可以变为针对分布Z的恒等式时,第三对数正态分布eC的多项式可以在不考虑添加的对数正态分布的情况下确定。
[0099]然而,由于等式(10)可能非常复杂,因此,等式(10)的修改等式可以用于确定cj。
[00100]例如,等式(10)可以被展开到第一阶泰勒级数,并且泰勒级数可以针对Z来布置,条件是等式(10)可以是针对分布Z的恒等式,如下面等式(11)中所示。
[00101]在上面等式(11)中,kj表示对数正态分布的系数的平均值。第三对数正态分布eC可以包括相同单元中实际泄漏电流的求和,并且因此与第一和第二对数正态分布eA和eB的系数的平均值相同。
[00102]恒等式(11)的cj可以被确定为不考虑Z的下面的等式(12)。
由于E[eC]=E[eA]+E[eB],
[00103]因此,系数c1至cn可以通过等式(13)来确定,并且系数cn+1可以通过下面的等式(14)来确定。
[00104]因此,可以是第一和第二对数正态分布eA和eB的算术求和的第三对数正态分布eC可以被表示为不考虑任意添加的对数正态分布eZ的指数多项式。
[00105]结果,可以逐步地算术求和晶片芯片100的单元中的各种实际泄漏电流,从而产生单元的单个虚拟等价泄漏电流,其可以被表示为单元的单个虚拟泄漏特性函数。因此,等价泄漏电流可以包括从单元产生的所有种类的实际泄漏电流,并且虚拟泄漏特性函数可以以统计学方式等价于所有种类的实际泄漏特性函数。在下文中,泄漏特性通过虚拟泄漏特性函数来确定的单元被称为虚拟单元。
[00106]由于虚拟泄漏特性函数可以通过实际泄漏特性函数的算术求和来获得,因此,任意实际泄漏电流对于虚拟单元的虚拟等价泄漏电流的影响可以容易地根据本发明构思的本示例实施例来估计。
[00107]假设虚拟泄漏特性函数被确定的任意虚拟单元i可以包括三种实际泄漏特性函数A、B和C,并且另一任意虚拟单元j可以包括三种实际泄漏特性函数A、B和D,虚拟单元j的虚拟泄漏特性函数可以容易地通过下面的算术运算来获得。
f总)单元i=f(A)+f(B)+f(C)------(15)
f总)单元j=f总)单元i-f(C)+f(D)------(16)
[00108]因此,当可以知道第一单元的虚拟泄漏特性函数时,具有已知虚拟泄漏特性函数或者与已知虚拟泄漏特性函数类似的泄漏特性函数作为其实际泄漏特性函数的第二单元的虚拟泄漏特性函数可以容易地仅通过对于第一和第二单元来说不是共同的其他实际泄漏特性函数的算术运算来获得。在本实施例中,实际泄漏特性函数C和D对于第一和第二单元来说不是共同的,并且从已知的实际泄漏特性函数中减去实际泄漏特性函数C,该已知的实际泄漏特性函数是第一单元的虚拟泄漏特性函数,并且实际泄漏特性函数D可以被添加到已知的实际泄漏特性函数。因此,当单元的实际泄漏特性函数可以与另一单元的实际泄漏特性函数相类似时,该单元的虚拟泄漏特性函数可以容易地获得,同时显著减少计算负荷。
[00109]在本示例的修改的示例实施例中,等价泄漏特性函数的以上算术产生也可以用于预期模型,该预期模型用于预期补实际泄漏特性函数对于任意虚拟单元的虚拟泄漏特性函数的影响。
[00110]假设虚拟等价泄漏特性函数已知的任意虚拟单元i包括三种实际泄漏特性函数A、B和C以及被添加到虚拟单元i的补实际泄漏特性函数D,可以仅通过将补实际泄漏特性函数D算术添加到已知的虚拟等价泄漏特性函数来容易地获得任意虚拟单元i的虚拟等价泄漏特性函数,如下面等式(17)和(18)所示。
f总)初始=f(A)+f(B)+f(C)------(17)
f总)添加之后=f总)初始+f(D)------(18)
[00111]此外,当实际泄漏电流中的一些可能在晶片芯片100的单元中改变时,由于实际泄漏特性函数的变化导致的虚拟单元的等价泄漏特性函数的变化可以仅通过实际泄漏特性函数的变化的算术处理而容易地获得。即,可以容易地进行基本上等同于传统Wilkinson的方法的增量分析的实际泄漏特性函数的变化分析,同时显著地减少计算负荷。
[00112]此外,在虚拟单元可以被添加到整个晶片芯片100或者从整个晶片芯片100删除虚拟单元的情况下,实际泄漏特性函数的变化分析可以被应用到单元增量分析,用于分析等价泄漏特性函数的变化。当针对晶片芯片100的所有单元来确定虚拟泄漏特性函数中的每一个(即,可以在晶片芯片100上确定全芯片泄漏特性函数)并且一些单元可以根据电路设计的要求而删除或者改变时,由于单元改变导致的全芯片泄漏特性函数的变化可以仅通过算术运算而容易地获得,而没有考虑单元变化的全芯片泄漏特性函数的任何重新计算。因此,可以在设计电路中容易地估计由于单元变化导致的全芯片泄漏特性函数的变化,而没有任何额外的计算负荷。
[00113]许多虚拟单元泄漏特性函数可以在相同段中被算术地彼此相加,由此产生段泄漏特性函数(步骤S400)。
[00114]当单个单元位于段A中时,虚拟单元泄漏特性函数可以用作段泄漏特性函数,并且当许多单元可以位于段A中时,虚拟单元泄漏特性函数的算术求和可以用作段泄漏特性函数。
[00115]由于虚拟单元泄漏特性函数可以被描述为其系数不是通过统计学过程而是通过算术过程确定的对数正态分布的指数多项式,所以段泄漏特性函数也可以通过虚拟单元泄漏特性函数的相同算术求和获得。因此,将省略对用于添加虚拟单元泄漏特性函数的算术求和过程的详细描述。
[00116]然而,当实际泄漏电流可以分别由不同的工艺参数引起时,实际泄漏电流可以不被表示为单个随机变量,并且因此虚拟单元泄漏特性函数可以不与实际泄漏电流等价。因此,即使实际泄漏电流可能在相同段A中产生,关于不同的各工艺参数的实际泄漏电流也可以不被算术地彼此相加作为指数多项式。
[00117]例如,当对第一和第二单元分别进行两个不同的工艺时,第一单元的阈值电压可以与第二单元的阈值电压独立,并且因此,第一和第二单元的不同的阈值电压不能看作单个随机变量。因此,从第一单元和第二单元产生的泄漏电流不可以通过与上述使用指数多项式的过程相同的过程来彼此算术地相加。然而,只有第一和第二单元可以处于相同的工艺条件下时,实际泄漏电流才可以被算术地彼此相加,尽管实际泄漏电流的物理机制会像亚阈值泄漏电流(sub-thresholdleakage current)和栅极泄漏电流一样彼此不同。
[00118]然后,段泄漏电流可以彼此被以统计学方式相加,从而产生支配从整个晶片芯片100产生的整体泄漏电流的单个全芯片泄漏特性函数(步骤S500)。
[00119]在示例实施例中,全芯片泄漏特性函数可以通过统计学过程来产生,从而增加泄漏特性函数的精确性。例如,许多段泄漏特性函数可以通过传统的Wilkinson的方法彼此相加,从而估计全芯片泄漏特性函数的PDF。
[00120]在全芯片泄漏特性函数可以通过统计学过程产生的情况下,全芯片泄漏特性函数的平均值和变化量可以通过使用段泄漏特性函数的平均值和变化量的Wilkinson方法来确定。因此,全芯片泄漏特性函数可以被确定为统计学分布,而不是指数多项式。总泄漏电流可以通过使用全芯片泄漏特性函数的统计学分布来充分地估计。
[00121]用于确定全芯片泄漏特性函数的Wilkinson的方法的复杂性可以根据虚拟单元的数目而变化。然而,相同晶片芯片100中的各种单元可以基本上处于相同工艺条件下。因此,假设可忽略数目的单元可以处于不同的工艺参数下,用于产生全芯片泄漏特性函数的Wilkinson的方法的复杂性可以基本上近似到网格模型的段A的数目。
[00122]结果,与其中实际泄漏特性函数中的每个可以通过Wilkinson的方法处理的传统情况相比,用于产生全芯片泄漏特性函数的Wilkinson的方法的复杂性可以被显著地减少。
[00123]根据一些示例实施例,关于泄漏特性函数的对数正态分布可以通过使用对数正态分布的PDF的指数多项式的算术过程,而不通过统计学过程来求和。因此,用于产生全芯片泄漏特性函数的Wilkinson的方法的复杂性可以被显著地减小,同时没有全芯片泄漏特性函数的精确度的任何劣化。
[00124]此外,当对晶片芯片进行主成分分析(PCA)时,用于处理空间相关性矩阵的计算过载可以被充分地最小化。此外,被认为是传统的Wilkinson的方法的增量分析的、用于分析实际泄漏特性函数的变化对于虚拟单元泄漏特性函数的影响的变化分析,可以仅通过一系列算术运算来进行,从而充分地减小了传统Wilkinson的方法的计算负荷。
[00125]前面所述的是示例实施例的示出,并且不理解为对其的限制。虽然已经描述了一些示例实施例,但是本领域技术人员将容易地了解在没有偏离本发明的新颖的教导和优点的情况下可以在示例实施例中进行很多修改。因此,所有的这样的修改都旨在被包括在如本发明的权利要求所限定的范围之内。在权利要求中,装置加功能表述旨在覆盖在此描述的执行所述功能并且不仅结构的等价而且等价的结构的结构。因此,应理解的是,上述是各种示例实施例的示出,并且不应理解为对所公开的特定示例实施例的限制,并且对于公开的示例实施例的修改以及其他示例实施例都旨在被包括在所附权利要求的范围内。
Claims (20)
1.一种估计半导体装置中的泄漏电流的方法,包括:
将基板上的芯片划分为多个段,所述芯片包括多个单元,在所述单元上形成有集成电路的各种单位传导结构;
确定与每个所述单元中的泄漏电流有关的工艺参数之间的空间相关性;
通过分别算术运算实际泄漏特性函数来产生所述单元的虚拟单元泄漏特性函数,所述实际泄漏特性函数确定从所述单元产生的泄漏电流,所述虚拟单元泄漏特性函数等价于实际泄漏特性函数,并且通过所述虚拟单元泄漏特性函数产生的虚拟泄漏电流等价于所述单元中的泄漏电流;
通过算术运算所述段中每个单元的所述虚拟单元泄漏特性函数来产生段泄漏特性函数,所述段泄漏特性函数确定从所述芯片的所有段产生的虚拟泄漏电流;以及
通过以统计学方式运算所述芯片中每个段的所述段泄漏特性函数来产生全芯片泄漏特性函数,所述全芯片泄漏特性函数确定从所述半导体装置的整个芯片产生的虚拟泄漏电流。
2.根据权利要求1所述的方法,其中,所述实际泄漏特性函数和所述虚拟单元泄漏特性函数被表示为针对所述工艺参数的指数多项式。
3.根据权利要求2所述的方法,其中,所述实际泄漏特性函数包括:第一概率密度函数(PDF),所述第一概率密度函数确定由所述工艺参数引起的第一泄漏电流并且被表示为等式(1);以及,第二PDF,所述第二PDF确定由所述工艺参数引起的第二泄漏电流并且被表示为等式(2)
并且所述虚拟单元泄漏特性函数包括第三PDF,所述第三PDF等于所述第一PDF和第二PDF的算术求和,并且因此被表示为等式(3),
(其中上述等式中的小体大写字母e表示自然对数并且pi表示引起所述单元中的泄漏电流的所述工艺参数)。
条件是 以及
其中a、b和c表示正态分布的拟合系数,M1和M2表示所述第三PDF的第一动差和第二动差,R表示局部参数,通过所述局部参数彼此独立地生成所述第一泄漏电流和所述第二泄漏电流,并且P表示全局参数,通过所述全局参数共同地产生所述第一泄漏电流和所述第二泄漏电流。
5.根据权利要求4所述的方法,其中,以统计学方式按如下所示获得所述第三PDF的所述第一动差和第二动差:
6.根据权利要求4所述的方法,其中,通过下面的步骤获得所述拟合系数cj:
在将任意对数正态分布eZ添加到等式(3)的左手侧和右手侧的条件下,在Wilkinson的方法中应用对数正态分布复合的第二动差等价条件,从而获得如下的等式(7):
将等式(7)表示为第一阶泰勒级数;以及
将等式(7)的泰勒级数表示为针对任意对数正态分布eZ的任意随机变量z的恒等式。
7.根据权利要求4所述的方法,其中,所述全局参数包括:基于芯片的变量,所述基于芯片的变量可以涉及经由所述芯片的所述泄漏电流;以及,芯片内变量,所述芯片内变量具有所述芯片中的所述泄漏电流之间的空间相关性,并且所述局部参数包括在所述芯片中的所述泄漏电流之间不具有空间相关性的变量。
8.根据权利要求3所述的方法,其中,所述第一泄漏电流和所述第二泄漏电流分别包括亚阈值泄漏电流和栅极泄漏电流中的一个。
10.根据权利要求9所述的方法,其中,所述段泄漏特性函数包括下述对数正态分布的PDF,该对数正态分布的指数项是正态分布的多项式。
11.根据权利要求10所述的方法,其中,将所述虚拟单元泄漏特性函数算术地相加的步骤包括:
将对数正态分布复合的第二动差等价条件应用在Wilkinson的方法中,从而获得指数多项式等式;
将所述指数多项式等式表示为第一阶泰勒级数;以及
将所述指数多项式等式的泰勒级数表示为针对任意对数正态分布的随机变量的恒等式。
12.根据权利要求9所述的方法,其中,所述段泄漏特性函数包括亚阈值泄漏电流和栅极泄漏电流中的一个。
13.根据权利要求1所述的方法,其中,产生所述全芯片泄漏特性函数的步骤包括:通过使用多个所述段泄漏特性函数的第一动差和第二动差来获得平均值和变化量。
14.根据权利要求1所述的方法,其中,通过分析包括所述泄漏电流和所述工艺参数的实验数据来获得所述实际泄漏特性函数。
15.根据权利要求14所述的方法,其中,分析所述实验数据的步骤包括:对所述实验数据执行回归分析过程,从而产生所述泄漏电流和所述工艺参数之间的统计学相关性。
16.根据权利要求14所述的方法,其中,所述工艺参包括全局参数,所述全局参数具有基于芯片的变量和芯片内变量,所述基于芯片的变量可以涉及经由所述芯片的所述泄漏电流,所述芯片内变量具有所述芯片中所述泄漏电流之间的空间相关性,以及所述局部参数包括在所述芯片中的所述泄漏电流之间不具有空间相关性的变量。
17.根据权利要求16所述的方法,其中,所述工艺参数包括:随机参数,所述随机参数与在执行工艺中由环境因素随机引起的随机变化有关;以及,系统参数,所述系统参数与由用于执行工艺的工艺系统的物理因素引起的系统变化有关。
18.根据权利要求17所述的方法,其中,所述随机变化被表示为PDF,该PDF具有确定概率分布的随机参数作为变量,并且所述系统变化被表示为空间相关性矩阵。
19.根据权利要求17所述的方法,其中,所述工艺参数包括下述之一:淀积工艺的温度、淀积层的厚度、图案宽度和栅极电压。
20.根据权利要求1所述的方法,进一步包括:通过算术地运算所述虚拟单元泄漏特性函数和补泄漏特性函数来进行变化分析,从而分析由于所述补泄漏特性函数引起的所述虚拟单元泄漏特性函数的分析变化,所述补泄漏特性函数确定从所述单元产生的补泄漏电流。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0084718 | 2008-08-28 | ||
KR1020080084718 | 2008-08-28 | ||
KR1020080084718A KR101504594B1 (ko) | 2008-08-28 | 2008-08-28 | 반도체 소자의 누설전류 예측 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101661525A true CN101661525A (zh) | 2010-03-03 |
CN101661525B CN101661525B (zh) | 2014-10-08 |
Family
ID=41202919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910170609.2A Active CN101661525B (zh) | 2008-08-28 | 2009-08-28 | 估计半导体装置中的泄漏电流的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8156460B2 (zh) |
JP (1) | JP5558758B2 (zh) |
KR (1) | KR101504594B1 (zh) |
CN (1) | CN101661525B (zh) |
DE (1) | DE102009038844A1 (zh) |
GB (1) | GB2462936B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105021871A (zh) * | 2014-04-17 | 2015-11-04 | 国家电网公司 | 一种不完全信息下电缆线路泄露电流确定方法 |
CN109390017A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 非易失性存储器装置和非易失性存储器装置的操作方法 |
CN112072609A (zh) * | 2020-09-28 | 2020-12-11 | 国网山东省电力公司莱芜供电公司 | 一种漏电保护器动作电流的调整方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2546302A4 (en) | 2010-03-12 | 2013-12-04 | Asahi Glass Co Ltd | HARDENING COMPOSITION |
JP5903830B2 (ja) * | 2011-10-25 | 2016-04-13 | 富士通株式会社 | 解析プログラム、解析方法、および解析装置 |
CN103698680B (zh) * | 2013-12-06 | 2016-08-17 | 上海卫星工程研究所 | 一种元器件抗总剂量生存能力预估方法 |
US10521538B2 (en) | 2016-04-27 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and system for integrated circuit design with on-chip variation and spatial correlation |
CN107506511B (zh) * | 2017-06-21 | 2020-05-08 | 太原理工大学 | 基于有限元的矿用xlpe电缆泄漏电流动态分析方法 |
KR102089083B1 (ko) * | 2018-11-14 | 2020-03-16 | 주식회사 바움 | 회로 설계의 누설 전력을 조기에 추정하기 위한 시스템 및 방법 |
KR102023096B1 (ko) * | 2019-02-13 | 2019-09-19 | 울산과학기술원 | 양산되는 집적 회로의 성능 지표를 통합적으로 확률 해석하는 방법 |
US10839129B2 (en) * | 2019-02-13 | 2020-11-17 | International Business Machines Corporation | Characterization of spatial correlation in integrated circuit development |
KR20240033506A (ko) | 2022-09-05 | 2024-03-12 | 주식회사 유진테크 | 기판 처리 장치 및 기판 처리 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826517B2 (en) * | 2000-12-21 | 2004-11-30 | Kabushiki Kaisha Toshiba | Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device |
US7137080B2 (en) * | 2003-08-22 | 2006-11-14 | International Business Machines Corporation | Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit |
US6842714B1 (en) * | 2003-08-22 | 2005-01-11 | International Business Machines Corporation | Method for determining the leakage power for an integrated circuit |
US7328126B2 (en) * | 2003-09-12 | 2008-02-05 | Tokyo Electron Limited | Method and system of diagnosing a processing system using adaptive multivariate analysis |
JP2006186150A (ja) * | 2004-12-28 | 2006-07-13 | Hitachi Ltd | 半導体記憶装置の製造方法及び半導体設計装置 |
KR100630755B1 (ko) * | 2005-07-18 | 2006-10-02 | 삼성전자주식회사 | 포텐샬 쇼트를 검출하기 위한 집적회로 패키지의 테스트방법 |
JP4813499B2 (ja) * | 2005-11-01 | 2011-11-09 | 富士通株式会社 | 論理セルの構成処理方法、及び、プログラム |
JP2008153415A (ja) * | 2006-12-18 | 2008-07-03 | Renesas Technology Corp | 半導体集積回路およびその製造方法 |
KR20080084718A (ko) | 2007-03-16 | 2008-09-19 | 박근수 | 숯불구이장치 |
CN201038831Y (zh) * | 2007-05-24 | 2008-03-19 | 饶学进 | 一种监控对地泄漏电流信号的装置 |
JP5056478B2 (ja) * | 2008-02-28 | 2012-10-24 | 富士通株式会社 | リーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法 |
-
2008
- 2008-08-28 KR KR1020080084718A patent/KR101504594B1/ko active IP Right Grant
-
2009
- 2009-08-26 DE DE102009038844A patent/DE102009038844A1/de not_active Withdrawn
- 2009-08-26 US US12/547,729 patent/US8156460B2/en active Active
- 2009-08-27 JP JP2009197032A patent/JP5558758B2/ja active Active
- 2009-08-28 CN CN200910170609.2A patent/CN101661525B/zh active Active
- 2009-08-28 GB GB0915132.5A patent/GB2462936B/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105021871A (zh) * | 2014-04-17 | 2015-11-04 | 国家电网公司 | 一种不完全信息下电缆线路泄露电流确定方法 |
CN109390017A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 非易失性存储器装置和非易失性存储器装置的操作方法 |
CN109390017B (zh) * | 2017-08-11 | 2023-08-01 | 三星电子株式会社 | 非易失性存储器装置和非易失性存储器装置的操作方法 |
CN112072609A (zh) * | 2020-09-28 | 2020-12-11 | 国网山东省电力公司莱芜供电公司 | 一种漏电保护器动作电流的调整方法 |
Also Published As
Publication number | Publication date |
---|---|
GB0915132D0 (en) | 2009-10-07 |
KR101504594B1 (ko) | 2015-03-23 |
GB2462936B (en) | 2013-05-22 |
JP5558758B2 (ja) | 2014-07-23 |
DE102009038844A1 (de) | 2010-03-25 |
CN101661525B (zh) | 2014-10-08 |
US8156460B2 (en) | 2012-04-10 |
KR20100025951A (ko) | 2010-03-10 |
JP2010056554A (ja) | 2010-03-11 |
US20100058258A1 (en) | 2010-03-04 |
GB2462936A (en) | 2010-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101661525B (zh) | 估计半导体装置中的泄漏电流的方法 | |
Zhang et al. | Yield and variability optimization of integrated circuits | |
US8006220B2 (en) | Model-building optimization | |
US7551985B1 (en) | Method and apparatus for power consumption optimization for integrated circuits | |
CN103577646B (zh) | 一种快速估算集成电路良率的计算方法 | |
US8024674B2 (en) | Semiconductor circuit design method and semiconductor circuit manufacturing method | |
US8286120B2 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
US7562324B2 (en) | Method of designing a synchronous circuit of VLSI for clock skew scheduling and optimization | |
CN107749627A (zh) | 基于改进匹配追踪的智能配电网潮流雅可比矩阵估计方法 | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
CN112418431A (zh) | 用于混合模型的方法和系统 | |
US20220121800A1 (en) | Methods of generating circuit models and manufacturing integrated circuits using the same | |
US20060173667A1 (en) | Simulation device for integrated circuit | |
US6327555B1 (en) | Semiconductor simulation method | |
US20120227016A1 (en) | Circuit simulation method and semiconductor integrated circuit | |
US11003810B2 (en) | Simulation system and simulation method | |
US20200327207A1 (en) | Transient Sensitivity Analysis | |
CN114417653B (zh) | 基于不确定性的卫星组件电路板热可靠性分析方法 | |
Prautsch et al. | A Multi-level Analog IC Design Flow for Fast Performance Estimation Using Template-based Layout Generators and Structural Models | |
Stratigopoulos et al. | A general method to evaluate RF BIST techniques based on non-parametric density estimation | |
US11152235B2 (en) | Apparatus and method for manufacture of semiconductor devices | |
WO2022115757A1 (en) | Poly-bit cells | |
US8296701B2 (en) | Method for designing a semiconductor device based on leakage current estimation | |
Altieri et al. | Evaluation and mitigation of aging effects on a digital on-chip voltage and temperature sensor | |
CN110688810A (zh) | 利用神经网络为射频ldmos热效应建模的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |