CN114548414B - 一种编译量子线路的方法、装置、存储介质及编译系统 - Google Patents

一种编译量子线路的方法、装置、存储介质及编译系统 Download PDF

Info

Publication number
CN114548414B
CN114548414B CN202210165311.8A CN202210165311A CN114548414B CN 114548414 B CN114548414 B CN 114548414B CN 202210165311 A CN202210165311 A CN 202210165311A CN 114548414 B CN114548414 B CN 114548414B
Authority
CN
China
Prior art keywords
quantum
chip
information
cost information
compiling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210165311.8A
Other languages
English (en)
Other versions
CN114548414A (zh
Inventor
窦猛汉
汪文涛
方圆
赵东一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202210165311.8A priority Critical patent/CN114548414B/zh
Publication of CN114548414A publication Critical patent/CN114548414A/zh
Application granted granted Critical
Publication of CN114548414B publication Critical patent/CN114548414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种编译量子线路的方法、装置、存储介质及编译系统。所述编译量子线路的方法，包括：获取量子芯片的芯片信息，并根据所述芯片信息计算所述量子芯片任意两个物理比特间应用双门的成本信息；其中，所述芯片信息包括拓扑结构信息、测量操作的成本信息；结合所述芯片信息和所述应用双门的成本信息构造目标函数和约束条件，并根据所述目标函数和所述约束条件，求解得到最优初始映射方案；根据所述最优初始映射方案，确定最优目标方案；结合所述最优初始映射方案和所述最优目标方案编译量子线路，得到目标量子线路。本发明能够考虑量子芯片误差情况，优化编译量子线路，提高量子线路在量子芯片上的执行成功率。

Description

一种编译量子线路的方法、装置、存储介质及编译系统
技术领域
本发明涉及量子计算技术领域，尤其涉及一种编译量子线路的方法、装置、存储介质及编译系统。
背景技术
在量子计算机的应用过程中，通常通过量子线路进行量子算法的设计，再通过量子芯片进行具体的实现。量子芯片的拓扑结构是一个图数据结构，节点为物理比特，边为连接的两个物理比特之间的作用关系。
在实际应用中，量子线路中的双门操作只能在有边的两个物理比特上作用，当最终的映射布局导致无法直接进行双门操作时，通常通过SWAP逻辑门将物理比特交换到相邻位置。而量子芯片受生产工艺的限制，存在单门误差、双门误差、测试误差、串扰误差等，考虑误差影响的累积，为使量子线路成功在量子芯片上执行，在满足编译规则，即编译前后量子线路测量的量子态结果一致，且量子线路中的双门操作满足量子芯片的拓扑结构的前提下，要求尽可能地降低误差影响，则如何考虑量子芯片误差情况，选择合理的映射方案编译量子线路，提高量子线路在量子芯片上的执行成功率，成为当前急需解决的一大难题。
发明内容
为了克服现有技术的缺陷，本发明提供一种编译量子线路的方法、装置、存储介质及编译系统，能够考虑量子芯片误差情况，优化编译量子线路，提高量子线路在量子芯片上的执行成功率。
为了解决上述技术问题，第一方面，本发明一实施例提供一种编译量子线路的方法，所述方法包括：
获取量子芯片的芯片信息，并根据所述芯片信息计算所述量子芯片任意两个物理比特间应用双门的成本信息；其中，所述芯片信息包括拓扑结构信息、测量操作的成本信息；
结合所述芯片信息和所述应用双门的成本信息构造目标函数和约束条件，并根据所述目标函数和所述约束条件，求解得到最优初始映射方案；
根据所述最优初始映射方案，确定最优目标方案；
结合所述最优初始映射方案和所述最优目标方案编译量子线路，得到目标量子线路。
进一步地，所述目标函数为：
其中，G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
所述约束条件为：
其中，Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给所述量子芯片的量子位q在量子线路的量子位的位置；QH表示所述量子芯片的量子位集合，g.q表示测量操作的量子比特，是所述量子芯片的量子位h上测量操作的成本信息；EC为存储所述应用双门的成本信息。
进一步地，所述根据所述最优初始映射方案，确定最优目标方案，具体为：
根据所述最优初始映射方案构建树结构，遍历所述树结构确定所述应用双门成本信息之和最高的分支，将所述分支作为所述最优目标方案。
进一步地，所述结合所述最优初始映射方案和所述最优目标方案编译量子线路，得到目标量子线路，具体为：
按照所述最优目标方案中的执行时序，遍历所述最优目标方案中的逻辑门，根据所述最优初始映射方案调整量子比特信息，以在结束遍历后得到所述目标量子线路。
进一步地，所述应用双门的成本信息为应用CZ门的成本信息和/或应用CNOT门的成本信息。
第二方面，本发明一实施例提供一种编译量子线路的装置，包括：
成本信息获取模块，用于获取量子芯片的芯片信息，并根据所述芯片信息计算所述量子芯片任意两个物理比特间应用双门的成本信息；其中，所述芯片信息包括拓扑结构信息、测量操作的成本信息；
映射方案求解模块，用于结合所述芯片信息和所述应用双门的成本信息构造目标函数和约束条件，并根据所述目标函数和所述约束条件，求解得到最优初始映射方案；
目标方案确定模块，用于根据所述最优初始映射方案，确定最优目标方案；
量子线路编译模块，用于结合所述最优初始映射方案和所述最优目标方案编译量子线路，得到目标量子线路。
进一步地，所述目标函数为：
其中，G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
所述约束条件为：
其中，Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给所述量子芯片的量子位q在量子线路的量子位的位置；QH表示所述量子芯片的量子位集合，g.q表示测量操作的量子比特，是所述量子芯片的量子位h上测量操作的成本信息；EC为存储所述应用双门的成本信息。
第三方面，本发明一实施例提供一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如上所述的编译量子线路的方法。
第四方面，本发明一实施例提供一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如上所述的编译量子线路的方法。
第五方面，本发明一实施例提供一种编译系统，包括编译器，所述编译器被设置为运行时执行如上所述的编译量子线路的方法。
相比于现有技术，本发明的实施例，具有如下有益效果：
通过获取量子芯片的拓扑结构信息和测量操作的成本信息来计算量子芯片任意两个物理比特间应用双门的成本信息，结合芯片信息和应用双门的成本信息构造目标函数和约束条件，将线路映射问题转换为优化问题，根据目标函数和约束条件求解最优初始映射方案，使得后续可根据最优初始映射方案所确定的最优目标方案编译量子线路，从而能够考虑量子芯片误差情况，优化编译量子线路，提高量子线路在量子芯片上的执行成功率。
附图说明
图1为本发明第一实施例中的一种编译量子线路的方法的流程示意图；
图2为现有技术中的量子芯片的拓扑结构的示意图；
图3为本发明第一实施例中示例的量子芯片的拓扑结构的示意图；
图4为本发明第一实施例中示例的构建的树结构的示意图；
图5为本发明第一实施例中示例的对量子线路进行分块的示意图；
图6为本发明第二实施例中的一种编译量子线路的装置的结构示意图。
具体实施方式
下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，文中的步骤编号，仅为了方便具体实施例的解释，不作为限定步骤执行先后顺序的作用。本实施例提供的方法可以由相关的终端设备执行，且下文均以处理器作为执行主体为例进行说明。
如图1所示，第一实施例提供一种编译量子线路的方法，所述方法包括步骤S1～S4：
S1、获取量子芯片的芯片信息，并根据芯片信息计算量子芯片任意两个物理比特间应用双门的成本信息；其中，芯片信息包括拓扑结构信息、测量操作的成本信息；
S2、结合芯片信息和应用双门的成本信息构造目标函数和约束条件，并根据目标函数和约束条件，求解得到最优初始映射方案；
S3、根据最优初始映射方案，确定最优目标方案；
S4、结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路。
作为示例性地，通过获取量子芯片的拓扑结构信息和测量操作的成本信息来计算量子芯片任意两个物理比特间应用双门的成本信息，结合芯片信息和应用双门的成本信息构造目标函数和约束条件，将线路映射问题转换为优化问题，该优化问题可以使用SMT求解器来解决。
可以理解的是，SMT的全称是Satisfiability Modulo Theories，可被翻译为“可满足性模理论”、“多理论下的可满足性问题”或者“特定(背景)理论下的可满足性问题”，其判定算法被称为SMT求解器。简单地说，一个SMT公式是结合了理论背景的逻辑公式，其中的命题变量可以代表理论公式。例如SMT公式x+y＜3∧y＞2，它的逻辑形式是A∧B，其中命题变量A和B分别被解释为数学公式x+y＜3和y＞2。
给定一个SMT公式，在通常的逻辑解释和背景理论解释下，如果存在一个赋值使该公式为真，那么称该公式是可满足的，否则称该公式是不可满足的，这样的赋值被称为模型。在算法中，用返回值为真代表输入的公式可满足，用返回值为假代表它不可满足。例如公式x＜3∧x＞4是不可满足的，因为根据∧的解释，x＜3和x＞4必须同时有解，显然这是不可能的，而公式x＜5∧x＞1是可满足的，它的一个模型是{x＝2}。
量子芯片的拓扑结构是一个图数据结构，6比特芯片的拓扑结构如图2所示，节点为物理比特，边为连接的两个物理比特之间的作用关系。拓扑结构中相连的物理比特被允许执行双门操作，其中箭头的方向就是两个物理比特的作用方向。而对于只有单方向的两个物理比特之间可以添加几个额外的单门来完成方向调转。例如CNOT 00，H 1，CONT1 0，H 0，H 1。
量子线路中的双门操作只能在有边的两个物理比特上作用，当最终的映射布局导致无法直接进行双门操作时，通常通过SWAP逻辑门将物理比特交换到相邻位置。例如在本源5比特芯片上执行CNOT 0 2，如果逻辑门0 2分别作用在物理比特Q0、Q1上，则只需要执行CNOT Q0 Q1，如果逻辑门0 2分别作用在物理比特Q0、Q2上，则CNOT 0 2实际在芯片上的执行过程为SWAP Q0 Q1、CNOT Q1 Q2。
量子芯片受生产工艺的限制，存在单门误差、双门误差、测试误差、串扰误差等，其中单门率极小，在接下来的算法构造过程中予以忽略。
程序编译是将量子线路合理地在量子芯片上执行，保持量子线路整体规则不被改变(即编译前后量子线路测量的量子态结果一致)，且量子线路中的双门操作满足芯片拓扑结构。
考虑误差影响的累积，在满足上述规则的前提下，需要让量子线路受到芯片误差的影响更低，需要在编译(映射)量子线路过程中选择更合理的映射方案。
本实施例通过获取量子芯片的拓扑结构信息和测量操作的成本信息来计算量子芯片任意两个物理比特间应用双门的成本信息，结合芯片信息和应用双门的成本信息构造目标函数和约束条件，将线路映射问题转换为优化问题，根据目标函数和约束条件求解最优初始映射方案，使得后续可根据最优初始映射方案所确定的最优目标方案编译量子线路，从而能够考虑量子芯片误差情况，优化编译量子线路，提高量子线路在量子芯片上的执行成功率。
在本实施例的一优选实施方式中，所述获取量子芯片的芯片信息，具体为：解析量子芯片的数据，得到芯片信息。
作为示例性地，解析量子芯片的数据，该量子芯片的拓扑结构如图3所示，通过图3所示的6比特芯片的拓扑结构，可以获取每个物理比特的测量保真度readout_reliab、两个物理比特之间的双门保真度cnot_reliab。图3中的边的数值即为双门保真度的数值。其中，双门保真度只是指的应用CNOT时的保真度。
对于测量保真度，应用测量操作的得分直接为对应物理比特的测量保真度。例如在Q0(测量保真度为0.95)上应用测量操作，则测量操作得分为0.95。
对于双门保真度，需要根据双门保真度构建在任意两个物理比特间应用CNOT时的得分。如果两个物理比特相邻，则可以直接将此时应用CNOT的得分作为双门保真度，例如在Q0、Q1上应用CNOT的得分值为0.9。如果两个物理比特不相邻，则需要借助SWAP逻辑门调整位置。已知一个SWAP逻辑门等于三个CNOT组合，所以一个SWAP逻辑门的保真度为CNOT的保真度的3次方。通过计算不相邻的物理比特的双门保真度来寻找条保真度最高的路径，且将路径上应用的所有SWAP保真度之积作为得分，例如在Q0、Q4上应用CNOT，保真度最高的路径为Q0→Q3→Q4，此时在Q0、Q4上应用CNOT的得分为(0.9*0.9*0.9)*(0.95*0.95*0.95)＝0.625026375，这些得分在接下来的SMT求解中应用。
对于图3中的各物理比特间的得分值和最优路径分别如表1、表2所示，表1中的“-1”表示无法应用CNOT，矩阵就是EC。
表1
表2
Path 0 1 2 3 4 5
0 0 0,1 0,1,2 0,3 0,3,4 0,3,4,5
1 1,0 1 1,2 1,0,3 1,4 1,2,5
2 2,1,0 2,1 2 2,1,0,3 2,1,4 2,5
3 3,0 3,0,1 3,0,1,2 3 3,4 3,4,5
4 4,3,0 4,1 4,1,2 4,3 4 4,5
5 5,4,3,0 5,2,1 5,2 5,4,3 5,4 5
在优选的实施例当中，所述根据目标函数和约束条件，求解得到最优初始映射方案，具体为：根据目标函数和约束条件，基于预先定义的映射布局策略求解得到最优初始映射方案；其中，映射布局策略为最大加权边优先的映射布局策略或最大顶点度优先的映射布局策略。
本实施例通过根据目标函数和约束条件，基于最大加权边优先的映射布局策略或最大顶点度优先的映射布局策略求解得到最优初始映射方案，有利于提高SMT求解速度。
在优选的实施例当中，目标函数为：
其中，G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
约束条件为：
其中，Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给量子芯片的量子位q在量子线路的量子位的位置；QH表示量子芯片的量子位集合，g.q表示测量操作的量子比特，是量子芯片的量子位h上测量操作的成本信息；EC为存储应用双门的成本信息。
作为示例性地，利用SMT求解得分最高的映射解，可以理解为尝试将量子线路比特任意映射到芯片物理比特上，例如2比特线路对4物理比特的映射方案就有12种，每种映射方案就有一种线路执行方案，就能统计出最终的可靠度得分，找出得分最高的映射方案，就是SMT求解目标。利用SMT是相较于利用代码多层循环遍历能有能高的性能和更优解。
用Qp表示量子线路的量子位集合。用QH表示量子芯片的量子位集合。对于任意一个芯片拓扑结构，按照递增序列标记量子位{h0,h1,...,hn}，对于q∈Qp，q.n分配给量子芯片的量子位q在量子线路的量子位的位置。令G为量子线路中逻辑门的集合。CNOT和读出操作控制可靠性结果，因此可靠度得分集中在它们上面。CNOT门的子集由GCNOT表示，测量操作的子集由GReadout表示，保真度由g.∈表示。
为保证量子线路的所有量子位都映射到实际量子芯片的量子位，构造第一约束条件：
为保证量子线路的每个量子位被分配一个唯一的位置，构造第二约束条件：
为实现可靠性约束，构造第三约束条件，具体为：
对于测量操作，将可靠性设置为：
是量子芯片的量子位h上读出操作的可靠度得分，/>表示测量操作的子集，g.q表示测量操作的量子比特。
对于CNOT操作，根据拓扑结构，构建出各个物理比特应用，针对量子芯片的每对量子位，计算出可靠度得分，并将它们存储在矩阵EC，将可靠性设置为：
构造目标函数，统计量子线路中所有CNOT得分和测量得分，找到得分最高的映射结果：
在得到最优初始映射方案后，可以结合sabre映射算法使用，替换sabre随机的初始映射方案，可以理解的是，有目的性的选择初始映射要比sabre随机初始映射更有利。
可以理解的是，SMT求解器将一组线性约束条件和一个目标函数作为输入，并搜索最优解。约束条件包含量子位位置以及保真度。可靠性目标是所有逻辑门可靠度得分的乘积(因此是非线性的)，但是通过优化可靠度得分的加法对数来线性化目标，可以调用SMT求解器来寻找最大化可靠度得分的映射方案。SMT求解器计算可靠性最高的映射方案，最大限度地减少不必要的量子位移动，减少额外的SWAP逻辑门的增加量也能避免线路整体相干时间的增加，最大化可靠度得分可以实现大幅度提高量子线路在量子芯片上的执行成功率。
在优选的实施例当中，所述根据最优初始映射方案，确定最优目标方案，具体为：根据最优初始映射方案构建树结构，遍历树结构确定应用双门成本信息之和最高的分支，将分支作为最优目标方案。
可以理解的是，SMT的解只是线路的最优初始映射方案，还需要根据最优初始映射方案来确定线路整体的执行方案，即最优目标方案，线路中不相邻CNOT操作应用SWAP可以达到应用效果，但是如何应用SWAP就是此时考虑的事情。应用SWAP会使比特位置发生移动，对于后续的逻辑门操作产生新的影响，SWAP应用将影响此次CNOT应用的保真度和后续逻辑门应用时保真度。对于逻辑门个数不多的情况可以选择展开所有可能情况。
作为示例性地，将线路比特0，1，2，3，4分别映射到Q0、Q1、Q2、Q3、Q4，即线路CNOT 01，CNOT 0 4，CNOT 3，4。
在执行逻辑门CNOT 0 1时，根据映射关系，即在Q0、Q1上应用CNOT，由于可以直接应用，则得分
需要说明的是，没用保真度数值作为得分，反而使用-log()，主要是由于保真度影响是累积影响，小数累乘后导致数值偏小会出现精确度问题，使用-log()累加来衡量线路保真度能避免这一问题。同一-log()累加结果越小表示保真度结果越高，log(a*b*c)＝log(a)+log(b)+log(c)，log小数为负，加负号为了得正。
在执行逻辑门CNOT 0 4时，根据映射关系，即在Q0、Q4上应用CNOT，此时保真度最高的路径为Q0→Q3→Q4，则有四种应用方法：
第一种SWAP 0 3，CNOT 3 4，SWAP 0 3，即应用SWAP后将比特交换至相邻位置后，应用CNOT，然后再将比特位置还原，则得分即SWAP 0 3保真度对数加上CNOT 3 4保真度对数再加上SWAP 0 3保真度；
第二种SWAP 0 3，CNOT 3 4，则保真度映射关系将由线路比特3，1，2，0，4分别映射到Q0、Q1、Q2、Q3、Q4；
第三种SWAP 3 4，CNOT 0 3，SWAP 3 4，即应用SWAP后将比特交换至相邻位置后，应用CNOT，然后再将比特位置还原，则保真度
第四种SWAP 3 4，CNOT 0 3，则保真度映射关系将由线路比特0，1，2，4，3分别映射到Q0、Q1、Q2、Q3、Q4；
在执行逻辑门CNOT 0 4时，因为上面有4种分支情况，我们根据上述的4种分支再考虑执行CNOT 0 4。
如果线路最终存在测量操作，则我们需要根据最后的映射关系，计算保真度
所以分析这种不断更迭的映射状态，可以利用树的数据结构，每个节点是一个CNOT操作，父子节点由线路时序顺序确定，每个节点都计算本节点score数值，并累加其父节点的score，每个节点中在应都会及时更新映射关系，并在下一节点生效。
通过树结构展开线路基于初始映射下的所有映射情况，每条分支对应一种线路的执行方案，且在分支最后根据最终的映射情况累加上测量操作的score，最终在多条分支情况下选择一条sum_score最低(保真度最高)的分支。得分最低分支便涵盖着所需的各个CNOT门执行情况。
在实际构建树结构的过程中，以深度优先，即按照线路中CNOT次序，先以一种应用方法将所有CNOT遍历完，获取一个sum_score，更新为best_score，同时其他分支的构建过程中以best_score为基准，如果构建过程中得分高于best_score，则放弃该分支构建，同时在每条分支构建完成时将sum_reliab与best_score对比，将较小值更新为best_score，并保存best_score最小的分支信息。
例如，对应图3中的6比特拓扑结构，构造线路(由于单门只是信息存储，不在保真度考虑范围内)cir<<CNOT(q[0],q[1])<<CNOT(q[0],q[2])<<CNOT(q[0],q[3])<<CNOT(q[1],q[3])，按照线路的执行时序遍历线路，构建的树结构如图4所示。4个子树s-0，s-1，s-2，s-3对应上述应用CNOT需要借助SWAP的情况。1个子树则表示当前应用CNOT可直接在物理比特上应用。最终选择score为0.67515的分支作为最优目标方案。
采用这种方式能更全的列举线路的可能的执行方案，但是存在问题就是对于深度较大的线路使用这种方法会对求解性能造成指数影响。所以对于深度大线路，我们可以按照线路的分层将线路按照一定深度要求分为多个子线路。对子线路分批使用求解算法，按子线路的初始映射使用上一子线路的最优映射解。
例如图5，将线路按层数分为D1，D2块。D1块使用SMT求解的最初映射，并计算D1最优的执行方案，将D1最优执行方案的最后映射作为D2的最初映射。同理计算D2最优的执行方案。这样能大幅度减少性能消耗，但不可能避免的降低了解的最优可能性。
在优选的实施例当中，所述结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路，具体为：按照最优目标方案中的执行时序，遍历最优目标方案中的逻辑门，根据最优初始映射方案调整量子比特信息，以在结束遍历后得到目标量子线路。
作为示例性地，在获取到最优目标方案后，就需要根据每个CNOT重新构建量子线路。按照最优目标方案中的执行时序遍历最优目标方案中的所有逻辑门，令qmap等于最优初始映射方案，单门根据qmap调整比特信息，在应用CNOT时，如果发生映射关系调整则需要更新qmap。测量操作按照单门逻辑处理。这样遍历线路中的逻辑门直至结束，得到目标量子线路。
在优选的实施例当中，应用双门的成本信息为应用CZ门的成本信息和/或应用CNOT门的成本信息。
基于与第一实施例相同的发明构思，第二实施例提供如图6所示的一种编译量子线路的装置，包括：
成本信息获取模块21，用于获取量子芯片的芯片信息，并根据芯片信息计算量子芯片任意两个物理比特间应用双门的成本信息；其中，芯片信息包括拓扑结构信息、测量操作的成本信息；
映射方案求解模块22，用于结合芯片信息和应用双门的成本信息构造目标函数和约束条件，并根据目标函数和约束条件，求解得到最优初始映射方案；
目标方案确定模块23，用于根据最优初始映射方案，确定最优目标方案；
量子线路编译模块24，用于结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路。
在优选的实施例当中，目标函数为：
其中，G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
约束条件为：
其中，Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给量子芯片的量子位q在量子线路的量子位的位置；QH表示量子芯片的量子位集合，g.q表示测量操作的量子比特，是量子芯片的量子位h上测量操作的成本信息；EC为存储应用双门的成本信息。
在优选的实施例当中，目标方案确定模块23，具体用于根据最优初始映射方案构建树结构，遍历树结构确定应用双门成本信息之和最高的分支，将分支作为最优目标方案。
在优选的实施例当中，量子线路编译模块24，具体用于按照最优目标方案中的执行时序，遍历最优目标方案中的逻辑门，根据最优初始映射方案调整量子比特信息，以在结束遍历后得到目标量子线路。
在优选的实施例当中，应用双门的成本信息为应用CZ门的成本信息和/或应用CNOT门的成本信息。
第三实施例还提供了一种存储介质，存储介质中存储有计算机程序，其中，计算机程序被设置为运行时执行如第一实施例所述的编译量子线路的方法。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
S1、获取量子芯片的芯片信息，并根据芯片信息计算量子芯片任意两个物理比特间应用双门的成本信息；其中，芯片信息包括拓扑结构信息、测量操作的成本信息；
S2、结合芯片信息和应用双门的成本信息构造目标函数和约束条件，并根据目标函数和约束条件，求解得到最优初始映射方案；
S3、根据最优初始映射方案，确定最优目标方案；
S4、结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
第四实施例还提供了一种电子装置，包括存储器和处理器，存储器中存储有计算机程序，处理器被设置为运行计算机程序以执行如第一实施例所述的编译量子线路的方法。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S1、获取量子芯片的芯片信息，并根据芯片信息计算量子芯片任意两个物理比特间应用双门的成本信息；其中，芯片信息包括拓扑结构信息、测量操作的成本信息；
S2、结合芯片信息和应用双门的成本信息构造目标函数和约束条件，并根据目标函数和约束条件，求解得到最优初始映射方案；
S3、根据最优初始映射方案，确定最优目标方案；
S4、结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路。
第五实施例还提供了一种编译系统，包括编译器，编译器被设置为运行时执行如第一实施例所述的编译量子线路的方法。
具体的，上述编译系统还可以包括接口平台，其中，该接口平台和上述编译器连接。
具体的，在本实施例中，上述编译器可以被设置为执行以下步骤：
S1、获取量子芯片的芯片信息，并根据芯片信息计算量子芯片任意两个物理比特间应用双门的成本信息；其中，芯片信息包括拓扑结构信息、测量操作的成本信息；
S2、结合芯片信息和应用双门的成本信息构造目标函数和约束条件，并根据目标函数和约束条件，求解得到最优初始映射方案；
S3、根据最优初始映射方案，确定最优目标方案；
S4、结合最优初始映射方案和最优目标方案编译量子线路，得到目标量子线路。
综上所述，实施本发明的实施例，具有如下有益效果：
通过获取量子芯片的拓扑结构信息和测量操作的成本信息来计算量子芯片任意两个物理比特间应用双门的成本信息，结合芯片信息和应用双门的成本信息构造目标函数和约束条件，将线路映射问题转换为优化问题，根据目标函数和约束条件求解最优初始映射方案，使得后续可根据最优初始映射方案所确定的最优目标方案编译量子线路，从而能够考虑量子芯片误差情况，优化编译量子线路，提高量子线路在量子芯片上的执行成功率。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
本领域普通技术人员可以理解实现上述实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

Claims (8)

1.一种编译量子线路的方法，其特征在于，所述方法包括：
获取量子芯片的芯片信息，并根据所述芯片信息计算所述量子芯片任意两个物理比特间应用双门的成本信息；其中，所述芯片信息包括拓扑结构信息、测量操作的成本信息；所述应用双门为CZ门和/或CNOT门；
结合所述芯片信息和所述应用双门的成本信息构造目标函数和约束条件，并根据所述目标函数和所述约束条件，求解得到最优初始映射方案；其中，所述目标函数为：
G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
所述约束条件为：
Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给所述量子芯片的量子位q在量子线路的量子位的位置；QH表示所述量子芯片的量子位集合，g.q表示测量操作的量子比特，是所述量子芯片的量子位h上测量操作的成本信息；EC为存储所述应用双门的成本信息；
根据所述最优初始映射方案构建树结构，根据所述树结构确定最优目标方案；
根据所述最优目标方案中的执行时序和逻辑门，结合所述最优初始映射方案调整量子比特信息，得到目标量子线路。
2.如权利要求1所述的编译量子线路的方法，其特征在于，所述根据所述最优初始映射方案构建树结构，根据所述树结构确定最优目标方案，具体为：
根据所述最优初始映射方案构建树结构，遍历所述树结构确定所述应用双门成本信息之和最高的分支，将所述分支作为所述最优目标方案。
3.如权利要求1所述的编译量子线路的方法，其特征在于，所述根据所述最优目标方案中的执行时序和逻辑门，结合所述最优初始映射方案调整量子比特信息，得到目标量子线路，具体为：
按照所述最优目标方案中的执行时序，遍历所述最优目标方案中的逻辑门，根据所述最优初始映射方案调整量子比特信息，以在结束遍历后得到所述目标量子线路。
4.如权利要求1所述的编译量子线路的方法，其特征在于，所述应用双门的成本信息为应用CZ门的成本信息和/或应用CNOT门的成本信息。
5.一种编译量子线路的装置，其特征在于，包括：
成本信息获取模块，用于获取量子芯片的芯片信息，并根据所述芯片信息计算所述量子芯片任意两个物理比特间应用双门的成本信息；其中，所述芯片信息包括拓扑结构信息、测量操作的成本信息；所述应用双门为CZ门和/或CNOT门；
映射方案求解模块，用于结合所述芯片信息和所述应用双门的成本信息构造目标函数和约束条件，并根据所述目标函数和所述约束条件，求解得到最优初始映射方案；其中，所述目标函数为：
G表示量子线路中逻辑门的集合，GReadout表示测量操作的子集，GCNOT表示CNOT门的子集，g.∈表示测量操作的成本信息或应用CNOT门的成本信息；
所述约束条件为：
Qp表示量子线路的量子位集合{h0,h1,...,hn}，q.n表示分配给所述量子芯片的量子位q在量子线路的量子位的位置；QH表示所述量子芯片的量子位集合，g.q表示测量操作的量子比特，是所述量子芯片的量子位h上测量操作的成本信息；EC为存储所述应用双门的成本信息；
目标方案确定模块，用于根据所述最优初始映射方案构建树结构，根据所述树结构确定最优目标方案；
量子线路编译模块，用于根据所述最优目标方案中的执行时序和逻辑门，结合所述最优初始映射方案调整量子比特信息，得到目标量子线路。
6.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如权利要求1至4任一项所述的编译量子线路的方法。
7.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如权利要求1至4任一项所述的编译量子线路的方法。
8.一种编译系统，包括编译器，其特征在于，所述编译器被设置为运行时执行如权利要求1至4任一项所述的编译量子线路的方法。
CN202210165311.8A 2022-02-22 2022-02-22 一种编译量子线路的方法、装置、存储介质及编译系统 Active CN114548414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210165311.8A CN114548414B (zh) 2022-02-22 2022-02-22 一种编译量子线路的方法、装置、存储介质及编译系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210165311.8A CN114548414B (zh) 2022-02-22 2022-02-22 一种编译量子线路的方法、装置、存储介质及编译系统

Publications (2)

Publication Number Publication Date
CN114548414A CN114548414A (zh) 2022-05-27
CN114548414B true CN114548414B (zh) 2023-10-10

Family

ID=81676983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210165311.8A Active CN114548414B (zh) 2022-02-22 2022-02-22 一种编译量子线路的方法、装置、存储介质及编译系统

Country Status (1)

Country Link
CN (1) CN114548414B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115358407B (zh) * 2022-08-16 2023-04-11 北京中科弧光量子软件技术有限公司 基于张量网络的近似量子编译方法、系统和电子设备
CN116502726B (zh) * 2023-06-28 2023-09-19 深圳市爱云信息科技有限公司 基于量子芯片的数据存储系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112085204A (zh) * 2020-09-18 2020-12-15 东南大学 一种用于量子编译的线路变换方法
CN112115655A (zh) * 2020-08-28 2020-12-22 济南浪潮高新科技投资发展有限公司 基于量子芯片耦合拓扑结构的量子线路编译方法及装置
CN112651509A (zh) * 2020-10-14 2021-04-13 腾讯科技（深圳）有限公司 量子线路的确定方法及装置
CN113033811A (zh) * 2018-09-17 2021-06-25 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN113158615A (zh) * 2021-04-15 2021-07-23 深圳市腾讯计算机系统有限公司 量子门的优化方法、装置、设备及存储介质
CN113392580A (zh) * 2021-05-21 2021-09-14 中国人民解放军战略支援部队信息工程大学 基于混合量子算法的组合优化求解方法、系统及求解器架构
CN113792880A (zh) * 2021-09-17 2021-12-14 北京百度网讯科技有限公司 基于脉冲的量子门实现方法及装置、电子设备和介质
CN113934431A (zh) * 2021-10-27 2022-01-14 中国人民解放军战略支援部队信息工程大学 一种量子程序编译方法、装置及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018165500A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co, Inc. Performing a calibration process in a quantum computing system
WO2020010147A1 (en) * 2018-07-02 2020-01-09 Zapata Computing, Inc. Compressed unsupervised quantum state preparation with quantum autoencoders

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033811A (zh) * 2018-09-17 2021-06-25 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN112115655A (zh) * 2020-08-28 2020-12-22 济南浪潮高新科技投资发展有限公司 基于量子芯片耦合拓扑结构的量子线路编译方法及装置
CN112085204A (zh) * 2020-09-18 2020-12-15 东南大学 一种用于量子编译的线路变换方法
CN112651509A (zh) * 2020-10-14 2021-04-13 腾讯科技（深圳）有限公司 量子线路的确定方法及装置
CN113158615A (zh) * 2021-04-15 2021-07-23 深圳市腾讯计算机系统有限公司 量子门的优化方法、装置、设备及存储介质
CN113392580A (zh) * 2021-05-21 2021-09-14 中国人民解放军战略支援部队信息工程大学 基于混合量子算法的组合优化求解方法、系统及求解器架构
CN113792880A (zh) * 2021-09-17 2021-12-14 北京百度网讯科技有限公司 基于脉冲的量子门实现方法及装置、电子设备和介质
CN113934431A (zh) * 2021-10-27 2022-01-14 中国人民解放军战略支援部队信息工程大学 一种量子程序编译方法、装置及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.C. Edwards 等.On the duality of quantum filtering and optimal feedback control in quantum open linear dynamical systems.2003 International Conference Physics and Control. Proceedings.2003,全文. *
张鑫.量子编程与线路优化的研究与实现.中国优秀硕士学位论文全文数据库.2021,第I137-130页. *

Also Published As

Publication number Publication date
CN114548414A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114548414B (zh) 一种编译量子线路的方法、装置、存储介质及编译系统
Marcus et al. Plan-structured deep neural network models for query performance prediction
CN110929873B (zh) 一种量子程序的处理方法、装置、存储介质和电子装置
CN110276442B (zh) 一种神经网络架构的搜索方法及装置
Krauss et al. Solving the network shortest path problem on a quantum annealer
US9823911B2 (en) Method and apparatus for compiling code based on a dependency tree
Schulz Fingerprint indexing for paramodulation and rewriting
CN111178532B (zh) 一种量子线路匹配的方法、装置、存储介质和电子装置
CN104850504B (zh) 一种加速基于xor的raid‑6编解码过程的方程并行计算方法
US20220121800A1 (en) Methods of generating circuit models and manufacturing integrated circuits using the same
CN114970866B (zh) 一种量子计算任务计算方法、装置及可读存储介质
CN110765319B (zh) 一种提高Janusgraph路径探索性能的方法
CN102314215B (zh) 集成电路系统中小数乘法器的低功耗优化方法
CN113269325B (zh) 基于指令重排的量子程序执行方法及装置
CN114090592B (zh) 一种数据处理方法、装置、设备及可读存储介质
CN113392976A (zh) 一种量子计算系统性能监测方法及装置
CN113111612B (zh) 一种基于自适应空间剖分的离散点云重复点快速查找方法
US20240005190A1 (en) Method, apparatus, terminal and storage medium for quantum topology graph optimization
CN115907023A (zh) 待执行量子程序目标映射的确定方法、装置及量子计算机
CN111783977B (zh) 一种基于分区域梯度更新的神经网络训练过程中间值存储压缩方法和装置
JP2022124240A (ja) 診断パターン生成方法及び計算機
Das Principles of data structures using C and C++
Huybers et al. A parallel relation-based algorithm for symbolic bisimulation minimization
Hagerup An even simpler linear-time algorithm for verifying minimum spanning trees
CN116301903B (zh) 一种编译器、ai网络编译方法、处理方法、执行系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant