CN112085204A - 一种用于量子编译的线路变换方法 - Google Patents

Abstract

本发明公开了一种用于量子编译的线路变换方法，包括扩展目标量子计算机耦合拓扑图得到广义耦合拓扑图；根据广义耦合拓扑图构造SWAP图；对输入逻辑量子线路的逻辑比特进行初始映射；取输入逻辑量子线路中最靠前的逻辑量子门；将逻辑CNOT门映射到广义CNOT门上，将逻辑单比特量子门映射到物理单比特量子门上；对待输出线路进行量子门合成，得到变换后的量子线路；本发明能够在目标量子计算机上执行，提高了变换后量子线路的保真度。

Description

一种用于量子编译的线路变换方法

技术领域

本发明涉及量子计算和量子编译技术，尤其涉及一种用于将量子线路变换为可在特定量子计算机上执行的线路变换的方法。

背景技术

量子编译将任意量子线路转换为可在特定量子计算机上执行的技术。其中，线路变换是量子编译中的关键环节之一，它将由已经拆分为量子计算机中可执行的基础门组成的量子线路(在以下叙述中，“量子线路”均为由已拆分为量子计算机中可执行的基础门组成的量子线路)在可接受的时间内进行变换，使得变换后的量子线路符合量子计算机的耦合拓扑结构，并且线路保真度尽可能高。量子编译中的线路变换是在量子计算机中实现量子算法的不可或缺的桥梁。

2018年，Zulehner利用A星算法实现了将任意量子线路变换为符合IBM QX耦合拓扑结构的量子线路，并使得量子门尽可能少。2019年，Nishio用线路错误率模拟保真度，实现了将任意量子线路变换为符合IBM QX 20量子比特计算机的耦合拓扑结构的量子线路。2019年，Itoko利用Blocking gate实现量子编译中的线路变换，使得量子门尽可能少。2019年，Cowtan实现了格状、蝶形、环形等拓扑结构下的线路变换，并使得交换门尽可能少。

上述这些研究从理论和实验上验证了量子编译中线路变换的可行性，为量子算法在量子计算机上的实现提供了理论依据和实现方法。但目前这些工作大部分服从深度最优化量子比特映射(DOQA)，假设量子比特退相干引入的保真度的减少占主要地位，利用量子门的数目模拟量子线路的保真度，没有考虑量子比特和量子门的独特性；少数工作服从非同性量子比特映射(VQA)，利用了量子比特和量子门的独特性，用每个量子门的错误率模拟线路保真度，但没有考虑量子比特退相干而造成的保真度的降低。既考虑了每个量子门的错误率，也考虑了量子比特退相干的工作较少。大部分的工作没有弹性，只能利用单一的参考标准进行线路变换。并且，绝大多数的工作在进行量子比特路由时没有同时考虑SWAP门与远程CNOT门。

有权重地服从DOQA和VQA，在量子比特路由时同时考虑SWAP门与远程CNOT门，以此设计量子编译中线路变换的算法可以更全面地考虑量子比特和量子门的独特性和量子比特退相干而造成的保真度的降低。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种用于量子编译的线路变换方法，本发明利用量子门的错误率和量子门的个数构成交换代价，利用最短路径算法进行量子比特映射与路由，有权重地服从DOQA和VQA，在可接受的时间内变换输入的量子线路，使其符合特定量子计算机耦合拓扑结构，并使得变换后的量子线路保真度尽可能高。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种用于量子编译的线路变换方法，包括如下步骤：

步骤1，扩展目标量子计算机耦合拓扑图得到广义耦合拓扑图，广义耦合拓扑图上所有CNOT门为广义CNOT门。

步骤2，根据得到的广义耦合拓扑图构造SWAP图。

步骤3，对输入逻辑量子线路的逻辑比特进行初始映射。

步骤4，取输入逻辑量子线路中最靠前的逻辑量子门，若输入逻辑量子线路中最靠前的逻辑量子门为逻辑CNOT门，则跳转至步骤5。若输入逻辑量子线路中最靠前的逻辑量子门为逻辑单比特量子门，则跳转至步骤6。

步骤5，将步骤4得到的逻辑CNOT门映射到广义CNOT门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑CNOT门。

将步骤4得到的逻辑CNOT门到广义CNOT门的方法如下：

步骤51，获取步骤4得到的逻辑CNOT门逻辑控制比特Q_lc和逻辑受控比特Q_lt映射到的物理控制比特Q_α和物理受控比特Q_β。

步骤52，在交换图上利用最短路径算法寻找物理量子比特对(Q_α,Q_β)到任意物理量子比特对的最短交换路径，并将其保存在最短交换路径表中。

定义后望步数LS，为一个正整数。

定义UCX为一个逻辑CNOT门的列表，其中的元素满足条件：

1)，元素是输入逻辑线路中，该逻辑CNOT门之后(不包含该逻辑CNOT门)，从该逻辑CNOT门数起第LS个逻辑CNOT门之前(包含第LS个逻辑CNOT门)的逻辑CNOT门。

2)，元素的逻辑控制比特和逻辑受控比特至少有一个映射到Q_i或Q_j。

定义UU₃为一个逻辑单比特量子门的列表，其中的元素满足条件：

1)，元素是输入逻辑线路中，该逻辑CNOT门之后，从该逻辑CNOT门数起第LS个逻辑单比特量子门之前(包含第LS个逻辑单比特量子门)的逻辑单比特量子门。

2)，元素所作用的逻辑量子比特映射到Q_i或Q_j。

定义执行SWAP(Q_i,Q_j)的交换代价为：

其中，SS_i,j表示执行SWAP(Q_i,Q_j)的交换代价，

是SWAP(Q_i,Q_j)的ES。g是列表UCX中第Δl(g)个逻辑CNOT门，或列表UU₃中第Δl(g)个逻辑单比特量子门。LP≥0是任意实数，用以表示添加SWAP门而使得执行时间加长，进而使得量子比特退相干的惩罚，函数f_ucx和f_uu3的定义如下：

定义关于Δl的单调递减函数δ(Δl)，，可以但不仅限于：

其中，a₁表示一个大于0并小于1的实数。

若逻辑CNOT门g的逻辑控制比特和逻辑受控比特在执行SWAP(Q_i,Q_j)前分别映射到物理量子比特Q_α和Q_β，执行SWAP(Q_i,Q_j)后分别映射到物理量子比特Q_γ和Q_l，则：

若逻辑单比特量子门g作用的逻辑量子比特映射到的物理量子比特为Q_u，则

其中，u、i、j、α、β、γ、ι为索引标记。对任意索引标记a、b，Q_a、Q_b表示物理量子比特，es_a表示作用在Q_a的单比特量子门的ES，

表示广义CNOT门CNOT(Q_a,Q_b)的ES。

将代价SS_i,j作为最短路径算法每一条边的代价，对每个可能的物理量子比特对(Q_x,Q_y)，用最短路径算法(可以但不限于使用贝尔曼-福特算法)求出从(Q_α,Q_β)出发到(Q_x,Q_y)的代价和最小的路径所对应的SWAP门序列，并将该序列保存在最短交换路径表中。

其中，x、y、α、β均为索引标记，取值为非负整数，

表示从(Q_α,Q_β)出发到(Q_x,Q_y)的代价和最小的路径所对应的SWAP门序列，shortest_path表示求从(Q_α,Q_β)出发到(Q_x,Q_y)的代价和最小的路径所对应的SWAP门序列的最短路径算法(可以但不限于使用贝尔曼-福特算法)。

步骤53，在得到的广义耦合拓扑图中找到一个令匹配代价最小的广义CNOT门CNOT(Q_μ,Q_v)。

定义匹配代价为：

其中，i、j、μ、v、x、y为索引标记，取值为非负整数，对任意索引标记a、b，Q_a、Q_b均为物理量子比特，

为广义CNOT门CNOT(Q_a,Q_b)的ES，SS_a,b表示执行SWAP(Q_a,Q_b)的交换代价。

步骤54，将(Q_α,Q_β)到(Q_μ,Q_v)的最短交换路径包含的基础门添加到待输出线路中，将CNOT(Q_μ,Q_v)包含的基础门添加到待输出线路中。

步骤6，将步骤4得到的逻辑单比特量子门映射到物理单比特量子门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑单比特量子门。

将逻辑单比特量子门映射到物理单比特量子门的方法如下：

若该逻辑单比特量子门作用于映射到物理量子比特Q_u的逻辑量子比特上，则该逻辑单比特量子门映射到作用于物理量子比特Q_u的物理单比特量子门上。

步骤7，若输入逻辑量子线路为空，则跳转至步骤8，否则跳转至步骤4。

步骤8，对待输出线路进行量子门合成，得到变换后的量子线路。

对待输出线路进行量子门合成的方法如下：

若两个连续的物理Hadamard门H(Q_i)作用在同一个物理量子比特Q_i上，则删除这两个Hadamard门。其中，Hadamard门的矩阵描述为

其中，H表示Hadamard门。

步骤9，输出变换后的量子线路。

优选的：步骤1中扩展目标量子计算机耦合拓扑图得到广义耦合拓扑图的方法：

步骤11，设置扩展步数。

步骤12，将目标量子计算机耦合拓扑图中所有物理量子比特添加至广义耦合拓扑图中。

步骤13，选取一个未被扩展的物理量子比特，对他进行广义CNOT门扩展，将所有被接受的广义CNOT门添加到广义耦合拓扑图中。

步骤14，若所有物理量子比特均被扩展，则输出广义耦合拓扑图，否则跳转至步骤13。

优选的：步骤13中的广义CNOT门扩展方法：

步骤131，在目标(指定)量子计算机耦合拓扑图中，以该物理量子比特(未被扩展的物理量子比特)为起点量子比特，找到延边移动小于等于扩展步数可到达的所有物理量子比特为终点量子比特。

步骤132，选取一个终点量子比特，以起点量子比特为控制比特，以该终点量子比特为受控比特，用远程CNOT门、反向CNOT门或物理CNOT门构造所有可能的广义CNOT门。

步骤133，在所有的可能的广义CNOT门中，找到ES最小的广义CNOT门，令其为被接受的广义CNOT门。

任意量子门的ES为：

ES＝-∑_glog₂(1-∈_g)

其中，ES表示错误代价(Error Score)，g表示量子门(包括单比特量子门和多比特量子门)，

∈_g表示量子门g的错误率。

若该量子门是复合量子门(由多个基础量子门组成的量子门)，则g为该复合量子门中包含的基础量子门，否则g为其本身。重复选取终点量子比特直到所有终点量子比特都被选取。

优选的：步骤2中的SWAP图的构造方法：

步骤21，将得到的广义耦合拓扑图中所有的物理量子比特添加到SWAP图中。

步骤22，在得到的广义耦合拓扑图中，找到所有仅由一个物理CNOT门构成的广义CNOT门，记为元广义CNOT门。

步骤23，选取一个未被选取过的元广义CNOT门，若以其受控比特为控制比特，以其控制比特为受控比特，存在一个仅由一个反向CNOT门构成的广义CNOT门，记为逆元广义CNOT门，则跳转至步骤24，否则跳转至步骤23。

步骤24，利用两个元广义CNOT门和一个逆元广义CNOT门构造SWAP门A，利用两个逆元广义CNOT门和一个元广义CNOT门构造SWAP门B。

步骤25，比较SWAP门A与SWAP门B的ES，ES表示错误代价(Error Score)，g为SWAP门中包含的量子门，将ES较小的SWAP门添加到SWAP图中。

步骤26，若所有元广义CNOT门均被选取过，则输出SWAP图，否则跳转至步骤23。

优选的：步骤24中利用三个广义CNOT门构造SWAP门的方法：

令CNOT(Q₁,Q₂)为控制比特为Q₁、受控比特为Q₂的广义量子门，则交换Q₁和Q₂的态的SWAP门为：

SWAP(Q₁,Q₂)＝SWAP(Q₂,Q₁)＝CNOT(Q₁,Q₂)·CNOT(Q₂,Q₁)·CNOT(Q₁,Q₂)，或

SWAP(Q₁,Q₂)＝SWAP(Q₂,Q₁)＝CNOT(Q₂,Q₁)·CNOT(Q₁,Q₂)·CNOT(Q₂,Q₁)。

优选的：步骤3对输入逻辑量子线路的逻辑比特进行初始映射的方法：

步骤31，根据得到的广义耦合拓扑图建立初始映射图。

步骤32，根据输入逻辑量子线路的逻辑比特建立线路耦合图。

步骤33，根据线路耦合图的有向边的权重，对线路耦合图的有向边进行降序排序，得到降序待映射边组。

步骤34，从降序待映射边组中选取未曾选取过的最高权重的边作为当前待映射边，根据初始映射图对其两个顶点对应的两个逻辑量子比特进行初始映射。

步骤35，若所有逻辑量子比特被映射完成，则输出该映射，否则跳转至步骤36。

步骤36，若降序待映射边组内所有边均被选取过，则随机将剩余未经映射的逻辑量子比特映射到未经映射的物理量子比特上，输出该映射。否则跳转至34。

优选的：步骤31根据得到的广义耦合拓扑图建立初始映射图的方法：

步骤311，对得到的广义耦合拓扑图中每一个物理量子比特建立一个顶点，并添加至初始映射图中。

步骤312，对得到的广义耦合拓扑图中每一个广义CNOT门建立一个有向边

并添加至初始映射图中，有向边的起点顶点i为该广义CNOT的控制比特Q_i的下标。有向边的终点顶点j为该广义CNOT的受控比特Q_j的下标。有向边的权重为：

其中，img表示初始映射图(initial mapping graph)，i、j、μ、v、x、y为索引标记，取值为非负整数，对任意索引标记a、b，Q_a、Q_b为物理量子比特，

表示在初始映射图中从顶点a到顶点b的有向边，

表示有向边

的权重，

为CNOT(Q_a,Q_b)的ES，

为SWAP(Q_a,Q_b)的ES，

为SWAP图中量子比特Q_a的度，A_a|b为SWAP图中量子比特Q_a的相邻量子比特的下标的集合(不包括b)。

优选的：步骤32中根据输入逻辑量子线路的逻辑比特建立线路耦合图的方法：

步骤321，对输入逻辑量子线路中所有CNOT门的控制比特和受控比特建立顶点，并添加至线路耦合图中。对于顶点i和j，若在逻辑量子线路中至少存在一个以逻辑量子比特Q_li为控制比特，以逻辑量子比特Q_lj为受控比特的逻辑CNOT门CNOT_l(Q_li,Q_lj)，则构建有向边：

有向边的起点顶点为i，终点顶点为j，有向边的权重为：

其中，g(Δl)为输入逻辑量子线路中第Δl个逻辑CNOT门(从0开始计数)，size表示输入逻辑线路的量子门个数，J表示判断函数，ccg表示线路耦合图(circuit couplinggraph)。

步骤322，任取一对顶点i和j，若在输入逻辑量子线路中至少存在一个以逻辑量子比特Q_li为控制比特，以逻辑量子比特Q_lj为受控比特的逻辑CNOT门CNOT_l(Q_li,Q_lj)，则构建有向边

并添加至线路耦合图中，其中，l作为下标表示该量子比特(量子门)为逻辑量子比特(逻辑量子门)。

优选的：步骤34中根据初始映射图对其两个顶点对应的两个逻辑量子比特进行初始映射的方法，若Q_li和Q_lj均未被映射到物理量子比特上，则从初始映射图中寻找是否有起点顶点和终点顶点对应的两个物理量子比特都没有被逻辑量子比特映射过的有向边。若存在这样的有向边，则选取权重最小的有向边，将Q_li映射到该边起点顶点对应的物理量子比特，将Q_lj映射到该边终点顶点对应的物理量子比特。若不存在这样的有向边，则从初始映射图中寻找所有未被映射的物理量子比特对应的顶点，任取其中两个顶点α和β组成顶点对(α,β)，计算其最短路径SWAP门的ES的和，具体步骤如下：

步骤341，令该当前待映射边为c，其起点顶点为c.i，终点顶点为c.j。

步骤342，若Q_li和Q_lj均未被映射到物理量子比特上，则跳转至步骤步骤343。若Q_li和Q_lj中只有一个逻辑量子比特未被映射到物理量子比特上，则跳转至步骤347。若Q_li和Q_lj都已被映射到物理比特上，则结束对当前待映射边的两个顶点对应的两个逻辑量子比特进行初始映射。

步骤343，从初始映射图中寻找是否有起点顶点和终点顶点对应的两个物理量子比特都没有被逻辑量子比特映射过的有向边，若存在则跳转至步骤344，否则跳转至步骤345。

步骤344，选取权重最小的起点顶点和终点顶点对应的两个物理量子比特都没有被逻辑量子比特映射过的有向边，将Q_li映射到该边起点顶点对应的物理量子比特，将Q_lj映射到该边终点顶点对应的物理量子比特。

步骤345，从初始映射图中寻找所有未被映射的物理量子比特对应的顶点，从这些顶点中找到使得swap_es最小的顶点对(α,β)。

其中，α、β、i、b_i为索引标记，取值为非负整数，对于任意索引标记α、β，swap_es(α,β)表示从在SWAP图上物理量子比特Q_α到物理量子比特Q_β的、由SWAP门组成的、ES和最小的路径，经过顶点b_i，i＝1,2,…,n。对于任意索引标记j、k，

表示SWAP门SWAP(Q_j,Q_k)的ES。

在所有的顶点对中找到swap_es最小的顶点对。

步骤346，若线路耦合图中顶点i的度大于等于顶点j的度，则将Q_li映射到初始映射图中顶点α和β之中度相对较大的顶点对应的物理量子比特，将Q_lj映射到另一个顶点对应的物理量子比特。否则将Q_li映射到初始映射图中顶点α和β之中度相对较小的顶点对应的物理量子比特，将Q_lj映射到另一个顶点对应的物理量子比特。

步骤347，若Q_li和Q_lj中只有一个逻辑量子比特未被映射到物理量子比特上(假设Q_lj未被映射到物理量子比特上，而Q_li映射到了初始映射图中顶点α对应的物理量子比特上)，则从初始映射图中寻找所有未被映射的物理量子比特对应的顶点。从这些顶点中寻找与顶点α的最短路径的swap_es最小的顶点。将Q_lj映射到该顶点对应的物理量子比特上。

若Q_li和Q_lj都已被映射到物理比特上，则跳过。

优选的：步骤11中扩展步数为2或3。

本发明相比现有技术，具有以下有益效果：

本发明用于量子编译的线路变换方法，综合了深度最优化量子比特映射和非同性量子比特映射，将远程CNOT门和交换门结合起来，构造了广义耦合拓扑图、SWAP图、初始映射图和线路耦合图，通过最短路径算法完成逻辑量子线路的变换，使其能够在目标量子计算机上执行，提高了变换后量子线路的保真度。

附图说明

图1为本发明的工作流程图；

图2为本发明中构建反向CNOT门的方法示例图；

图3为本发明中构建SWAP门的方法示例图；

图4为本发明中构建远程CNOT门的方法示例图；

图5为本发明实施例中目标计算机耦合拓扑图；

图6为本发明实施例中广义耦合拓扑图；

图7为本发明实施例中SWAP图；

图8为本发明实施例中逻辑量子线路；

图9为本发明实施例中线路耦合图；

图10为本发明实施例中变换后的量子线路。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种量子编译的线路变换方法，如图1所示，包括如下步骤：

步骤1扩展目标量子计算机耦合拓扑图，得到广义耦合拓扑图。广义耦合拓扑图上所有CNOT门为广义CNOT门；

步骤2根据广义耦合拓扑图构造SWAP图；

步骤3对输入逻辑量子线路的逻辑比特进行初始映射；

步骤4取输入逻辑量子线路中最靠前的逻辑量子门，若该量子门为逻辑CNOT门，则跳转至步骤5；若该量子门为逻辑单比特量子门，则跳转至步骤6；

步骤5将该逻辑CNOT门映射到广义CNOT门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑CNOT门；

步骤6将该逻辑单比特量子门映射到物理单比特量子门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑单比特量子门；

步骤7若输入逻辑量子线路为空，则跳转至步骤8，否则跳转至步骤4；

步骤8对待输出线路进行量子门合成，得到变换后的量子线路；

步骤9输出变换后的量子线路。

如图2所示为一种构建反向CNOT门的方法，图中H门为Hadamard门。

如图3所示为一种构建SWAP门的方法。

如图4所示为一种构建远程CNOT门的方法，本发明中涉及的远程CNOT门可以但不限于用此方法构建。

以一个包含5个物理量子比特的目标量子计算机耦合拓扑图为例，具体说明本发明的具体实施。

目标量子计算机耦合拓扑图如图5所示，图中圆圈表示物理量子比特；物理量子比特旁的数字为该物理量子比特的单比特量子门的ES；箭头表示物理CNOT门CNOT_i,j，起始于控制比特Q_i，指向受控比特Q_j；物理CNOT门旁的数字表示该物理CNOT门的ES。

输入的逻辑量子线路如图8所示，共5个逻辑量子比特。图中H门为Hadamard门。若以CX_c,t表示以逻辑量子比特Q_lc为控制比特，以Q_lt为受控比特的逻辑CNOT门；以H_u表示作用于Q_lu的Hadamard门，则图8所示的逻辑量子线路用列表表示为：

[CX_1,0,H₃,CX_3,2,CX_1,2,H₁,CX_0,4]。

(1)令扩展步数为2，根据目标量子计算机耦合拓扑图构建广义拓扑图，如图6所示。图中圆圈表示物理量子比特；物理量子比特旁的数字为作用在该物理量子比特的单比特量子门的ES；箭头表示广义CNOT门CNOT(Q_i,Q_j)，起始于控制比特Q_i，指向受控比特Q_j；黑色箭头为仅由物理CNOT门构成的广义CNOT门，红色箭头为如图2方法构造的反向CNOT门和如图4方法构造的远程CNOT门。广义拓扑图中所有广义CNOT门的ES如下表所示：

(2)根据广义耦合拓扑图，构建SWAP图如图7所示。图中圆圈表示物理量子比特；蓝色线段为如图3方法构建的SWAP门，SWAP门旁的数字为该SWAP门的ES。

(3)对输入逻辑量子线路的逻辑比特进行初始映射

首先，根据广义耦合拓扑图和SWAP图建立初始映射图。初始映射图形状与图6相同。初始映射图上的边与其权重如下表所示

然后根据输入的逻辑量子线路建立线路耦合图，如图9所示。图中圆圈为顶点，与逻辑量子比特等价；箭头表示有向边

起始于顶点i，指向顶点j；箭头旁的数字为该有向边的权重。

根据线路耦合图的有向边的权重，对线路耦合图的有向边进行降序排序，得到降序待映射边组如下表所示。

选取

由于该边两个顶点对应的逻辑量子比特都没有映射到物理量子比特，因此从初始映射图中寻找权重最小的边

将Q_l1映射到Q₀，将Q_l0映射到Q₁。

选取

由于该边两个顶点对应的逻辑量子比特都没有映射到物理量子比特，因此从初始映射图中寻找与顶点0和1无关的权重最小的边

将Q_l3映射到Q₃，将Q_l2映射到Q₄。

选取

由于Q_l1和Q_l2已被映射过，因此跳过。

选取

由于Q_l0映射到了Q₁，Q_l4未被映射到物理比特上，因此找到所有未被逻辑量子比特映射过的物理量子比特，并计算swap_es，找到使得swap_es最小的物理量子比特Q₂。因此将Q_l4映射到Q₂。

至此所有逻辑量子比特已映射到物理量子比特上，得到映射表如下表所示。

逻辑量子比特	Q<sub>l0</sub>	Q<sub>l1</sub>	Q<sub>l2</sub>	Q<sub>l3</sub>	Q<sub>l4</sub>
						物理量子比特	Q<sub>1</sub>	Q<sub>0</sub>	Q<sub>4</sub>	Q<sub>3</sub>	Q<sub>2</sub>

(4)-(5)-(6)-(7)不断选取逻辑量子线路中的量子门，对量子门进行映射，直到逻辑线路中所有量子门均被映射完成：

[CX_1,0,H₃,CX_3,2,CX_1,2,H₁,CX_0,4]。

令δ(Δl)＝0.7^Δl，LP＝0，LS＝1。

选择CX_1,0(逻辑CNOT门)。利用最短路径算法，找到使得匹配代价最小的广义CNOT门CNOT(Q₀,Q₁)，对应的

匹配代价为0.070。将CNOT(Q₀,Q₁)包含的基础量子门添加到待输出线路中。

选择H₃(逻辑单比特量子门)，其作用在Q_l3上，而Q_l3映射的物理比特为Q₃，因此将H(Q₃)添加到带输出线路中。

选择CX_3,2(逻辑CNOT门)。利用最短路径算法，找到使得匹配代价最小的广义CNOT门CNOT(Q₃,Q₄)，对应的

匹配代价为0.070。将CNOT(Q₃,Q₄)包含的基础量子门添加到待输出线路中。

选择CX_1,2(逻辑CNOT门)。利用最短路径算法，找到使得匹配代价最小的广义CNOT门CNOT(Q₀,Q₃)，对应的

匹配代价为0.522。将SWAP(Q₃,Q₄)和CNOT(Q₀,Q₃)包含的基础量子门依次添加到待输出线路中。

此时的映射关系如下表所示。

逻辑量子比特	Q<sub>l0</sub>	Q<sub>l1</sub>	Q<sub>l2</sub>	Q<sub>l3</sub>	Q<sub>l4</sub>
						物理量子比特	Q<sub>1</sub>	Q<sub>0</sub>	Q<sub>3</sub>	Q<sub>4</sub>	Q<sub>2</sub>

选择H₁(逻辑单比特量子门)，将H(Q₀)添加到带输出线路中。

选择CX_0,4(逻辑CNOT门)。利用最短路径算法，找到使得匹配代价最小的广义CNOT门CNOT(Q₁,Q₂)，对应的

匹配代价为0.075。将CNOT(Q₁,Q₂)包含的基础量子门依次添加到待输出线路中。

至此所有逻辑量子门均已分配完毕，得到待输出线路

[CNOT_0,1,H(Q₃),CNOT_3,4,CNOT_3,4,H(Q₃),H(Q₄),CNOT_3,4,H(Q₃),H(Q₄),

CNOT_3,4,CNOT_0,1,CNOT_1,3,CNOT_0,1,CNOT_1,3,H(Q₀),CNOT_1,2]。

(8)经过量子门合成，得到变换后的量子线路

[CNOT_0,1,H(Q₃),CNOT_3,4,CNOT_3,4,H(Q₃),H(Q₄),CNOT_3,4,H(Q₃),H(Q₄),

CNOT_3,4,CNOT_0,1,CNOT_1,3,CNOT_0,1,CNOT_1,3,H(Q₀),CNOT_1,2]。

(9)输出变换后的量子线路，如图10所示。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种用于量子编译的线路变换方法，其特征在于，包括如下步骤：

步骤1，扩展目标量子计算机耦合拓扑图得到广义耦合拓扑图，广义耦合拓扑图上所有CNOT门为广义CNOT门；

步骤2，根据得到的广义耦合拓扑图构造SWAP图；

步骤3，对输入逻辑量子线路的逻辑比特进行初始映射；

步骤4，取输入逻辑量子线路中最靠前的逻辑量子门，若输入逻辑量子线路中最靠前的逻辑量子门为逻辑CNOT门，则跳转至步骤5；若输入逻辑量子线路中最靠前的逻辑量子门为逻辑单比特量子门，则跳转至步骤6；

步骤5，将步骤4得到的逻辑CNOT门映射到广义CNOT门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑CNOT门；

将步骤4得到的逻辑CNOT门到广义CNOT门的方法如下：

步骤51，获取步骤4得到的逻辑CNOT门逻辑控制比特Q_lc和逻辑受控比特Q_lt映射到的物理控制比特Q_α和物理受控比特Q_β；

步骤52，在交换图上利用最短路径算法寻找物理量子比特对(Q_α，Q_β)到任意物理量子比特对的最短交换路径，并将其保存在最短交换路径表中；

定义后望步数LS；

定义UCX为一个逻辑CNOT门的列表，其中的元素满足条件：

1)，元素是输入逻辑线路中，该逻辑CNOT门之后，从该逻辑CNOT门数起第LS个逻辑CNOT门之前的逻辑CNOT门；

2)，元素的逻辑控制比特和逻辑受控比特至少有一个映射到Q_i或Q_j；

定义UU₃为一个逻辑单比特量子门的列表，其中的元素满足条件：

1)，元素是输入逻辑线路中，该逻辑CNOT门之后，从该逻辑CNOT门数起第LS个逻辑单比特量子门之前的逻辑单比特量子门；

2)，元素所作用的逻辑量子比特映射到Q_i或Q_j；

定义执行SWAP(Q_i，Q_j)的交换代价为：

其中，SS_i，j表示执行SWAP(Q_i，Q_j)的交换代价，

是SWAP(Q_i，Q_j)的ES；g是列表UCX中第Δl(g)个逻辑CNOT门，或列表UU₃中第Δl(g)个逻辑单比特量子门；LP≥0是任意实数，用以表示添加SWAP门而使得执行时间加长，进而使得量子比特退相干的惩罚，函数f_ucx和

的定义如下：

定义关于Δl的单调递减函数δ(Δl)：

其中，a₁表示一个大于0并小于1的实数；

若逻辑CNOT门g的逻辑控制比特和逻辑受控比特在执行SWAP(Q_i，Q_j)前分别映射到物理量子比特Q_α和Q_β，执行SWAP(Q_i，Q_j)后分别映射到物理量子比特Q_γ和Q_ι，则：

若逻辑单比特量子门g作用的逻辑量子比特映射到的物理量子比特为Q_u，则

其中，u、i、j、α、β、γ、ι为索引标记；a、b表示索引标记，Q_a、Q_b表示物理量子比特，es_a表示作用在Q_a的单比特量子门的ES，

表示广义CNOT门CNOT(Q_a，Q_b)的ES；

将代价SS_i，j作为最短路径算法每一条边的代价，对每个可能的物理量子比特对(Q_x，Q_y)，用最短路径算法求出从(Q_α，Q_β)出发到(Q_x，Q_y)的代价和最小的路径所对应的SWAP门序列，并将该序列保存在最短交换路径表中；

其中，x、y、α、β均为索引标记，取值为非负整数，

表示从(Q_α，Q_β)出发到(Q_x，Q_y)的代价和最小的路径所对应的SWAP门序列，shortest_path表示求从(Q_α，Q_β)出发到(Q_x，Q_y)的代价和最小的路径所对应的SWAP门序列的最短路径算法；

步骤53，在得到的广义耦合拓扑图中找到一个令匹配代价最小的广义CNOT门CNOT(Q_μ，Q_v)；

定义匹配代价为：

其中，i、j、μ、v、x、y为索引标记，取值为非负整数，

为广义CNOT门CNOT(Q_a，Q_b)的ES，SS_a，b表示执行SWAP(Q_a，Q_b)的交换代价；

步骤54，将(Q_α，Q_β)到(Q_μ，Q_v)的最短交换路径包含的基础门添加到待输出线路中，将CNOT(Q_μ，Q_v)包含的基础门添加到待输出线路中；

步骤6，将步骤4得到的逻辑单比特量子门映射到物理单比特量子门上，将结果添加至待输出线路，在输入逻辑量子线路中删除该逻辑单比特量子门；

步骤7，若输入逻辑量子线路为空，则跳转至步骤8，否则跳转至步骤4；

步骤8，对待输出线路进行量子门合成，得到变换后的量子线路；

步骤9，输出变换后的量子线路。

2.根据权利要求1所述一种用于量子编译的线路变换方法，其特征在于：步骤1中扩展目标量子计算机耦合拓扑图得到广义耦合拓扑图的方法：

步骤11，设置扩展步数；

步骤12，将目标量子计算机耦合拓扑图中所有物理量子比特添加至广义耦合拓扑图中；

步骤13，选取一个未被扩展的物理量子比特，对他进行广义CNOT门扩展，将所有被接受的广义CNOT门添加到广义耦合拓扑图中；

步骤14，若所有物理量子比特均被扩展，则输出广义耦合拓扑图，否则跳转至步骤13。

3.根据权利要求2所述一种用于量子编译的线路变换方法，其特征在于：步骤13中的广义CNOT门扩展方法：

步骤131，在目标量子计算机耦合拓扑图中，以未被扩展的物理量子比特为起点量子比特，找到延边移动小于等于扩展步数可到达的所有物理量子比特为终点量子比特；

步骤132，选取一个终点量子比特，以起点量子比特为控制比特，以该终点量子比特为受控比特，用远程CNOT门、反向CNOT门或物理CNOT门构造所有可能的广义CNOT门；

步骤133，在所有的可能的广义CNOT门中，找到ES最小的广义CNOT门，令其为被接受的广义CNOT门；

任意量子门的ES为：

ES＝-∑_glog₂(1-∈_g)

其中，ES表示错误代价，g表示量子门，∈_g表示量子门g的错误率。

4.根据权利要求3所述一种用于量子编译的线路变换方法，其特征在于：步骤2中的SWAP图的构造方法：

步骤21，将得到的广义耦合拓扑图中所有的物理量子比特添加到SWAP图中；

步骤22，在得到的广义耦合拓扑图中，找到所有仅由一个物理CNOT门构成的广义CNOT门，记为元广义CNOT门；

步骤23，选取一个未被选取过的元广义CNOT门，若以其受控比特为控制比特，以其控制比特为受控比特，存在一个仅由一个反向CNOT门构成的广义CNOT门，记为逆元广义CNOT门，则跳转至步骤24，否则跳转至步骤23；

步骤24，利用两个元广义CNOT门和一个逆元广义CNOT门构造SWAP门A，利用两个逆元广义CNOT门和一个元广义CNOT门构造SWAP门B；

步骤25，比较SWAP门A与SWAP门B的ES，ES表示错误代价，g为SWAP门中包含的量子门，将ES较小的SWAP门添加到SWAP图中；

步骤26，若所有元广义CNOT门均被选取过，则输出SWAP图，否则跳转至步骤23。

5.根据权利要求4所述一种用于量子编译的线路变换方法，其特征在于：步骤24中构造SWAP门的方法：

令CNOT(Q₁，Q₂)为控制比特为Q₁、受控比特为Q₂的广义量子门，则交换Q₁和Q₂的态的SWAP门为：

SWAP(Q₁，Q₂)＝SWAP(Q₂，Q₁)＝CNOT(Q₁，Q₂)·CNOT(Q₂，Q₁)·CNOT(Q₁，Q₂)，或

SWAP(Q₁，Q₂)＝SWAP(Q₂，Q₁)＝CNOT(Q₂，Q₁)·CNOT(Q₁，Q₂)·CNOT(Q₂，Q₁)。

6.根据权利要求5所述一种用于量子编译的线路变换方法，其特征在于：步骤3对输入逻辑量子线路的逻辑比特进行初始映射的方法：

步骤31，根据得到的广义耦合拓扑图建立初始映射图；

步骤32，根据输入逻辑量子线路的逻辑比特建立线路耦合图；

步骤33，根据线路耦合图的有向边的权重，对线路耦合图的有向边进行降序排序，得到降序待映射边组；

步骤34，从降序待映射边组中选取未曾选取过的最高权重的边作为当前待映射边，根据初始映射图对其两个顶点对应的两个逻辑量子比特进行初始映射；

步骤35，若所有逻辑量子比特被映射完成，则输出该映射，否则跳转至步骤36；

步骤36，若降序待映射边组内所有边均被选取过，则随机将剩余未经映射的逻辑量子比特映射到未经映射的物理量子比特上，输出该映射；否则跳转至34。

7.根据权利要求6所述一种用于量子编译的线路变换方法，其特征在于：步骤31根据得到的广义耦合拓扑图建立初始映射图的方法：

步骤311，对得到的广义耦合拓扑图中每一个物理量子比特建立一个顶点，并添加至初始映射图中；

步骤312，对得到的广义耦合拓扑图中每一个广义CNOT门建立一个有向边

并添加至初始映射图中，有向边的起点顶点i为该广义CNOT的控制比特Q_i的下标；有向边的终点顶点j为该广义CNOT的受控比特Q_j的下标，有向边的权重为：

其中，img表示初始映射图，i、j、μ、v、x、y为索引标记，取值为非负整数，对任意索引标记a、b，Q_a、Q_b为物理量子比特，

表示在初始映射图中从顶点a到顶点b的有向边，

表示有向边

的权重，

为CNOT(Q_a，Q_b)的ES，

为SWAP(Q_a，Q_b)的ES，

为SWAP图中量子比特Q_a的度，A_a|b为SWAP图中量子比特Q_a的相邻量子比特的不包括b的下标的集合。

8.根据权利要求7所述一种用于量子编译的线路变换方法，其特征在于：步骤32中根据输入逻辑量子线路的逻辑比特建立线路耦合图的方法：

步骤321，对输入逻辑量子线路中所有CNOT门的控制比特和受控比特建立顶点，并添加至线路耦合图中；对于顶点i和j，若在逻辑量子线路中至少存在一个以逻辑量子比特Q_li为控制比特，以逻辑量子比特Q_lj为受控比特的逻辑CNOT门CNOT_l(Q_li，Q_lj)，则构建有向边：

有向边的起点顶点为i，终点顶点为j，有向边的权重为：

其中，g(Δl)为输入逻辑量子线路中第Δl个逻辑CNOT门，size表示输入逻辑线路的量子门个数，J表示判断函数，ccg表示线路耦合图；

步骤322，任取一对顶点i和j，若在输入逻辑量子线路中至少存在一个以逻辑量子比特Q_li为控制比特，以逻辑量子比特Q_lj为受控比特的逻辑CNOT门CNOT_l(Q_li，Q_lj)，则构建有向边

并添加至线路耦合图中，其中，l作为下标表示该量子比特，也就是量子门，ccg为逻辑量子比特，也就是逻辑量子门。

9.根据权利要求8所述一种用于量子编译的线路变换方法，其特征在于：步骤34中根据初始映射图对其两个顶点对应的两个逻辑量子比特进行初始映射的方法如下：

步骤341，令该当前待映射边为c，其起点顶点为c.i，终点顶点为c.j；

步骤342，若Q_li和Q_lj均未被映射到物理量子比特上，则跳转至步骤步骤343；若Q_li和Q_lj中只有一个逻辑量子比特未被映射到物理量子比特上，则跳转至步骤347；若Q_li和Q_lj都已被映射到物理比特上，则结束对当前待映射边的两个顶点对应的两个逻辑量子比特进行初始映射；

步骤343，从初始映射图中寻找是否有起点顶点和终点顶点对应的两个物理量子比特都没有被逻辑量子比特映射过的有向边，若存在则跳转至步骤344，否则跳转至步骤345；

步骤344，选取权重最小的起点顶点和终点顶点对应的两个物理量子比特都没有被逻辑量子比特映射过的有向边，将Q_li映射到该边起点顶点对应的物理量子比特，将Q_lj映射到该边终点顶点对应的物理量子比特；

步骤345，从初始映射图中寻找所有未被映射的物理量子比特对应的顶点，从这些顶点中找到使得swap_es最小的顶点对(α，β)；

其中，α、β、i、b_i为索引标记，取值为非负整数，对于任意索引标记α、β，swap_es(α，β)表示从在SWAP图上物理量子比特Q_α到物理量子比特Q_β的、由SWAP门组成的、ES和最小的路径，经过顶点b_i，i＝1，2，...，n；对于任意索引标记j、k，

表示SWAP门SWAP(Q_j，Q_k)的ES；

步骤346，若线路耦合图中顶点i的度大于等于顶点j的度，则将Q_li映射到初始映射图中顶点α和β之中度相对较大的顶点对应的物理量子比特，将Q_lj映射到另一个顶点对应的物理量子比特；否则将Q_li映射到初始映射图中顶点α和β之中度相对较小的顶点对应的物理量子比特，将Q_lj映射到另一个顶点对应的物理量子比特；

步骤347，从初始映射图中寻找所有未被映射的物理量子比特对应的顶点；从这些顶点中寻找与顶点α的最短路径的swap_es最小的顶点；将Q_lj映射到该顶点对应的物理量子比特上。

10.根据权利要求9所述一种用于量子编译的线路变换方法，其特征在于：步骤11中扩展步数为2或3。

Images