CN116504816A - 一种横向结构的超级结二极管及制备方法 - Google Patents
一种横向结构的超级结二极管及制备方法 Download PDFInfo
- Publication number
- CN116504816A CN116504816A CN202310784232.XA CN202310784232A CN116504816A CN 116504816 A CN116504816 A CN 116504816A CN 202310784232 A CN202310784232 A CN 202310784232A CN 116504816 A CN116504816 A CN 116504816A
- Authority
- CN
- China
- Prior art keywords
- region
- active region
- epitaxial layer
- super junction
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 14
- 238000009826 distribution Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种横向结构的超级结二极管及制备方法，二极管包括：N+型衬底、N型外延层、高斯掺杂N区、至少两个有源区N柱、至少一个有源区P柱、N+区、阳极和阴极；N型外延层位于N+型衬底的表面；高斯掺杂N区位于N型外延层的表层中；至少两个有源区N柱与至少一个有源区P柱交替层叠在N型外延层的表面，且有源区N柱覆盖高斯掺杂N区的一部分表面，至少两个有源区N柱与至少一个有源区P柱形成超级结结构；N+区位于N型外延层的表面，且侧面与超级结结构的侧面相接触，N+区与高斯掺杂N区相距预设距离；阳极覆盖高斯掺杂N区的另一部分表面和超级结结构侧面；阴极位于N+区的表面。本发明减少了工艺难度，提升了电学特性。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种横向结构的超级结二极管及制备方法。
背景技术
当前的国内外半导体市场来看，由于SiC功率半导体器件在电能领域的优异表现，全球功率半导体器件的市场规模正逐渐呈递增态势，而其在我国的市场占比也在稳步提高。又因功率半导体器件朝着大功率、高频率、低功耗的方向发展，功率半导体逐渐占据了大量的市场份额。为了进一步提升SiC功率器件的性能，超级结结构被应用在相关二极管中。所谓超级结结构，一般是在传统4H-SiC功率器件的外延层中加入一层或多层不连续或连续的P+结构，类似于在外延层内部形成PN柱结构。当器件工作在反向状态时，超级结结构的加入可以改变外延层内部原本三角形或梯形的电场分布为矩形的电场分布，从而在外延层厚度和浓度不变的情况下提升器件的反向击穿电压。浮动结技术与碳化硅的结合，能够发挥各自的优势，打破碳化硅单极器件的一维极限。
但是，传统浮动结器件结构中的超级结多为纵向结构，纵向结构的超级结导致在器件结构设计中要综合考虑外延层结构、源区超级结结构等各个因素对器件性能的影响，设计相对复杂，对器件制造工艺的要求很高，需要严格控制工艺误差，保证PN柱宽度和掺杂浓度的精度，以实现超级结结构性能。因此，需要对现有的碳化硅超级结结构进行优化设计，以绕过传统纵向超级结对工艺的严苛要求，打破碳化硅器件的一维极限。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种横向结构的超级结二极管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种横向结构的超级结二极管，包括：N+型衬底、N型外延层、高斯掺杂N区、至少两个有源区N柱、至少一个有源区P柱、N+区、阳极和阴极，其中，
所述N型外延层位于所述N+型衬底的表面；
所述高斯掺杂N区位于所述N型外延层的表层中；
所述至少两个有源区N柱与所述至少一个有源区P柱交替层叠在所述N型外延层的表面，且所述有源区N柱覆盖所述高斯掺杂N区的一部分表面，所述至少两个有源区N柱与所述至少一个有源区P柱形成超级结结构；
所述N+区位于所述N型外延层的表面，且侧面与所述超级结结构的侧面相接触，所述N+区与所述高斯掺杂N区相距预设距离；
所述阳极覆盖所述高斯掺杂N区的另一部分表面和所述超级结结构侧面；
所述阴极位于所述N+区的表面。
在本发明的一个实施例中，所述N+型衬底的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm；
所述N型外延层的材料包括碳化硅，掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为20μm~40μm。
在本发明的一个实施例中，所述高斯掺杂N区的注入离子包括磷或氮，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，厚度为10μm~25μm。
在本发明的一个实施例中，当所述有源区N柱的数量为2个、所述有源区P柱的数量为1个时，所述有源区P柱位于2个所述有源区N柱之间。
在本发明的一个实施例中，所述有源区N柱的材料包括碳化硅，掺杂离子包括磷或氮，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm；
所述有源区P柱的材料包括碳化硅，掺杂离子包括硼、铝中的一种或多种，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm。
在本发明的一个实施例中，所述预设距离大于或等于10μm。
在本发明的一个实施例中，所述N+区的掺杂离子包括磷或氮，掺杂浓度为1×1018cm-3~1×1020cm-3。
在本发明的一个实施例中，所述阳极包括第一金属电极和第二金属电极，其中，
所述第一金属电极覆盖所述高斯掺杂N区的另一部分表面；
所述第二金属电极的端部与所述第一金属电极的端部相接，且所述第二金属电极覆盖所述超级结结构的侧面。
本发明的另一实施例提供了一种横向结构的超级结二极管的制备方法，包括步骤：
提供N+型衬底；
在所述N+型衬底的表面形成N型外延层；
在所述N型外延层的表层中形成高斯掺杂N区；
在所述N型外延层的表面形成交替层叠的至少两个有源区N柱和至少一个有源区P柱，使得所述有源区N柱位于所述N型外延层的表面，所述至少两个有源区N柱与所述至少一个有源区P柱形成超级结结构；
在所述N型外延层的表面形成N+区，使得所述N+区的侧面与所述超级结结构的侧面相接触，且所述N+区与所述高斯掺杂N区相距预设距离；
在所述N型外延层的表面和所述超级结结构的侧面形成阳极，使得所述有源区N柱覆盖所述高斯掺杂N区的一部分表面，所述阳极覆盖所述高斯掺杂N区的另一部分表面；
在所述N+区的表面形成阴极。
在本发明的一个实施例中，在所述N型外延层的表面形成交替层叠的至少两个有源区N柱和至少一个有源区P柱，使得所述有源区N柱覆盖所述高斯掺杂N区的一部分，包括：
通过化学气相沉积方法，在所述N型外延层的表面沉积第一层有源区N柱；
通过化学气相沉积方法，在第一层有源区N柱的表面沉积所述有源区P柱；
通过化学气相沉积方法，在所述有源区P柱的表面沉积第二层有源区N柱。
与现有技术相比，本发明的有益效果：
1、本发明将至少两个有源区N柱和至少一个有源区P柱交替层叠在N型外延层的表面，从而形成调节电场分布的超级结结构，该超级结结构通过少次外延掺杂即可形成，与以往的沟道刻蚀和离子深度注入工艺相比，大幅度减少了工艺难度，绕过了传统纵向超级结对工艺的严苛要求，打破了碳化硅器件的一维极限，同时，外延掺杂的浓度更易精准控制，有利于实现电荷的平衡，产生更好的电场分布，进一步提升了超级结结构的电学特性。
2、本发明在阳极处设置高斯掺杂N区，高斯掺杂N区的设计降低了阳极处的电场强度，使得超级结二极管的耐压性能得到更大的提升。
附图说明
图1为本发明实施例提供的一种横向结构的超级结二极管的结构示意图；
图2a-图2g为本发明实施例提供的一种横向结构的超级结二极管的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种横向结构的超级结二极管的结构示意图。该横向结构的超级结二极管包括N+型衬底1、N型外延层2、高斯掺杂N区3、至少两个有源区N柱4、至少一个有源区P柱5、N+区6、阳极7和阴极8。
其中，N型外延层2位于N+型衬底1的表面。高斯掺杂N区3位于N型外延层2的表层中。至少两个有源区N柱4与至少一个有源区P柱5交替层叠在N型外延层2的表面，且有源区N柱4覆盖高斯掺杂N区3的一部分表面，至少两个有源区N柱4与至少一个有源区P柱5形成超级结结构。N+区6位于N型外延层2的表面，且侧面与超级结结构的侧面相接触，N+区6与高斯掺杂N区3相距预设距离。阳极7覆盖高斯掺杂N区3的另一部分表面和超级结结构侧面。阴极8位于N+区6的表面。
具体的，高斯掺杂N区3位于N型外延层2的表层中，是指：高斯掺杂N区3位于N型外延层2的内部，且高斯掺杂N区3的表面与N型外延层2的表面位于同一平面。高斯掺杂N区3中的掺杂浓度沿着器件从上至下的方向呈高斯分布。高斯掺杂N区3设置在靠近阳极7的一侧，其表面由超级结结构和阳极7共同覆盖，可以理解的是，高斯掺杂N区3与阴极8之间相距预设距离。具体的，预设距离大于或等于10μm。
本实施例在阳极处设置高斯掺杂N区，高斯掺杂N区的设计降低了阳极处的电场强度，使得超级结二极管的耐压性能得到更大的提升。
具体的，有源区N柱4的数量大于或等于2个，有源区P柱5的数量大于或等于1个。由有源区N柱4和有源区P柱5交替层叠形成的超级结结构中，底层为有源区N柱4，即有源区N柱4与N型外延层2接触；顶层可以为有源区N柱4，也可以为有源区P柱5；中间部分有源区N柱4和有源区P柱5交替层叠。例如，有源区N柱4的数量为2个，有源区P柱5的数量为1个，此时，有源区P柱5位于底层的有源区N柱4和顶层的有源区N柱4之间；又如，有源区N柱4的数量为2个，有源区P柱5的数量为2个，此时，超级结结构由下至上依次为有源区N柱4、有源区P柱5、有源区N柱4、有源区P柱5。
具体的，N+区6的厚度等于超级结结构的厚度。
在一个具体实施例中，阳极7包括第一金属电极71和第二金属电极72。其中，第一金属电极71覆盖高斯掺杂N区3的另一部分表面。第二金属电极72的端部与第一金属电极71的端部相接，且第二金属电极72覆盖超级结结构的侧面。
可以理解的是，第一金属电极71位于N型外延层2的表面，且覆盖高斯掺杂N区3的部分表面；第二金属电极72覆盖在有源区N柱4和有源区P柱5的侧面；第一金属电极71和第二金属电极72形成L型结构。
在一个具体实施例中，N+型衬底1的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm。N型外延层2的材料包括碳化硅，掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为20μm~40μm。高斯掺杂N区3的注入离子包括磷或氮，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，厚度为10μm~25μm。有源区N柱4的材料包括碳化硅，掺杂离子包括磷或氮，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm。有源区P柱5的材料包括碳化硅，掺杂离子包括硼、铝中的一种或多种，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm。N+区6的掺杂离子包括磷或氮，掺杂浓度为1×1018cm-3~1×1020cm-3。
本实施例横向结构的超级结二极管中，层叠的超级结结构N区和P区之间会形成类似于PN结的耗尽区，使得器件存在一个沿Y方向的电场；同时，阳极至阴极之间形成一个沿X方向的电场，两个方向电场沿电流路径的积分大于单一方向电场沿电流路径的积分，从而提高器件耐压性能。
本实施例将至少两个有源区N柱和至少一个有源区P柱交替层叠在N型外延层的表面，从而形成调节电场分布的超级结结构，该超级结结构通过少次外延掺杂即可形成，与以往的沟道刻蚀和离子深度注入工艺相比，大幅度减少了工艺难度，绕过了传统纵向超级结对工艺的严苛要求，打破了碳化硅器件的一维极限，同时，外延掺杂的浓度更易精准控制，有利于实现电荷的平衡，产生更好的电场分布，进一步提升了超级结结构的电学特性。
实施例二
在实施例一的基础上，本实施例对横向结构的超级结二极管的制备方法进行说明。
请参见图2a-图2g，图2a-图2g为本发明实施例提供的一种横向结构的超级结二极管的制备方法的过程示意图。该横向结构的超级结二极管的制备方法包括步骤：
S1、提供N+型衬底1，请参见图2a。
具体的，选取碳化硅N+型衬底1，N+型衬底1的掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm。
本实施例衬底选用碳化硅具有以下优势：首先，碳化硅衬底的生产技术成熟、器件质量较好；其次，碳化硅的热导率较高，稳定性很好，能够运用在高温生长过程中；最后，碳化硅具有优良的物理化学性能，能够实现具有高性能的高功率电力电子器件。
S2、在N+型衬底1的表面形成N型外延层2，请参见图2b。
具体的，在N+型衬底1的表面通过化学气相沉积(Chemical Vapor Deposition，CVD)方法生长N型外延层2，N型外延层2的材料包括碳化硅，掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为20μm~40μm，生长温度为1600℃~1900℃。
S3、在N型外延层2的表层中形成高斯掺杂N区3，请参见图2c。
具体的，在N型外延层2的表面通过离子注入形成高斯掺杂N区3，注入离子包括磷或氮，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，厚度为10μm~25μm。
S4、在N型外延层2的表面形成交替层叠的至少两个有源区N柱4和至少一个有源区P柱5，使得有源区N柱4位于N型外延层2的表面，至少两个有源区N柱4与至少一个有源区P柱5形成超级结结构。
请参见图2d，以2个有源区N柱4、1个有源区P柱5交替层叠形成超级结结构为例，步骤S4具体包括：
S41、通过化学气相沉积方法，在N型外延层2的表面沉积第一层有源区N柱4。
具体的，在N型外延层2的表面通过化学气相沉积方法生长底层有源区N柱4，底层有源区N柱4的材料包括碳化硅，掺杂离子包括磷或氮，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm，生长温度为1600℃~1900℃。
S42、通过化学气相沉积方法，在第一层有源区N柱4的表面沉积有源区P柱5。
具体的，在底层有源区N柱4的表面通过化学气相沉积方法生长有源区P柱5，有源区P柱5的材料包括碳化硅，掺杂离子包括硼、铝中的一种或多种，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm，生长温度为1600℃~1900℃。
S43、通过化学气相沉积方法，在有源区P柱5的表面沉积第二层有源区N柱4。
具体的，在有源区P柱5的表面通过化学气相沉积方法生长顶层有源区N柱4，顶层有源区N柱4的材料包括碳化硅，掺杂离子包括磷或氮，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm，生长温度为1600℃~1900℃。
S5、在N型外延层2的表面形成N+区6，使得N+区6的侧面与超级结结构的侧面相接触，且N+区6与高斯掺杂N区3相距预设距离，请参见图2e。
具体的，首先，在与高斯掺杂N区3相距预设距离的位置处，刻蚀超级结结构的端部，刻蚀深度为超级结结构的厚度，使得N型外延层2的表面露出。然后，在刻蚀区域中通过化学气相沉积方法生长N+区6，生长的N+区6位于N型外延层2的表面且侧面与超级结结构的侧面相接触。其中，预设距离大于或等于10μm；N+区6的掺杂离子包括磷或氮，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度与超级结的厚度相等。
S6、在N型外延层2的表面和超级结结构的侧面形成阳极7，使得有源区N柱4覆盖高斯掺杂N区3的一部分表面，阳极7覆盖高斯掺杂N区3的另一部分表面，请参见图2f。
具体的，刻蚀超级结结构的另一端部，露出高斯掺杂N区3的部分表面，形成刻蚀区域，此时有源区N柱4覆盖高斯掺杂N区3的一部分表面；然后在刻蚀区域中制备阳极7，使得阳极7覆盖高斯掺杂N区3的另一部分表面并且覆盖超级结结构的侧面。
S7、在N+区6的表面形成阴极8，请参见图2g。
本实施例将至少两个有源区N柱和至少一个有源区P柱交替层叠在N型外延层的表面，从而形成调节电场分布的超级结结构，该超级结结构通过少次外延掺杂形成，与以往的沟道刻蚀和离子深度注入工艺相比，大幅度减少了工艺难度，绕过了传统纵向超级结对工艺的严苛要求，降低了提升性能对工艺的要求，打破了碳化硅器件的一维极限，同时，外延掺杂的浓度更易精准控制，有利于实现电荷的平衡，产生更好的电场分布，进一步提升了超级结结构的电学特性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种横向结构的超级结二极管，其特征在于，包括：N+型衬底(1)、N型外延层(2)、高斯掺杂N区(3)、至少两个有源区N柱(4)、至少一个有源区P柱(5)、N+区(6)、阳极(7)和阴极(8)，其中，
所述N型外延层(2)位于所述N+型衬底(1)的表面；
所述高斯掺杂N区(3)位于所述N型外延层(2)的表层中；
所述至少两个有源区N柱(4)与所述至少一个有源区P柱(5)交替层叠在所述N型外延层(2)的表面，且所述有源区N柱(4)覆盖所述高斯掺杂N区(3)的一部分表面，所述至少两个有源区N柱(4)与所述至少一个有源区P柱(5)形成超级结结构；
所述N+区(6)位于所述N型外延层(2)的表面，且侧面与所述超级结结构的侧面相接触，所述N+区(6)与所述高斯掺杂N区(3)相距预设距离；
所述阳极(7)覆盖所述高斯掺杂N区(3)的另一部分表面和所述超级结结构侧面；
所述阴极(8)位于所述N+区(6)的表面。
2.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述N+型衬底(1)的材料包括碳化硅，掺杂浓度为1×1018cm-3~1×1020cm-3，厚度为50μm~400μm；
所述N型外延层(2)的材料包括碳化硅，掺杂浓度为1×1014cm-3~5×1016cm-3，厚度为20μm~40μm。
3.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述高斯掺杂N区(3)的注入离子包括磷或氮，注入能量为10Kev~1000Kev，注入浓度为1×1016cm-3~1×1020cm-3，厚度为10μm~25μm。
4.根据权利要求1所述的横向结构的超级结二极管，其特征在于，当所述有源区N柱(4)的数量为2个、所述有源区P柱(5)的数量为1个时，所述有源区P柱(5)位于2个所述有源区N柱(4)之间。
5.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述有源区N柱(4)的材料包括碳化硅，掺杂离子包括磷或氮，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm；
所述有源区P柱(5)的材料包括碳化硅，掺杂离子包括硼、铝中的一种或多种，掺杂浓度为2×1016cm-3~1×1020cm-3，厚度为2μm~4μm。
6.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述预设距离大于或等于10μm。
7.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述N+区(6)的掺杂离子包括磷或氮，掺杂浓度为1×1018cm-3~1×1020cm-3。
8.根据权利要求1所述的横向结构的超级结二极管，其特征在于，所述阳极(7)包括第一金属电极(71)和第二金属电极(72)，其中，
所述第一金属电极(71)覆盖所述高斯掺杂N区(3)的另一部分表面；
所述第二金属电极(72)的端部与所述第一金属电极(71)的端部相接，且所述第二金属电极(72)覆盖所述超级结结构的侧面。
9.一种横向结构的超级结二极管的制备方法，其特征在于，包括步骤：
提供N+型衬底(1)；
在所述N+型衬底(1)的表面形成N型外延层(2)；
在所述N型外延层(2)的表层中形成高斯掺杂N区(3)；
在所述N型外延层(2)的表面形成交替层叠的至少两个有源区N柱(4)和至少一个有源区P柱(5)，使得所述有源区N柱(4)位于所述N型外延层(2)的表面，所述至少两个有源区N柱(4)与所述至少一个有源区P柱(5)形成超级结结构；
在所述N型外延层(2)的表面形成N+区(6)，使得所述N+区(6)的侧面与所述超级结结构的侧面相接触，且所述N+区(6)与所述高斯掺杂N区(3)相距预设距离；
在所述N型外延层(2)的表面和所述超级结结构的侧面形成阳极(7)，使得所述有源区N柱(4)覆盖所述高斯掺杂N区(3)的一部分表面，所述阳极(7)覆盖所述高斯掺杂N区(3)的另一部分表面；
在所述N+区(6)的表面形成阴极(8)。
10.根据权利要求9所述的横向结构的超级结二极管的制备方法，其特征在于，在所述N型外延层(2)的表面形成交替层叠的至少两个有源区N柱(4)和至少一个有源区P柱(5)，使得所述有源区N柱(4)覆盖所述高斯掺杂N区(3)的一部分，包括：
通过化学气相沉积方法，在所述N型外延层(2)的表面沉积第一层有源区N柱(4)；
通过化学气相沉积方法，在第一层有源区N柱(4)的表面沉积所述有源区P柱(5)；
通过化学气相沉积方法，在所述有源区P柱(5)的表面沉积第二层有源区N柱(4)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310784232.XA CN116504816B (zh) | 2023-06-29 | 2023-06-29 | 一种横向结构的超级结二极管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310784232.XA CN116504816B (zh) | 2023-06-29 | 2023-06-29 | 一种横向结构的超级结二极管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116504816A true CN116504816A (zh) | 2023-07-28 |
| CN116504816B CN116504816B (zh) | 2023-09-15 |
Family
ID=87325330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310784232.XA Active CN116504816B (zh) | 2023-06-29 | 2023-06-29 | 一种横向结构的超级结二极管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116504816B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1663049A (zh) * | 2002-06-26 | 2005-08-31 | 剑桥半导体有限公司 | 横向半导体器件 |
| US20070063217A1 (en) * | 2005-08-22 | 2007-03-22 | Icemos Technology Corporation | Bonded-wafer Superjunction Semiconductor Device |
| US20110127606A1 (en) * | 2009-11-30 | 2011-06-02 | Madhur Bobde | Lateral super junction device with high substrate-drain breakdwon and built-in avalanche clamp diode |
| US20130240951A1 (en) * | 2012-03-13 | 2013-09-19 | International Business Machines Corporation | Gallium nitride superjunction devices |
| US20140227837A1 (en) * | 2010-04-30 | 2014-08-14 | Madhur Bobde | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
| CN104617160A (zh) * | 2015-01-28 | 2015-05-13 | 工业和信息化部电子第五研究所 | 肖特基二极管及其制造方法 |
| CN106298541A (zh) * | 2015-06-23 | 2017-01-04 | 万国半导体股份有限公司 | 用于制备横向超级结结构的方法 |
| CN115498046A (zh) * | 2022-09-20 | 2022-12-20 | 西安电子科技大学 | 一种多沟道横向超结肖特基势垒二极管及其制备方法 |
-
2023
- 2023-06-29 CN CN202310784232.XA patent/CN116504816B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1663049A (zh) * | 2002-06-26 | 2005-08-31 | 剑桥半导体有限公司 | 横向半导体器件 |
| US20070063217A1 (en) * | 2005-08-22 | 2007-03-22 | Icemos Technology Corporation | Bonded-wafer Superjunction Semiconductor Device |
| US20110127606A1 (en) * | 2009-11-30 | 2011-06-02 | Madhur Bobde | Lateral super junction device with high substrate-drain breakdwon and built-in avalanche clamp diode |
| US20140227837A1 (en) * | 2010-04-30 | 2014-08-14 | Madhur Bobde | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
| US20130240951A1 (en) * | 2012-03-13 | 2013-09-19 | International Business Machines Corporation | Gallium nitride superjunction devices |
| CN104617160A (zh) * | 2015-01-28 | 2015-05-13 | 工业和信息化部电子第五研究所 | 肖特基二极管及其制造方法 |
| CN106298541A (zh) * | 2015-06-23 | 2017-01-04 | 万国半导体股份有限公司 | 用于制备横向超级结结构的方法 |
| CN115498046A (zh) * | 2022-09-20 | 2022-12-20 | 西安电子科技大学 | 一种多沟道横向超结肖特基势垒二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| M. MIURA ET AL: "Fabrication of SiC lateral super junction diodes with multiple stacking p- and n-layers", 《IEEE ELECTRON DEVICE LETTERS》, vol. 24, no. 5, pages 321 - 323, XP001169744, DOI: 10.1109/LED.2003.812561 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116504816B (zh) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI399815B (zh) | 具有優化的可製造性的垂直功率裝置的高壓結構及方法 | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| US20080315297A1 (en) | Semiconductor device | |
| US20020185705A1 (en) | Power semiconductor device having RESURF layer | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| CN101800252B (zh) | 沟槽型肖特基势垒整流器及其制造方法 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| CN116072710B (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN112786677B (zh) | 超结器件及其制造方法 | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| US20070210401A1 (en) | Trench type schottky rectifier with oxide mass in trench bottom | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN114464670A (zh) | 一种超低比导的超结mosfet及其制备方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN109037074A (zh) | 一种晶体管的制作方法 | |
| CN116504816B (zh) | 一种横向结构的超级结二极管及制备方法 | |
| CN115911098A (zh) | 碳化硅功率器件终端及其制造方法 | |
| KR102198982B1 (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| CN116705834A (zh) | 一种异面电极的超级结二极管及制备方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN102222619B (zh) | 半导体装置的制造方法 | |
| CN215342615U (zh) | 一种全超结mosfet器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |