CN116487322B - 形成导电互连结构的方法 - Google Patents
形成导电互连结构的方法 Download PDFInfo
- Publication number
- CN116487322B CN116487322B CN202310458065.XA CN202310458065A CN116487322B CN 116487322 B CN116487322 B CN 116487322B CN 202310458065 A CN202310458065 A CN 202310458065A CN 116487322 B CN116487322 B CN 116487322B
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- layer
- conductive
- conductive layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 85
- 239000010410 layer Substances 0.000 claims description 197
- 238000005192 partition Methods 0.000 claims description 34
- 239000012792 core layer Substances 0.000 claims description 29
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007425 progressive decline Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例公开一种形成导电互连结构的方法，包括：在导电层上形成预定掩膜图案；对第一掩膜图案进行掺杂，以在所述第一掩膜图案中形成预定深度的掺杂区域，其中，所述第一掩膜图案为已掺杂的所述预定掩膜图案，第二掩膜图案为未掺杂的所述预定掩膜图案；其中，所述掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率；利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成导电互连结构；其中，对应于所述第二掩膜图案的区域的导电线的高度较高，形成为导电通路。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种形成导电互连结构的方法。
背景技术
在半导体制造过程中，通过后段工艺(Back End Of Line，BEOL)制作金属互连结构，以对集成电路进行布线。通常，金属互连结构包括若干金属互连层，不同层的金属互连层之间通过导电通路(via)来实现电连接。
随着集成电路中导线间距和线宽的逐渐减小，亟需提供一种能够在金属互连层之间形成良好导电接触的导电通路的方法。
发明内容
本发明实施例公开了一种形成导电互连结构的方法，以解决相关技术中难以形成良好导电接触的导电通路的问题。
为了解决上述技术问题，本发明实施例公开了一种形成导电互连结构的方法，包括：
在导电层上形成预定掩膜图案；
对第一掩膜图案进行掺杂，以在所述第一掩膜图案中形成预定深度的掺杂区域，其中，所述第一掩膜图案为已掺杂的所述预定掩膜图案，第二掩膜图案为未掺杂的所述预定掩膜图案；其中，所述掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率；
利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成导电互连结构；其中，对应于所述第二掩膜图案的区域的导电线的高度较高，形成为导电通路。
作为一些可选实施方式，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
在利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀的同时，对所述第一掩膜图案和所述第二掩膜图案进行刻蚀；
其中，所述导电层与所述预定掩膜图案中的未掺杂区域之间的刻蚀选择比小于预定值。
作为一些可选实施方式，所述在利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀的同时，对所述第一掩膜图案和所述第二掩膜图案进行刻蚀的步骤包括如下阶段：
当所述第一掩膜图案中的所述掺杂区域被刻蚀去除时，所述第二掩膜图案被少量刻蚀，且未被所述预定掩膜图案覆盖的所述导电层也同时被部分刻蚀；
当所述第一掩膜图案被完全去除时，所述第二掩膜图案也被相应刻蚀，且未被所述预定掩膜图案覆盖的所述导电层也同时被继续刻蚀；
当所述第二掩膜图案被完全去除时，未被所述预定掩膜图案覆盖的所述导电层被完全去除，以形成若干所述导电线，对应于所述第一掩膜图案的区域的所述导电层被部分刻蚀，对应于所述第二掩膜图案的区域的所述导电层的高度较高作为所述导电通路。
作为一些可选实施方式，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
去除所述第一掩膜图案中的所述掺杂区域；
对剩余的所述第一掩膜图案和所述第二掩膜图案进行刻蚀，以完全去除所述第一掩膜图案；
在去除剩余的所述第二掩膜图案的同时，去除所述第一掩膜图案所在区域的部分所述导电层，以在对应于所述第二掩膜图案的区域的所述导电线中形成导电通路。
作为一些可选实施方式，在刻蚀去除所述第一掩膜图案和所述第二掩膜图案的同时，对未被所述预定掩膜图案覆盖的所述导电层进行刻蚀。
作为一些可选实施方式，在去除所述第一掩膜图案中的所述掺杂区域之前，所述方法还包括：
利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成所述导电线；或者
在去除所述第一掩膜图案中的所述掺杂区域之后，所述方法还包括：
利用剩余的所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成所述导电线。
作为一些可选实施方式，所述在导电层上形成预定掩膜图案，包括：
在所述导电层上形成芯层；
在所述芯层的侧壁形成间隔壁，所述间隔壁作为所述预定掩膜图案。
作为一些可选实施方式，所述对第一掩膜图案进行掺杂，包括：
对第一间隔壁进行掺杂，以在所述第一间隔壁中形成预定深度的掺杂区域，其中，所述第一间隔壁为已掺杂的所述间隔壁，第二间隔壁为未掺杂的所述间隔壁。
作为一些可选实施方式，所述对第一间隔壁进行掺杂，包括：
在所述导电层上形成平坦化层，以填充所述间隔壁之间的区域；
对所述平坦化层进行平坦化处理以暴露所述芯层和所述间隔壁；
在所述平坦化层表面形成掩膜层以遮挡所述第二间隔壁；
对未被遮挡的所述第一间隔壁进行离子注入。
作为一些可选实施方式，所述平坦化层为SOC材料；或者
所述离子注入所注入的元素为Ge。
作为一些可选实施方式，所述方法还包括：
去除所述芯层和所述平坦化层。
作为一些可选实施方式，在去除所述芯层和/或所述平坦化层的同时，去除所述第一间隔壁的所述掺杂区域。
作为一些可选实施方式，所述导电层与所述芯层和所述平坦化层之间还包括硬掩膜层，所述去除所述芯层和所述平坦化层，包括：
以所述硬掩膜层为刻蚀停止层，去除所述芯层和所述平坦化层。
作为一些可选实施方式，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
以所述第一间隔壁和所述第二间隔壁为掩膜，去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述硬掩膜层和所述导电层。
作为一些可选实施方式，所述导电层下方还包括衬垫层，所述以所述第一间隔壁和所述第二间隔壁为掩膜，去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述硬掩膜层和所述导电层，还包括：
去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述衬垫层。
作为一些可选实施方式，所述衬垫层包括TiN、TaN、Al、Cu、Ni、Co、Ru、Ti、Ta中的至少一个。
作为一些可选实施方式，所述导电层为金属导电层；或者
所述导电层包括Ru、Co、Mo、W、Al、Rh中的至少一个。
作为一些可选实施方式，所述在导电层上形成预定掩膜图案，包括：
采用自对准多重图案化的方式来形成所述预定掩膜图案。
在本发明实施例的形成导电互连结构的方法中，通过对预定掩膜图案进行掺杂，使得预定掩膜图案中的掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，从而可以通过后续的刻蚀工序形成了不同高度的导电线，对应于第二掩膜图案的区域的导电线的高度较高，从而形成了导电通路。导电通路是采用自对准工艺形成的，不会出现相关技术中采用镶嵌工艺所可能产生的导电通路与导电线之间的对准偏差的问题，同时较之相关技术中的减法刻蚀工艺，工艺步骤较少，且无需精密的掩膜图案。
附图说明
图1示出了相关技术中的一种形成金属互连结构的方法的示意图；
图2示出了相关技术中的另一种形成金属互连结构的方法的示意图；
图3至图11分别示出了根据本发明实施例的形成金属互连结构的方法中各个步骤所分别对应的半导体结构的示意图；
图12至图20分别示出了根据本发明另一实施例的形成金属互连结构的方法中各个步骤所分别对应的半导体结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本领域技术人员应当理解，本发明实施例仅是对可以以各种形式来实施本发明所请求保护的结构和方法的说明。此外，结合各种实施例给出的每个示例旨在是说明性的，而不是限制性的。此外，附图不一定按比例绘制，一些特征可能被夸大以显示特定组件的细节。因此，本发明实施例中的具体结构和功能细节不应被解释为限制性的，而仅仅是作为教导本领域技术人员以不同方式采用本发明实施例的方法和结构的代表性基础。还应注意,相同和对应的元素由相同的附图标记表示。
在下文的描述中，阐述了许多具体细节，例如特定结构、组件、材料、尺寸、处理步骤和技术，以便提供对本发明的各种实施例的理解。然而，本领域技术人员应当理解，可以在没有这些具体细节的情况下实践本发明的各种实施例。在其他情况下，未详细描述众所周知的结构或处理步骤，以避免混淆本发明。
出于下文描述的目的，术语“上”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词应与说明书附图所公开的结构和方法中的定向有关。应当理解，当作为层、区域或衬底的元素被称为在另一元素上时，该元素可以直接在另一元素上，或者也可以存在中间元素。相反,当一个元素被称为直接在另一元素上时,两者之间不存在中间元素。还应当理解,当一个元素被称为在另一元素下时，该元素可以直接在另一元素下，或者可以存在中间元素。相反。当一个元素被称为直接在另一元素下时，两者之间不存在中间元素。
相关技术中提供了一种形成金属互连结构的方法，如图1所示，该方法采用镶嵌(damascene)工艺在金属互连线11上形成绝缘层，在绝缘层中形成通孔(viahole)，然后在通孔内填充金属从而形成导电通路12，导电通路12用于使当前的金属互连线11与上层的金属互连线之间实现电连接。然而，该方法一方面在形成通孔的时候，难以与下方的金属互连线11对准，尤其在导线线宽很窄的情况；另一方面金属互连线可能存在线摆动(linewiggling)现象，从而导致导电通路12与金属互连线11之间对准存在偏差，增大了金属互连结构的阻抗。
相关技术中还提供了一种形成金属互连结构的方法，如图2所示，该方法采用减法刻蚀(substractive etch)工艺，在需要形成导电通路的位置形成掩膜图案13，然后对金属互连线进行刻蚀，未被刻蚀的部位高于已被刻蚀的部位，未被刻蚀的部位作为导电通路。然而，该方法在导线间距(pitch)非常紧密的时候，需要形成精密的掩膜图案13，若掩膜图案13存在偏差，则可能导致在不希望形成导电通路的位置形成了不被期望的导电通路。
下面将结合附图，对本发明实施例公开的技术方案进行详细说明。
本发明实施例提供了一种形成导电互连结构的方法，该方法可以包括如下步骤。
S11.在导电层上形成预定掩膜图案。
图3所示的半导体结构包括衬底100、形成在衬底100上的衬垫层(liner)110、形成在衬垫层110上的导电层120、形成在硬掩膜层130上的预定掩膜图案140。
衬底100可以由含硅材料组成。含硅材料包括但不限于硅、单晶硅、多晶硅、SiGe、单晶SiGe、多晶SiGe或掺碳硅(Si:C)、非晶硅等或其组合，衬底100也可以是单层，也可以是多层。衬底100也可由其他半导体材料如锗(Ge)和化合物半导体衬底组成，该化合物半导体衬底例如可以是III-V型半导体衬底，如砷化镓(GaAs)等。
衬垫层110可以由溅射、化学气相沉积(CVD)或原子层沉积(ALD)等方法形成，衬垫层110可以包括氮化钛(TiN)或氮化钽(TaN)等导电材料。在一些实施例中，衬垫层110也可以由其他导电材料组成，例如铝(Al)、铜(Cu)、镍(Ni)、钴(Co)、钌(Ru)、钛(Ti)、钽(Ta)或其组合。
导电层120可以是金属导电层，也可以是非金属导电层。在本发明实施例的一些可选实施方式中，导电层120为金属导电层，可以包括钌(Ru)、钴(Co)、钼(Mo)、钨(W)、铝(Al)或铑(Rh)或其合金。导电层120可以使用例如CVD、PECVD、PVD或其他沉积工艺来形成。
硬掩模层130是在半导体工艺中用作刻蚀掩模的材料。硬掩模层130可以由金属或介电材料组成，例如氮化硅、氧化硅或氮化硅和氧化硅的组合等，其可以使用例如低压化学气相沉积(LPCVD)等工艺来形成。
预定掩膜图案140可以由任何介电材料组成，例如介电氧化物、介电氮化物和/或介电氮氧化物。在一些实施例中，掩膜图案140可以由非导电的低电容介电材料组成，例如二氧化硅。为了得到更为精细的掩膜图案140，可以采用自对准多重图案化的方式来形成，例如自对准双重图案化或自对准四重图案化的方式来形成。
本领域技术人员应当理解，在上文的介绍中，衬底100、衬垫层110和硬掩膜层130并非是可选的，在本发明实施例的一些可选实施方式中，也可以不形成衬底100、衬垫层110和硬掩膜层130中的一者或多者。
需要说明的是，在图3的示例中，衬底100与导电层120之间还可以存着其他层，本发明并不限定导电层120所在的金属互连层为最下方的金属互连层，其可以是任意一层互连层。也就是说，与导电层120直接接触的可以是其他金属互连层。
S12.对第一掩膜图案进行掺杂，以在第一掩膜图案中形成预定深度的掺杂区域，其中，第一掩膜图案为已掺杂的预定掩膜图案，第二掩膜图案为未掺杂的预定掩膜图案。
如图4所示，可以利用离子注入等方式来对第一掩膜图案141进行掺杂，例如可以向第一掩膜图案141注入Ge，通过控制离子注入的注入能量和注入剂量，可以精确控制离子注入的注入深度。在下文中可以看到，离子注入深度与后续要形成的导电通路(via)的高度相关。在后续的刻蚀工艺中，经过离子注入后的区域的刻蚀速率高于未经离子注入的区域的刻蚀速率。
在进行掺杂工艺时，可以利用光刻胶(未示出)来遮挡无需掺杂的区域，从而能够得到第一掩膜图案141和第二掩膜图案142。
S13.利用第一掩膜图案和第二掩膜图案对导电层进行刻蚀，以形成导电互连结构；其中，对应于第二掩膜图案的区域的导电线的高度较高，形成为导电通路。
上述步骤S13可以采用一步刻蚀的方式，也可以采用分步刻蚀的方式。出于清楚起见，在本文中先详细描述分步刻蚀的方式。
在本发明实施例的一些可选实施方式中，上述步骤S13可以包括：
S131.去除第一掩膜图案中的掺杂区域。
如图5所示，可以利用刻蚀工艺来去除第一掩膜图案141中的掺杂区域。由于第一掩膜图案141的部分区域被掺杂，在进行刻蚀工艺时，掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，从而可以实现掺杂区域被去除。在一些可选实施方式中，在刻蚀去除第一掩膜图案141的掺杂区域的同时，对未被预定掩膜图案140覆盖的导电层进行刻蚀，以节省工艺步骤。
S132.利用剩余的第一掩膜图案和第二掩膜图案对导电层进行刻蚀，以形成导电线。
如图6所示，在此步刻蚀之后，在半导体结构中形成了若干导电线121。需要说明的是，本发明并不限于此，也可以在步骤S131之前，利用未去除掺杂区域的第一掩膜图案141和第二掩膜图案142对导电层120进行刻蚀，以形成导电线121。
本领域技术人员应当理解，步骤S132是可选的，在一些可选实施方式中，可以在刻蚀去除第一掩膜图案141和第二掩膜图案142的同时，对未被预定掩膜图案覆盖的导电层120进行刻蚀，从而无需单独的刻蚀形成导电线121的步骤，以节省工艺步骤。
S133.对剩余的第一掩膜图案和第二掩膜图案进行刻蚀，以完全去除第一掩膜图案。
如图7所示，由于第二掩膜图案142的高度大于剩余的第一掩膜图案141，因此，在第一掩膜图案141被完全去除之后，仍然剩余部分第二掩膜图案142。
S134.在去除剩余的第二掩膜图案的同时，去除第一掩膜图案所在区域的部分导电层，以在对应于第二掩膜图案的区域的导电线中形成导电通路。
在步骤S133之后，继续对半导体结构进行刻蚀。在此刻蚀过程中，选用导电线121与第二掩膜图案142之间的刻蚀选择比较低的刻蚀气体，从而在对剩余的第二掩膜图案142进行刻蚀的同时，也对第一掩膜图案141被完全去除后暴露出的导电线121进行刻蚀，从而在剩余的第二掩膜图案142被完全去除之后，第一掩膜图案141所在区域的部分导电线也被去除，从而形成了不同高度的导电线121。对应于第一掩膜图案141的区域的导电线的高度较低，对应于第二掩膜图案142的区域的导电线的高度较高，从而形成了导电通路123，如图8和图9所示。
通过上文的描述可知，本发明实施例的主要构思在于，通过对预定掩膜图案进行掺杂，使得预定掩膜图案中的掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，从而可以通过后续的刻蚀工序形成了不同高度的导电线，对应于第一掩膜图案141的区域的导电线的高度较低，对应于第二掩膜图案142的区域的导电线的高度较高，从而形成了导电通路123。基于此构思，为了进一步减少导电互连结构的制造工序，还可以采用一步刻蚀的方式来实现上述步骤S13，从而降低导电互连结构的制造成本。在本发明实施例的一些可选实施方式中，上述步骤S13可以包括：
在利用第一掩膜图案141和第二掩膜图案142对导电层120进行刻蚀的同时，对第一掩膜图案141和第二掩膜图案142进行刻蚀；其中，导电层120与预定掩膜图案140中的未掺杂区域之间的刻蚀选择比小于预定值。也就是说，导电层120与预定掩膜图案140中的未掺杂区域之间的刻蚀选择比较小，在对导电层120进行去除的同时也会对预定掩膜图案140进行刻蚀，通过选择合适的刻蚀气体，可以实现对第二掩膜图案142刻蚀完成时，也完全去除了未被预定掩膜图案14所覆盖的导电层120的去除，从而形成若干导电线121。
下面将分阶段来对该一步刻蚀步骤进行详细描述。
阶段1.在对图4所示的半导体结构进行刻蚀时，当第一掩膜图案141中的掺杂区域被刻蚀去除时，由于预定掩膜图案140中的掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，第二掩膜图案142仅被少量刻蚀，对于未被预定掩膜图案140覆盖的导电层120也有一定的刻蚀作用，暴露出的部分导电层120也同时被部分刻蚀，形成了若干凹槽122，如图10所示。
阶段2.继续对图10所示的半导体结构进行刻蚀，当第一掩膜图案141被完全去除时，剩余的未掺杂的第一掩膜图案141的刻蚀速率与第二掩膜图案142相同，因此第二掩膜图案142也被相应的刻蚀，高度变低。同时，由于导电层120与预定掩膜图案140中的未掺杂区域之间的刻蚀选择比小于预定值，未被预定掩膜图案140覆盖的导电层120也被相应刻蚀，凹槽122的深度变大，如图11所示。
阶段3.继续对图11所示的半导体结构进行刻蚀，当第二掩膜图案142被完全去除时，未被预定掩膜图案140覆盖的导电层120则被完全去除，从而形成了若干不同高度的导电线121。同时，对应于第一掩膜图案141区域的导电层120被部分刻蚀，对应于第一掩膜图案141的区域的导电线的高度较低，对应于第二掩膜图案142的区域的导电线的高度较高，作为导电通路123，如图8和图9所示。
在本发明实施例的形成导电互连结构的方法中，通过对预定掩膜图案进行掺杂，使得预定掩膜图案中的掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，从而可以通过后续的刻蚀工序形成了不同高度的导电线，对应于第二掩膜图案142的区域的导电线的高度较高，从而形成了导电通路123。导电通路123是采用自对准工艺形成的，不会出现相关技术中采用镶嵌工艺所可能产生的导电通路与导电线之间的对准偏差的问题，同时较之相关技术中的减法刻蚀工艺，工艺步骤较少，且无需精密的掩膜图案。
在下文中，将更加详细地描述本发明实施例提供的形成导电互连结构的方法，该方法可以包括如下步骤。
S101.在导电层上形成芯层(mandrel)。
如图12所示，衬底100、衬垫层110、导电层120、硬掩膜层130的具体描述可以参见上文中的相应描述，在此不再赘述。
芯层150例如可以由氮化硅(SiN)、碳氮化硅(SiCN)、SiOCN、SiBCN或本领域已知的其他绝缘材料组成。具体而言，可以通过在导电层120上沉积一层绝缘层，然后对该绝缘层进行刻蚀工艺而形成。该刻蚀工艺可以是干法刻蚀或激光烧蚀(laser ablation)或是本领域任何已知的能够实现选择性去除的工艺，在此不做任何限定。
S102.在芯层的侧壁形成间隔壁(spacer)，该间隔壁作为预定掩膜图案。
如图13所示，间隔壁140可以由任何介电材料组成，例如介电氧化物、介电氮化物和/或介电氮氧化物。在一些实施例中，间隔壁140可以由非导电的低电容介电材料组成，例如二氧化硅。形成间隔壁140的过程可以包括在芯层150、硬掩膜层130暴露表面上沉积诸如氮化硅的绝缘材料，例如可以使用CVD、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)或其他沉积工艺来沉积。然后，可以使用各向异性蚀刻工艺，其中正向蚀刻速率大于横向蚀刻速率，从而刻蚀去除所沉积的绝缘材料的水平部分，从而形成位于芯层150侧壁的间隔壁140。
上文中描述了通过自对准双重图案化形成间隔壁140作为预定掩膜图案的过程，本领域技术人员应当理解，采用自对准四重图案化的方式或更多重图案化的方式以形成更精细的预定掩膜图案也是可行的，在此不再赘述。
S103.在导电层上形成平坦化层，以填充间隔壁之间的区域。
S104.对平坦化层进行平坦化处理，以暴露芯层和间隔壁。
如图14所示，平坦化层160例如可以由SOC(silicon on carbon)材料制成，可以通过沉积的方式形成在导电层120上，例如化学气相沉积等。沉积平坦化层160之后，芯层150的表面也会被平坦化层160覆盖，因此进行平坦化处理，暴露出芯层150的表面，从而实现了填充满间隔壁140之间的区域，并得到了平坦表面，以便后续的工艺步骤。
S105.在平坦化层表面形成掩膜层以遮挡第二间隔壁。
如图15所示，掩膜层170形成在平坦化层160表面，遮挡第二间隔壁142。掩膜层170对应的区域即为将要形成导电通路的区域。
S106.对未被遮挡的第一间隔壁141进行离子注入。
如图16所示，在经过离子注入之后，在第一间隔壁141中形成了预定深度的掺杂区域。不同于图2所示的相关技术中，掩膜图案13是刻蚀用掩膜，需要精确地形成在对应的位置上，当导线间距低至纳米级时，刻蚀用掩膜图案达到相应的精度工艺难度很大。而在本实施例中，掩膜层170是离子注入用掩膜，对于掩膜位置精度要求相对较低，即使掩膜层170的位置存在略微偏移，也不会影响对第一间隔壁141的离子注入，例如可以通过略微调整离子注入角度等方式来克服掩膜层170的位置偏移。
掩膜层170例如可以是光刻胶，在完成离子注入工艺之后，可以通过去胶工艺去除掩膜层170。
S107.去除平坦化层和芯层。
去除掉芯层150和平坦化层160之后的半导体结构如图17所示。在步骤S107中，可以以硬掩膜层130为刻蚀停止层来去除芯层150和平坦化层160。
在本发明实施例的一些可选实施方式中，芯层150和平坦化层160可以同步去除，也可以分步去除。
在本发明实施例的另一些可选实施方式中，可以在去除芯层150和/或平坦化层160的同时，去除第一间隔壁141的掺杂区域。
S108.以第一间隔壁141和第二间隔壁142为掩膜，去除未被第一间隔壁141和第二间隔壁142覆盖的硬掩膜层130和导电层120。
在本步骤中，可以在一步刻蚀工艺中完成对硬掩膜层130和导电层120的刻蚀。当然，也可以选择分步分别对完成对硬掩膜层130和导电层120的刻蚀，从而形成若干导电线121。
在本发明实施例的一些可选实施方式中，在去除未被第一间隔壁141和第二间隔壁142覆盖的硬掩膜层130和导电层120的同时，还去除未被第一间隔壁141和第二间隔壁142覆盖的衬垫层110，如图18所示。
需要说明的是，在图18的示例中，衬底100与衬垫层110和导电线121之间还可以存在其他层，本发明并不限定导电线121所在的金属互连层为最下方的金属互连层，其可以是任意一层互连层。
S109.对剩余的第一掩膜图案和第二掩膜图案进行刻蚀，完全去除第二掩膜图案，以在对应于第二掩膜图案的区域的导电线中形成导电通路。
在本步骤中，由于第二掩膜图案142的高度大于剩余的第一掩膜图案141，在第一掩膜图案141被完全去除之后，仍然剩余部分第二掩膜图案142。在后续的刻蚀过程中，由于导电线121与第二掩膜图案142之间的刻蚀选择比较低，从而在对剩余的第二掩膜图案142进行刻蚀的同时，也对第一掩膜图案141被完全去除后暴露出的导电线121进行刻蚀，从而在剩余的第二掩膜图案142被完全去除之后，第一掩膜图案141所在区域的部分导电线也被去除，从而形成了不同高度的导电线121。对应于第一掩膜图案141的区域的导电线的高度较低，对应于第二掩膜图案142的区域的导电线的高度较高，从而形成了导电通路123，如图19所示。
在本步骤中，还去除了导电线121上剩余的硬掩膜层130。
S110.形成包覆导电互连结构的层间绝缘层，并进行平坦化处理以暴露导电通路。
如图20所示，层间绝缘层180形成在衬底100上包覆整个导电互连结构，并进行平坦化处理，从而能够在层间绝缘层180上形成上层的导电互连结构，上层的导电互连结构可以通过导电通路123与当前层的导电互连结构实现电连接。
在本发明实施例的形成导电互连结构的方法中，通过对预定掩膜图案进行掺杂，使得预定掩膜图案中的掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率，从而可以通过后续的刻蚀工序形成了不同高度的导电线，对应于第二间隔壁142的区域的导电线的高度较高，从而形成了导电通路123。导电通路123是采用自对准工艺形成的，不会出现相关技术中采用镶嵌工艺所可能产生的导电通路与导电线之间的对准偏差的问题，同时较之相关技术中的减法刻蚀工艺，工艺步骤较少，且无需精密的掩膜图案。
本发明上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (18)
1.一种形成导电互连结构的方法，其特征在于，包括：
在导电层上形成预定掩膜图案；
对第一掩膜图案进行掺杂，以在所述第一掩膜图案中形成预定深度的掺杂区域，其中，所述第一掩膜图案为已掺杂的所述预定掩膜图案，第二掩膜图案为未掺杂的所述预定掩膜图案；其中，所述掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率；
利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成导电互连结构；其中，对应于所述第二掩膜图案的区域的导电线的高度较高，形成为导电通路。
2.根据权利要求1所述的方法，其特征在于，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
在利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀的同时，对所述第一掩膜图案和所述第二掩膜图案进行刻蚀；
其中，所述导电层与所述预定掩膜图案中的未掺杂区域之间的刻蚀选择比小于预定值。
3.根据权利要求2所述的方法，其特征在于，所述在利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀的同时，对所述第一掩膜图案和所述第二掩膜图案进行刻蚀的步骤包括如下阶段：
当所述第一掩膜图案中的所述掺杂区域被刻蚀去除时，所述第二掩膜图案被少量刻蚀，且未被所述预定掩膜图案覆盖的所述导电层也同时被部分刻蚀；
当所述第一掩膜图案被完全去除时，所述第二掩膜图案也被相应刻蚀，且未被所述预定掩膜图案覆盖的所述导电层也同时被继续刻蚀；
当所述第二掩膜图案被完全去除时，未被所述预定掩膜图案覆盖的所述导电层被完全去除，以形成若干所述导电线，对应于所述第一掩膜图案的区域的所述导电层被部分刻蚀，对应于所述第二掩膜图案的区域的所述导电层的高度较高作为所述导电通路。
4.根据权利要求1所述的方法，其特征在于，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
去除所述第一掩膜图案中的所述掺杂区域；
对剩余的所述第一掩膜图案和所述第二掩膜图案进行刻蚀，以完全去除所述第一掩膜图案；
在去除剩余的所述第二掩膜图案的同时，去除所述第一掩膜图案所在区域的部分所述导电层，以在对应于所述第二掩膜图案的区域的所述导电线中形成导电通路。
5.根据权利要求4所述的方法，其特征在于，在刻蚀去除所述第一掩膜图案和所述第二掩膜图案的同时，对未被所述预定掩膜图案覆盖的所述导电层进行刻蚀。
6.根据权利要求4所述的方法，其特征在于，在去除所述第一掩膜图案中的所述掺杂区域之前，所述方法还包括：
利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成所述导电线；或者
在去除所述第一掩膜图案中的所述掺杂区域之后，所述方法还包括：
利用剩余的所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成所述导电线。
7.根据权利要求1所述的方法，其特征在于，所述在导电层上形成预定掩膜图案，包括：
在所述导电层上形成芯层；
在所述芯层的侧壁形成间隔壁，所述间隔壁作为所述预定掩膜图案。
8.根据权利要求7所述方法，其特征在于，所述对第一掩膜图案进行掺杂，包括：
对第一间隔壁进行掺杂，以在所述第一间隔壁中形成预定深度的掺杂区域，其中，所述第一间隔壁为已掺杂的所述间隔壁，第二间隔壁为未掺杂的所述间隔壁。
9.根据权利要求8所述方法，其特征在于，所述对第一间隔壁进行掺杂，包括：
在所述导电层上形成平坦化层，以填充所述间隔壁之间的区域；
对所述平坦化层进行平坦化处理以暴露所述芯层和所述间隔壁；
在所述平坦化层表面形成掩膜层以遮挡所述第二间隔壁；
对未被遮挡的所述第一间隔壁进行离子注入。
10.根据权利要求9所述的方法，其特征在于，所述平坦化层为SOC材料；或者
所述离子注入所注入的元素为Ge。
11.根据权利要求9所述的方法，其特征在于，还包括：
去除所述芯层和所述平坦化层。
12.根据权利要求11所述的方法，其特征在于，在去除所述芯层和/或所述平坦化层的同时，去除所述第一间隔壁的所述掺杂区域。
13.根据权利要求11所述的方法，其特征在于，所述导电层与所述芯层和所述平坦化层之间还包括硬掩膜层，所述去除所述芯层和所述平坦化层，包括：
以所述硬掩膜层为刻蚀停止层，去除所述芯层和所述平坦化层。
14.根据权利要求13所述的方法，其特征在于，所述利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，包括：
以所述第一间隔壁和所述第二间隔壁为掩膜，去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述硬掩膜层和所述导电层。
15.根据权利要求14所述的方法，其特征在于，所述导电层下方还包括衬垫层，所述以所述第一间隔壁和所述第二间隔壁为掩膜，去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述硬掩膜层和所述导电层，还包括：
去除未被所述第一间隔壁和所述第二间隔壁覆盖的所述衬垫层。
16.根据权利要求15所述的方法，其特征在于，所述衬垫层包括TiN、TaN、Al、Cu、Ni、Co、Ru、Ti、Ta中的至少一个。
17.根据权利要求1所述的方法，其特征在于，所述导电层为金属导电层；或者
所述导电层包括Ru、Co、Mo、W、Al、Rh中的至少一个。
18.根据权利要求1所述的方法，其特征在于，所述在导电层上形成预定掩膜图案，包括：
采用自对准多重图案化的方式来形成所述预定掩膜图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310458065.XA CN116487322B (zh) | 2023-04-25 | 2023-04-25 | 形成导电互连结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310458065.XA CN116487322B (zh) | 2023-04-25 | 2023-04-25 | 形成导电互连结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487322A CN116487322A (zh) | 2023-07-25 |
| CN116487322B true CN116487322B (zh) | 2024-03-26 |
Family
ID=87220978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310458065.XA Active CN116487322B (zh) | 2023-04-25 | 2023-04-25 | 形成导电互连结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487322B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335660A (ja) * | 2006-06-15 | 2007-12-27 | Toshiba Corp | 半導体装置のパターン形成方法 |
| JP2012054307A (ja) * | 2010-08-31 | 2012-03-15 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| CN114068453A (zh) * | 2020-07-30 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN115312385A (zh) * | 2022-08-04 | 2022-11-08 | 长鑫存储技术有限公司 | 一种半导体结构的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11574811B2 (en) * | 2019-09-23 | 2023-02-07 | International Business Machines Corporation | Tight pitch patterning |
-
2023
- 2023-04-25 CN CN202310458065.XA patent/CN116487322B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335660A (ja) * | 2006-06-15 | 2007-12-27 | Toshiba Corp | 半導体装置のパターン形成方法 |
| JP2012054307A (ja) * | 2010-08-31 | 2012-03-15 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| CN114068453A (zh) * | 2020-07-30 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN115312385A (zh) * | 2022-08-04 | 2022-11-08 | 长鑫存储技术有限公司 | 一种半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487322A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220384346A1 (en) | Interconnect Structure and Method of Forming Same | |
| TWI587450B (zh) | 積體電路結構與其形成方法 | |
| CN104795444B (zh) | 自对准接触部 | |
| EP1922753B1 (en) | Dry etchback of interconnect contacts | |
| US10396032B2 (en) | Semiconductor structures | |
| CN111128855B (zh) | 具有自对准通孔的半导体器件 | |
| US10685915B2 (en) | Via contact resistance control | |
| TWI727302B (zh) | 具有藉由區塊圖案化形成之可變空間心軸切口的互連 | |
| KR100621630B1 (ko) | 이종 금속을 이용하는 다마신 공정 | |
| US7830019B2 (en) | Via bottom contact and method of manufacturing same | |
| CN116487322B (zh) | 形成导电互连结构的方法 | |
| US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
| US8853048B2 (en) | Streamlined process for vertical semiconductor devices | |
| US7541271B2 (en) | MOS transistors having low-resistance salicide gates and a self-aligned contact between them and method of manufacture | |
| EP4187583B1 (en) | Method of forming an interconnection structure and corresponding interconnection structure for a semiconductor device | |
| US20050184288A1 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| US11798842B2 (en) | Line formation with cut-first tip definition | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| US11869808B2 (en) | Top via process with damascene metal | |
| EP4187582A1 (en) | Interconnection structure for a semiconductor device | |
| CN113571466B (zh) | 半导体结构的形成方法 | |
| US11404314B2 (en) | Metal line patterning | |
| KR20070052452A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20000017345A (ko) | 반도체 장치의 제조 방법 | |
| JP2023527329A (ja) | 層スタックの部分を修正する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |