CN114068453A - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN114068453A
CN114068453A CN202010748541.8A CN202010748541A CN114068453A CN 114068453 A CN114068453 A CN 114068453A CN 202010748541 A CN202010748541 A CN 202010748541A CN 114068453 A CN114068453 A CN 114068453A
Authority
CN
China
Prior art keywords
layer
mask
forming
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010748541.8A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010748541.8A priority Critical patent/CN114068453A/zh
Publication of CN114068453A publication Critical patent/CN114068453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种互连结构及其形成方法，形成方法包括：提供衬底，衬底中形成有第一通孔；形成第一导电材料层，第一导电材料层填满第一通孔并覆盖衬底的表面；在第一导电材料层的表面形成掩膜材料层；图案化掩膜材料层、第一导电材料层，暴露部分衬底的表面，形成第一掩膜层和第一导电层；图案化第一掩膜层，暴露部分第一导电层，形成第二掩膜层，第二掩膜层固定第二通孔的形成位置；在暴露的衬底和第一导电层的表面形成层间介质层，且层间介质层与第二掩膜层的顶面共面；去除第二掩膜层，形成第二通孔，第二通孔在第一导电层的宽度方向上对准且暴露部分第一导电层的表面。本申请技术方案能够有效解决通孔不对准的问题，可以大幅度提高产品良率。

Description

互连结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种互连结构及其形成方法。
背景技术
随着半导体技术的发展，对集成电路芯片的集成度要求越来越高，互连结构的制作难度也越来越大。
在传统技术中，一般采用通孔连接上层金属线和下层金属线，但是形成的通孔经常不对准，而通孔不对准会增加通孔电阻，甚至还可能导致与错误金属线的短路问题，因此如何使通孔完全对准并连接上层金属线和下层金属线是形成互连结构的核心问题。
发明内容
本申请解决的技术问题是提供一种互连结构及其形成方法，所述互连结构的通孔可以完全对准并连接上层金属线和下层金属线。
为解决上述技术问题，本申请提供一种互连结构的形成方法，包括：提供衬底，所述衬底中形成有第一通孔；形成第一导电材料层，所述第一导电材料层填满所述第一通孔并覆盖所述衬底的表面；在所述第一导电材料层的表面形成掩膜材料层；图案化所述掩膜材料层、所述第一导电材料层，暴露部分所述衬底的表面，形成第一掩膜层和第一导电层；图案化所述第一掩膜层，暴露部分所述第一导电层，形成第二掩膜层，所述第二掩膜层固定第二通孔的形成位置；在暴露的衬底和第一导电层的表面形成层间介质层，且所述层间介质层与所述第二掩膜层的顶面共面；选择性去除所述第二掩膜层，形成第二通孔，所述第二通孔在所述第一导电层的宽度方向上对准且暴露部分所述第一导电层的表面。
在本申请实施例中，形成第一掩膜层和第一导电层的工艺包括：图案化所述掩膜材料层，暴露部分第一导电材料层，形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀所述第一导电材料层，暴露部分所述衬底的表面，形成第一导电层。
在本申请实施例中，形成所述层间介质层的工艺包括：在暴露的衬底和第一导电层的表面及所述第二掩膜层的表面形成层间介质材料层；去除部分所述层间介质材料层，使所述层间介质材料层和所述第二掩膜层的顶面共面，形成层间介质层。
在本申请实施例中，所述第二掩膜层和所述层间介质层的材料不同，去除所述第二掩膜层时采用的刻蚀气体或刻蚀溶剂仅能刻蚀所述第二掩膜层。
在本申请实施例中，所述第二掩膜层的材料包括SiO2、SiN、Al2O3、AlN、SiCN或SiOC中的至少一种，所述层间介质层的材料包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-K材料中的至少一种。
在本申请实施例中，所述的互连结构的形成方法还包括：形成第二导电层，所述第二导电层填满所述第二通孔，并覆盖所述层间介质层的表面。
在本申请实施例中，所述第一导电层和所述第二导电层的材料包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
为解决上述技术问题，本申请还提供一种互连结构，包括：衬底，所述衬底中形成有第一通孔；第一导电层，填满所述第一通孔并覆盖部分所述衬底的表面；层间介质层，位于所述衬底和所述第一导电层的表面，且所述层间介质层中形成有第二通孔，所述第二通孔在所述第一导电层的宽度方向上对准且暴露部分所述第一导电层的表面。
在本申请实施例中，所述层间介质层中具有空隙。
所述层间介质层的材料包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-k材料中的至少一种。
在本申请实施例中，所述的互连结构还包括：第二导电层，所述第二导电层填满所述第二通孔，并覆盖所述层间介质层的表面。
在本申请实施例中，所述衬底中还形成有前层导电层，所述第一通孔在所述前层导电层的宽度方向上对准且暴露部分所述前层导电层的表面。
在本申请实施例中，所述第一导电层和所述第二导电层的材料包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
与现有技术相比，本申请技术方案具有如下有益效果：
本申请技术方案的互连结构的形成方法，在第一通孔中和所述衬底的表面形成第一导电材料层，并在所述第一导电材料层的表面形成掩膜材料层，然后图案化所述掩膜材料层、第一导电材料层，形成第一掩膜层和第一导电层，继续图案化第一掩膜层，形成第二掩膜层，所述第二掩膜层可以固定第二通孔的形成位置，然后在暴露的衬底和第一导电层的表面形成层间介质层，最后选择性去除第二掩膜层，而不影响层间介质层的结构，以保证形成的第二通孔在所述第一导电层的宽度方向上对准并暴露部分所述第一导电层的表面，有效地解决了通孔不对准的问题，大幅度提高了产品良率。
进一步地，通过使所述第二掩膜层和所述层间介质层的材料不同，在后续选择性刻蚀第二掩膜层时，刻蚀气体或刻蚀溶剂仅能腐蚀所述第二掩膜层，而不会影响层间介质层的结构，使形成的第二通孔能够在所述第一导电层的宽度方向上对准并暴露部分所述第一导电层的表面。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种互连结构的结构示意图；
图2为本申请技术方案中互连结构的形成方法的流程示意图；
图3a至图3c、图4a至图4c、图5a至图5c、图6a至图6c、图7a至图7c、图8a至图8c以及图9a至图9b分别为本申请实施例中互连结构的形成方法各步骤对应的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
参考图1，一种互连结构，包括衬底10，所述衬底10上形成上、下两层相互垂直的金属线11和金属线12。为了使形成的金属线11和金属线12相连，会先在下层金属线11上开设通孔，并在衬底10表面和通孔中沉积金属材料，待金属材料填满通孔，并在衬底10表面沉积至一定高度，形成金属材料层，然后刻蚀所述金属材料层，形成金属线12。理想状态下，通孔应该既要在金属线11的宽度方向上对准金属线11，也要在金属线12的宽度方向上对准金属线12，如图1中的通孔13c。但是，在刻蚀通孔时，由于光刻套刻工艺的误差，形成的通孔的位置会发生偏移，如图1中的通孔13a和通孔13b均未在金属线11的宽度方向上对准金属线11，若相邻金属线11之间距离较近时，还可能引发同层金属线的短路问题。
基于此，本申请技术方案提供了一种互连结构的形成方法，所形成的通孔能够在下层金属线的宽度方向上对准且暴露部分所述下层金属线的表面。
参考图2，本申请技术方案的互连结构的形成方法，包括：
步骤S1：提供衬底，所述衬底中形成有第一通孔；
步骤S2：形成第一导电材料层，所述第一导电材料层填满所述第一通孔并覆盖所述衬底的表面；
步骤S3：在所述第一导电材料层的表面形成掩膜材料层；
步骤S4：图案化所述掩膜材料层、所述第一导电材料层，暴露部分所述衬底的表面，形成第一掩膜层和第一导电层；
步骤S5：图案化所述第一掩膜层，暴露部分所述第一导电层，形成第二掩膜层，所述第二掩膜层固定第二通孔的形成位置；
步骤S6：在暴露的衬底和第一导电层的表面形成层间介质层，且所述层间介质层与所述第二掩膜层的顶面共面；
步骤S7：选择性去除所述第二掩膜层，形成第二通孔，所述第二通孔在所述第一导电层的宽度方向上对准且暴露部分所述第一导电层的表面。
下面结合实施例和附图对本申请技术方案的互连结构的形成方法进行详细说明。
图3a为步骤S1中互连结构的俯视图，图3b为图3a中A-A方向的剖视图，图3c为图3a中B-B方向的剖视图。结合图2、图3a至图3c，提供衬底，所述衬底中形成有第一通孔140。所述衬底可以包括半导体基底110，所述半导体基底110中可以形成有半导体器件、浅沟槽隔离结构(图中未示出)等。所述衬底还包括在所述半导体基底110上形成的前层金属层120和前层介质层130，所述前层金属层120和所述第一通孔140位于所述前层介质层130中，且所述第一通孔140对准所述前层金属层120。
在一些实施例中，所述前层金属层120的材料可以包括W、Al、Cu、Ti、Ta、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的至少一种。所述前层介质层130的材料可以包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅中的至少一种。
参考图4a至图4c，图4a为步骤S3中互连结构的俯视图，图4b为图4a中A-A方向的剖视图，图4c为图4a中B-B方向的剖视图。形成第一导电材料层151，所述第一导电材料层151填满所述第一通孔140并覆盖所述衬底的表面。所述第一导电材料层151的材料可以包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。形成所述第一导电材料层151的方法可以是常用的沉积方法，例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等。
在所述第一导电材料层151的表面形成掩膜材料层161。所述掩膜材料层161的材料可以包括SiO2、SiN、Al2O3、AlN、SiCN或SiOC等中的至少一种。形成所述掩膜材料层161的方法可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋涂或其他适用的方法进行沉积。
请参照图5a至图5c，图5a是步骤S4形成的互连结构的俯视图，图5b为图5a中A-A方向的剖视图，图5c为图5a中B-B方向的剖视图。图案化所述掩膜材料层161，暴露部分第一导电材料层151，形成第一掩膜层162，图案化所述掩膜材料层161的方法可以是刻蚀工艺。然后以所述第一掩膜层162为掩膜，刻蚀所述第一导电材料层151，暴露部分所述衬底的表面，形成第一导电层152。
参照图6a至图6c，图6a是步骤S5形成的互连结构的俯视图，图6b为图6a中B-B方向的剖视图，图6c为图6a中C-C方向的剖视图。图案化所述第一掩膜层162，暴露部分所述第一导电层152，形成第二掩膜层163，图案化所述第一掩膜层162的工艺可以是刻蚀工艺。所述第二掩膜层163固定第二通孔的形成位置，根据所要形成的第二通孔的形状和大小，来设计所述第二掩膜层163的形状和大小。
参考图7a至图7c，图7a为步骤S6形成的互连结构的俯视图，图7b为图7a中B-B方向的剖视图，图7c为图7a中C-C方向的剖视图。在暴露的衬底和第一导电层152的表面及所述第二掩膜层163的表面形成层间介质材料层，然后去除部分所述层间介质材料层，使所述层间介质材料层和所述第二掩膜层163的顶面共面，形成层间介质层170。去除部分所述层间介质材料层的时，可以采用常见的平坦化工艺，例如化学机械研磨(CMP)。
在本申请实施例中，所述层间介质层170的材料必须与所述第二掩膜层163的材料不同，且保证在后续工艺刻蚀第二掩膜层163时，所用刻蚀气体或刻蚀溶剂仅能去除所述第二掩膜层163，而几乎不会影响所述层间介质层170的结构。也就是说，选择的刻蚀气体或刻蚀溶剂对层间介质层170和第二掩膜层163具有非常高的刻蚀选择比。因此，选择合适的第二掩膜层163和层间介质层170的材料以及刻蚀气体或刻蚀溶剂，对于本申请实施例的对准工艺而言是至关重要的。在一些实施例中，所述层间介质层170的材料可以包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-K材料中的至少一种。本申请实施例所述的low-K(低K)是指小于SiO2的介电常数的介电常数(例如，小于3.9)。
参考图8a至图8c，图8a为步骤S7形成的互连结构的俯视图，图8b为图8a中B-B方向的剖视图，图8c为图8a中C-C方向的剖视图。选择性去除所述第二掩膜层163，形成第二通孔180，且所述第二通孔180在所述第一导电层152的宽度方向上对准并暴露部分所述第一导电层152的表面。具体包括如下工艺：
在所述层间介质层170和第二掩膜层163的表面形成光刻胶层(图中未示出)。然后图案化所述光刻胶层，以暴露所述第二掩膜层163。以所述光刻胶层为掩膜，刻蚀所述第二掩膜层163，形成第二通孔180，最后采用灰化工艺去除所述光刻胶层。
由于选用的刻蚀气体或刻蚀溶剂对所述层间介质层170和第二掩膜层163具有较高的刻蚀选择比，因此在刻蚀第二掩膜层163时，所述层间介质层170几乎不会受影响，形成的第二通孔180便在所述第一导电层152的宽度方向上对准所述第一导电层152，解决了现有技术中通孔无法精确对准导电层的问题，有效地避免了现有技术中因通孔不对准引起的接触电阻增加或短路问题。
在后续工艺中，还可以形成第二导电层190。参考图9a和图9b，图9a是在图8b的基础上增加了第二导电层190，图9b是在图8c的基础上增加了第二导电层190。所述第二导电层190填满所述第二通孔180，并覆盖所述层间介质层170的表面。在一些实施例中，所述第二导电层190的材料可以包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
继续参照图9a和图9b，本申请实施例还提供一种互连结构，包括：衬底，所述衬底中形成有第一通孔140；第一导电层152，填满所述第一通孔140并覆盖部分所述衬底的表面；层间介质层170，位于所述衬底和所述第一导电层152的表面，且所述层间介质层170中形成有第二通孔180，所述第二通孔180在所述第一导电层152的宽度方向上对准且暴露部分所述第一导电层152的表面。
在本申请实施例中，所述衬底可以包括半导体基底110，所述半导体基底110中可以形成有半导体器件、浅沟槽隔离结构(图中未示出)等。所述衬底还包括在所述半导体基底110上形成的前层金属层120和前层介质层130，所述前层金属层120和所述第一通孔140位于所述前层介质层130中，且所述第一通孔140在所述前层导电层120的宽度方向上对准且暴露部分所述前层金属层120。
在一些实施例中，所述层间介质层170中还可以具有空隙。所述层间介质层170的材料可以包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-k材料中的至少一种。本申请实施例所述的low-K(低K)是指小于SiO2的介电常数的介电常数(例如，小于3.9)。
在一些实施例中，所述互连结构还包括：第二导电层190，所述第二导电层190填满所述第二通孔180，并覆盖所述层间介质层170的表面。所述第一导电层152和所述第二导电层190的材料可以包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (13)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有第一通孔；
形成第一导电材料层，所述第一导电材料层填满所述第一通孔并覆盖所述衬底的表面；
在所述第一导电材料层的表面形成掩膜材料层；
图案化所述掩膜材料层、所述第一导电材料层，暴露部分所述衬底的表面，形成第一掩膜层和第一导电层；
图案化所述第一掩膜层，暴露部分所述第一导电层，形成第二掩膜层，所述第二掩膜层固定第二通孔的形成位置；
在暴露的衬底和第一导电层的表面形成层间介质层，且所述层间介质层与所述第二掩膜层的顶面共面；
选择性去除所述第二掩膜层，形成第二通孔，所述第二通孔在所述第一导电层的宽度方向上对准且暴露部分所述第一导电层的表面。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，形成第一掩膜层和第一导电层的工艺包括：
图案化所述掩膜材料层，暴露部分第一导电材料层，形成第一掩膜层；
以所述第一掩膜层为掩膜，刻蚀所述第一导电材料层，暴露部分所述衬底的表面，形成第一导电层。
3.根据权利要求1所述的互连结构的形成方法，其特征在于，形成所述层间介质层的工艺包括：
在暴露的衬底和第一导电层的表面及所述第二掩膜层的表面形成层间介质材料层；
去除部分所述层间介质材料层，使所述层间介质材料层和所述第二掩膜层的顶面共面，形成层间介质层。
4.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二掩膜层和所述层间介质层的材料不同，去除所述第二掩膜层时，采用的刻蚀气体或刻蚀溶剂仅能刻蚀所述第二掩膜层。
5.根据权利要求4所述的互连结构的形成方法，其特征在于，所述第二掩膜层的材料包括SiO2、SiN、Al2O3、AlN、SiCN或SiOC中的至少一种，所述层间介质层的材料包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-K材料中的至少一种。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，还包括：形成第二导电层，所述第二导电层填满所述第二通孔，并覆盖所述层间介质层的表面。
7.根据权利要求6所述的互连结构的形成方法，其特征在于，所述第一导电层和所述第二导电层的材料包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
8.一种互连结构，其特征在于，包括：
衬底，所述衬底中形成有第一通孔；
第一导电层，填满所述第一通孔并覆盖部分所述衬底的表面；
层间介质层，位于所述衬底和所述第一导电层的表面，且所述层间介质层中形成有第二通孔，所述第二通孔在所述第一导电层的宽度方向上对准且暴露部分所述第一导电层的表面。
9.根据权利要求8所述的互连结构，其特征在于，所述层间介质层中具有空隙。
10.根据权利要求8所述的互连结构，其特征在于，所述层间介质层的材料包括SiO2、SiN、Al2O3、AlN、SiCN、SiOC及low-k材料中的至少一种。
11.据权利要求8所述的互连结构，其特征在于，还包括：第二导电层，所述第二导电层填满所述第二通孔，并覆盖所述层间介质层的表面。
12.据权利要求8所述的互连结构，其特征在于，所述衬底中还形成有前层导电层，所述第一通孔在所述前层导电层的宽度方向上对准且暴露部分所述前层导电层的表面。
13.据权利要求8所述的互连结构，所述第一导电层和所述第二导电层的材料包括Cu、Ta、TaN、Co、Ru、RuN、Ti和TiN中的至少一种。
CN202010748541.8A 2020-07-30 2020-07-30 互连结构及其形成方法 Pending CN114068453A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010748541.8A CN114068453A (zh) 2020-07-30 2020-07-30 互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010748541.8A CN114068453A (zh) 2020-07-30 2020-07-30 互连结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114068453A true CN114068453A (zh) 2022-02-18

Family

ID=80227012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010748541.8A Pending CN114068453A (zh) 2020-07-30 2020-07-30 互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114068453A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487322A (zh) * 2023-04-25 2023-07-25 北京北方华创微电子装备有限公司 形成导电互连结构的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487322A (zh) * 2023-04-25 2023-07-25 北京北方华创微电子装备有限公司 形成导电互连结构的方法
CN116487322B (zh) * 2023-04-25 2024-03-26 北京北方华创微电子装备有限公司 形成导电互连结构的方法

Similar Documents

Publication Publication Date Title
US8062971B2 (en) Dual damascene process
US7329955B2 (en) Metal-insulator-metal (MIM) capacitor
US9330974B2 (en) Through level vias and methods of formation thereof
US6509623B2 (en) Microelectronic air-gap structures and methods of forming the same
JP4250006B2 (ja) 半導体装置及びその製造方法
US6806579B2 (en) Robust via structure and method
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
US20180061750A1 (en) Metal silicate spacers for fully aligned vias
US20180130699A1 (en) Skip via structures
US20090072400A1 (en) Contact forming in two portions and contact so formed
US6680542B1 (en) Damascene structure having a metal-oxide-metal capacitor associated therewith
WO2021033063A1 (en) Interconnect structure having fully aligned vias
TWI691039B (zh) 鈷電鍍孔整合架構
CN114068453A (zh) 互连结构及其形成方法
US20050151260A1 (en) Interconnection structure for a semiconductor device and a method of forming the same
US7544580B2 (en) Method for manufacturing passive components
US20090227101A1 (en) Method of forming wiring layer of semiconductor device
US7160799B2 (en) Define via in dual damascene process
KR20230098237A (ko) 자기-정렬된 상단 비아
CN114068451A (zh) 互连结构及其形成方法
TWI717173B (zh) 記憶體裝置及其製造方法
US20090200674A1 (en) Structure and method of forming transitional contacts between wide and thin beol wirings
US6081032A (en) Dual damascene multi-level metallization and interconnection structure
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
US5976967A (en) Dual damascene process for multi-level metallization and interconnection structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination