CN116469691A - 电容芯片的制造方法、电容器的制造方法及电容器 - Google Patents

Abstract

本申请提供一种电容芯片的制造方法、电容器的制造方法及电容器，电容芯片的制造方法包括：将箔片表面通过化成形成氧化膜介质层；在氧化膜介质层外表面涂覆隔离胶，通过隔离胶将箔片分隔成正极区域和负极区域；在负极区域的氧化膜介质层外表面涂覆第一预设高度的电解质层；在电解质层外表面涂覆第二预设高度的石墨层；在石墨层外表面涂覆第三预设高度的银浆层；其中，第一预设高度与第二预设高度一致，第三预设高度低于第一预设高度和/或第二预设高度。本申请的电容器的制造方法制造的电容器的ESR值得以降低，使电容器的ESR等电性能参数更加优化，降低电容器漏电流增大的风险，提高了电容器的可靠性。

Description

电容芯片的制造方法、电容器的制造方法及电容器

技术领域

本申请涉及电容器技术领域，特别涉及一种电容芯片的制造方法、电容器的制造方法及电容器。

背景技术

现有的导电聚合物片式叠层铝电解电容器1的结构如图1所示，其采用腐蚀过的铝箔11作为阳极基材，通过化成形成氧化膜12，铝箔11表面涂覆隔离胶层13，通过聚合在氧化膜12上形成导电聚合物作为导电聚合物层14，在导电聚合物层14上覆石墨介质15、银浆介质16引出电容器阴极，此时单片电容器芯子10制作完成。根据设计容量，按照上述相同的方法制作多片电容器芯子10，再将多片电容器芯子10并联起来，阳极通过正极引线框架111引出正极，阴极通过负极引线框架112引出负极，最后通过环氧树脂17封装，形成完整的片式叠层铝电解电容器1。

因此，电容器的模型可以简化为一个ESR(Equivalent Series Resistance，等效串联电阻)串联一个ESL(Equivalent Series Inductance，等效串联电感)。对于图1所示的片式叠层铝电解电容器1而言，由于片式叠层铝电解电容器1采用了长方形的芯子设计，其等效串联电阻值受到结构限制，电容器芯子长度一定后，进入电路的导体长度也就确定，因而导致等效串联电阻值在一定程度上不能再降低了。而等效串联电阻将直接影响电容的滤波效果，在使用电容滤波时，由于实际的电容器是电容、电阻串联，等效串联电阻会导致在对电容进行充放电时，电容上的电压突变，产生涟波电压，影响电容器的滤波效果。尤其是目前通信基础设施、服务器等向高速通信方向发展，数字电路供电电压日益下降，而供电电流日益升高的情况下，如果电容的等效串联电阻值大，会使电容两端电压的电压突变更为明显，产生更大的涟波电压，将导致数字系统误判，最终影响电容器的使用寿命。因此，为了适应低等效串联电阻的应用需求，如何降低电容器的等效串联电阻将成为解决电容两端电压的电压突变问题的关键所在。

发明内容

本申请实施例的目的在于提供一种电容芯片的制造方法、电容器的制造方法及电容器，本申请的电容器的制造方法制造的电容器的ESR值得以降低，使电容器的ESR等电性能参数更加优化，降低电容器的漏电流，提高了电容器的可靠性。

第一方面，本申请提供一种电容芯片的制造方法，包括：

将箔片表面通过化成形成氧化膜介质层；在所述氧化膜介质层外表面涂覆隔离胶，通过所述隔离胶将所述箔片分隔成正极区域和负极区域；在所述负极区域的所述氧化膜介质层外表面涂覆第一预设高度的电解质层；在所述电解质层外表面涂覆第二预设高度的石墨层；在所述石墨层外表面涂覆第三预设高度的银浆层；其中，所述第一预设高度与所述第二预设高度一致，所述第三预设高度低于所述第一预设高度和/或所述第二预设高度。

于一实施例中，所述在所述石墨层外表面涂覆第三预设高度的银浆层，包括：将银浆稀释至第一预设粘度后，在所述石墨层外表面涂覆所述第一预设粘度的所述银浆层，并涂覆至所述第三预设高度；待静置或烘干预设时间后，在涂覆了所述第一预设粘度的所述银浆层外表面继续涂覆第二预设粘度的所述银浆层，并涂覆至所述第三预设高度。

于一实施例中，所述第三预设高度为所述第一预设高度和/或第二预设高度的95％～100％。

于一实施例中，所述方法还包括：在所述石墨层外表面未被所述银浆层涂覆的部分涂覆保护层。

于一实施例中，所述保护层为硅胶层、橡胶层或塑料中的一种。

于一实施例中，所述箔片为铝箔、铜箔、钽箔或银箔中的一种。

第二方面，本申请提供一种电容器的制造方法，包括：

将多个如本申请第一方面任一项实施例所述的电容芯片的制造方法制作的动电容芯片进行并联；在并联后的多个所述电容芯片的所述正极区域边缘涂覆金属边层。

于一实施例中，所述方法还包括：通过焊接在每个所述电容芯片的所述正极区域上的正极引线引出电容器的正极；通过粘接在每个所述电容芯片的所述负极区域上的负极引线引出所述电容器的负极。

于一实施例中，所述金属边层为金边层、银边层或铜边层中的一种。

第三方面，本申请提供一种电容器，包括：多个并联的电容芯片；每个所述电容芯片包括：

箔片，所述箔片表面通过化成形成氧化膜介质层；隔离胶，设于所述氧化膜介质层外表面，所述隔离胶将所述箔片分隔成正极区域和负极区域；正极引线，连接所述正极区域，引出所述电容器的正极；负极引线，连接所述负极区域，引出所述电容器的负极；电解质层，设于所述负极区域的所述氧化膜介质层外表面；石墨层，设于所述电解质层外表面；以及银浆层，设于所述石墨层外表面。

本申请方案中，在电容芯片制造过程中，将石墨层涂覆高度提升至电解质层涂覆高度的100％，将银浆层的涂覆高度提升至电解质层的95％，缩短了石墨层、银浆层至正极的距离，能够增加石墨层以及银浆层的导电面积，用于降低电容器的ESR，优化电容器的ESR频率曲线。

其次，通过在石墨层外表面未被银浆层涂覆的部分涂覆一层保护层，保护电解质层以及防止银离子迁移至正极导致短路，降低电容器漏电流增大的风险，提高电容器的可靠性。

通过在并联后的电容芯片的边缘涂覆一层金属边层，由此缩短电流的传输路径，从而降低电容器的ESR。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。

图1为本申请背景技术提供的片式叠层铝电解电容器的结构示意图；

图2为本申请一实施例提供的电容芯片的制造方法的流程示意图；

图3为本申请一实施例提供的电容芯片的结构示意图；

图4为本申请一实施例提供的电容芯片的左视图一；

图5为本申请一实施例提供的电容芯片的左视图二；

图6为本申请一实施例提供的电容器的制造方法的流程示意图；

图7为本申请一实施例提供的金属边层的涂覆示意图一；

图8为本申请一实施例提供的金属边层的涂覆示意图二；

图9为本申请一实施例提供的电容器的结构图；

图10为本申请一实施例提供的等效串联电阻频率扫描对比曲线图。

附图标记：

1-片式叠层铝电解电容器；10-电容器芯子；11-铝箔；111-正极引线框架；112-负极引线框架；12-氧化膜；13-隔离胶层；14-导电聚合物层；15-石墨介质；16-银浆介质；17-环氧树脂；2-电容器；20-电容芯片；21-箔片；211-正极引线；212-负极引线；22-氧化膜介质层；23-隔离胶；24-电解质层；25-石墨层；26-银浆层；27-保护层；28-金属边层；3-正极区域；4-负极区域。

具体实施方式

术语“第一”、“第二”、“第三”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本申请的描述中，需要说明的是，术语“内”、“外”、“左”、“右”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。

下面将结合附图对本申请的技术方案进行描述。

由于电容器的等效串联电阻(以下将简称为ESR)越大，会使电容器两端电压的电压突变更为明显，产生更大的涟波电压。为了满足低ESR、低ESL的要求，很多制造商以三端子设计来减小电容器的ESR和ESL值，例如，日本松下公司研发的三端子结构的电容器，其原理是通过在负极区域增加一个引线电机，该电机将负极层与层之间像话连接并引出，以达到增加电流通过的路径和横截面积的目的，减小电容器的ESR、ESL值，由于三端子电容结构缩短了电流路径，使得ESL具有并联的特性，进而减小ESL至，高频特性好。但是这种方式增加了电容器制作工艺的复杂性，用户在使用时，必须改变原来的电路板结构和焊盘结构以使用电容器的三端子安装。

因此，本申请提供一种电容芯片20的制造方法，用以降低电容器的ESR，提高电容器的可靠性和延长电容器的使用寿命。请参照图2和图3，电容芯片20的制造方法包括步骤S210-步骤S250。

步骤S210：将箔片21表面通过化成形成氧化膜介质层22。

请参照图3，单片电容芯片20是以箔片21作为阳极基材，单片箔片21可以根据电容器的容值大小进行裁切，并裁切为具有一定宽度和长度的箔片21。箔片21通过电化学或化学腐蚀后扩大表面积，再经过电化成作用在表面形成一层氧化膜介质层22。

于一实施例中，箔片21为铝箔、铜箔、钽箔或银箔中的一种。本实施例中箔片21优选铝箔或钽箔，以铝箔为例，铝箔经过化成处理，在铝箔表面形成一层三氧化二铝(Al₂O₃)的氧化膜介质层22。

步骤S220：在氧化膜介质层22外表面涂覆隔离胶23，通过隔离胶23将箔片21分隔成正极区域3和负极区域4。

本步骤中，请参照图3，通过在氧化膜介质层22外表面涂覆隔离胶23，隔离胶23设置在箔片21表面的预设位置，将箔片21分为正极区域3和负极区域4两部分，预设位置可根据需求或电容的容值进行设置，从而确定正极和负极的大小。隔离胶23涂覆的位置一端用于作为正极，另一端用于经过处理(示例性的，如下文所述的涂覆电解质层24)形成负极。

步骤S230：在负极区域4的氧化膜介质层22外表面涂覆第一预设高度的电解质层24。

结合图3，制作电容芯片20的负极，在预先设计好的箔片21的负极区域4用化学聚合、电化学聚合或分散液物理浸渍、涂覆的方式，在负极区域4的氧化膜介质层22外表面制备导电高分子聚合物作为阴极电解质，即电解质层24。其中，阴极电解质的制作可以是以上化学聚合、电化学聚合或分散液物理浸渍、涂覆方法的一种或者多种的结合。

电解质层24的涂覆高度不超过位于负极区域4一端的隔离胶23所在的高度，本申请中，电解质层24的涂覆高度标记为第一预设高度，第一预设高度与箔片21长度以及涂覆的隔离胶23长度有关，可以根据实际需求和要求的产品性能设置，本申请中并不做限制。

如前所述，由于箔片21表面具有氧化膜介质层22，氧化膜介质层22可以将包裹氧化膜内部的铝和覆盖在氧化膜负极区域表面的电解质层24隔离开，从而使铝和电解质层形成电容。由于在切割过程中可能导致氧化膜介质层22受损，因此，在一些实施例中，在切割成箔片21之后，还可以使用己二酸铵、磷酸、草酸、己二酸、柠檬酸、硼酸等化成液对箔片21的氧化膜介质层22进行修复。

步骤S240：在电解质层24外表面涂覆第二预设高度的石墨层25。

请参照图4，本步骤中，石墨层25涂覆在电解质层24外表面。石墨层25具有良好的导电性和稳定性，涂覆石墨层25能够增加单片电容芯片20的导电性和耐受应力性能。石墨层25的涂覆高度标记为第二预设高度。

然而，现有的电容芯片20的石墨层25浸渍或涂覆高度为电解质层24浸渍或涂覆高度的90％左右，本实施例中，石墨层25的涂覆高度提升至电解质层24涂覆高度的100％，优选电解质层24涂覆的第一预设高度与石墨层25涂覆的第二预设高度一致。因此，从图4所示方向看来，电解质层24和石墨层25的涂覆高度是一致的。

步骤S250：在石墨层25外表面涂覆第三预设高度的银浆层26。

现有的电容芯片20只需要浸渍或涂覆一层银浆层26，而本实施例中，银浆层26需要涂覆两次。

请参照图4，于一实施例中，步骤S240具体包括步骤S241-步骤S242：

步骤S241：将银浆稀释至第一预设粘度后，在石墨层25外表面涂覆第一预设粘度的银浆层26，并涂覆至第三预设高度。

示例性的，准备银浆，将银浆加银浆稀释剂稀释至1000mpa·s，1000mpa·s即为第一预设粘度。将银浆稀释至1000mpa·s的目的是增加银浆层26的填充效果。然后，将电容芯片20负极区域4涂覆过石墨层25的一端浸入到1000mpa·s的银浆中，使银浆层26均匀涂覆在石墨层25外表面，涂覆高度标记为第三预设高度。第三预设高度低于第一预设高度和/或第二预设高度。其中，第一预设高度和第二预设高度是一致的。

于一实施例中，请参照图4，第三预设高度为第一预设高度和/或第二预设高度的95％～100％。现有的银浆层26的涂覆高度一般为电解质层24涂覆高度的80％。本实施例中，优选银浆层26的涂覆高度为电解质层24涂覆高度的95％。通过涂覆银浆层26，能够增加电容芯片20的导电性能以及耐受应力的性能。

综上，将石墨层25涂覆高度提升至电解质层24涂覆高度的100％，将银浆层26的涂覆高度提升至电解质层24的95％，缩短了石墨层25、银浆层26至正极的距离，能够增加石墨层25以及银浆层26的导电面积，用于降低电容器的ESR，优化电容器的ESR频率曲线。

步骤S242：待静置或烘干预设时间后，在涂覆了第一预设粘度的银浆层26外表面继续涂覆第二预设粘度的银浆层26，并涂覆至第三预设高度。

待箔片21边缘处稀释剂挥发，可以保证箔片21边缘的银浆能够充分包裹。静置等待或放入烘箱中，以85℃～100℃烘干一段时间，例如烘干30min，将涂覆了1000mpa·s的银浆层26外表面浸入到第二预设粘度的银浆中，继续涂覆第二预设粘度的银浆层26，并将第二预设粘度的银浆层26涂覆到第三预设高度。示例性的，第二预设粘度取1500mpa·s。本步骤中，将箔片21第二次浸渍于1500mpa·s粘度的银浆内，是为了增加银浆层26厚度，增加银浆层26厚度的目的是为了更好的保护电容芯片20，增加电容芯片20的芯子强度，从而降低电容器的ESR。。

需要说明的是，本方法中的第一预设高度、第二预设高度、第三预设高度不限于上述尺寸，可以根据生产工艺需要进行选择。本方法中的第一预设粘度和第二预设粘度也不限于上述数值，可以根据生产工艺需要进行选择。

于一实施例中，请参照图5，在石墨层25外表面未被银浆层26涂覆的部分涂覆保护层27。保护层27为硅胶层、橡胶层或塑料中的一种。本实施例中，优选保护层27为硅胶层，起到绝缘保护作用。

通过在石墨层25外表面未被银浆层26涂覆的部分涂覆一层保护层27，保护电解质层24以及防止银离子迁移至正极导致短路，降低电容器漏电流增大的风险，提高电容器的可靠性。

请参照图6，本申请提供一种电容器的制造方法，该方法包括步骤S310-步骤S330。

步骤S310：将多个电容芯片20并联。

按照步骤S210-步骤S250的方法，制作多个电容芯片20，电容芯片20的数量不限，每个电容芯片20的结构相同，每个电容芯片20的电性能可以相同，其中，电性能包括电容、额定电压等。因为在实际生产过程中有生产制造等原因，使每个电容芯片20的电性能存在一定的差异。待多个电容芯片20制作完毕后，将多个电容芯片20进行并联。

步骤S320：在并联后的多个电容芯片20的正极区域3边缘以及负极区域4边缘均涂覆金属边层28。

如图7和图8所示，在并联后的电容芯片20的正极区域3边缘，以及负极区域4边缘都涂覆一层金属边层28，如图7中正视图方位所示，金属边层28用外侧黑色加粗线条表示；图8中左视图方位所示，金属边层28用阴影部分表示。于一实施例中，金属边层28为金边层、银边层或铜边层中的一种。本实施例中，金属边层28优选银边层进行导电，由此缩短电流的传输路径，从而降低电容器的ESR。

步骤S330：通过焊接在每个电容芯片20的正极区域3上的正极引线211引出电容器的正极；通过粘接在每个电容芯片20的负极区域4上的负极引线212引出电容器的负极。

示例性的，正极引线211和负极引线212可以是铜镀镍、锡或其他导电性能较好的材料。一部分数量的电容芯片20的正极朝向一个方向设置，另一部分数量的电容芯片20的负极朝向另一个方向设置，两个方向互为相反。例如，电容芯片20总数为12片，其中可以使6片电容芯片20的正极朝向一个方向设置，另外6片电容芯片20的负极朝向另一个方向设置；或者，其中可以使4片电容芯片20的正极朝向一个方向设置，另外8片电容芯片20的负极朝向另一个方向设置。电容芯片20的数量设置方式可根据需求进行配置。

请参照图9，电容器2经过步骤S310-步骤S330制造而成，包括：多个并联的电容芯片20，电容芯片20经过步骤S210-步骤S250制造而成。每个电容芯片20包括：箔片21、正极引线211、负极引线212、氧化膜介质层22、隔离胶23、电解质层24、石墨层25、银浆层26。

箔片21表面通过化成形成氧化膜介质层22，隔离胶23设于氧化膜介质层22外表面，隔离胶23将箔片21分隔成正极区域3和负极区域4。正极引线211连接正极区域3，引出电容器2的正极，负极引线212连接负极区域4，引出电容器2的负极；电解质层24设于负极区域4的氧化膜介质层22外表面；石墨层25设于电解质层24外表面；银浆层26设于石墨层25外表面。其中，电解质层24与石墨层25的涂覆高度一致，银浆层26的涂覆高度为石墨层25涂覆高度的95％。负极包括电解质层24、石墨层25、银浆层26，电解质层24、石墨层25、银浆层26的涂覆方式已经在上位步骤S230-步骤S250中详细描述，在此不再赘述。

本申请的电容器2的电容芯片20采用步骤S210-步骤S250制成，再通过步骤S310-步骤S330制造而成的电容器2，由于其特殊的工艺，缩短了电流路径，增加了导电层导电率，极大地减少了电容器2的ESR，且优化了电容器2的ESR频率曲线。

请参照图10，由图中频率曲线可知，采用图1的片式叠层铝电解电容器1以及采用本申请方法制造的电容器2的ESR值在(0-300K)Hz频率下均有降低，但在500-300K Hz频率，电容器2的ESR值降低为原来的50％，除ESR外漏电流也有明显降低。表1为片式叠层铝电解电容器1与本申请电容器2技术电参数对比，其中，ESR值为100KHz频率下测量的。

表1片式叠层铝电解电容器1与本申请电容器2技术电参数对比

样品	电容量(μF)	损耗(％)	ESR(mΩ)	漏电流(μA)
					片式叠层铝电解电容器1	576	1.4	6.0	5.96
电容器2	580	1.2	3.2	1.12

因此，采用本申请方法制造的电容器2的ESR值得以降低，使电容器2的ESR等电性能参数更加优化，降低电容器2漏电流增大的风险，提高了电容器2的可靠性，满足市场对低ESR电容器2的需求。

需要说明的是，在不冲突的情况下，本申请中的实施例中的特征可以相互结合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电容芯片的制造方法，其特征在于，包括：

将箔片表面通过化成形成氧化膜介质层；

在所述氧化膜介质层外表面涂覆隔离胶，通过所述隔离胶将所述箔片分隔成正极区域和负极区域；

在所述负极区域的所述氧化膜介质层外表面涂覆第一预设高度的电解质层；

在所述电解质层外表面涂覆第二预设高度的石墨层；

在所述石墨层外表面涂覆第三预设高度的银浆层；

其中，所述第一预设高度与所述第二预设高度一致，所述第三预设高度低于所述第一预设高度和/或所述第二预设高度。

2.根据权利要求1所述的电容芯片的制造方法，其特征在于，所述在所述石墨层外表面涂覆第三预设高度的银浆层，包括：

将银浆稀释至第一预设粘度后，在所述石墨层外表面涂覆所述第一预设粘度的所述银浆层，并涂覆至所述第三预设高度；

待静置或烘干预设时间后，在涂覆了所述第一预设粘度的所述银浆层外表面继续涂覆第二预设粘度的所述银浆层，并涂覆至所述第三预设高度。

3.根据权利要求1所述的电容芯片的制造方法，其特征在于，所述第三预设高度为所述第一预设高度和/或第二预设高度的95％～100％。

4.根据权利要求1所述的电容芯片的制造方法，其特征在于，所述方法还包括：

在所述石墨层外表面未被所述银浆层涂覆的部分涂覆保护层。

5.根据权利要求4所述的电容芯片的制造方法，其特征在于，所述保护层为硅胶层、橡胶层或塑料中的一种。

6.根据权利要求1所述的电容芯片的制造方法，其特征在于，所述箔片为铝箔、铜箔、钽箔或银箔中的一种。

7.一种电容器的制造方法，其特征在于，包括：

将多个如权利要求1至6任一项所述的电容芯片的制造方法制造的电容芯片进行并联；

在并联后的多个所述电容芯片的所述正极区域边缘以及所述负极区域边缘均涂覆金属边层。

8.根据权利要求7所述的电容器的制造方法，其特征在于，所述方法还包括：

通过焊接在每个所述电容芯片的所述正极区域上的正极引线引出电容器的正极；

通过粘接在每个所述电容芯片的所述负极区域上的负极引线引出所述电容器的负极。

9.根据权利要求7所述的电容器的制造方法，其特征在于，所述金属边层为金边层、银边层或铜边层中的一种。

10.一种电容器，其特征在于，包括：多个并联的电容芯片；

每个所述电容芯片包括：

箔片，所述箔片表面通过化成形成氧化膜介质层；

隔离胶，设于所述氧化膜介质层外表面，所述隔离胶将所述箔片分隔成正极区域和负极区域；

正极引线，连接所述正极区域，引出所述电容器的正极；

负极引线，连接所述负极区域，引出所述电容器的负极；

电解质层，设于所述负极区域的所述氧化膜介质层外表面；

石墨层，设于所述电解质层外表面；以及

银浆层，设于所述石墨层外表面。