CN116454083A - 一种纵向晶闸管及其制造方法 - Google Patents
一种纵向晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN116454083A CN116454083A CN202310378229.8A CN202310378229A CN116454083A CN 116454083 A CN116454083 A CN 116454083A CN 202310378229 A CN202310378229 A CN 202310378229A CN 116454083 A CN116454083 A CN 116454083A
- Authority
- CN
- China
- Prior art keywords
- well region
- ion implantation
- region
- layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims description 194
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 238000002513 implantation Methods 0.000 claims description 18
- -1 aluminum silicon copper Chemical compound 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
本发明涉及半导体技术领域，具体涉及一种纵向晶闸管及其制造方法。纵向晶闸管包括，衬底硅片；隐埋层，设于所述衬底硅片内并且凸出所述衬底硅片一定水平高度；外延层，设于所述衬底硅片和所述隐埋层上，所述外延层内设有，N型阱区和P型阱区，P型阱区与N型阱区的内侧连接，N型阱区的底部与所述隐埋层的上端连接；P型阱区底部与隐埋层间隔一定距离，本发明通过提供具有多条电流泄放路径的纵向晶闸管，使得器件泄放电流时具有更低残压、更高峰值电流的特点，提升了器件性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种纵向晶闸管及其制造方法。
背景技术
静电放电(Electro-Static Discharge，ESD)是一种无处不在的现象，可能发生在任何两个物体之间。静电放电对电气设备中的集成电路的正常工作造成了巨大的危害，严重时将集成电路烧毁失效。且随着集成电路向超小型化、超高集成度和多功能化方向的发展，集成电路对静电放电也越来越敏感，提高集成电路的静电防护能力是非常重要且迫切的。
静电防护的半导体器件种类繁多，通常会将二极管、三极管、Grounded-gate NMOS或晶闸管(Silicon Control Rectifier，SCR)等器件作为基本的防护单元。其中，晶闸管因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上，以较小的芯片面积达成较高的静电防护等级。
现有技术的用于静电防护的晶闸管结构如图1所示，此类晶闸管采用横向PNPN结构实现，其等效电路如图2所示，图1和图2中：Sub、硅片衬底；Epi、外延层；NW、N型阱区；PW、P型阱区；N+、N型离子注入区域；P+、P型离子注入区域；Anode、阳极端；Cathode、阴极端；图1所示，从阳极端Anode到阴极端Cathode方向为PNPN路径构成具有骤回特性的正向浪涌电流泄放路径，从阴极端Cathode到阳极端Anode方向为PN路径构成具有正向二极管特性的负向浪涌电流泄放路径。如图2所示的现有技术中横向晶闸管的结构，此结构晶闸管的正向浪涌电流泄放路径单一、泄放路径长，造成横向器件浪涌泄放时存在残压高、峰值电流能力弱等问题。
发明内容
本发明的目的在于，提供一种纵向晶闸管，解决以上技术问题；
本发明的目的还在于，提供一种纵向晶闸管的制造方法，解决以上技术问题；
一种纵向晶闸管，包括，
第一导电类型的衬底硅片；
隐埋层，设于所述衬底硅片内一预定区域并且深入所述衬底硅片一定深度；
外延层，设于所述衬底硅片和所述隐埋层上，所述隐埋层向上扩散入所述外延层一定高度，所述外延层内设有，
第二导电类型的第一阱区和第二阱区，自所述外延层的顶部深入所述隐埋层的两个端头的上表面；
第一导电类型的第三阱区和第四阱区，设于所述第一阱区和所述第二阱区之间，所述第三阱区和所述第四阱区自所述外延层的顶部向下延伸，所述第三阱区和所述第四阱区的深度不大于所述外延层的深度；
第二导电类型的第五阱区，设于所述第三阱区和所述第四阱区之间，所述第五阱区的深度不大于所述外延层的深度；
第二导电类型的离子注入区，形成于所述第一阱区、所述第二阱区和所述第五阱区内，自所述外延层的顶部向下延伸，所述第二导电类型的离子注入区的深度小于所述第一阱区、所述第二阱区和所述第五阱区的深度；
第一导电类型的离子注入区，形成于所述第三阱区、所述第四阱区和所述第五阱区内，自所述外延层的顶部向下延伸，所述第一导电类型的所述离子注入区的深度小于所述第三阱区、所述第四阱区和所述第五阱区的深度；
介质层，设于所述外延层上，所述介质层中形成与离子注入区相对应的接触孔；
金属层，形成于所述接触孔内连接所述离子注入区，所述金属层包括阳极金属层以及位于所述阳极金属层侧边的阴极金属层。
在一种较优的实施例中，所述第一阱区和所述第二阱区的底部与所述隐埋层的上端连接；所述第三阱区、所述第四阱区和所述第五阱区的底部与所述隐埋层间隔一定距离，所述第五阱区的侧边与所述第三阱区和所述第四阱区间隔一定距离。
在一种较优的实施例中，所述离子注入区包括所述第一导电类型的离子注入区和所述第二导电类型的离子注入区；
所述第二导电类型的离子注入区包括，
第一离子注入区，形成于所述第一阱区内，自所述外延层的顶部向下延伸，深度小于所述第一阱区的深度；
第二离子注入区，形成于所述第二阱区内，自所述外延层的顶部向下延伸，深度小于所述第二阱区的深度；
第三离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
所述第一导电类型的离子注入区包括，
第四离子注入区，形成于所述第三阱区内，自所述外延层的顶部向下延伸，深度小于所述第三阱区的深度；
第五离子注入区，形成于所述第四阱区内，自所述外延层的顶部向下延伸，深度小于所述第四阱区的深度；
第六离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
所述离子注入区还包括第一导电类型或第二导电类型的第七离子注入区，自所述外延层的顶部向下延伸，所述第七离子注入区的一部分位于所述第五阱区内，深度小于所述第五阱区，所述第七离子注入区的其余部分位于所述第五阱区的一侧的所述外延层内，所述第六离子注入区位于所述第三离子注入区和所述第七离子注入区之间。
在一种较优的实施例中，所述金属层包括，
第一阴极金属层和/或第二阴极金属层，所述第一阴极金属层的第一端连接所述第一离子注入区，所述第一阴极金属层的第二端连接所述第四离子注入区，所述第二阴极金属层的第一端连接所述第五离子注入区，所述第二阴极金属层的第二端连接所述第二离子注入区；
阳极金属层，所述阳极金属层的第一端连接所述第三离子注入区，所述阳极金属层的第二端连接所述第六离子注入区。
在一种较优的实施例中，所述离子注入区还包括，
第一导电类型的第八离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
第一导电类型或第二导电类型的第九离子注入区，自所述外延层的顶部向下延伸，所述第九离子注入区的一部分位于所述第五阱区内，深度小于所述第五阱区，所述第九离子注入区的其余部分位于所述第五阱区的一侧的所述外延层内；所述第八离子注入区位于所述第九离子注入区和所述第三离子注入区之间。
在一种较优的实施例中，所述阳极金属层的第三端连接所述第八离子注入区。
在一种较优的实施例中，所述介质层为氧化层或硼磷玻璃或多层绝缘膜质形成的复合层。
一种纵向晶闸管的制备方法，用于制作所述的纵向晶闸管，包括，
步骤S1，提供所述衬底硅片，在所述衬底硅片上生长氧化层，在所述氧化层上设定所述隐埋层的注入区域后进行离子注入获得具备一定深度的所述隐埋层，去除所述氧化层；
步骤S2，在所述衬底硅片的上表面生长所述外延层，所述隐埋层向上扩散入所述外延层一定高度；
步骤S3，在所述外延层的表面，依次注入所述第一阱区、所述第二阱区、所述第三阱区、所述第四阱区和所述第五阱区；
步骤S4，设定所述离子注入区的注入区域，依次注入所述第二导电类型的离子注入区和所述第一导电类型的离子注入区；
步骤S5，在表面淀积所述介质层，并在所述介质层开设所述接触孔；
步骤S6，进行金属淀积获得所述金属层。
在一种较优的实施例中，所述隐埋层在所述衬底硅片的深度为1μm-2μm，所述外延层的厚度为3μm～5μm，所述外延层的电阻率大于10Ω*cm。
在一种较优的实施例中，所述金属层为纯铝或铝硅化合物或从下往上依次为钛、氮化钛、铝硅铜形成的三层复合结构，所述钛厚度为所述氮化钛厚度为所述铝硅铜厚度为2μm-4μm。
本发明的有益效果：由于采用以上技术方案，本发明通过提供具有多条电流泄放路径的纵向晶闸管，使得器件泄放电流时具有更低残压、更高峰值电流的特点，提升了器件性能。
附图说明
图1为现有技术中横向晶闸管的结构示意图；
图2为现有技术中横向晶闸管的等效电路图；
图3为本发明实施例中纵向晶闸管的结构示意图；
图4为本发明实施例中纵向晶闸管的等效电路图；
图5为本发明实施例中纵向晶闸管的泄放路径示意图；
图6为本发明实施例中增加单个第一导电类型的离子注入区的纵向晶闸管的结构示意图；
图7为本发明实施例中图6的等效电路图；
图8为本发明实施例中隐埋层形成示意图；
图9为本发明实施例中外延层形成示意图；
图10为本发明实施例中第一阱区、第二阱区、第三阱区和第四阱区形成示意图；
图11为本发明实施例中第五阱区形成示意图；
图12为本发明实施例中第二导电类型的离子注入区形成示意图；
图13为本发明实施例中第一导电类型的离子注入区形成示意图；
图14为本发明实施例中介质层形成示意图；
图15为本发明实施例中金属层形成示意图；
图16为本发明实施例中纵向晶闸管的制造方法的步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种纵向晶闸管，如图3所示，包括，
第一导电类型的衬底硅片Sub；
隐埋层NBL，设于衬底硅片Sub内内一预定区域并且深入衬底硅片Sub一定深度；
外延层Epi，设于衬底硅片Sub和隐埋层NBL上，隐埋层NBL向上扩散入外延层Epi一定高度，外延层Epi内设有，
第二导电类型的第一阱区NW1和第二阱区NW2，自外延层Epi的顶部深入隐埋层NBL的两个端头的上表面；
第一导电类型的第三阱区PW1和第四阱区PW2，设于第一阱区NW1和第二阱区NW2之间，第三阱区PW1和第四阱区PW2自外延层的顶部向下延伸，第三阱区PW1和第四阱区PW2的深度不大于外延层Epi的深度；
第二导电类型的第五阱区NW3，设于第三阱区PW1和第四阱区PW2之间；第五阱区NW3的深度不大于外延层Epi的深度；
第二导电类型的离子注入区，形成于第一阱区NW1、第二阱区NW2和第五阱区NW3内，自外延层Epi的顶部向下延伸，第二导电类型的离子注入区的深度小于第一阱区NW1、第二阱区NW2和第五阱区NW3的深度；
第一导电类型的离子注入区，形成于第三阱区PW1、第四阱区PW2和第五阱区NW3内，自外延层Epi的顶部向下延伸，第一导电类型的离子注入区的深度小于第三阱区PW1、第四阱区PW2和第五阱区NW3的深度；
介质层1，设于外延层Epi上，介质层1中形成与离子注入区相对应的接触孔；
金属层2，形成于接触孔内连接离子注入区，金属层2包括阳极金属层23以及位于阳极金属层23侧边的阴极金属层，阴极金属层包括第一阴极金属层21和/或第二阴极金属层22。
具体地，本发明为解决现有技术中横向晶闸管的正向浪涌电流泄放路径单一、泄放路径长，造成横向器件浪涌泄放时存在残压高、峰值电流能力弱等问题，提出了一种纵向结构的晶闸管，纵向晶闸管的结构具有多条电流泄放路径，使得器件泄放电流时具有更低残压、更高峰值电流的特点，提升了器件性能。
在一种较优的实施例中，请进一步参照图3所示，第一阱区NW1和第二阱区NW2的底部与隐埋层NBL的上端连接；第三阱区PW1、第四阱区PW2和第五阱区NW3的底部与隐埋层NBL间隔一定距离，第五阱区NW3的侧边与第三阱区PW1和第四阱区PW2间隔一定距离。
在一种较优的实施例中，请进一步参照图3所示，离子注入区包括第一导电类型的离子注入区和第二导电类型的离子注入区；本发明中第一导电类型为P型，第二导电类型为N型。
第二导电类型的离子注入区包括，
第一离子注入区NP1，形成于第一阱区NW1内，自外延层Epi的顶部向下延伸，深度小于第一阱区NW1的深度；
第二离子注入区NP2，形成于第二阱区NW2内，自外延层Epi的顶部向下延伸，深度小于第二阱区NW2的深度；
第三离子注入区NP3，形成于第五阱区NW3内，自外延层Epi的顶部向下延伸，深度小于第五阱区NW3的深度；
第一导电类型的离子注入区包括，
第四离子注入区PP1，形成于第三阱区PW1内，自外延层Epi的顶部向下延伸，深度小于第三阱区PW1的深度；
第五离子注入区PP2，形成于第四阱区PW2内，自外延层Epi的顶部向下延伸，深度小于第四阱区PW2的深度；
第六离子注入区PP3，形成于第五阱区NW3内，自外延层Epi的顶部向下延伸，深度小于第五阱区NW3的深度；
离子注入区还包括第一导电类型或第二导电类型的第七离子注入区3，自外延层Epi的顶部向下延伸，第七离子注入区3的一部分位于第五阱区NW3内，深度小于第五阱区NW3，第七离子注入区3的其余部分位于第五阱区NW3的一侧的外延层Epi内，第六离子注入区PP3位于第三离子注入区和第七离子注入区3之间。
具体地，本实施例重离子注入区包括N导电类型的第一离子注入区NP1、第二离子注入区NP2、第三离子注入区NP3，第一离子注入区NP1形成于第一阱区NW1的上部，第二离子注入区NP2形成于第二阱区NW2的上部，第三离子注入区NP3形成于第五阱区NW3的上部；
还包括P导电类型的第四离子注入区PP1、第五离子注入区PP2、第六离子注入区PP3，第四离子注入区PP1形成于第三阱区PW1的上部，第五离子注入区PP2形成于第四阱区PW2的上部，第六离子注入区PP3形成于第五阱区NW3的上部；
还包括N导电类型或P导电类型的第七离子注入区3，形成于第五阱区NW3的上部，且第七离子注入区3的至少一部分位于第五阱区NW3的一侧的外延层Epi内，第六离子注入区PP3位于第三离子注入区NP3和第七离子注入区3之间。
本发明的等效电路图如图4所示，包括
第七离子注入区3和第五阱区NW3，或者和外延层epi形成第一二极管D1；
第五阱区NW3和与其左侧的外延层Epi形成的第二二极管D2；
第五阱区NW3和与其右侧的外延层Epi形成的第三二极管D3；第一二极管D1、第二二极管D2、第三二极管D3均为反向二极管，第二二极管D2的正极连接阴极端Cathode，负极连接阳极端Anode，第三二极管D3的正极连接阴极端Cathode，负极连接阳极端Anode；
第六离子注入区PP3、第五阱区NW3和外延层Epi形成的第一三极管T1，第一三极管T1的发射极连接阳极端Anode，基极连接第一二极管D1的负极，集电极连接第一二极管D1的正极；
水平方向上第五阱区NW3、外延层Epi和第一阱区NW1形成的第二三极管T2，第二三极管T2的集电极连接第一三极管T1的基极，基极连接第一三极管T1的集电极，发射极连接阴极端Cathode；
垂直方向上第五阱区NW3、外延层Epi和隐埋层NBL形成的第三三极管T3，第三三极管T3的集电极连接第一三极管T1的基极，基极连接第一三极管T1的集电极，发射极连接阴极端Cathode；
水平方向上第五阱区NW3、外延层Epi和第二阱区NW2形成的第四三极管T4，第四三极管T4的集电极连接第一三极管T1的基极，基极连接第一三极管T1的集电极，发射极连接阳极端Anode；
第一三极管T1的基区为第五阱区NW3，第一三极管T1的基区电阻R1的第一端连接第一三极管T1的基极，第二端连接阴极端Cathode；
第二三极管T2、第三三极管T3和第四三极管T4的基区为外延层Epi，第二三极管T2、第三三极管T3和第四三极管T4的基区电阻R2的第一端连接第一三极管T1的集电极，第二端连接阴极端Cathode。
具体地，当阳极端Anode至阴极端Cathode静电释放发生时，由于第七离子注入区3掺杂浓度较浓，故第一二极管D1的反向击穿电压较低而最先击穿，此时电流流经第一导电类型的外延层Epi再从第三阱区PW1和第四阱区PW2的第一导电类型的第四离子注入区PP1和第五离子注入区PP2流出到阴极端，由于第一导电类型的外延层Epi电阻率较高，因此电流从外延层Epi到第四离子注入区PP1和第五离子注入区PP2产生的电压差很容易达到0.7V，使得外延层Epi、隐埋层NBL和外延层Epi、第一阱区NW1和第二阱区NW2正向导通，从而使得第二三极管T2、第三三极管T3、第四三极管T4进入开启状态；第二三极管T2、第三三极管T3、第四三极管T4的开启使得阳极端Anode从第二导电类型的第三离子注入区NP3流过第五阱区NW3的电流迅速增加，在阳极端Anode第一导电类型的第六离子注入区PP3与第五阱区NW3的电压差迅速达到0.7V，使得第六离子注入区PP3、第五阱区NW3正向导通，从而也使得第一三极管T1进入开启状态；此后，第一三极管T1与第二三极管T2、第三三极管T3、第四三极管T4之间相互形成正反馈，大量电流从阳极端Anode流向阴极端Cathode，呈现出显著的负阻特性，电流-电压曲线发生明显骤回，将脉冲电压钳位在较低水平。
当阴极端Cathode至阳极端Anode静电释放发生时，有阴极端Cathode的第一导电类型的第四离子注入区PP1和第五离子注入区PP2经由第三阱区PW1、第四阱区PW2和外延层Epi，与第二导电类型的第五阱区NW3、第三离子注入区NP3形成的第二二极管D2、第三二极管D3两端压差达到0.7V后正向导通，泄放电流，将脉冲电压钳位在较低水平。
综上，阳极端Anode静电不仅可以从第五阱区NW3纵向上通过隐埋层NBL泄放到阴极端Cathode，也可以从第五阱区NW3横向上通过第一阱区NW1、第二阱区NW2泄放到阴极端Cathode；阴极端Cathode静电则可以同时从两侧的第三阱区PW1和第四阱区PW2经由外延层Epi向第五阱区NW3泄放到阳极端Anode。因此，纵向晶闸管结构所具有的多条泄放通路，可以使得其在静电防护时残压更低、峰值电流更高，对后级集成电路的保护能力更强。
在一种较优的实施例中，如图15所示，金属层2包括，
第一阴极金属层21和/或第二阴极金属层22，第一阴极金属层21的第一端连接第一离子注入区NP1，第一阴极金属层21的第二端连接第四离子注入区PP1，第二阴极金属层22的第一端连接第五离子注入区PP2，第二阴极金属层22的第二端连接第二离子注入区NP2；
阳极金属层23，阳极金属层23的第一端连接第三离子注入区，阳极金属层23的第二端连接第六离子注入区PP3。
在一种较优的实施例中，如图6所示，离子注入区还包括，
第一导电类型的第八离子注入区PP4，形成于第五阱区NW3内，自外延层Epi的顶部向下延伸，深度小于第五阱区NW3的深度；
第一导电类型或第二导电类型的第九离子注入区4，自外延层Epi的顶部向下延伸，第九离子注入区4的一部分位于第五阱区NW3内，深度小于第五阱区NW3，第九离子注入区4的其余部分位于第五阱区NW3的一侧的外延层Epi内；第八离子注入区PP4位于第九离子注入区4和第三离子注入区之间。
具体地，本实施例在前实施例基础上增加了第八离子注入区PP4和第九离子注入区4，在如图7所示的等效电路中增加了第八离子注入区PP4、第五阱区NW3和外延层Epi形成的第五三极管T5，较优的由于增加了电路三极管的个数，因此可以进一步增强纵向晶闸管的静电泄放能力；当然在其他实施例中也可以在第五阱区NW3中增加更多的第一导电类型的离子注入区数量至2个或两个以上以此形成更多的三极管，同样的进一步达到增强纵向晶闸管的静电泄放能力的效果。
在一种较优的实施例中，请进一步参照图15所示，阳极金属层23的第三端连接第八离子注入区PP4。
在一种较优的实施例中，金属层2为纯铝或铝硅化合物或从下往上依次为钛、氮化钛、铝硅铜形成的三层复合结构，复合结构从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为氮化钛厚度为/> 铝硅铜厚度为2μm-4μm。
在一种较优的实施例中，衬底硅片Sub和外延层Epi为第一导电类型，隐埋层NBL为第二导电类型。
在一种较优的实施例中，介质层1为氧化层或硼磷玻璃或多层绝缘膜质形成的复合层。
一种纵向晶闸管的制造方法，用于制作任意一项实施例中的纵向晶闸管，如图8至图16所示，包括，
步骤S1，如图8所示，提供衬底硅片Sub，在衬底硅片Sub上生长氧化层，在氧化层上设定隐埋层NBL的注入区域后进行离子注入获得具备一定深度的隐埋层NBL，去除氧化层；
步骤S2，如图9所示，在衬底硅片Sub的上表面生长外延层Epi，隐埋层NBL向上扩散入外延层Epi一定高度；
步骤S3，如图10，图11所示，在外延层Epi的表面，依次注入第一阱区NW1、第二阱区NW2、第三阱区PW1、第四阱区PW2和第五阱区NW3；
步骤S4，如图12，图13所示，设定离子注入区的注入区域，依次注入第二导电类型的离子注入区和第一导电类型的离子注入区；
步骤S5，如图14所示，在表面淀积介质层1，并在介质层1开设接触孔；
步骤S6，如图3所示，进行金属淀积获得金属层2。
在一种较优的实施例中，隐埋层NBL在衬底硅片的深度为1μm-2μm，外延层Epi的厚度为3μm～5μm，外延层Epi的电阻率大于10Ω*cm。
具体地，步骤S1中使用第一导电类型的衬底硅片Sub，在其上表面生长一层薄氧化层，然后通过光刻定义隐埋层NBL的注入区域，进行离子注入，再进行炉管推进，使得隐埋层NBL具有一定的深度，再将表面薄氧化层用湿法腐蚀的方式去除干净。
进一步的，本发明衬底硅片Sub的材料选用掺杂浓度较低的第一导电类型衬底，薄氧化层生长厚度为隐埋层NBL离子注入元素为锑、砷、磷的一种或多种，注入能量为30KeV-80KeV，注入剂量5E14cm-2-5E15cm-2，注入角度为7度。在炉管中进行推进的条件为温度1000℃-1150℃，时间30-90分钟，使得隐埋层NBL在衬底硅片Sub中的结深为1μm-2μm。
具体地，步骤S2中，本发明在衬底硅片Sub的表面进行第一导电类型的外延层Epi的生长，作为优选，外延电阻率应选较高值，电阻率应大于10Ω*cm，外延层Epi厚度为3μm～5μm。外延生长时采用高温生长使得隐埋层NBL会向上扩散，进入外延层Epi中。
具体地，步骤S3中，本发明在外延层Epi的表面通过光刻、刻蚀的方式设定第二导电类型的阱区的离子注入区域，然后进行第一阱区NW1和第二阱区NW2的离子注入，通过光刻、刻蚀的方式设定第一导电类型的阱区的离子注入区域，然后进行第三阱区PW1和第四阱区PW2的离子注入；
进一步的，离子注入然后进行高温推进，使得第一阱区NW1和第二阱区NW2的底部与隐埋层NBL的顶部相接触，并且保证第三阱区PW1和第四阱区PW2的底部不与隐埋层NBL的顶部相接触。第一阱区NW1和第二阱区NW2分别与隐埋层NBL的两个端头相连，第三阱区PW1和第四阱区PW2位于第一阱区NW1和第二阱区NW2的内侧；
作为优选，本发明第一阱区NW1和第二阱区NW2注入元素为磷，注入剂量为1E13cm-2-5E15cm-2，注入能量为80KeV-120KeV，注入角度为7度；第三阱区PW1和第四阱区PW2注入元素为硼，注入剂量为1E12cm-2-1E15cm-2，注入能量为60KeV-100KeV，注入角度为7度；作为优选，炉管温度为1000℃-1150℃，时间60-360分钟，从而使得第一阱区NW1和第二阱区NW2的底部与隐埋层NBL的顶部相接触，第三阱区PW1和第四阱区PW2的底部不与隐埋层NBL的顶部相接触。
进一步的，在外延层Epi的表面通过光刻、刻蚀的方式设定第二导电类型的第五阱区NW3的离子注入区域，进行第五阱区NW3的离子注入然后进行高温推进；
作为优选，第五阱区NW3的注入元素为磷，注入剂量为5E12cm-2-5E14cm-2，注入能量为50KeV-100KeV，注入角度为7度；作为优选，炉管温度为1000℃-1150℃，时间50-300分钟，使得第五阱区NW3的底部不与隐埋层NBL的顶部相接触，第五阱区NW3的侧边也不与第三阱区PW1和第四阱区PW2相接触。
具体地，步骤S4中，在上述表面通过光刻、刻蚀的方式设定第二导电类型的离子注入注入区域，进行离子注入获得第二导电类型的离子注入区，作为优选，第二导电类型的离子注入注入元素为磷或砷，注入剂量为2E15cm-2-1E16-cm-2，注入能量为80KeV-120KeV。
进一步的，通过光刻、刻蚀的方式设定第一导电类型离子注入区域，进行离子注入获得第一导电类型的离子注入区，然后进行退火，修复损伤，作为优选，第一导电类型离子注入元素为硼或二氟化硼，注入剂量为2E15cm-2-1E16cm-2，注入能量为40KeV-80KeV；退火工艺可以使用炉管工艺，优选条件为温度850℃-950℃，时间30-60分钟。也可以使用快速热退火工艺，优选条件为温度950℃-1050℃，时间10-30秒。
具体地，步骤S4中，在上述表面进行介质淀积，然后通过光刻、刻蚀方式形成接触孔。介质层1可以是氧化层，也可以是硼磷玻璃，也可以是多层绝缘膜质形成的复合层。
具体地，步骤S5中，如图15所示，本发明进行金属淀积，然后用通过光刻、刻蚀，形成金属层2。金属层2包括位于中间的阳极金属层23以及位于侧边的第一阴极金属层21和/或第二阴极金属层22；阳极金属层23仅和第五阱区NW3内的第二导电类型的离子注入区和第一导电类型的离子注入区连接；第一阴极金属层21同时连接一第二导电类型的第一离子注入区NP1和一第一导电类型的第四离子注入区PP1；第二阴极金属层22同时连接一第一导电类型的第五离子注入区PP2和一第二导电类型的第二离子注入区NP2；第一阴极金属层21和第二阴极金属层22可同时设置也可以仅设置其中一个。
在一种较优的实施例中，本发明中金属层2可以是纯铝，也可以是铝硅化合物；更为优选的，本实施例选用为三层复合结构，从下往上依次为钛、氮化钛、铝硅铜三层结构，其中钛厚度为氮化钛厚度为/> 铝硅铜厚度为2μm-4μm。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种纵向晶闸管，其特征在于，包括，
第一导电类型的衬底硅片；
隐埋层，设于所述衬底硅片内一预定区域并且深入所述衬底硅片一定深度；
外延层，设于所述衬底硅片和所述隐埋层上，所述隐埋层向上扩散入所述外延层一定高度，所述外延层内设有，
第二导电类型的第一阱区和第二阱区，自所述外延层的顶部深入所述隐埋层的两个端头的上表面；
第一导电类型的第三阱区和第四阱区，设于所述第一阱区和所述第二阱区之间，所述第三阱区和所述第四阱区自所述外延层的顶部向下延伸，所述第三阱区和所述第四阱区的深度不大于所述外延层的深度；
第二导电类型的第五阱区，设于所述第三阱区和所述第四阱区之间，所述第五阱区的深度不大于所述外延层的深度；
第二导电类型的离子注入区，形成于所述第一阱区、所述第二阱区和所述第五阱区内，自所述外延层的顶部向下延伸，所述第二导电类型的离子注入区的深度小于所述第一阱区、所述第二阱区和所述第五阱区的深度；
第一导电类型的离子注入区，形成于所述第三阱区、所述第四阱区和所述第五阱区内，自所述外延层的顶部向下延伸，所述第一导电类型的所述离子注入区的深度小于所述第三阱区、所述第四阱区和所述第五阱区的深度；
介质层，设于所述外延层上，所述介质层中形成与离子注入区相对应的接触孔；
金属层，形成于所述接触孔内连接所述离子注入区，所述金属层包括阳极金属层以及位于所述阳极金属层侧边的阴极金属层。
2.根据权利要求1所述的纵向晶闸管，其特征在于，所述第一阱区和所述第二阱区的底部与所述隐埋层的上端连接；所述第三阱区、所述第四阱区和所述第五阱区的底部与所述隐埋层间隔一定距离，所述第五阱区的侧边与所述第三阱区和所述第四阱区间隔一定距离。
3.根据权利要求1所述的纵向晶闸管，其特征在于，所述离子注入区包括所述第一导电类型的离子注入区和所述第二导电类型的离子注入区；
所述第二导电类型的离子注入区包括，
第一离子注入区，形成于所述第一阱区内，自所述外延层的顶部向下延伸，深度小于所述第一阱区的深度；
第二离子注入区，形成于所述第二阱区内，自所述外延层的顶部向下延伸，深度小于所述第二阱区的深度；
第三离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
所述第一导电类型的离子注入区包括，
第四离子注入区，形成于所述第三阱区内，自所述外延层的顶部向下延伸，深度小于所述第三阱区的深度；
第五离子注入区，形成于所述第四阱区内，自所述外延层的顶部向下延伸，深度小于所述第四阱区的深度；
第六离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
所述离子注入区还包括第一导电类型或第二导电类型的第七离子注入区，自所述外延层的顶部向下延伸，所述第七离子注入区的一部分位于所述第五阱区内，深度小于所述第五阱区，所述第七离子注入区的其余部分位于所述第五阱区的一侧的所述外延层内，所述第六离子注入区位于所述第三离子注入区和所述第七离子注入区之间。
4.根据权利要求3所述的纵向晶闸管，其特征在于，所述金属层包括，
第一阴极金属层和/或第二阴极金属层，所述第一阴极金属层的第一端连接所述第一离子注入区，所述第一阴极金属层的第二端连接所述第四离子注入区，所述第二阴极金属层的第一端连接所述第五离子注入区，所述第二阴极金属层的第二端连接所述第二离子注入区；
阳极金属层，所述阳极金属层的第一端连接所述第三离子注入区，所述阳极金属层的第二端连接所述第六离子注入区。
5.根据权利要求4所述的纵向晶闸管，其特征在于，所述离子注入区还包括，
第一导电类型的第八离子注入区，形成于所述第五阱区内，自所述外延层的顶部向下延伸，深度小于所述第五阱区的深度；
第一导电类型或第二导电类型的第九离子注入区，自所述外延层的顶部向下延伸，所述第九离子注入区的一部分位于所述第五阱区内，深度小于所述第五阱区，所述第九离子注入区的其余部分位于所述第五阱区的一侧的所述外延层内；所述第八离子注入区位于所述第九离子注入区和所述第三离子注入区之间。
6.根据权利要求5所述的纵向晶闸管，其特征在于，所述阳极金属层的第三端连接所述第八离子注入区。
7.根据权利要求1所述的纵向晶闸管，其特征在于，所述介质层为氧化层或硼磷玻璃或多层绝缘膜质形成的复合层。
8.一种纵向晶闸管的制备方法，用于制作如权利要求1-7中任意一项所述的纵向晶闸管，其特征在于，包括，
步骤S1，提供所述衬底硅片，在所述衬底硅片上生长氧化层，在所述氧化层上设定所述隐埋层的注入区域后进行离子注入获得具备一定深度的所述隐埋层，去除所述氧化层；
步骤S2，在所述衬底硅片的上表面生长所述外延层，所述隐埋层向上扩散入所述外延层一定高度；
步骤S3，在所述外延层的表面，依次注入所述第一阱区、所述第二阱区、所述第三阱区、所述第四阱区和所述第五阱区；
步骤S4，设定所述离子注入区的注入区域，依次注入所述第二导电类型的离子注入区和所述第一导电类型的离子注入区；
步骤S5，在表面淀积所述介质层，并在所述介质层开设所述接触孔；
步骤S6，进行金属淀积获得所述金属层。
9.根据权利要求8所述的纵向晶闸管的制备方法，其特征在于，所述隐埋层在所述衬底硅片的深度为1μm-2μm，所述外延层的厚度为3μm～5μm，所述外延层的电阻率大于10Ω*cm。
10.根据权利要求8所述的纵向晶闸管的制备方法，其特征在于，所述金属层为纯铝或铝硅化合物或从下往上依次为钛、氮化钛、铝硅铜形成的三层复合结构，所述钛厚度为所述氮化钛厚度为/>所述铝硅铜厚度为2μm-4μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310378229.8A CN116454083A (zh) | 2023-04-07 | 2023-04-07 | 一种纵向晶闸管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310378229.8A CN116454083A (zh) | 2023-04-07 | 2023-04-07 | 一种纵向晶闸管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116454083A true CN116454083A (zh) | 2023-07-18 |
Family
ID=87121443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310378229.8A Pending CN116454083A (zh) | 2023-04-07 | 2023-04-07 | 一种纵向晶闸管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116454083A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116632097A (zh) * | 2023-07-25 | 2023-08-22 | 苏州锴威特半导体股份有限公司 | 一种高效率光电池及其制造方法 |
-
2023
- 2023-04-07 CN CN202310378229.8A patent/CN116454083A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116632097A (zh) * | 2023-07-25 | 2023-08-22 | 苏州锴威特半导体股份有限公司 | 一种高效率光电池及其制造方法 |
| CN116632097B (zh) * | 2023-07-25 | 2023-09-22 | 苏州锴威特半导体股份有限公司 | 一种高效率光电池及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| JP3850054B2 (ja) | 半導体装置 | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| JP6694375B2 (ja) | 半導体装置 | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN116454083A (zh) | 一种纵向晶闸管及其制造方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN113140627A (zh) | 一种低触发电压的scr器件及其制备方法 | |
| JP2011228505A (ja) | 半導体集積回路 | |
| JP2020031203A (ja) | 半導体装置 | |
| CN109449154B (zh) | 一种防护芯片及其制备方法 | |
| CN111344867B (zh) | 半导体装置 | |
| CN116504817A (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN116417505A (zh) | 一种阳极短路沟槽rc-igbt器件及制备方法 | |
| US20090250750A1 (en) | Trench gate power mosfet | |
| CN212750894U (zh) | 超低压触发器件 | |
| KR100971460B1 (ko) | 양방향 브레이크다운 보호기능을 갖는 저전압 과도전압 억압디바이스 및 그 제조방법 | |
| JP5564798B2 (ja) | 半導体装置およびその製造方法 | |
| CN111627813B (zh) | 一种可控硅器件及制造方法 | |
| CN111584481A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN110867440A (zh) | 非对称双向可控硅静电防护器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |