CN116436448A - 断电隔离电路及具有断电隔离电路的模拟开关 - Google Patents

Abstract

本发明公开断电隔离电路及具有断电隔离电路的模拟开关，属于基本电子电路的技术领域。断电隔离电路包括：比较单元、电源控制单元、PMOS衬底控制单元，在模拟开关处于非断电状态时将电源电压、输入电压、输出电压中的最大值传输至模拟开关PMOS管衬底，在断电状态时将输入电压和输出电压中的最大值传输至模拟开关PMOS管衬底、前级反相器，保证模拟开关中PMOS关在断电状态完全关断，电路结构简单且可靠性好。具有该断电隔离电路的模拟开关防止意外信号漏过开关，阻止电流从信号端到电源轨的泄漏，保障过压情况下电路系统的可靠性。

Description

断电隔离电路及具有断电隔离电路的模拟开关

技术领域

本发明公开断电隔离电路及具有断电隔离电路的模拟开关，属于基本电子电路的技术领域。

背景技术

模拟开关采用MOS管组成的电路对信号链路关断或者打开，因功耗低、速度快、无机械触点、体积小、使用寿命长等特点广泛应用于便携式手持设备和消费电子设备中。

对于上电时序不同的电路系统：在系统上电时，一些系统功能电路必须比另一些系统功能电路先上电，这通常是因为需要满足不同系统功能电路的电压要求。一般来说，模拟开关应该用电平最高的电源走线以取得最好的开关性能，这就意味着使用较低电源电压供电的电路部件可能会比模拟开关先完成上电，当这些电路部件先完成上电时可能会在模拟开关的输入端和/或输出端产生非零信号。此外，当正电平输入电压持续时，在电路系统发生故障或上电时序错误的情况下，输入电压在模拟开关的输入端形成的假信号以及漏电流也可能给模拟开关造成不可逆转的损坏。因此，有必要在上电前对模拟开关施以断电隔离措施。

一种针对并联CMOS结构模拟开关的断电保护方案，在断电时将输入信号传到PMOS管衬底和前级反相器的电源端以实现模拟开关输入端的断电保护，该断电保护方案仅实现模拟开关输入端或输出端一端的断电保护，没有考虑模拟开关的双向传输特性，实际应用有限；该断电保护方案在模拟开关正常导通时PMOS管存在衬底偏置，在模拟开关关断时PMOS管的衬底悬空，影响模拟开关的功能；该断电保护方案还存在从输入端到电源轨的MOS管同时导通的情况，会造成电流从模拟开关输入端泄漏到电源轨，存在模拟开关损坏的隐患。

综上，本发明旨在提出断电隔离电路及具有断电隔离电路的模拟开关以克服上述缺陷。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供断电隔离电路及具有断电隔离电路的模拟开关，解决现有模拟开关断电隔离技术不能实现双向传输模拟开关断电隔离的技术问题，实现模拟开关输入端和输出端两端断电隔离的发明目的。

本发明为实现上述发明目的采用如下技术方案：

断电隔离电路，包括：比较单元、电源控制单元、PMOS衬底控制单元；比较单元的一个输入端接模拟开关输入电压，比较单元的另一个输入端接模拟开关输出电压，比较单元输出模拟开关输入电压、模拟开关输出电压中的最大电压；电源控制单元的第一输入端接电源电压，电源控制单元的第二输入端连接比较单元的输出端，输出电压至PMOS衬底控制单元的第三输入端，输出电压为前级反相器提供电源电压；PMOS衬底控制单元的第一输入端连接模拟开关的输入端，PMOS衬底控制单元的第二输入端连接模拟开关的输出端，PMOS衬底控制单元的第三输入端连接电源控制单元的输出端，PMOS衬底控制单元的输出端连接模拟开关中PMOS管的衬底。

作为断电隔离电路的进一步优化方案，在非断电状态下，电源电压、模拟开关输入电压、模拟开关输出电压中的最大电压经电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入模拟开关PMOS管衬底；在断电状态下，模拟开关输入电压和模拟开关输出电压中的最大电压经比较单元、电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入前级反相器、模拟开关PMOS管衬底。

作为断电隔离电路的进一步优化方案，比较单元包括：第一PMOS管、第二PMOS管、第一电阻、第二电阻；第一PMOS管的源极作为比较单元的第一输入端接模拟开关输入电压；第二PMOS管的源极作为比较单元的第二输入端接模拟开关输出电压，第二PMOS管的漏极和衬底与第一PMOS管的漏极和衬底相连作为比较单元的输出端； 第一电阻的一端接模拟开关输出电压，第一电阻的另一端连接第一PMOS管的栅极；第二电阻的一端接模拟开关输入电压，第二电阻的另一端连接第二PMOS管的栅极。

作为断电隔离电路的进一步优化方案，电源控制单元包括：第三电阻、第四PMOS管、第一NMOS管；第三电阻的一端与所述第一NMOS管的漏极连接作为电源控制单元的第一输入端；第四PMOS管的源极与衬底连接作为电源控制单元的第二输入端连接所述比较单元的输出端，第四PMOS管的漏极连接第一NMOS管的源极作为电源控制单元的输出端，第四PMOS管的栅极连接所述第三电阻的另一端； 第一NMOS管的栅极连接所述第三电阻的另一端，第一NMOS管的衬底接地。

作为断电隔离电路的进一步优化方案，PMOS衬底控制单元包括：第三PMOS管、第五PMOS管、第六PMOS管、第四电阻、第五电阻；第三PMOS管的源极与衬底连接作为PMOS衬底控制单元的第三输入端，第三PMOS管的漏极与第五PMOS管的源极和衬底、第六PMOS管源极和衬底相连接作为PMOS衬底控制单元的输出端，第三PMOS管的栅极接第一逻辑信号；第五PMOS管的栅极接第二逻辑信号；第六PMOS管的栅极接第二逻辑信号，第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；第四电阻的一端作为PMOS衬底控制单元的第一输入端，第四电阻的另一端连接第五PMOS管的漏极；第五电阻的一端作为PMOS衬底控制单元的第二输入端，第五电阻的另一端连接第六PMOS管的漏极。

作为断电隔离电路的进一步优化方案，电源控制单元包括：第三电阻、第三PMOS管、第四PMOS管、第一NMOS管；第三电阻的一端与所述第三PMOS管的源极和衬底连接作为电源控制单元的第一输入端；第三PMOS管的栅极接第一逻辑信号；第四PMOS管的源极作为电源控制单元的第二输入端连接所述比较单元的输出端，第四PMOS管的漏极与衬底以及所述第一NMOS管的源极连接作为电源控制单元的输出端，第四PMOS管的栅极连接所述第三电阻的另一端；第一NMOS管的漏极连接所述第三PMOS管的漏极，第一NMOS管的栅极连接所述第三电阻的另一端，第一NMOS管的衬底接地。

作为断电隔离电路的进一步优化方案，PMOS衬底控制单元包括：第五PMOS管、第六PMOS管、第四电阻、第五电阻；第五PMOS管的栅极接第二逻辑信号，第五PMOS管的源极和衬底、第六PMOS管源极和衬底相连接作为PMOS衬底控制单元的输入/输出端；第六PMOS管的栅极接第二逻辑信号，第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；第四电阻的一端作为PMOS衬底控制单元的第一输入端，第四电阻的另一端连接第五PMOS管的漏极； 第五电阻的一端作为PMOS衬底控制单元的第二输入端，第五电阻的另一端连接第六PMOS管的漏极。

具有断电隔离电路的模拟开关，包括上述任意一种断电隔离电路。

本发明采用上述技术方案，具有以下有益效果：

（1）本发明所提断电隔离电路通过比较单元、电源控制单元、PMOS衬底控制单元在模拟开关处于非断电状态时将电源电压、输入电压、输出电压中的最大值传输至模拟开关PMOS管衬底，在断电状态时将输入电压和输出电压中的最大值传输至模拟开关PMOS管衬底、前级反相器，不需要额外的逻辑信号即可区分断电状态和非断电状态，电路结构简单且可靠性好。

（2）本发明所提具有断电隔离功能的模拟开关，在断电状态下通过将输入电压或输出电压接入模拟开关中PMOS管衬底的方式保证模拟开关中PMOS管完全关断，从而将模拟开关的输入端与输出端隔离，且无论输出有效引脚或选通引脚处于什么状态，都可以防止意外信号漏过开关，还可阻止电流从信号端到电源轨的泄漏，保障过压情况下电路系统的可靠性。

附图说明

图1为本发明具体实施例1涉及的具有断电隔离电路的模拟开关的电路图。

图2为图1所示电路中各逻辑信号的时序图。

图3为本发明具体实施例2涉及的具有断电隔离电路的模拟开关的电路图。

图中标号说明：PM1~PM6为第一至第六PMOS管，PM0为第七PMOS管，NM1、NM0为第一、第二NMOS管，R1~R5为第一至第五电阻。

具体实施方式

下面结合附图对发明的技术方案进行详细说明。

具体实施例1

具体实施例1涉及的具有断电隔离电路的模拟开关如图1所示，断电隔离电路包括：比较单元、电源控制单元、PMOS衬底控制单元，模拟开关由一个NMOS管和一个PMOS管组成。比较单元的一个输入端接模拟开关输入电压VIN，比较单元的另一个输入端接模拟开关输出电压VOUT，选择模拟开关输入电压VIN、模拟开关输出电压VOUT中的最大电压输出。电源控制单元的第一输入端接电源电压VDD，电源控制单元的第二输入端接比较单元的输出端，电源控制单元输出电压至PMOS衬底控制单元的第三输入端，且输出电压为前级反相器提供电源电压INV_VDD，通过电源电压信号VDD控制一个NMOS管和一个PMOS管实现断电和非断电的状态区分。PMOS衬底控制单元的第一输入端接模拟开关的输入端，PMOS衬底控制单元的第二输入端连接模拟开关的输出端，PMOS衬底控制单元的第三输入端连接电源控制单元的输出端，PMOS衬底控制单元的输出端连接模拟开关中PMOS管的衬底。在非断电状态下，电源电压、输入电压、输出电压中的最大值经电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入模拟开关PMOS管衬底；在断电状态下，输入电压和输出电压中的最大值经比较单元、电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入前级反相器、模拟开关PMOS管衬底。

如图1所示，比较单元包括：第一PMOS管PM1、第二PMOS管PM2、第一电阻R1、第二电阻R2，第一PMOS管PM1的源极、第二电阻R2的一端均接模拟开关输入电压VIN，第二PMOS管PM2的源极、第一电阻R1的一端均接模拟开关输出电压VOUT，第一PMOS管PM1的栅极连接第一电阻的另一端，第二PMOS管PM2的栅极连接第二电阻的另一端，第一PMOS管PM1的漏极、第一PMOS管PM1的衬底、第二PMOS管PM2的漏极、第二PMOS管PM2的衬底连接后作为比较单元的输出端。第一电阻R1、第二电阻R2限制所在支路电流的大小，以防电流过大损坏器件。

如图1所示，电源控制单元包括：第三电阻R3、第四PMOS管PM4、第一NMOS管NM1，第一NMOS管NM1的漏极与第三电阻R3的一端连接作为电源控制单元的第一输入端，第四PMOS管PM4的源极与衬底连接后作为电源控制单元的第二输入端连接第二PMOS管的漏极，第四PMOS管PM4的漏极、第一NMOS管NM1的源极连接作为电源控制单元的输出端，第三电阻R3的另一端与第四PMOS管MP4的栅极、第一NMOS管NM1的栅极相连接，第四PMOS管的衬底连接其源极，第一NMOS管NM1的衬底接GND。第三电阻R3限制所在支路电流的大小，以防电流过大损坏器件。

如图1所示，PMOS衬底控制单元包括：第三PMOS管PM3、第五PMOS管PM5、第六PMOS管PM6、第四电阻R4、第五电阻R5，，第四电阻R4的一端作为PMOS衬底控制单元的第一输入端，第五电阻R5的一端作为PMOS衬底控制单元的第二输入端，第三PMOS管PM3的源极与其衬底连接作为PMOS衬底控制单元的第三输入端，第三PMOS管PM3的漏极与第五PMOS管PM5的源极、第五PMOS管PM5的衬底、第六PMOS管PM6的源极、第六PMOS管PM6的衬底相连接作为PMOS衬底控制单元的输出端，第四电阻R4的另一端连接第五PMOS管MP5的漏极，第五电阻R5的另一端连接第六PMOS管PM6的漏极，第三PMOS管PM3的栅极接逻辑信号CK，第五PMOS管PM5的栅极、第六PMOS管PM6的栅极均接逻辑信号CP，逻辑信号CP在电源电压信号正常时与逻辑信号CK逻辑相反，逻辑信号CP的高电平在电源电压为零时取输入电压和输出电压中的最大值。第四电阻R4、第五电阻R5限制所在支路电流的大小，以防电流过大损坏器件。

如图1所示，模拟开关包括：第七PMOS管PM0、第二NMOS管NM0，第七PMOS管PM0的漏极、第二NMOS管NM0的漏极连接作为输入端，第七PMOS管PM0的源极、第二NMOS管NM0的源极连接作为输出端，第七PMOS管PM0的衬底连接PMOS衬底控制单元的输出端，第七PMOS管PM0的栅极接逻辑信号CP，第二NMOS管NM0的栅极接逻辑信号CK，第二NMOS管的衬底接GND。

电源电压信号VDD正常时，由前级反相器提供的逻辑信号CK和CP控制开关管的导通和关断。如图2所示，逻辑信号CK为高电平、逻辑信号CP为低电平时，第三PMOS管PM3关断，第五PMOS管PM5管和第六PMOS管PM6管导通，输入电压VIN通过第五PMOS管PM5管传输到第七PMOS管PM0衬底，消除衬偏效应，降低开关管导通电阻。对于双向传输的模拟开关而言，第六PMOS管PM6在逆向传输起作用，即在模拟开关逆向传输时，第六PMOS管PM6将输入电压VIN传输至第七PMOS管PM0衬底。

如图2所示，电源电压VDD为高电平即处于正常供电状态，逻辑信号CK为低电平、逻辑信号CP为高电平时，第三PMOS管PM3导通，第五PMOS管PM5和第五PMOS管PM6关断，当电源电压信号VDD大于输入电压VIN和输出电压VOUT时，第一NMOS管NM1导通、第四PMOS管PM4关断，电源电压信号VDD通过第一NMOS管NM1和第三PMOS管PM3传输到第七PMOS管PM0的衬底；当电源电压VDD小于输入电压VIN或输出电压VOUT时，第四PMOS管PM4导通，输入电压VIN和输出电压VOUT中最大电压通过第四PMOS管PM4、第三PMOS管PM3传输到第七PMOS管PM0的衬底，这两种情况下第七PMOS管PM0都充分关断，减少开关管漏电流。

如图2所示，当VDD=0即断电时，逻辑信号CK和逻辑信号CP均为低电平，此时若模拟开关输入端有信号，由第七PMOS管PM0的源极和衬底组成的PN结正偏（PMOS寄生体效应二极管）导致第七PMOS管PM0的衬底电压抬高，第七PMOS管PM0导通，模拟开关输入端的非零信号会漏过开关，同时第七PMOS管PM0的衬底上较大的漏电流会对电源轨VDD反向供电，会损害产品。因此本发明设计用于确保断电时模拟开关完全关断的断电隔离电路。

如图2所示，当电源电压VDD=0时，第一NM1管NM1关断、第四PMOS管PM4管导通，由第一PMOS管PM1和第二PMOS管PM2组成的电压比较电路将输入电压VIN和输出电压VOUT中的最大电压传输到第七PMOS管PM0的衬底和前级反相器中用于产生逻辑信号CP的模块的电源端，此时逻辑信号CP的高电平和第七PMOS管PM0的衬底电压提升为输入电压VIN和输出电压VOUT中的最大电压，确保第七PMOS关PM0完全关断，同时第一NMOS管NM1关断防止对电源轨反向供电，实现断电隔离。

具体实施例2

具体实施例2涉及的具有断电隔离电路的模拟开关如图3所示，与具体实施1的不同之处是第三PMOS管PM3的源极和衬底接电源电压VDD，第三PMOS管PM3的漏极与第一NMOS管NM1的漏极连接，各控制信号的时序图与具体实施例1相同，电路的工作原理也与具体实施例1相同，这里不再赘述。

以上实施方式只是对本发明的示例性说明，并不限定它的保护范围，本领域技术人员还可以对其局部进行改变，符合发明宗旨的任意形式的等同替换都落入本发明的保护范围。

Claims (8)

1.断电隔离电路，其特征在于，包括：

比较单元，其一个输入端接模拟开关输入电压，其另一个输入端接模拟开关输出电压，输出模拟开关输入电压、模拟开关输出电压中的最大电压；

电源控制单元，其第一输入端接电源电压，其第二输入端连接所述比较单元的输出端，输出电压至PMOS衬底控制单元的第三输入端，所述输出电压为前级反相器提供电源电压；及，

PMOS衬底控制单元，其第一输入端连接模拟开关的输入端，其第二输入端连接模拟开关的输出端，其第三输入端连接所述电源控制单元的输出端，其输出端连接模拟开关中PMOS管的衬底。

2.根据权利要求1所述断电隔离电路，其特征在于，

在非断电状态下，电源电压、模拟开关输入电压、模拟开关输出电压中的最大电压经电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入模拟开关PMOS管衬底；

在断电状态下，模拟开关输入电压和模拟开关输出电压中的最大电压经比较单元、电源控制单元和PMOS衬底控制单元中MOS管形成的通路接入前级反相器、模拟开关PMOS管衬底。

3.根据权利要求2所述断电隔离电路，其特征在于，所述比较单元包括：

第一PMOS管，其源极作为比较单元的第一输入端接模拟开关输入电压；

第二PMOS管，其源极作为比较单元的第二输入端接模拟开关输出电压，其漏极和衬底与所述第一PMOS管的漏极和衬底相连作为比较单元的输出端；

第一电阻，其一端接模拟开关输出电压，其另一端连接所述第一PMOS管的栅极；及，

第二电阻，其一端接模拟开关输入电压，其另一端连接所述第二PMOS管的栅极。

4.根据权利要求3所述断电隔离电路，其特征在于，所述电源控制单元包括：

第三电阻，其一端与所述第一NMOS管的漏极连接作为电源控制单元的第一输入端；

第四PMOS管，其源极与衬底连接作为电源控制单元的第二输入端连接所述比较单元的输出端，其漏极连接所述第一NMOS管的源极作为电源控制单元的输出端，其栅极连接所述第三电阻的另一端；及，

第一NMOS管，其栅极连接所述第三电阻的另一端，其衬底接地。

5.根据权利要求4所述断电隔离电路，其特征在于，所述PMOS衬底控制单元包括：

第三PMOS管，其源极与衬底连接作为PMOS衬底控制单元的第三输入端，其漏极与第五PMOS管的源极和衬底、第六PMOS管的源极和衬底相连接作为PMOS衬底控制单元的输出端，其栅极接第一逻辑信号；

第五PMOS管，其栅极接第二逻辑信号；

第六PMOS管，其栅极接第二逻辑信号，所述第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；

第四电阻，其一端作为PMOS衬底控制单元的第一输入端，其另一端连接第五PMOS管的漏极；及，

第五电阻，其一端作为PMOS衬底控制单元的第二输入端，其另一端连接第六PMOS管的漏极。

6.根据权利要求3所述断电隔离电路，其特征在于，所述电源控制单元包括：

第三电阻，其一端与所述第三PMOS管的源极和衬底连接作为电源控制单元的第一输入端；

第三PMOS管，其栅极接第一逻辑信号；

第四PMOS管，其源极作为电源控制单元的第二输入端连接所述比较单元的输出端，其漏极与衬底以及所述第一NMOS管的源极连接作为电源控制单元的输出端，其栅极连接所述第三电阻的另一端；及，

第一NMOS管，其漏极连接所述第三PMOS管的漏极，其栅极连接所述第三电阻的另一端，其衬底接地。

7.根据权利要求6所述断电隔离电路，其特征在于，所述PMOS衬底控制单元包括：

第五PMOS管，其栅极接第二逻辑信号，其源极和衬底、第六PMOS管源极和衬底相连接作为PMOS衬底控制单元的输入/输出端；

第六PMOS管，其栅极接第二逻辑信号，所述第二逻辑信号在电源电压信号正常时与第一逻辑信号逻辑相反，第二逻辑信号的高电平在电源电压为零时取模拟开关输入电压和模拟开关输出电压中的最大电压；

第四电阻，其一端作为PMOS衬底控制单元的第一输入端，其另一端连接第五PMOS管的漏极；及，

第五电阻，其一端作为PMOS衬底控制单元的第二输入端，其另一端连接第六PMOS管的漏极。

8.具有断电隔离电路的模拟开关，其特征在于，包括权利要求1至7中任意一项所述断电隔离电路。

Images