CN113615089A - 用于转换差分输入信号的开关装置和具有开关装置的系统 - Google Patents

用于转换差分输入信号的开关装置和具有开关装置的系统 Download PDF

Info

Publication number
CN113615089A
CN113615089A CN202080022194.9A CN202080022194A CN113615089A CN 113615089 A CN113615089 A CN 113615089A CN 202080022194 A CN202080022194 A CN 202080022194A CN 113615089 A CN113615089 A CN 113615089A
Authority
CN
China
Prior art keywords
signal
ground
switching device
stage
logic gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080022194.9A
Other languages
English (en)
Inventor
B·诺伦贝格
C·森夫特
S·里克特
H·J·科拉尔
M·马德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEW Eurodrive GmbH and Co KG
Original Assignee
SEW Eurodrive GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEW Eurodrive GmbH and Co KG filed Critical SEW Eurodrive GmbH and Co KG
Publication of CN113615089A publication Critical patent/CN113615089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017536—Interface arrangements using opto-electronic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2589—Bidirectional transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种用于以控制信号(S_EXT)将差分输入信号(S_DIFF_IN)转换为对地输出信号(S_OUT)的开关装置(1)，其中，识别错误状态，所识别的错误状态导致对地输出信号(S_OUT)的关断，并且附加地显示在控制信号(S_EXT)上。

Description

用于转换差分输入信号的开关装置和具有开关装置的系统
技术领域
本发明涉及一种用于转换差分输入信号的开关装置和系统。
背景技术
从US 2010/0 327 914 A1已知一种用于将差分输入信号转换为对地输出信号/以地为基准的输出信号的开关装置。
从US 2008/0 025 451 A1中已知另一种现有技术。
发明内容
本发明的目的是改进电子电路装置。
根据本发明，该目的通过根据权利要求1中给出的特征所述的开关装置和根据权利要求14中给出的特征所述的具有开关装置的系统来实现。
为了以控制信号将差分输入信号转换为对地输出信号，本发明的重要特征是，识别错误状态/故障状态、特别是由在电平转换和/或信号传输时间中的错误引起的错误状态，所识别的错误状态导致对地信号关断，并额外显示在控制信号上。
有利地，在恒定数量的接口信号的情况下，可以建立对地输出信号的被定义的状态/规定状态，并且可以保证时间优化的错误消除/故障排除。
有利地，根据本发明，可以在运行期间识别：输出信号的信息是否始终对应于输入信号上的信息。
此外，在本发明中，对由于在电平转换和/或信号传输时间中的错误而产生的错误状态进行识别，所识别的错误状态导致输出信号的关断，并额外显示在控制信号的引脚上。
因此，本发明具有的优点为，在恒定数量的接口信号的情况下产生输出信号的被定义的状态，并且能够实现时间优化的错误消除。
在另一有利设计方案中，开关装置包括差分级和输出级，差分级根据差分输入信号在以第一信号传输时间t1发生延迟的情况下生成第一对地信号，输出级根据第一对地信号以及根据控制信号生成对地输出信号，开关装置包括另一差分级、评估级和双向通信级，该另一差分级根据差分输入信号在以第二信号传输时间t2发生延迟的情况下产生第二对地信号，特别是其中，第二信号传输时间t2远小于第一信号传输时间t1，评估级根据第一对地信号和第二对地信号，在考虑第一信号传输时间t1和第二信号传输时间t2的情况下生成第三对地信号，双向通信级或者根据第三对地信号或者根据第三对地信号和至少一个对方站生成控制信号，输出级附加地根据第三对地信号将第一对地信号传递到对地输出信号。对方站在这里应理解为与开关装置处于连接并与开关装置交换信息的部件。
有利地，第二信号传输时间t2和第二对地信号都可以用作参考，以便能够识别和传达差分级的错误，并且为对地输出信号提供另一关断可行方案。
有利地，在恒定数量的接口信号的情况下，可以建立对地输出信号的被定义的状态，并且可以保证时间优化的错误消除。
有利地，根据本发明，可以在运行期间识别，输出信号的信息是否始终对应于输入信号上的信息。
此外，在本发明中，识别由于在电平转换和/或信号传输时间中的错误而产生的错误状态，所识别的错误状态导致输出信号被关断，并额外显示在控制信号的引脚上。
因此，本发明具有的优点是，在恒定数量的接口信号的情况下产生输出信号的被定义的状态，并且能够实现时间优化的错误消除。
在另一有利的设计方案中，差分级借助于光电耦合器实现对地参考。光电耦合器的输出信号经由滤波器元件来传导。第一开关元件根据滤波器元件的输出信号将电源电压传递到第一对地信号。差分级的第一信号传输时间t1由光电耦合器的和第一开关元件的开关时间与滤波器元件的延迟时间之和组成。
这有利地确保了差分输入信号与第一对地信号、干扰脉冲和/或瞬变/瞬态过程之间的电流隔离，即或者有意地(例如用于测试电子电路)或者无意地(例如由于干扰辐射)耦入到实际有用信号上的、差分输入信号中的大多短暂的信号电平变化被抑制，并且第一对地信号能够用于传导较高的电流，特别是用于为其他电路部件供电。
在另一有利设计方案中，另一差分级借助于另一光电耦合器实现第二对地信号。另一差分级的第二信号传输时间t2大体上相当于另一光电耦合器的开关时间。这有利地确保了差分输入信号和第二对地信号之间的电流隔离。
在另一有利的设计方案中，评估级经由至少一个第一逻辑门、特别是经由异或(XOR)逻辑门评估第一对地信号和第二对地信号。第一逻辑门的输出信号经由另一滤波器元件传导。另一滤波器元件具有延迟时间tf。延迟时间tf根据第一信号传输时间t1、第二信号传输时间t2和信号传输时间容差值td来选择，特别是其中，延迟时间tf＝|t2-t1|+td。有利地，因此可以确定第一对地信号和第二对地信号之间的在信号传输时间和信号电平方面的偏差。
在另一有利的设计方案中，另一滤波器元件包括RC滤波器和第二逻辑门、特别是反相逻辑门。RC滤波器的标称值选择为tf＝R*C。第二逻辑门将RC滤波器的输出信号数字化，并生成另一滤波器元件的输出信号。特别地，第二逻辑门以CMOS技术实施。由此，延迟时间tf的设置/调节可以有利地以成本有效和节省空间的方式进行。
在另一有利设计方案中，另一滤波器元件的输出信号相应于第三对地信号。
在另一有利的设计方案中，另一滤波器元件的输出信号设置存储器元件、特别是RS触发器。第三逻辑门、尤其是WIRED-OR逻辑门的输出信号复位存储器元件。第三逻辑门评估第一对地信号和第二对地信号。存储器元件的输出信号相应于第三对地信号。有利地，因此可以存储所识别的错误状态，直到第一对地信号的电平和第二对地信号的电平都处于地电位。
在另一有利的设计方案中，双向通信级包括通信接口、特别是开漏接口，其具有通到电源电压或另一电源电压的上拉电阻。控制信号可以经由第二开关元件根据第三对地信号，尤其是反相地，与地电位短路。以此可以有利地形成经由仅一个信号就可以实现双向信息流的接口。
在另一有利设计方案中，输出级包括第四开关元件和至少一个第四逻辑门。第四开关元件根据第三对地信号将第一对地信号传递到第四逻辑门的至少一个电源电压输入端。第四逻辑门根据电源电压输入端处的信号和控制信号生成对地输出信号。有利地，因此可以实现对地输出信号的多样化冗余的关断，其中，多样化冗余关断应该被理解为具有不同功能原理的平等的多级关断，其根据第四逻辑门的信号输入端处的控制信号和第四逻辑门的电源电压输入端可以将对地输出信号置于被定义的状态。
在另一有利的设计方案中，差分级的滤波器元件的输出信号附加地作为第四对地信号传递到输出级。输出级的第四逻辑门在此设计为具有反相输入端的AND逻辑门或设计为或非(NOR)逻辑门，并且附加地根据第四对地信号产生对地输出信号。有利地，以此特别是在没有第一和第四开关元件的延迟时间的情况下，可以以传输时间优化的方式快速关断对地输出信号。
在另一有利设计方案中，识别由另一电源电压上的错误引起的错误状态。有利地以此可以提供附加的故障诊断。
在另一有利设计方案中，开关装置包括电源电压保护级，电源电压保护级根据另一电源电压的信号电平产生电源电压。监视另一电源电压的电压电平，其中，有效范围内、特别是+3V DC至+3.5V DC内的电压电平导致将另一电源电压传递到电源电压，而有效范围外的电压电平导致另一电源电压与电源电压之间的隔离。因此可以有利地保护开关装置免受经由电源电压引入系统中的干扰。
在另一有利的设计方案中，具有开关装置的系统具有安全相关的开关装置和变频器。差分输入信号(S_DIFF_IN)可由安全相关的开关装置产生。控制信号(S_EXT)可由变频器评估和驱控。对地输出信号(S_OUT)可用于中断变频器的旋转场的产生。
在另一有利的设计方案中，控制信号(S_EXT)可以经由变频器中的至少一个第三开关元件与地电位(GND)短路。
在另一有利的设计方案中，用于传输用于产生变频器旋转场的PWM信号的总线驱动器模块可以经由对地输出信号(S_OUT)被提供电压。
另外的优点由从属权利要求给出。本发明不局限于权利要求的特征组合。对于本领域技术人员而言，尤其是从目的提出和/或通过与现有技术相比较而提出的目的，可得到权利要求和/或单项权利要求特征和/或说明书特征和/或附图特征的其它合理的组合可能性。
附图说明
下面根据附图详述本发明。
具体实施方式
图1中示出开关装置(1)的外部接口。根据本发明，开关装置(1)具有三个外部接口。差分输入信号(S_DIFF_IN)被接收、转换，并根据控制信号(S_EXT)作为对地输出信号(S_OUT)被输出。差分输入信号(S_DIFF_IN)在此是对称地传输的信号，即使用一对相同的信号导体传输。
通常，信息信号在第一信号导体上传输，静态参考信号或与第一信号导体相同但反相的信号作为参考在第二信号导体上传输。差分输入信号(S_DIFF_IN)的差分电压优选位于-30V DC到+60V DC的电压范围内，特别是其中，开关装置能够将小于+5V DC的差分信号电平解读成低电平，并且将大于+11V DC的差分信号电平解读成高电平，并根据这些解读的电平状态和根据控制信号(S_EXT)设置对地输出信号(S_OUT)。
图2示出了根据现有技术的开关装置(1)的一种可能的实现方式。通过将开关装置分为差分级(2)和输出级(3)而进一步细化开关装置。
差分级(2)从差分输入信号(S_DIFF_IN)生成第一对地信号(S1)。第一信号传输时间t1由差分级(2)的内部结构得出，该第一信号传输时间即为差分输入信号(S_DIFF_IN)上的状态变化直到其显示在第一对地信号(S1)上为止所需的时间。
输出级(3)在输出端提供对地输出信号(S_OUT)，用于在系统内的进一步应用。在此，控制信号(S_EXT)的状态决定了，是将第一对地信号(S1)的电平在对地输出信号(S_OUT)上反映出来，还是将对地输出信号(S_OUT)拉到定义的状态中，典型地拉到地电位(GND)上。
在图3中示出了根据本发明的开关装置(1)。除了差分级(2)和输出级(3)之外，通过增加另一差分级(4)、评估级(5)和双向通信级(6)，进一步细化开关装置(1)。
另一差分级(4)从差分输入信号(S_DIFF_IN)生成第二对地信号(S2)。第二信号传输时间t2由另一差分级(2)的内部结构得出，第二信号传输时间即为差分输入信号(S_DIFF_IN)上的状态变化直到其显示在第二对地信号(S2)上为止所需的时间。另一差分级(2)的内部结构尤其选择成，使得得出的第二信号传输时间t2比差分级(2)的第一信号传输时间t1短得多。
评估单元(5)将第一对地信号(S1)与第二对地信号(S2)进行比较，并根据比较结果生成第三对地信号(S3)。
由此实现一个测试，该测试监视差分级(2)的功能，并且在与作为参考的另一差分级(4)的信号性能发生偏差的情况下，考虑第一信号传输时间t1和第二信号传输时间t2，将开关装置(1)中的该信息提供给其他功能块。
与现有技术相比，双向通信级(6)具有用于控制信号(S_EXT)的接口，该接口可以处理传输到开关装置(1)的控制信息和来自开关装置(1)的报告信息。
除了现有技术之外，输出级(3)还使用第三对地信号(S3)。在此，第三对地信号(S3)和控制信号(S_EXT)的状态决定了，是将第一对地信号(S1)的电平在对地输出信号(S_OUT)上反映出来，还是将对地输出信号(S_OUT)拉到定义的状态中、大多拉到地电位(GND)上。
根据本发明的开关装置(1)的另一实施例在图4中示出。除了图3外，图4还包括电源电压保护级(7)和第四对地信号(S4)。
电源电压保护级(7)连接在电源电压(VCC)输入端的上游，并针对有效电压范围监视用于运行开关装置(1)的实际电源电压、此处称为另一电源电压(VCC_EXT)。另一电源电压(VCC_EXT)的在有效电压范围内的电压电平导致另一电源电压(VCC_EXT)被传递到电源电压(VCC)。另一电源电压(VCC_EXT)的位于有效电压范围外的电压电平导致另一电源电压(VCC_EXT)与电源电压(VCC)隔离，并且因此电源电压(VCC)被设成无电压状态。
无电压状态引起对地输出信号(S_OUT)和控制信号(S_EXT)都处于或至少接近地电位(GND)。此外，在差分级(2)中生成第四对地信号(S4)，该第四对地信号也附加地由输出级(3)评估。
第三对地信号的状态、第四对地信号(S4)的状态和控制信号(S_EXT)的状态决定了，是将第一对地信号(S1)的电平在对地输出信号(S_OUT)上反映出来，还是将对地信号(S_OUT)拉到定义的状态中、通常拉到地电位(GND)上。特别地，电源电压保护级(7)的尺寸被设计为使得在用于接收另一电源电压(VCC_EXT)的输入端处可施加至少在-0.5V DC到+15V DC范围内的电源电压电平。
此外，第四对地信号(S4)的生成和评估被设计为使得可以以传输时间优化的方式快速关断对地输出信号(S_OUT)。
图5中描述了根据本发明的开关装置(1)的示例性实现方式。在此，从图4出发，进一步细化了差分级(2)、输出级(3)、另一差分级(4)、评估级(5)和双向通信级(6)这些功能块，并示出了可能的电路实现方式。
在差分级(2)中，借助于光电耦合器(21)评估差分输入信号(S_DIFF_IN)。光电耦合器(21)的输入端连接到电阻分压器(24)。在输出端，光电耦合器(21)基于(gegen)下拉电阻(25)切换电源电压(VCC)。光电耦合器(21)的输出信号经由滤波器元件(22)传导，该滤波器元件由RC滤波器和反相逻辑门、特别是具有施密特触发器输入的反相逻辑门组成。
反相逻辑门的输出信号在此同时形成滤波器元件(22)的输出信号，并作为第四对地信号(S4)提供给下游功能块。此外，滤波器元件(22)的输出信号还经由串联电阻(26)被用于驱控第一开关元件(23)，第一开关元件在这里实施为PFET晶体管。PFET晶体管能够经由第一对地信号(S1)将电源电压(VCC)传递到多个下游功能块。
在另一差分级(4)中，借助于另一光电耦合器(41)评估差分输入信号(S_DIFF_IN)。另一光电耦合器(41)的输入端经由另一电阻分压器(42)来接通。在输出端，另一光电耦合器(41)基于另一下拉电阻(43)切换电源电压(VCC)，并且另一光电耦合器(41)的输出信号作为第二对地信号(S2)直接被传递到下游功能块。
接着，评估级(5)借助于第一逻辑门(51)(这里实施为XOR逻辑门)将第一对地信号(S1)与第二对地信号(S2)比较。
第一逻辑门(51)的输出端经由另一滤波器元件(52)传导，该另一滤波器元件由RC滤波器(521)和第二逻辑门(522)、特别是具有施密特触发器输入的第二反相逻辑门(522)组成。第二逻辑门(522)的输出信号此时同时形成另一滤波器元件(52)的输出信号，并用于驱控RS触发器(53)的设置输入。此外，第一对地信号(S1)和第二对地信号(S2)经由WIRED-OR电路(54)彼此逻辑运算，并经由下拉电阻连接到地电位(GND)，WIRED-OR电路由通到相应信号的信号路径中的各一个二极管组成。
WIRED-OR电路的输出信号用于复位RS触发器(53)。RS触发器(53)优选被实施成，使得其输入端是低电平激活的。以这种方式设计的电路实施方案允许，在大于定义的、由RC滤波器的组件选择得出的延迟时间tf的一段时间t内存在的、第一对地信号(S1)和第二对地信号(S2)之间的不同的电压电平导致RS触发器的设置，并且RS触发器(53)仅在第一对地信号(S1)和第二对地信号(S2)为低电平(即接近地电平(GND)的信号电平)时才能复位。
RS触发器(53)的输出信号此时同时形成评估级(5)的输出信号，并作为第三对地信号(S3)提供给其他下游功能块。
接着，双向通信级(6)使用第三对地信号(S3)，以便经由串联电阻(64)驱控第二开关元件(63)，第二开关元件在这里实施为NFET晶体管。NFET晶体管与连接到电源电压(VCC)上的附加上拉电阻(62)相互配合地形成通信接口(61)(此处实施为开漏接口)，其能够根据第三对地信号(S3)将控制信号(S_EXT)拉到地电位(GND)上。因此，双向通信级(6)和可选地与之连接的对方站都可以将控制信号(S_EXT)拉到低电平上。如果双向通信级(6)和对方站都不驱控该信号(S_EXT)，则总是通过上拉电阻(62)将信号(S_EXT)设置为高电平。
输出级(3)也使用第三对地信号(S3)，以便经由串联电阻(33)驱控第四开关元件(31)，第四开关元件在这里实施为PFET晶体管。PFET晶体管此时能够将第一对地信号(S1)和进而电源电压(VCC)传输到第四逻辑门(32)的电源电压输入端，第四逻辑门此处实施为具有反相输入端的AND逻辑门。同时，AND逻辑门的电源电压输入端经由下拉电阻(34)连接到地电位(GND)。控制信号(S_EXT)在此驱控第五开关元件(35)，第五开关元件这里实施为NFET晶体管。该NFET晶体管基于上拉电阻(36)切换地电位(GND)，该上拉电阻也涉及AND逻辑门的电源电压输入端。
利用该晶体管电路，控制信号(S_EXT)上的电压电平被反相，并连接到AND逻辑门的反相输入端之一。AND逻辑门的另一反相输入端连接到第四对地信号(S4)。AND逻辑门的输出信号在此同时形成输出级(3)的输出信号，并且因此也形成根据本发明的开关装置(1)的对地输出信号(S_OUT)。
使用该电路结构，输出级(3)能借助于第四逻辑门(32)取决于第四对地信号(S4)和控制信号(S_EXT)而快速关断对地输出信号(S_OUT)。取决于在必须先放电的电源电压关断时的寄生剩余电容，通过第一对地信号(S1)和第三对地信号(S3)还附加地导致对地输出信号(S_OUT)的多样化冗余的缓慢的关断。然而，借助于关断电源电压，可以保证，即使第四逻辑门(32)发生故障，对地输出信号(S_OUT)也可以关断。
控制信号(S_EXT)可特别用于控制输出级(3)。
根据本发明的控制信号(S_EXT)不仅由双向通信级(6)而且由可选地连接到开关装置(1)上的对方站生成。
在根据图5的示例性实施方案中，控制信号(S_EXT)的高电平意味着输出级(3)被开通/启用，而控制信号(S_EXT)的低电平意味着输出级(3)被阻断。
这里低电平占主导地位。仅当通信级(6)和对方站共同开通输出级(3)时才在信号(S_EXT)上得出高电平。
如果对方站想要开通输出级(3)，但测量到低电平，则对方站可以由此推断出：开关装置(1)处于错误状态。
要再次指出的是，输出级(3)评估信号(S_EXT)，以便据此将第一对地信号(S1)反映到对地输出信号(S_OUT)上，或将对地输出信号(S_OUT)拉到定义的状态中，通常拉到地电位(GND)上，而信号(S_EXT)由双向通信级(6)结合可选地与之连接的对方站生成。
对此以下内容也适用：与现有技术相比，双向通信级(6)具有用于控制信号(S_EXT)的接口，该接口既可以处理传输到开关装置(1)的控制信息，也可以处理来自开关装置(1)的报告信息。
因此，在本实施例中引起：接着，双向通信级(6)使用第三对地信号(S3)来经由串联电阻(64)驱控第二开关元件(63)，第二开关元件这里实施为NFET晶体管。NFET晶体管与连接到电源电压(VCC)的附加上拉电阻(62)相互配合地形成通信接口(61)，通信接口此处实施为开漏接口，其能够根据第三对地信号(S3)将控制信号(S_EXT)拉到地电位(GND)。因此，双向通信级(6)和可选地与之连接的对方站都可以将控制信号(S_EXT)拉到低电平。如果双向通信级(6)和对方站都不驱控该信号(S_EXT)，则上拉电阻(62)始终将信号(S_EXT)设置为高电平。
以下附图标记列表被并入说明书中，并解释了本发明的其他特征。
附图标记列表：
1 开关装置
2 差分级
21 光电耦合器
22 滤波器元件
23 第一开关元件
24 电阻分压器
25 下拉电阻
26 串联电阻
3 输出级
31 第四开关元件
32 第四逻辑门
33 串联电阻
34 下拉电阻
35 第五开关元件
36 上拉电阻
4 另一差分级
41 另一光电耦合器
42 另一电阻分压器
43 另一下拉电阻
5 评估级
51 第一逻辑门
52 另一滤波器元件
521 RC滤波器
522 第二逻辑门
53 存储器元件
54 第三逻辑门
6 双向通信级
61 通信接口
62 上拉电阻
63 第二开关元件
64 串联电阻
7 电源电压保护级
GND 地电位
t 持续时间
t1 第一信号传输时间
t2 第二信号传输时间
td 信号传输时间容差值
tf 延迟时间
S1 第一对地信号
S2 第二对地信号
S3 第三对地信号
S4 第四对地信号
S_DIFF_IN 差分输入信号
S_EXT 控制信号
S_OUT 对地输出信号
VCC 电源电压
VCC_EXT 另一电源电压

Claims (15)

1.一种用于以控制信号(S_EXT)将差分输入信号(S_DIFF_IN)转换为对地输出信号(S_OUT)的开关装置(1)，
其特征在于，
识别错误状态、特别是由在电平转换和/或信号传输时间中的错误引起的错误状态，
所识别的错误状态导致对地输出信号(S_OUT)的关断，并且附加地显示在所述控制信号(S_EXT)上，尤其是以便在接口信号的数量保持不变的情况下在对地输出信号(S_OUT)上产生定义的信号状态，并实现时间优化的错误消除。
2.根据权利要求1所述的开关装置(1)，其中，所述开关装置(1)包括差分级(2)和输出级(3)，所述差分级(2)根据所述差分输入信号(S_DIFF_IN)以延迟了第一信号传输时间t1的方式产生第一对地信号(S1)，所述输出级(3)根据所述第一对地信号(S1)，特别是以及根据控制信号(S_EXT)，产生对地输出信号(S_OUT)，
所述开关装置(1)包括另一差分级(4)、评估级(5)和双向通信级(6)，
所述另一差分级(4)根据差分输入信号(S_DIFF_IN)以延迟了第二信号传输时间t2的方式产生第二对地信号(S2)，特别是其中，第二信号传输时间t2比第一信号传输时间t1短得多，
所述评估级(5)根据第一对地信号(S1)和第二对地信号(S2)，在考虑第一信号传输时间t1和第二信号传输时间t2的情况下产生第三对地信号(S3)，
所述双向通信级(6)
-或者根据所述第三信号(S3)
-或者根据所述第三信号(S3)和至少一个对方站
产生控制信号(S_EXT)，
所述输出级(3)附加地根据所述第三对地信号(S3)将第一对地信号(S1)传递到对地输出信号(S_OUT)。
3.根据权利要求2中所述的开关装置(1)，其中，所述差分级(2)借助于光电耦合器(21)实现对地参考，所述光电耦合器(21)的输出信号经由滤波器元件(22)来传导，第一开关元件(23)根据所述滤波器元件(22)的输出信号将电源电压(VCC)传递到所述第一对地信号(S1)，所述差分级(2)的第一信号传输时间t1由所述光电耦合器(21)的开关时间和第一开关元件(23)的开关时间以及所述滤波器元件(22)的延迟时间之和组成。
4.根据前述权利要求中任一项所述的开关装置(1)，其中，所述另一差分级(4)借助于另一光电耦合器(41)实现第二对地信号(S2)，所述另一差分级(4)的第二信号传输时间t2大体上相当于所述另一光电耦合器(41)的开关时间。
5.根据前述权利要求中任一项所述的开关装置(1)，其中，所述评估级(5)经由至少一个第一逻辑门(51)、特别是经由XOR逻辑门评估所述第一对地信号(S1)和所述第二对地信号(S2)，第一逻辑门(51)的输出信号经由另一滤波器元件(52)来传导，
所述另一滤波器元件(52)具有延迟时间tf，
根据第一信号传输时间t1、第二信号传输时间t2和信号传输时间容差值td选择所述延迟时间tf，特别是其中，所述延迟时间tf＝|t2-t1|+td。
6.根据前述权利要求中任一项所述的开关装置(1)，其中，所述另一滤波器元件(52)包括RC滤波器(521)和第二逻辑门(522)、特别是反相逻辑门，RC滤波器的标称值选择为tf＝R*C，所述第二逻辑门(522)将RC滤波器(521)的输出信号数字化，并产生所述另一滤波器元件(52)的输出信号，特别是其中，所述第二逻辑门(522)以CMOS技术实施。
7.根据前述权利要求中任一项所述的开关装置(1)，其中，所述另一滤波器元件(52)的输出信号相当于第三对地信号(S3)。
8.根据前述权利要求中任一项所述的开关装置(1)，其中，所述另一滤波器元件(52)的输出信号对存储器元件(53)、特别是RS触发器进行设置，第三逻辑门(54)、特别是WIRED-OR逻辑门的输出信号复位所述存储器元件(53)，所述第三逻辑门(54)评估第一对地信号(S1)和第二对地信号(S2)，所述存储器元件(53)的输出信号相当于第三对地信号(S3)。
9.根据前述权利要求中任一项所述的开关装置(1)，其中，所述双向通信级(6)包括通信接口(61)、特别是开漏接口，通信接口具有或者连接至电源电压(VCC)或者连接至另一电源电压(VCC_EXT)的上拉电阻(62)，所述控制信号(S_EXT)能经由第二开关元件(63)根据所述第三对地信号(S3)特别是反相地被短路到地电位(GND)。
10.根据前述权利要求中任一项所述的开关装置(1)，其中，所述输出级(3)包括第四开关元件(31)和至少一个第四逻辑门(32)，所述第四开关元件(31)根据第三对地信号(S3)将所述第一对地信号(S1)传递到所述第四逻辑门(32)的至少一个电源电压输入端，第四逻辑门(32)根据电源电压输入端处的信号，特别是以及根据所述控制信号(S_EXT)，产生对地输出信号(S_OUT)。
11.根据前述权利要求中任一项所述的开关装置(1)，其中，所述差分级(2)的滤波器元件(22)的输出信号附加地作为第四对地信号(S4)被传递到所述输出级(3)，所述输出级(3)的第四逻辑门(32)被实施为具有反相输入端的AND逻辑门或实施为NOR逻辑门，并且附加地根据所述第四对地信号(S4)生成对地输出信号(S_OUT)。
12.根据前述权利要求中任一项所述的开关装置(1)，其中，识别由另一电源电压(VCC_EXT)上的错误引起的错误状态。
13.根据前述权利要求中任一项所述的开关装置(1)，其中，所述开关装置(1)包括电源电压保护级(7)，该电源电压保护级根据另一电源电压(VCC_EXT)的信号电平产生电源电压(VCC)，监视所述另一电源电压(VCC_EXT)的电压电平，有效范围内的电压电平、特别是+3.0V DC至+3.5V DC内的电压电平导致所述另一电源电压(VCC_EXT)向电源电压(VCC)的传递，有效范围外的电压电平导致所述另一电源电压(VCC_EXT)与电源电压(VCC)之间的隔离。
14.一种具有根据前述权利要求中任一项所述的开关装置(1)的系统，该系统具有与安全相关的开关装置和变频器，其特征在于，差分输入信号(S_DIFF_IN)能由所述与安全相关的开关装置生成，控制信号(S_EXT)能由变频器评估和驱控，对地输出信号(S_OUT)能用于中断变频器的旋转场的产生。
15.根据权利要求14所述的系统，其中，所述控制信号(S_EXT)能经由所述变频器中的至少一个第三开关元件短路到地电位(GND)，
和/或经由对地输出信号(S_OUT)能给总线驱动器模块供电以传输用于生成变频器旋转场的PWM信号。
CN202080022194.9A 2019-03-22 2020-02-27 用于转换差分输入信号的开关装置和具有开关装置的系统 Pending CN113615089A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019002044.8 2019-03-22
DE102019002044 2019-03-22
PCT/EP2020/025099 WO2020192965A1 (de) 2019-03-22 2020-02-27 Schaltvorrichtung und system mit schaltvorrichtung zum wandeln eines differentiellen eingangssignals

Publications (1)

Publication Number Publication Date
CN113615089A true CN113615089A (zh) 2021-11-05

Family

ID=69723894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080022194.9A Pending CN113615089A (zh) 2019-03-22 2020-02-27 用于转换差分输入信号的开关装置和具有开关装置的系统

Country Status (5)

Country Link
US (1) US11824531B2 (zh)
EP (1) EP3942698B1 (zh)
CN (1) CN113615089A (zh)
DE (1) DE102020001273A1 (zh)
WO (1) WO2020192965A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024208493A1 (de) 2023-04-04 2024-10-10 Sew-Eurodrive Gmbh & Co. Kg Schaltvorrichtung und system mit schaltvorrichtung zur erzeugung eines differentiellen ausgangssignals in abhängigkeit eines differentiellen eingangssignals mit einem diagnoseausgangssignal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2776443B1 (fr) 1998-03-17 2000-06-02 Sgs Thomson Microelectronics Circuit d'isolation electrique entre un bus bidirectionnel et un circuit peripherique
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
US7772924B2 (en) * 2006-11-15 2010-08-10 Analog Devices, Inc. Apparatus and method for controlling a common-mode voltage of switching amplifiers
US8953292B2 (en) * 2007-05-30 2015-02-10 Infineon Technologies Ag Bus interface and method for short-circuit detection
US7902894B2 (en) 2009-06-26 2011-03-08 Alpha and Omega Semiconductor Inc. Accurate hysteretic comparator and method
DE102013106739A1 (de) * 2013-06-27 2014-12-31 Pilz Gmbh & Co. Kg Sicherheitsschaltvorrichtung mit fehlersicheren Eingängen
CN109428585B (zh) * 2017-08-31 2022-09-06 浙江海利普电子科技有限公司 基于光耦的控制电路及其方法

Also Published As

Publication number Publication date
EP3942698A1 (de) 2022-01-26
DE102020001273A1 (de) 2020-09-24
EP3942698C0 (de) 2024-07-31
US20220200597A1 (en) 2022-06-23
WO2020192965A1 (de) 2020-10-01
US11824531B2 (en) 2023-11-21
EP3942698B1 (de) 2024-07-31

Similar Documents

Publication Publication Date Title
US11372796B2 (en) Bus subscriber and method for operating a bus subscriber
RU2369977C2 (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
CN107425842B (zh) Cmos输出电路
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
US7940102B2 (en) Edge rate control for I2C bus applications
CN110427091B (zh) 供电电路以及显示装置
JP7006876B2 (ja) 半導体装置、電池監視システム、および半導体装置の起動方法
CN103227656A (zh) 双向收发器及方法
CN114747184A (zh) 带环抑制的总线收发器
CN113615089A (zh) 用于转换差分输入信号的开关装置和具有开关装置的系统
KR19990083515A (ko) 씨모스출력버퍼보호회로
US6833732B2 (en) Output signal circuit capable of automatically detecting polarity
CN207200682U (zh) 双向接口电路
TW202037082A (zh) 電源電路及其驅動方法
CN117856767B (zh) 一种施密特触发器
CN116979946B (zh) 一种可调上拉电阻的控制电路
CN111752363B (zh) 电源电路及其驱动方法
CN113138582B (zh) Plc扩展模块用供电装置
TWI840749B (zh) 具有多位準輸出的輸出電路與其比較電路
CN107395192A (zh) 双向接口电路
CN112865496B (zh) 一种控制电路、控制方法和电压变换电路
CN115149941A (zh) 故障安全i/o接口电路及片上系统
CN118689823A (zh) 一种驱动电路及电子设备
JP2023062736A (ja) 半導体デバイス検査装置
JPH08162938A (ja) バスドライバー回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination