CN117827719A - 输入输出电路 - Google Patents

Abstract

本公开实施例提供的输入输出电路，包括：数据输入模块、数据输出模块、控制模块、输入驱动模块和输出驱动模块，数据输入模块采集输入数据并读入至I2C slave设备；数据输出模块接收I2C slave设备写出的输出数据并将输出数据转换为第一控制信号发送至输出驱动模块；控制模块基于I2C slave设备的工作模式输出第二控制信号至输出驱动模块；输入驱动模块接收输入信号，并将输入信号转换为输入数据发送至数据输入模块，以使数据输入模块将输入数据写入至I2C slave设备；输出驱动模块根据第一控制信号和第二控制信号输出信号。实现不会有倒灌电流，而且不影响正常数据的传输，且在输入模式或开漏输出模式时，输入输出节点的电压可以高于电源电压节点的电压，应用范围更广泛。

Description

输入输出电路

技术领域

本公开的实施例涉及集成电路技术领域以及相关技术领域，具体地，涉及适用于一种输入输出电路。

背景技术

GPIO(General Purpose Input Output，通用输入/输出端口)的引脚与外部硬件设备连接，可实现与外部通讯、控制外部硬件或者采集外部硬件数据的功能。GPIO共有8种工作模式，包括4种输入模式：上拉输入、下拉输入、浮空输入和模拟输入，4种输出模式：推挽输出、开漏输出、推挽复用输出和开漏复用输出，其中，开漏复用输出和开漏输出统称为开漏输出。

现有技术中，I2C Slave设备通过与三个寄存器模块(数据输入模块Input DataRegister、数据输出模块Output Data Register和控制模块Output Config Register)进行通信进而采集输入数据或控制输出数据。输入驱动模块Input Driver在输入模式和输出模式时都工作，输出驱动模块Output Driver部分只在输出模式时工作。由PMOS管Mpout和NMOS管Mnout组成的单元电路使得GPIO具有“推挽输出”和“开漏输出”的模式。外部上拉电路用于开漏输出模式，当Mnout截止，通过外部电源电压Vpu和上拉电阻Rpu将输入输出节点I/OPin的输入输出电压Vio拉高。当GPIO电路处于浮空输入模式时，输入输出节点I/O Pin的电平信号通过施密特触发器Schmitt_1直接进入输入数据寄存器，即输入输出节点I/OPin的的电平状态完全由外部输入决定。如果在该引脚悬空(在无信号输入)的情况下，读取该端口的电平是不确定的。此时，输出驱动模块Output Driver中的PMOS管Mpout和NMOS管Mnout都应截止，即ngate＝0V，pgate＝Vcc。假设Vth_Mpout为Mpout的阈值电压，Vt_D1为PMOS漏端到衬底NW寄生体二极管的开启电压。此时输入输出节点I/O Pin的电平信号最高不能超过Vcc+Min(Vth_Mpout,Vt_D1)，否则会有从输入输出节点到电源电压节点的倒灌电流，电流过大时可能导致PMOS管Mpout烧毁。在开漏输出模式下，输出驱动模块OutputDriver中的PMOS管Mpout应截止，即pgate＝Vcc。由NMOS管Mnout的开启和关断来控制输入输出节点I/O Pin的电平。当输出需要为高时，Mnout截止，即ngate＝0V，外部电源电压Vpu通过电阻Rpu将输入输出节点I/O Pin的电压拉高到Vpu。如果Vpu>Vcc+Min(Vth_Mpout，Vt_D1)，Mpout或D1会导通，Vio会比Vpu电位低。当Mpout或D1中的电流过大，可能导致Vio不能满足后级电路的输出高电平要求。

基于以上两个缺点，需要解决输入输出节点I/O Pin输入输出电压Vio比电源节点电压Vcc高时的漏电问题。

发明内容

本文中描述的实施例提供了一种输入输出电路，解决现有技术存在的问题。

根据本公开的第一方面，提供了一种输入输出电路，包括：数据输入模块、数据输出模块、控制模块、输入驱动模块和输出驱动模块；

所述数据输入模块，被配置为采集输入数据并读入至I2C slave设备；

所述数据输出模块，被配置为接收I2C slave设备写出的输出数据并将所述输出数据转换为第一控制信号发送至所述输出驱动模块；

所述控制模块，被配置为基于所述I2C slave设备的工作模式输出第二控制信号至所述输出驱动模块；

所述输入驱动模块，被配置为接收输入信号，并将所述输入信号转换为输入数据发送至数据输入模块，以使所述数据输入模块将所述输入数据写入至所述I2C slave设备；

所述输出驱动模块，被配置为根据所述第一控制信号和所述第二控制信号输出信号。

在本公开一些实施例中，所述输出驱动模块包括逻辑控制单元、最大电压生成单元和电平信号生成单元；

所述逻辑控制单元，被配置为根据所述第一控制信号、所述第二控制信号和目标电压生成第一驱动信号和第二驱动信号；

所述最大电压生成单元，被配置为根据输入输出节点的输入电压和电源电压节点的电源电压输出目标电压，其中，所述目标电压为所述输入输出节点的输入电压和所述电源电压节点的电源电压中最大电压值；

所述电平信号生成单元，被配置为根据所述第一驱动信号和所述第二驱动信号输出电平信号。

在本公开一些实施例中，所述逻辑控制单元包括或门、第一非门、第二非门、第一晶体管、第二晶体管、第三晶体管和与非门；

所述或门的第一端与所述控制模块的第一输出端电连接，所述或门的第二端与所述控制模块的第二输出端电连接，所述或门的第三端与电源电压节点电连接，所述或门的第四端与所述第一非门的第一端电连接，所述第一非门的第二端与电源电压节点电连接，所述第一非门的第三端分别与所述第二非门的第一端、所述第三晶体管的第一端和所述与非门的第一端电连接，所述第二非门的第二端与最大电压生成节点电连接，所述第二非门的第三端分别与所述第一晶体管的第一端和所述第二晶体管的第一端电连接，所述第一晶体管的第二端和所述第二晶体管的第二端与所述电源电压节点电连接，所述第一晶体管的第三端、所述第一晶体管的第四端、所述第二晶体管的第四端、所述第三晶体管的第二端和所述第三晶体管的第四端分别与所述最大电压生成节点电连接，所述第二晶体管的第三端和所述第三晶体管的第三端与所述与非门的第三端电连接，所述与非门的第二端与所述数据输出模块电连接。

在本公开一些实施例中，所述最大电压生成单元包括第四晶体管和第五晶体管；

所述第四晶体管的第一端和所述第五晶体管的第二端分别与所述电源电压节点电连接，所述第四晶体管的第二端和所述第五晶体管的第一端与所述输入输出节点电连接，所述第四晶体管的第三端、所述第四晶体管的第四端、所述第五晶体管的第三端和所述第五晶体管的第四端分别与最大电压生成节点电连接。

在本公开一些实施例中，所述电平信号生成单元包括第一输出晶体管、第二输出晶体管和二极管，所述第一输出晶体管的第一端与所述逻辑控制单元的第一输出端电连接，所述第一输出晶体管的第二端与所述电源电压节点电连接，所述第一输出晶体管的第三端、所述二极管的第一端和所述第二输出晶体管的第二端与所述输入输出节点电连接，所述第一输出晶体管的第四端和所述二极管的第二端与所述第三晶体管的第四端电连接，所述第二输出晶体管的第一端与所述逻辑控制单元的第二输出端电连接，所述第二输出晶体管的第三端与接地节点电连接。

在本公开一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第一输出晶体管为PMOS晶体管，所述第二输出晶体管为NMOS晶体管。

在本公开一些实施例中，还包括第一电阻，所述第一电阻的第一端与外部电源节点电连接，所述第一电阻的第二端与输入输出节点电连接。

在本公开一些实施例中，所述输入驱动模块包括触发单元和开关单元；

其中，所述触发单元被配置为接收输入信号，并将所述输入信号转换为输入数据发送至数据输入模块；

所述开关单元，被配置为通过控制开关单元包括的第一开关和第二开关的导通状态，在I2C slave设备为输入模式时实现上拉输入和下拉输入。

在本公开一些实施例中，所述开关单元包括第一开关、第二开关、第二电阻和第三电阻，所述第一开关的第一端与电源电压节点电连接，所述第一开关的第二端与第二电阻电连接，所述第二电阻的第二端和所述第三电阻的第一端分别与输入输出节点电连接，所述第三电阻的第二端与第二开关的第一端电连接，所述第二开关的第二端与接地节点电连接。

在本公开一些实施例中，所述触发单元包括触发器；所述触发器的第一端分别与所述第一开关的第二端和所述第二开关的第一端电连接，所述触发器的第二端与所述输入输出模块电连接。

本公开实施例提供的输入输出电路，数据输入模块采集输入数据并读入至I2Cslave设备；数据输出模块接收I2C slave设备写出的输出数据并将输出数据转换为第一控制信号发送至输出驱动模块；控制模块基于I2C slave设备的工作模式输出第二控制信号至输出驱动模块；输入驱动模块接收输入信号，并将输入信号转换为输入数据发送至数据输入模块，以使数据输入模块将输入数据写入至I2C slave设备；输出驱动模块根据第一控制信号和第二控制信号输出信号。实现不会有倒灌电流，而且不影响正常数据的传输，且在输入模式或开漏输出模式时，输入输出节点的电压可以高于电源电压节点的电压，应用范围更广泛。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是本公开实施例提供的一种输入输出电路的结构示意图；

图2是本公开实施例提供的另一种输入输出电路的结构示意图。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

基于现有技术存在的问题，本公开实施例提供一种输入输出电路，图1是本公开实施例提供的一种输入输出电路的结构示意图，如图1所示，输入输出电路包括：数据输入模块10、数据输出模块20、控制模块30、输入驱动模块40和输出驱动模块50；数据输入模块10，被配置为采集输入数据并读入至I2Cslave设备100；数据输出模块20，被配置为接收I2Cslave设备100写出的输出数据并将输出数据转换为第一控制信号发送至输出驱动模块50；控制模块30，被配置为基于I2C slave设备100的工作模式输出第二控制信号至输出驱动模块50；输入驱动模块40，被配置为接收输入信号，并将输入信号转换为输入数据发送至数据输入模块，以使数据输入模块10将输入数据写入至I2C slave设备100；输出驱动模块50，被配置为根据第一控制信号和第二控制信号输出信号。

结合图1，I2C Slave设备与数据输入模块、数据输出模块、控制模块通信连接，实现采集输入数据以及输出数据，其中，数据输入模块在输入模式和输出模式时都工作，数据输出模块只在输出模式时工作。

在本公开实施例中，输入驱动模块40将输入信号(输入信号可以为电平信号，也可以为电压信号)转换为输入数据后发送至数据输入模块10，通过数据输入模块10读入I2Cslave设备100，数据输出模块20将I2C slave设备100写出的输出数据转换为第一控制信号发送至输出驱动模块50，在控制模块30输出的第二控制信号的作用下，输出驱动模块50根据第一控制信号和第二控制信号进行逻辑转换后输出第一驱动信号至第一输出晶体管Mpout，输出第二驱动信号至第二晶体管Mnout，基于第一驱动信号控制第一晶体管Mpout的导通状态，基于第二驱动信号控制第二晶体管Mnout的导通状态，进而实现输出信号(高电平信号或低电平信号)的输出，其中，控制模块30根据I2C slave设备100的工作模式输出对应的控制信号至输出驱动模块50，以控制输出驱动模块50的工作状态。

作为具体的实施方式，输出驱动模块50包括逻辑控制单元、最大电压生成单元和电平信号生成单元；逻辑控制单元，被配置为根据第一控制信号和第二控制信号和目标电压生成第一驱动信号和第二驱动信号；最大电压生成单元，被配置为根据输入输出节点的输入电压和电源电压节点的电源电压输出目标电压，其中，目标电压为输入输出节点的输入电压和电源电压节点的电源电压中最大电压值；电平信号生成单元，被配置为根据第一驱动信号和第二驱动信号输出电平信号。

结合图2，通过设置驱动模块包括逻辑控制单元、最大电压生成单元和电平信号生成单元，当I2C slave设备处于输入模式时，控制模块的第一端输出的第二控制信号为高电平，当I2C slave设备处于开漏输出模式时，控制模块的第二端输出的第二控制信号也为高电平，因此，当I2C slave设备处于输入模式或开漏输出模式时，逻辑控制单元输出的第一驱动信号为高电平。此外，逻辑控制单元输出的第一驱动信号为高电平时所对应的电压值与最大电压生成单元的输出节点的输出电压有关，而最大电压生成单元的输出节点是最大电压生成节点，因此，第一驱动信号为高电平时所对应的电压值为最大电压生成节点的输出电压。由于最大电压生成单元输出输入输出节点和电源电压节点对应的电压最大值，因此，逻辑控制单元输出的第一驱动信号为高电平且高电平所对应的电压数值为最大电压生成节点的输出电压，也即第一输出晶体管的第一端接收的第一驱动信号为最大电压生成节点的输出电压，因此，在输入模式时，无论输入输出节点的输入电压大于电源电压节点的电源电压，还是输入输出节点的输入电压小于电源电压节点的电源电压，第一输出晶体管Mpout均处于截止状态。此外，由于第一输出晶体管的第一端接收的第一驱动信号为最大电压生成节点的输出电压，因此，当输入输出节点的输入电压大于电源电压节点的电源电压时，第一输出晶体管的第一端接收的第一驱动信号为输入输出节点的输入电压，因此第一输出晶体管Mpout截止，而二极管D1为第一输出晶体管Mpout漏端到衬底N阱的寄生体二极管，本发明通过将N阱接到Vmax，也解决了二极管D1倒灌电流的问题，因此不会有从输入输出节点到电源电压节点的倒灌电流。因此，对于输入模式，输入输出节点的电位可以高于电源电压节点的电位，且不会出现倒灌电流对第一输出晶体管的损坏。

此外，在I2C slave设备处于开漏输出模式时，逻辑控制单元根据数据输出模块输出的第一控制信号输出第二驱动信号，当数据输出模块输出的第一控制信号为高电平时，逻辑控制单元输出的第二驱动信号为高电平，当数据输出模块输出的第一控制信号为低电平时，逻辑控制单元输出的第二驱动信号为低电平，第二输出晶体管Mnout根据第二驱动信号打开或关断，输入输出节点根据第二输出晶体管Mnout的开启和关断来确定输入输出节点的输出电平的高低。当输入输出节点的输出电平需要为高电平时，逻辑控制单元输出第二驱动信号为低电平，第二输出晶体管Mnout截止，即第二输出晶体管的第一端电压为0V，外部电源节点通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值，当输入输出节点的输出电平需要为低电平时，逻辑控制单元输出第二驱动信号为高电平，第二输出晶体管Mnout导通，通过第二输出晶体管将输入输出节点的电压值拉低。此外，当输入输出节点的输出电平需要为高电平时，由于外部电源节点通过第一电阻将输入输出节点节点拉高到外部电源节点所对应的电压值，即使外部电源节点通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值大于Vcc+Min(Vth_Mpout，Vt_D1)，由于第一输出晶体管的第一端的接收的第一驱动信号为输入输出节点的输入电压，因此第一输出晶体管Mpout截止，而二极管D1为第一输出晶体管Mpout漏端到衬底N阱的寄生体二极管，本发明通过将N阱接到Vmax，也解决了二极管D1倒灌电流的问题，因此不会有从输入输出节点到电源电压节点的倒灌电流。

当I2C slave设备处于推挽输出模式时，控制模块的第一端和第二端输出的第二控制信号均为低电平，而在推挽输出模式下，输入输出节点的输出的电平信号所对应的电压不会比电源电压节点所对应的电源电压高，因此，最大电压生成单元输出的电压值为电源电压节点所对应的电源电压Vcc。此外，在推挽输出模式时，逻辑控制单元输出的第一驱动信号与数据输出模块输出的第一控制信号有关，即在推挽输出模式时，输入输出电路可以正常进行信号的输出。

在具体的实施方式中，如图2所示，逻辑控制单元包括或门OR、第一非门l1、第二非门l2、第一晶体管Mp1、第二晶体管Mp2、第三晶体管Mp3和与非门NAND；或门OR的第一端与控制模块的第一输出端电连接，或门OR的第二端与控制模块的第二输出端电连接，或门OR的第三端与电源电压节点Vcc电连接，或门OR的第四端与第一非门l1的第一端电连接，第一非门l1的第二端与电源电压节点Vcc电连接，第一非门l1的第三端分别与第二非门l2的第一端、第三晶体管Mp3的第一端和与非门NAND的第一端电连接，第二非门l2的第二端与最大电压生成节点Vmax电连接，第二非门l2的第三端分别与第一晶体管Mp1的第一端和第二晶体管Mp2的第一端电连接，第一晶体管Mp1的第二端和第二晶体管Mp2的第二端与电源电压节点Vcc电连接，第一晶体管Mp1的第三端、第一晶体管Mp1的第四端、第二晶体管Mp2的第四端、第三晶体管MP3的第二端和第三晶体管Mp3的第四端分别与最大电压生成节点Vmax电连接，第二晶体管Mp2的第三端和第三晶体管Mp3的第三端与与非门NAND的第三端电连接，与非门NAND的第二端与数据输出模块电连接。

最大电压生成单元包括第四晶体管Mp4和第五晶体管Mp5；第四晶体管Mp4的第一端和第五晶体管Mp5的第二端分别与电源电压节点Vcc电连接，第四晶体管Mp4的第二端和第五晶体管Mp5的第一端与输入输出节点Vio电连接，第四晶体管Mp4的第三端、第四晶体管Mp4的第四端、第五晶体管Mp5的第三端和第五晶体管Mp5的第四端分别与最大电压生成节点Vmax电连接。

电平信号生成单元包括第一输出晶体管Mpout、第二输出晶体管Mnout和二极管D1，第一输出晶体管Mpout的第一端与逻辑控制单元的第一输出端电连接，第一输出晶体管Mpout的第二端与电源电压节点Vcc电连接，第一输出晶体管Mpout的第三端、二极管D1的第一端和第二输出晶体管Mnout的第二端与输入输出节点Vio电连接，第一输出晶体管Mpout的第四端和二极管D1的第二端与第三晶体管Mp3的第四端电连接，第二输出晶体管Mnout的第一端与逻辑控制单元的第二输出端电连接，第二输出晶体管Mnout的第三端与接地节点电连接。

其中，第一晶体管Mp1、第二晶体管Mp2、第三晶体管Mp3、第四晶体管Mp4、第五晶体管Mp5和第一输出晶体管Mpout为PMOS晶体管，第二输出晶体管Mnout为NMOS晶体管。

结合图2，当I2C slave设备处于输入模式时，控制模块的第一端输出的第二控制信号为高电平，或门OR输出高电平，第一非门l1输出低电平，第二非门l2输出高电平，第一晶体管Mp1和第二晶体管Mp2截止，第三晶体管Mp3导通，节点Vcc_logic＝Vmax，与非门NAND无论数据输出模块输出高电平还是低电平，均输出高电平，也即逻辑控制单元输出的第一驱动信号为高电平，高电平的电压值为Vcc_logic＝Vmax＝Max(Vio，Vcc)。Vmax为最大电压生成节点Vmax的输出电压，因此，第一驱动信号为高电平时所对应的电压值为最大电压生成单元的输出节点的输出电压，由于最大电压生成单元输出输入输出节点Vio和电源电压节点Vcc对应的电压最大值，因此，逻辑控制单元输出的第一驱动信号为高电平且高电平所对应的电压数值为最大电压生成节点的输出电压，也即第一输出晶体管Mpout的第一端接收的第一驱动信号为最大电压生成节点的输出电压，因此，无论输入输出节点的输出电压大于电源电压节点的电源电压，还是输入输出节点的输出电压小于电源电压节点的电源电压，第一输出晶体管Mpout均处于截止状态。此外，由于第一输出晶体管的第一端接收的第一驱动信号为最大电压生成节点的输出电压，因此，当输入输出节点的输入电压大于电源电压节点的电源电压时，第一输出晶体管的第一端的接收的第一驱动信号为输入输出节点的输入电压，因此第一输出晶体管Mpout截止，而二极管D1为第一输出晶体管Mpout漏端到衬底N阱的寄生体二极管，本发明通过将N阱接到Vmax，也解决了二极管D1倒灌电流的问题，因此不会有从输入输出节点到电源电压节点的倒灌电流。因此，对于输入模式，输入输出节点的电位可以高于电源电压节点的电位，且不会出现倒灌电流对第一输出晶体管的损坏。

同理，I2C slave设备处于开漏输出模式时逻辑控制单元、最大电压生成单元和电平信号生成单元的工作原理与输入模式的工作原理相同，逻辑控制单元根据数据输出模块输出的第一控制信号输出第二驱动信号，当数据输出模块输出的第一控制信号为高电平时，逻辑控制单元输出的第二驱动信号为高电平，当数据输出模块输出的第一控制信号为低电平时，逻辑控制单元输出的第二驱动信号为低电平，第二输出晶体管Mnout根据第二驱动信号打开或关断，输入输出节点根据第二输出晶体管Mnout的开启和关断来确定输入输出节点的输出电平的高低。当输入输出节点的输出电平需要为高电平时，逻辑控制单元输出第二驱动信号为低电平，第二输出晶体管Mnout截止，即第二输出晶体管的第一端电压为0V，外部电源节点通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值，当输入输出节点的输出电平需要为低电平时，逻辑控制单元输出第二驱动信号为高电平，第二输出晶体管Mnout导通，通过第二输出晶体管将输入输出节点的电压值拉低。此外，当输入输出节点的输出电平需要为高电平时，由于外部电源节点通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值，即使外部电源节点通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值大于Vcc+Min(Vth_Mpout，Vt_D1)，由于第一输出晶体管的第一端的接收的第一驱动信号为输入输出节点的输入电压，因此第一输出晶体管Mpout截止，而二极管D1为第一输出晶体管Mpout漏端到衬底N阱的寄生体二极管，本发明通过将N阱接到Vmax，也解决了二极管D1倒灌电流的问题，因此不会有从输入输出节点到电源电压节点的倒灌电流。

在上述实施例的基础上，继续参见图2，输入输出电路还包括第一电阻Rpu，第一电阻Rpu的第一端与外部电源节点电连接，第一电阻Rpu的第二端与输入输出节点电连接。

通过设置输入输出电路还包括第一电阻，第一电阻与外部电源节点电连接，当I2Cslave设备处于开漏输出模式，且期望输入输出节点输出高电平信号时，通过第一电阻将输入输出节点拉高到外部电源节点所对应的电压值，满足在开漏输出模式下，输入输出电路输出高电平的需求。

在上述实施例的基础上，继续参见图1，输入驱动模块包括触发单元和开关单元；其中，触发单元被配置为接收输入信号，并将输入信号转换为输入数据发送至数据输入模块；开关单元，被配置为通过控制开关单元包括的第一开关和第二开关的导通状态，在I2Cslave设备为输入模式时实现上拉输入和下拉输入。

其中，开关单元包括第一开关、第二开关、第二电阻和第三电阻，第一开关的第一端与电源电压节点电连接，第一开关的第二端与第二电阻电连接，第二电阻的第二端和第三电阻的第一端分别与输入输出节点电连接，第三电阻的第二端与第二开关的第一端电连接，第二开关的第二端与接地节点电连接。

结合图1，通过设置驱动模块包括触发单元和开关单元，其中，触发单元包括触发器，开关单元包括第一开关、第二开关、第二电阻和第三电阻，其中，在I2C slave设备为浮空输入模式时，将输入输出节点的电平信号通过触发器发送至数据输入模块，在I2C slave设备为上拉输入模式时，通过第一开关和第二电阻实现，在I2C slave设备为下拉输入模式时，通过第二开关和第三电阻实现。

本公开实施例提供的输入输出电路，数据输入模块采集输入数据并读入至I2Cslave设备；数据输出模块接收I2C slave设备写出的输出数据并将输出数据转换为第一控制信号发送至输出驱动模块；控制模块基于I2C slave设备的工作模式输出第二控制信号至输出驱动模块；输入驱动模块接收输入信号，并将输入信号转换为输入数据发送至数据输入模块，以使数据输入模块将输入数据写入至I2C slave设备；输出驱动模块根据第一控制信号和第二控制信号输出信号。实现不会有倒灌电流，而且不影响正常数据的传输，且在输入模式或开漏输出模式时，输入输出节点的电压可以高于电源电压节点的电压，应用范围更广泛。

在上述实施例的基础上，本公开实施例还提供一种电子设备，包括上述实施例任一项所述的输入输出电路，具有上述任一项实施例所述的有益效果，本公开实施例不对此进行一一举例说明。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种输入输出电路，其特征在于，包括：数据输入模块、数据输出模块、控制模块、输入驱动模块和输出驱动模块；

所述数据输入模块，被配置为采集输入数据并读入至I2C slave设备；

所述数据输出模块，被配置为接收I2C slave设备写出的输出数据并将所述输出数据转换为第一控制信号发送至所述输出驱动模块；

所述控制模块，被配置为基于所述I2C slave设备的工作模式输出第二控制信号至所述输出驱动模块；

所述输入驱动模块，被配置为接收输入信号，并将所述输入信号转换为输入数据发送至数据输入模块，以使所述数据输入模块将所述输入数据写入至所述I2C slave设备；

所述输出驱动模块，被配置为根据所述第一控制信号和所述第二控制信号输出信号。

2.根据权利要求1所述的输入输出电路，其特征在于，所述输出驱动模块包括逻辑控制单元、最大电压生成单元和电平信号生成单元；

所述逻辑控制单元，被配置为根据所述第一控制信号、所述第二控制信号和目标电压生成第一驱动信号和第二驱动信号；

所述最大电压生成单元，被配置为根据输入输出节点的输入电压和电源电压节点的电源电压输出目标电压，其中，所述目标电压为所述输入输出节点的输入电压和所述电源电压节点的电源电压中最大电压值；

所述电平信号生成单元，被配置为根据所述第一驱动信号和所述第二驱动信号输出电平信号。

3.根据权利要求2所述的输入输出电路，其特征在于，所述逻辑控制单元包括或门、第一非门、第二非门、第一晶体管、第二晶体管、第三晶体管和与非门；

所述或门的第一端与所述控制模块的第一输出端电连接，所述或门的第二端与所述控制模块的第二输出端电连接，所述或门的第三端与电源电压节点电连接，所述或门的第四端与所述第一非门的第一端电连接，所述第一非门的第二端与电源电压节点电连接，所述第一非门的第三端分别与所述第二非门的第一端、所述第三晶体管的第一端和所述与非门的第一端电连接，所述第二非门的第二端与最大电压生成节点电连接，所述第二非门的第三端分别与所述第一晶体管的第一端和所述第二晶体管的第一端电连接，所述第一晶体管的第二端和所述第二晶体管的第二端与所述电源电压节点电连接，所述第一晶体管的第三端、所述第一晶体管的第四端、所述第二晶体管的第四端、所述第三晶体管的第二端和所述第三晶体管的第四端分别与所述最大电压生成节点电连接，所述第二晶体管的第三端和所述第三晶体管的第三端与所述与非门的第三端电连接，所述与非门的第二端与所述数据输出模块电连接。

4.根据权利要求3所述的输入输出电路，其特征在于，所述最大电压生成单元包括第四晶体管和第五晶体管；

所述第四晶体管的第一端和所述第五晶体管的第二端分别与所述电源电压节点电连接，所述第四晶体管的第二端和所述第五晶体管的第一端与所述输入输出节点电连接，所述第四晶体管的第三端、所述第四晶体管的第四端、所述第五晶体管的第三端和所述第五晶体管的第四端分别与最大电压生成节点电连接。

5.根据权利要求4所述的输入输出电路，其特征在于，所述电平信号生成单元包括第一输出晶体管、第二输出晶体管和二极管，所述第一输出晶体管的第一端与所述逻辑控制单元的第一输出端电连接，所述第一输出晶体管的第二端与所述电源电压节点电连接，所述第一输出晶体管的第三端、所述二极管的第一端和所述第二输出晶体管的第二端与所述输入输出节点电连接，所述第一输出晶体管的第四端和所述二极管的第二端与所述第三晶体管的第四端电连接，所述第二输出晶体管的第一端与所述逻辑控制单元的第二输出端电连接，所述第二输出晶体管的第三端与接地节点电连接。

6.根据权利要求5所述的输入输出电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第一输出晶体管为PMOS晶体管，所述第二输出晶体管为NMOS晶体管。

7.根据权利要求1所述的输入输出电路，其特征在于，还包括第一电阻，所述第一电阻的第一端与外部电源节点电连接，所述第一电阻的第二端与输入输出节点电连接。

8.根据权利要求1所述的输入输出电路，其特征在于，所述输入驱动模块包括触发单元和开关单元；

其中，所述触发单元被配置为接收输入信号，并将所述输入信号转换为输入数据发送至数据输入模块；

所述开关单元，被配置为通过控制开关单元包括的第一开关和第二开关的导通状态，在I2C slave设备为输入模式时实现上拉输入和下拉输入。

9.根据权利要求8所述的输入输出电路，其特征在于，所述开关单元包括第一开关、第二开关、第二电阻和第三电阻，所述第一开关的第一端与电源电压节点电连接，所述第一开关的第二端与第二电阻电连接，所述第二电阻的第二端和所述第三电阻的第一端分别与输入输出节点电连接，所述第三电阻的第二端与第二开关的第一端电连接，所述第二开关的第二端与接地节点电连接。

10.根据权利要求9所述的输入输出电路，其特征在于，所述触发单元包括触发器；所述触发器的第一端分别与所述第一开关的第二端和所述第二开关的第一端电连接，所述触发器的第二端与所述输入输出模块电连接。