CN116403999A - 静态随机存取存储器的布局图案 - Google Patents

静态随机存取存储器的布局图案 Download PDF

Info

Publication number
CN116403999A
CN116403999A CN202111588319.7A CN202111588319A CN116403999A CN 116403999 A CN116403999 A CN 116403999A CN 202111588319 A CN202111588319 A CN 202111588319A CN 116403999 A CN116403999 A CN 116403999A
Authority
CN
China
Prior art keywords
pull
transistor
down transistor
structures
layout pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111588319.7A
Other languages
English (en)
Inventor
黄俊宪
郭有策
王淑如
陈建宏
黄莉萍
曾俊砚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202111588319.7A priority Critical patent/CN116403999A/zh
Priority to US17/583,225 priority patent/US20230207648A1/en
Publication of CN116403999A publication Critical patent/CN116403999A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种静态随机存取存储器的布局图案，至少包含一PU1(第一上拉晶体管)、一PU2(第二上拉晶体管)、一PD1A(第一下拉晶体管)、一PD1B(第二下拉晶体管)、一PD2A(第三下拉晶体管)、一PD2B(第四下拉晶体管)、一PG1A(第一存取晶体管)、一PG1B(第二存取晶体管)、一PG2A(第三存取晶体管)、一PG2B(第四存取晶体管)位于该基底上，其中该PD1A与该PD1B相互并联，该PD2A与该PD2B相互并联，其中该多个栅极结构中包含有一第一J状栅极结构，且该第一J状栅极结构为一体成形的结构。

Description

静态随机存取存储器的布局图案
技术领域
本发明涉及一种静态随机存取存储器(static random access memory，SRAM)，尤其是涉及一种提高下拉晶体管(pull-down transistor，PD)效能的静态随机存取存储器(SRAM)的布局图案。
背景技术
在一嵌入式静态随机存取存储器(embedded static random access memory,embedded SRAM)中，包含有逻辑电路(logic circuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种易失性(volatile)的存储单元(memory cell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属易失性存储器的动态随机存取存储器(Dynamic Random Access Memory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在计算机系统中当作快取存储器(cache memory)等的应用。
然而随着制作工艺线宽与曝光间距的缩减，现今SRAM元件的制作难以利用现有的架构曝出所要的图案。因此如何改良现有SRAM元件的架构来提升曝光的品质即为现今一重要课题。
发明内容
本发明提供一种静态随机存取存储器(SRAM)的布局图案，至少包含多个鳍状结构位于一基底上，多个栅极结构位于该基底上，其中该多个栅极结构跨越该多个鳍状结构，构成一PU1(第一上拉晶体管)、一PU2(第二上拉晶体管)、一PD1A(第一下拉晶体管)、一PD1B(第二下拉晶体管)、一PD2A(第三下拉晶体管)、一PD2B(第四下拉晶体管)、一PG1A(第一存取晶体管)、一PG1B(第二存取晶体管)、一PG2A(第三存取晶体管)、一PG2B(第四存取晶体管)位于该基底上，其中该PD1A与该PD1B相互并联，该PD2A与该PD2B相互并联，其中该多个栅极结构中包含有一第一J状栅极结构，该第一J状栅极结构跨越一部分该些鳍状结构，并构成该PU1、该PD1A与该PD1B，该第一J状栅极结构包含有一长边结构、一短边结构以及一连接结构，且该第一J状栅极结构为一体成形的结构。
本发明在不增加额外制作工艺的情况下，制作出弯曲形状的栅极结构，可以有效地利用元件的面积，并且降低单位面积内，可能产生的应力不均的问题，缩减元件的尺寸并且提高元件稳定度。
附图说明
图1为本发明静态随机存取存储器中一组静态随机存取存储器(SRAM)存储单元的电路图；
图2～图4为本发明一优选实施例的一静态随机存取存储器的布局图；
图5为图4中沿着剖面线A-A’所得的剖面结构示意图。
主要元件符号说明
10:基底
100:静态随机存取存储器单元
F:鳍状结构
G:栅极结构
G1:栅极结构
G2:栅极结构
G3:栅极结构
G4:栅极结构
G5:栅极结构
G6:栅极结构
G1A:长边结构
G1B:连接结构
G1C:短边结构
G4A:长边结构
G4B:连接结构
G4C:短边结构
M1:金属导线
M2:金属导线
MP:金属层
MD:金属层
N1:节点
N2:节点
N3:节点
N4:节点
PU1:第一上拉晶体管
PU2:第二上拉晶体管
PD1A:第一下拉晶体管
PD1B:第二下拉晶体管
PD2A:第三下拉晶体管
PD2B:第四下拉晶体管
PG1A:第一存取晶体管
PG1B:第二存取晶体管
PG2A:第三存取晶体管
PG2B:第四存取晶体管
BLA:第一位线
BLB:第二位线
BLBA:第三位线
BLBB:第四位线
R:区域
Vcc:电压源
Vss:电压源
Via0:接触柱
Via1:接触柱
WLA:第一字线
WLB:第二字线
具体实施方式
为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其时指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
图1为本发明静态随机存取存储器中一组静态随机存取存储器(SRAM)存储单元的电路图。如图1所示，一静态随机存取存储器单元100包含一第一反向器(inverter)以及一第二反向器(inverter)交互耦合。第一反向器包含一第一上拉晶体管PU1可例如为一P形晶体管、一第一下拉晶体管PD1-A可例如为一N形晶体管以及一第二下拉晶体管PD1B可例如为一N形晶体管。第二反向器包含一第二上拉晶体管PU2可例如为一P形晶体管、一第三下拉晶体管PD2A可例如为一N形晶体管以及一第四下拉晶体管PD2B可例如为一N形晶体管。其中，第一下拉晶体管PD1-A与第二下拉晶体管PD1B相互并联，第三下拉晶体管PD2-A与第四下拉晶体管PD2B相互并联。第一上拉晶体管PU1的漏极连接到节点N1，第一下拉晶体管PD1A以及第二下拉晶体管PD1B的漏极连接到节点N2，其中节点N1与节点N2又彼此连接。同样地，第二上拉晶体管PU2的漏极连接到节点N3，第三下拉晶体管PD2A以及第四下拉晶体管PD2B的漏极连接到节点N4，其中节点N3与节点N又彼此连接。第一上拉晶体管PU1、第一下拉晶体管PD1A以及第二下拉晶体管PD1B的栅极节点电连接节点N3或节点N4。第二上拉晶体管PU2、第三下拉晶体管PD2A以及第四下拉晶体管PD2B的栅极节点又电连接节点N1或节点N2。第一下拉晶体管PD1A、第二下拉晶体管PD1B、第三下拉晶体管PD2A以及第四下拉晶体管PD2B的源极节点电连接一电压源Vss。在一实施例中，第一下拉晶体管PD1A及第二下拉晶体管PD1B的源极节点可电连接一电压源，而第三下拉晶体管PD2A以及第四下拉晶体管PD2B的源极节点又可电连接另一电压源，而此两电压源彼此电连接而形成同一条电压源Vss，但本发明不以此为限。第一上拉晶体管PU1及第二上拉晶体管PU2的源极节点电连接一电压源Vcc。
再者，静态随机存取存储器单元100包含一第一端口Port-A以及一第二端口Port-B。第一端口Port-A以及第二端口Port-B各至少包含一存取元件。在本实施例中，第一端口Port-A包含一第一存取元件PG1A以及一第三存取元件PG2A，且第二端口Port-B包含一第二存取元件PG1B以及一第四存取元件PG2B。在本实施例中，第一存取元件PG1A、第二存取元件PG1B、第三存取元件PG2A及第四存取元件PG2B都为N形晶体管，但本发明不以此为限。
详细而言，第一存取元件PG1A的漏极节点电连接一第一位线BLA，第一存取元件PG1A的源极节点电连接节点N1，而第一存取元件PG1A的栅极节点电连接一第一字线WLA。第二存取元件PG1B的漏极节点电连接一第二位线BLB，第二存取元件PG1B的源极节点电连接节点N2(节点N1与节点N2又彼此连接)，而第二存取元件PG1B的栅极节点电连接一第二字线WLB。第三存取元件PG2A的漏极节点电连接一第三位线BLBA，第三存取元件PG2A的源极节点电连接节点N3，而第三存取元件PG2A的栅极节点电连接第一字线WLA。第四存取元件PG2B的漏极节点电连接一第四位线BLBB，第四存取元件PG2B的源极节点电连接节点N4(节点N3与节点N4又彼此连接)，而第四存取元件PG2B的栅极节点电连接第二字线WLB。在本实施例中，第一存取元件PG1A以及第三存取元件PG2A的栅极节点直接电连接至一共用第一字线WLA，而第二存取元件PG1B以及第四存取元件PG2B的栅极节点电连接至一共用第二字线WLB。换言之，连接第一存取元件PG1A的栅极节点的第一字线WLA与连接第三存取元件PG2A的栅极节点的第一字线WLA互相电连接；连接第二存取元件PG1B的栅极节点的第二字线WLB与连接第四存取元件PG2B的栅极节点的第二字线WLB互相电连接。
承上，以上的10颗晶体管也可包含其他P形晶体管及N形晶体管的组合，且本发明的静态随机存取存储器单元100可应用于平面晶体管或多栅极场效晶体管中。
图2～图4为本发明一优选实施例的一静态随机存取存储器的布局图。在本实施例中，静态随机存取存储器单元100位于一区域R内，并设于一基底10上，例如一硅基底或硅覆绝缘(SOI)基板，基底10上设有多条相互平行排列的鳍状结构F，且各鳍状结构F周围设有浅沟隔离(图未示)。
此外，基底10上包含有多个栅极结构G，上述各晶体管(包含第一上拉晶体管PU1、第二上拉晶体管PU2、第一下拉晶体管PD1A、第二下拉晶体管PD1B、第三下拉晶体管PD2A、第四下拉晶体管PD2B、第一存取晶体管PG1A、第二存取晶体管PG1B、第三存取晶体管PG2A以及第四存取晶体管PG2B)都包含有一栅极结构G跨越于至少一鳍状结构F上，并构成各晶体管。
如图2所示，为了明确定义各栅极结构G的位置，将栅极结构G区分为第一栅极结构G1、第二栅极结构G2、第三栅极结构G3、第四栅极结构G4、第五栅极结构G5与第六栅极结构G6。其中第一栅极结构G1跨越于鳍状结构F上形成第一上拉晶体管PU1、第一下拉晶体管PD1A以及第二下拉晶体管PD1B；第二栅极结构G2跨越于鳍状结构F上形成第一存取晶体管PG1A；第三栅极结构G3跨越于鳍状结构F上形成第二存取晶体管PG1B；第四栅极结构G4跨越于鳍状结构F上形成第二上拉晶体管PU2、第三下拉晶体管PD2A以及第四下拉晶体管PD2B；第五栅极结构G5跨越于鳍状结构F上形成第三存取晶体管PG2A；第六栅极结构G6跨越于鳍状结构F上形成第四存取晶体管PG2B可理解的是，第一栅极结构G1、G2、G3、G4、G5、G6都属于栅极结构G。
本发明中，栅极结构G2、G3、G5、G6为长条形状结构，都沿着一第一方向排列(例如X轴)，各鳍状结构F则沿着一第二方向排列(例如Y轴)。较佳而言，第一方向与第二方向互相垂直。
值得注意的是，本实施例中的栅极结构G1与栅极结构G4具有特殊的形状。更详细而言，从俯视图来看栅极结构G1与栅极结构G4具有J状的结构。举例来说，栅极结构G1可以包含有三个部分，分别是沿着第一方向排列的长边结构G1A、沿着第二方向排列的连接结构G1B以及沿着第一方向排列的短边结构G1C，其中长边结构G1A的长度大于短边结构G1C的长度。其中，长边结构G1A跨越于鳍状结构F上，形成第一上拉晶体管PU1以及第一下拉晶体管PD1A，而短边结构G1C跨越于鳍状结构F上形成第二下拉晶体管PD1B。此外，连接结构G1B连接长边结构G1A与短边结构G1C。同样地，栅极结构G4与栅极结构G1沿着中心点对称，因此栅极结构G4可以包含有三个部分，分别是沿着第一方向排列的长边结构G4A、沿着第二方向排列的连接结构G4B以及沿着第一方向排列的短边结构G4C，其中长边结构G4A的长度大于短边结构G4C的长度。其中，长边结构G4A跨越于鳍状结构F上，形成第二上拉晶体管PU1以及第三下拉晶体管PD2A，而短边结构G4C跨越于鳍状结构F上形成第四下拉晶体管PD2B。另外，栅极结构G1与栅极结构G4都为一体成形的结构，换句话说，以栅极结构G1为例，长边结构G1A、连接结构G1B以及短边结构G1C三者互相连接、由同样材质组成且同时被形成。
在区域R内，还包含有多个金属层，在此将部分连接各晶体管的栅极的金属层定义为MP，而连接各晶体管的源极/漏极的金属层定义为MD。其中图2中金属层MP与金属层MD分别以不同的网底表示。此外，为了更清楚说明，在图2中还将各元件所连接的晶体管、节点、字线、位线、电压源等标示在金属层MP、MD或是栅极结构G上，以清楚显示各元件的连接关系。
在图2的布局图中，栅极结构G1、G4包含一J状的结构，且J状结构的长边结构G1A、G4A与短边结构G1C、G4C分别跨越鳍状结构F而形成不同的晶体管，如此将栅极结构制作成弯曲的形状，可以在有限的空间内容纳更多的晶体管，有助于减少元件的尺寸，此外将栅极结构G1、G4制作成也可以避免区域R内的部分空间因为未形成晶体管而造成应力分配不平均的问题。
接下来，如图3以及图4所示，在金属层MP、MD与栅极结构G上继续形成多个接触柱(via)以及金属导线(metal trace)，以将各晶体管连接到相应的元件、电压源或是字线、位线等。如图3所示，形成多个接触柱Via0以及多条金属导线M1，然后如图4所示，再继续形成多个接触柱Via1以及多条金属导线M2。此外，通过上述接触柱Via0、Via1以及多条金属导线M1、M2，也可以将节点N1与节点N2相连接，以及将节点N3与节点N4相连接。另外为了简洁附图，在图3以及图4中，有些属于前一层布局图案的元件标号并未标示，而仅以不同的网底表示各元件，该些未标出的元件可以参考图2。
可以再参考图5，图5为图4中沿着剖面线A-A’所得的剖面结构示意图。图5中绘示出基底10、鳍状结构F、栅极结构G、金属层MP、金属层MD、接触柱Via0、接触柱Via1、金属导线M1、金属导线M2等元件。值得注意的是上述多个元件应形成于介电层(图未示)内，但为了附图简洁在图5中省略且不绘出介电层，但可理解的是介电层应存在于本发明的SRAM存储单元内。
可以从图2的俯视图以及图5的剖面结构中看出，为了形成J状的栅极结构G1(或G4，以下以栅极结构G1为例说明)，因此连接节点N1与节点N2的金属层MD被栅极结构G1的连接结构G1B所分开。接着为了要让节点N1与节点N2彼此电连接，则继续形成接触柱Via0、接触柱Via1、金属导线M1、金属导线M2等元件。如此一来，节点N1与节点N2可以再次电连接，且不需要花费额外的制作工艺(因为在制作工艺中本来就需要形成接触柱Via0、接触柱Via1、金属导线M1、金属导线M2等元件来连接位线、字线、电压源等)。因此，本发明在不增加额外制作工艺的情况下，制作出弯曲形状的栅极结构G1、G4，可以有效地利用区域R内的面积，并且降低区域R内可能产生的应力不均的问题。
另外，上述实施例虽然有形成鳍状结构，因此各晶体管应为立体鳍状晶体管(FinFET)，但本发明也可能以基底中的掺杂区代替形成鳍状结构，并以平面式的晶体管取代上述FinFET，该实施例也属于本发明的涵盖范围。
综合以上说明书与附图，本发明一种静态随机存取存储器(SRAM)的布局图案100，至少包含多个鳍状结构F位于一基底10上，多个栅极结构G位于基底10上，其中多个栅极结构G跨越多个鳍状结构F，构成一第一上拉晶体管PU1、一第二上拉晶体管PU2、一第一下拉晶体管PD1A、一第二下拉晶体管PD1B、一第三下拉晶体管PD2A、一第四下拉晶体管PD2B、一第一存取晶体管PG1A、一第二存取晶体管PG1B、一第三存取晶体管PG2A、一第四存取晶体管PG2B位于基底上，其中第一下拉晶体管PD1A与第二下拉晶体管PD1B相互并联，第三下拉晶体管PD2A与第四下拉晶体管PD2B相互并联，其中多个栅极结构中包含有一第一J状栅极结构G1，第一J状栅极结构跨越一部分鳍状结构F，并构成第一上拉晶体管PU1、第一下拉晶体管PD1A与第二下拉晶体管PD1B，第一J状栅极结构G1包含有一长边结构G1A、一短边结构G1C以及一连接结构G1B，且第一J状栅极结构G1为一体成形的结构。
在本发明的其中一些实施例中，其中长边结构G1A与短边结构G1C沿着一第一方向排列(X方向)，连接结构G1B与各鳍状结构沿着一第二方向(Y方向)排列。
在本发明的其中一些实施例中，其中第一J状栅极结构G1的短边结构G1C跨越一部分鳍状结构F，并构成第二下拉晶体管PD1B。
在本发明的其中一些实施例中，其中第一J状栅极结构G1的长边结构G1A跨越一部分鳍状结构F，并构成第一上拉晶体管PU1与第一下拉晶体管PD1A。
在本发明的其中一些实施例中，其中还包含有一第二栅极结构G2，沿着第一方向排列，且第二栅极结构G2跨越一部分鳍状结构F，并构成第一存取晶体管PG1A。
在本发明的其中一些实施例中，其中第二栅极结构G2与短边结构G1B在第一方向上相互对齐。
在本发明的其中一些实施例中，其中还包含有一第三栅极结构G3，沿着第一方向排列，且第三栅极结构G3跨越一部分鳍状结构F，并构成第二存取晶体管PG1B。
在本发明的其中一些实施例中，其中第三栅极结构G3与长边结构G1A在第一方向上相互对齐。
在本发明的其中一些实施例中，其中还包含有一第一局部连接层(连接节点N1的金属层MD)以及一第二局部连接层(连接节点N2的金属层MD)，其中第一局部连接层MD位于第二栅极结构与第三栅极结构之间。
在本发明的其中一些实施例中，其中第二局部连接层MD位于长边结构G1A与短边结构G1C之间。
在本发明的其中一些实施例中，其中连接结构G1B位于第一局部连接层(连接节点N1的金属层MD)以及第二局部连接层(连接节点N2的金属层MD)之间。
在本发明的其中一些实施例中，其中还包含有一金属导线M2，将第一局部连接层MD与第二局部连接层MD相互电连接，其中金属导线M2与连接结构G1B位于不同层中。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (12)

1.一种静态随机存取存储器(SRAM)的布局图案，至少包含：
多个鳍状结构，位于基底上；
多个栅极结构，位于该基底上，其中该多个栅极结构跨越该多个鳍状结构，构成第一上拉晶体管(PU1)、第二上拉晶体管(PU2)、第一下拉晶体管(PD1A)、第二下拉晶体管(PD1B)、第三下拉晶体管(PD2A)、第四下拉晶体管(PD2B)、第一存取晶体管(PG1A)、第二存取晶体管(PG1B)、第三存取晶体管(PG2A)、第四存取晶体管(PG2B)位于该基底上，其中该第一下拉晶体管与该第二下拉晶体管相互并联，该第三下拉晶体管与该第四下拉晶体管相互并联；
其中该多个栅极结构中包含有第一J状栅极结构，该第一J状栅极结构跨越一部分该些鳍状结构，并构成该第一上拉晶体管、该第一下拉晶体管与该第二下拉晶体管，该第一J状栅极结构包含有长边结构、短边结构以及连接结构，且该第一J状栅极结构为一体成形的结构。
2.如权利要求1所述的静态随机存取存储器的布局图案，其中该长边结构与该短边结构沿着第一方向排列，该连接结构与各该鳍状结构沿着第二方向排列。
3.如权利要求1所述的静态随机存取存储器的布局图案，其中该第一J状栅极结构的该短边结构跨越一部分该些鳍状结构，并构成该第二下拉晶体管。
4.如权利要求1所述的静态随机存取存储器的布局图案，其中该第一J状栅极结构的该长边结构跨越一部分该些鳍状结构，并构成该第一上拉晶体管与该第一下拉晶体管。
5.如权利要求2所述的静态随机存取存储器的布局图案，其中还包含有第二栅极结构，沿着该第一方向排列，且该第二栅极结构跨越一部分该些鳍状结构，并构成该第一存取晶体管。
6.如权利要求5所述的静态随机存取存储器的布局图案，其中该第二栅极结构与该短边结构在该第一方向上相互对齐。
7.如权利要求6所述的静态随机存取存储器的布局图案，其中还包含有第三栅极结构，沿着该第一方向排列，且该第三栅极结构跨越一部分该些鳍状结构，并构成该第二存取晶体管。
8.如权利要求7所述的静态随机存取存储器的布局图案，其中该第三栅极结构与该长边结构在该第一方向上相互对齐。
9.如权利要求8所述的静态随机存取存储器的布局图案，其中还包含有第一局部连接层以及第二局部连接层，其中该第一局部连接层位于该第二栅极结构与该第三栅极结构之间。
10.如权利要求9所述的静态随机存取存储器的布局图案，其中该第二局部连接层位于该长边结构与该短边结构之间。
11.如权利要求10所述的静态随机存取存储器的布局图案，其中该连接结构位于该第一局部连接层以及该第二局部连接层之间。
12.如权利要求9所述的静态随机存取存储器的布局图案，其中还包含有金属导线，将该第一局部连接层与该第二局部连接层相互电连接，其中该金属导线与该连接结构位于不同层中。
CN202111588319.7A 2021-12-23 2021-12-23 静态随机存取存储器的布局图案 Pending CN116403999A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111588319.7A CN116403999A (zh) 2021-12-23 2021-12-23 静态随机存取存储器的布局图案
US17/583,225 US20230207648A1 (en) 2021-12-23 2022-01-25 Layout pattern of static random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111588319.7A CN116403999A (zh) 2021-12-23 2021-12-23 静态随机存取存储器的布局图案

Publications (1)

Publication Number Publication Date
CN116403999A true CN116403999A (zh) 2023-07-07

Family

ID=86897291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111588319.7A Pending CN116403999A (zh) 2021-12-23 2021-12-23 静态随机存取存储器的布局图案

Country Status (2)

Country Link
US (1) US20230207648A1 (zh)
CN (1) CN116403999A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726869B (zh) * 2016-02-24 2021-05-11 聯華電子股份有限公司 靜態隨機存取記憶體的佈局結構及其製作方法
TWI681542B (zh) * 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
TWI675454B (zh) * 2016-07-04 2019-10-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US11018142B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell and method of manufacturing the same
US11088151B2 (en) * 2019-10-01 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 4Cpp SRAM cell and array
KR20230004012A (ko) * 2021-06-30 2023-01-06 삼성전자주식회사 듀얼 포트 에스램 셀 및 그의 설계 방법

Also Published As

Publication number Publication date
US20230207648A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US10854278B2 (en) SRAM structure with reduced capacitance and resistance
US6347062B2 (en) Semiconductor memory device
KR101161506B1 (ko) 듀얼 포트 ｓｒａｍ을 위한 셀 구조
CN110739310B (zh) 静态随机存取存储器的布局图案
CN107346770B (zh) 静态随机存取存储器的布局图案
US20110062523A1 (en) Semiconductor memory device and production method thereof
US20220108992A1 (en) Semiconductor storage device
CN111524889B (zh) 静态随机存取存储器
TWI754385B (zh) 靜態隨機存取記憶胞、其形成方法及記憶體陣列
US20220310631A1 (en) Semiconductor storage device
WO2020099962A1 (en) Microelectronic device utilizing stacked vertical devices
US20220375945A1 (en) Semiconductor storage device
KR20040002438A (ko) 반도체 기억장치
JP3684232B2 (ja) 半導体装置
US20220359541A1 (en) Semiconductor storage device
TW202343752A (zh) 記憶體裝置和記憶體結構
CN116403999A (zh) 静态随机存取存储器的布局图案
US20240306362A1 (en) Interconnect structures for integration of memory cells and logic cells
WO2023157754A1 (ja) 半導体記憶装置
JP5654094B2 (ja) 半導体装置
US11502088B2 (en) Layout pattern of static random access memory and the manufacturing method thereof
US20240371412A1 (en) Memory devices with reduced bit line capacitance and methods of manufacturing thereof
WO2022239681A1 (ja) 半導体集積回路装置
CN117279363A (zh) 静态随机存取存储器阵列图案
CN118555819A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination