JP5654094B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5654094B2
JP5654094B2 JP2013149955A JP2013149955A JP5654094B2 JP 5654094 B2 JP5654094 B2 JP 5654094B2 JP 2013149955 A JP2013149955 A JP 2013149955A JP 2013149955 A JP2013149955 A JP 2013149955A JP 5654094 B2 JP5654094 B2 JP 5654094B2
Authority
JP
Japan
Prior art keywords
channel transistor
type impurity
wiring layer
channel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2013149955A
Other languages
English (en)
Other versions
JP2013214776A (ja
Inventor
新居　浩二
浩二 新居
宮西　篤史
篤史 宮西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013149955A priority Critical patent/JP5654094B2/ja
Publication of JP2013214776A publication Critical patent/JP2013214776A/ja
Application granted granted Critical
Publication of JP5654094B2 publication Critical patent/JP5654094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

この発明は、半導体装置に関し、特にＣＭＯＳ構成のマルチポートＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）セルのレイアウトに関するものである。
近年、電子機器の軽薄短小化とともに、それら機器の機能を高速に実現する要望が強まっている。このような電子機器において、今やマイクロコンピュータを搭載することは不可欠であり、そのマイクロコンピュータの構成においては、大容量かつ高速なメモリの実装は必須となっている。また、パーソナルコンピュータの急速な普及と高性能化のもと、より高速な処理を実現するために、キャッシュメモリの大容量化が求められている。すなわち、ＣＰＵが、制御プログラム等の実行時において使用するＲＡＭについて、高速化と大容量化が求められている。
このＲＡＭとしては、一般にＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）とＳＲＡＭが使用されているが、上記したキャッシュメモリのように高速な処理を要する部分には、通常、ＳＲＡＭが使用されている。ＳＲＡＭは、そのメモリセルの構造として、４個のトランジスタと２個の高抵抗素子で構成される高抵抗負荷型と、６個のトランジスタで構成されるＣＭＯＳ型が知られている。特に、ＣＭＯＳ型のＳＲＡＭは、データ保持時のリーク電流が非常に小さいために信頼性が高く、現在の主流となっている。
一般に、メモリセルにおいて、その素子面積を縮小することは、メモリセルアレイの小型化だけでなく、高速化をも実現することを意味する。そこで、従来より、ＳＲＡＭのより高速な動作を実現するために、メモリセル構造について様々なレイアウトが提案されている。
例えば、特開平１０−１７８１１０号公報に開示の「半導体記憶装置」によれば、メモリセルを構成するインバータが形成されたＰウエル領域とＮウエル領域の境界線をビット線に平行に配置することで、Ｐウエル領域またはＮウエル領域内の拡散領域の形状および二つのインバータの交差接続部の形状を折れ曲り部のない簡易なものとし、結果的にセル面積を縮小することを可能としている。
図２１および図２２は、上記した特開平１０−１７８１１０号の「半導体記憶装置」のレイアウト図である。特に、図２１は、半導体基板表面に形成された拡散領域、その上面に形成された多結晶シリコン膜および第１の金属配線層を含む下地を示しており、図２２は、その上面に形成された第２および第３の金属配線層を含む上地を示している。
図２１に示すように、このメモリセルには、中央にＰチャネル形ＭＯＳトランジスタＰ１０１およびＰ１０２が形成されたＮウエル領域が配置され、その両側にＮチャネル形ＭＯＳトランジスタＮ１０１およびＮ１０３が形成されたＰウエル領域と、Ｎチャネル形ＭＯＳトランジスタＮ１０２およびＮ１０４が形成されたＰウエル領域とが配置されている。
ここで、Ｐチャネル形ＭＯＳトランジスタＰ１０１およびＰ１０２とＮチャネル形ＭＯＳトランジスタＮ１０１およびＮ１０２とが、相互に交差接続されたＣＭＯＳインバータ、すなわちフリップフロップ回路を構成し、Ｎチャネル形ＭＯＳトランジスタＮ１０３およびＮ１０４が、アクセスゲート（トランスファゲート）に相当する。
また、図２２に示すように、ビット線ＢＬおよび／ＢＬは第２の金属配線層としてそれぞれ別々に形成され、それぞれ下層のアクセスゲートＭＯＳトランジスタＮ１０３およびＮ１０４の半導体端子の一方に接続される。また、電源線Ｖｄｄは、ビット線ＢＬおよび／ＢＬの間の中央部に第２の金属配線層としてビット線に平行に形成され、下層のＰチャネル形ＭＯＳトランジスタＰ１０１およびＰ１０２の半導体端子の一方に接続される。さらに、ワード線ＷＬは、ビット線ＢＬおよび／ＢＬに直交する方向に第３の金属配線層として形成され、下層のＮチャネル形ＭＯＳトランジスタＮ１０３およびＮ１０４のゲートに接続される。また、接地線ＧＮＤはワード線ＷＬの両側に平行に二本の第３の金属配線層として形成されている。
メモリセルをこのようなレイアウトで形成する結果、ＭＯＳトランジスタＮ１０１およびＮ１０３が形成されたＰウエル領域内のＮ型拡散領域と、ＭＯＳトランジスタＮ１０２およびＮ１０４が形成されたＮ型拡散領域とを、ビット線ＢＬおよび／ＢＬに平行に直線状に形成することができ、無駄な領域の発生を防止することができる。
また、セルの横方向の長さ、すなわちワード線ＷＬ方向の長さが、縦方向の長さ、すなわちビット線ＢＬおよび／ＢＬの長さに対して相対的に長いため、ビット線ＢＬ及び／ＢＬに接続されるセンスアンプのレイアウトが容易になるとともに、１本のワード線に接続されるセルの数が減少し、読み出し時に流れるセル電流、すなわち消費電力を低減することができる。
上記したＳＲＡＭのメモリセルは、いわゆる１ポートＳＲＡＭの例であるが、他方、近年ではコンピュータの高速化を実現する手段の一つとしてマルチプロセッサ技術が導入されており、複数のＣＰＵが一つのメモリ領域を共有することが求められている。すなわち、一つのメモリセルに対して二つのポートからのアクセスを可能とした２ポートＳＲＡＭについても、種々のレイアウトが提案されている。
例えば、特開平０７−７０８９号公報に開示の「記憶セル」によれば、第２のポートを、第１のポートと対称に配置し、かつ同じ層に、第１ポートと同時に形成することで、２ポートＳＲＡＭの構成を実現している。図２３は、この特開平０７−７０８９号公報に開示の「記憶セル」のレイアウト図である。
図２３において、Ｐチャネル形ＭＯＳトランジスタＰ２０１およびＰ２０２とＮチャネル形ＭＯＳトランジスタＮ２０１’、Ｎ２０２’、Ｎ２０１”およびＮ２０２”とが、相互に交差接続されたＣＭＯＳインバータ、すなわちフリップフロップ回路を構成し、Ｎチャネル形ＭＯＳトランジスタＮＡ、ＮＢ、ＮＡ２およびＮＢ２が、アクセスゲート（トランスファゲート）に相当する。
すなわち、図２３において、Ｎチャネル形ＭＯＳトランジスタＮＡおよびＮＢがワード線ＷＬ１を介した一方のポートからのアクセスを可能とし、Ｎチャネル形ＭＯＳトランジスタＮＡ２およびＮＢ２が、ワード線ＷＬ２を介した他方のポートからのアクセスを可能としている。
従来のメモリセルは、そのレイアウト構造がビット線方向に長いために、ビット線の配線容量が大きくて遅延が増大するという問題があり、上記した特開平１０−１７８１１０号公報に開示の「半導体記憶装置」は、１ポートＳＲＡＭに対して、この問題を解決している。
しかしながら、この「半導体記憶装置」では、一般に二組のアクセスゲートと駆動型ＭＯＳトランジスタを備えた２ポートＳＲＡＭについては、上記した問題を解決するに至っていない。また、上記した特開平０７−７０８９号公報に開示の「記憶セル」は、２ポートＳＲＡＭセルのレイアウトを示すものであるが、第２のポートを、１ポートＳＲＡＭセルのレイアウトに大きな変更を生じさせずに容易に追加することのできるレイアウトを提供するものであり、２ポートＳＲＡＭセルをビット線方向に縮小することを目的とするものではない。
この発明は上記問題点を解決するためになされたもので、マルチポートＳＲＡＭセルを構成する一対のＣＭＯＳインバータが形成されたＰウエル領域およびＮウエル領域に関し、Ｐウエル領域を２つに分割してＮウエル領域の両側に配置し、その境界がビット線と平行に位置し、かつ、一対のアクセスゲートを分割された２つのＰウエル領域にそれぞれ形成することによって、ビット線方向の長さの短いメモリセルを有する半導体装置を得ることを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体記憶装置にあっては、第１のワード線と、第２のワード線と、第１の正相ビット線と、第１の逆相ビット線と、第２の正相ビット線と、第２の逆相ビット線と、第１のＮチャネル形ＭＯＳトランジスタおよび第１のＰチャネル形ＭＯＳトランジスタを含んでＣＭＯＳインバータを構成する第１のＣＭＯＳインバータと、第２のＮチャネル形ＭＯＳトランジスタおよび第２のＰチャネル形ＭＯＳトランジスタを含んでＣＭＯＳインバータを構成するとともに、当該ＣＭＯＳインバータの入力端子を第１の記憶ノードとして前記第１のＣＭＯＳインバータの出力端子に接続し、当該ＣＭＯＳインバータの出力端子を第２の記憶ノードとして前記第１のＣＭＯＳインバータの入力端子に接続した第２のＣＭＯＳインバータと、ゲートを前記第１のワード線に接続し、ドレインを前記第１の正相ビット線に接続し、ソースを前記第１の記憶ノードに接続した第３のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第１のワード線に接続し、ドレインを前記第１の逆相ビット線に接続し、ソースを前記第２の記憶ノードに接続した第４のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第２のワード線に接続し、ドレインを前記第２の正相ビット線に接続し、ソースを前記第１の記憶ノードに接続した第５のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第２のワード線に接続し、ドレインを前記第２の逆相ビット線に接続し、ソースを前記第２の記憶ノードに接続した第６のＮチャネル形ＭＯＳトランジスタと、を備え、前記第１および第２のＰチャネル形ＭＯＳトランジスタは、Ｎウエル領域に形成され、前記第１、第３および第５のＮチャネル形ＭＯＳトランジスタは、第１のＰウエル領域に形成され、前記第２、第４および第６のＮチャネル形ＭＯＳトランジスタは、第２のＰウエル領域に形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２のＰウエル領域が、前記Ｎウエル領域の両側に形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１の正相ビット線、前記第１の逆相ビット線、前記第２の正相ビット線および前記第２の逆相ビット線のそれぞれの延伸方向と、前記第１および第２のＰウエル領域と前記Ｎウエル領域との境界線が、平行であることを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２のＰウエル領域と前記Ｎウエル領域との境界線が、前記第１および第２のワード線のそれぞれの延伸方向と直交することを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＰチャネル形ＭＯＳトランジスタと、前記第１、第３および第４のＮチャネル形ＭＯＳトランジスタが、それぞれのゲート領域が前記第１のワード線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成され、前記第２のＰチャネル形ＭＯＳトランジスタと、前記第２、第５および第６のＮチャネル形ＭＯＳトランジスタが、それぞれのゲート領域が前記第２のワード線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第３および第５のＮチャネル形ＭＯＳトランジスタは、それぞれのソース拡散領域およびドレイン拡散領域が同一の直線上に位置し、かつ前記第１および第２の正相ビット線の延伸方向に対して平行に配置するように形成され、前記第４および第６のＮチャネル形ＭＯＳトランジスタは、それぞれのソース拡散領域およびドレイン拡散領域が同一の直線上に位置し、かつ前記第１および第２の逆相ビット線の延伸方向に対して平行に配置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第３および第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域が、共通の第１のｎ＋拡散領域で形成され、前記第４および第６のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域が、共通の第２のｎ＋拡散領域で形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と、前記第３および第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域とが、コンタクトホールを介して上層の第１の金属配線により接続され、前記第２のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と、前記第４および第６のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域とが、コンタクトホールを介して上層の第２の金属配線により接続されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２の金属配線の延伸方向が、前記第１および第２のワード線の延伸方向に対して平行であることを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２の正相ビット線と、前記第１および第２の逆相ビット線と、電源ラインと、ＧＮＤラインのそれぞれの延伸方向が、前記第１および第２のワード線に対して垂直であることを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１、第３および第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域が、共通の第１のｎ＋拡散領域で形成され、前記第２、第４および第６のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域が、共通の第２のｎ＋拡散領域で形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のｎ＋拡散領域と、前記第１のＰチャネル形ＭＯＳトランジスタのドレイン拡散領域とが、コンタクトホールを介して上層の第１の金属配線により接続され、前記第２のｎ＋拡散領域と、前記第２のＰチャネル形ＭＯＳトランジスタのドレイン拡散領域とが、コンタクトホールを介して上層の第２の金属配線により接続されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、第１のワード線と、第２のワード線と、第１の正相ビット線と、第１の逆相ビット線と、第２の正相ビット線と、第１のＮチャネル形ＭＯＳトランジスタおよび第１のＰチャネル形ＭＯＳトランジスタを含んでＣＭＯＳインバータを構成する第１のＣＭＯＳインバータと、第２のＮチャネル形ＭＯＳトランジスタおよび第２のＰチャネル形ＭＯＳトランジスタを含んでＣＭＯＳインバータを構成するとともに、当該ＣＭＯＳインバータの入力端子を第１の記憶ノードとして前記第１のＣＭＯＳインバータの出力端子に接続し、当該ＣＭＯＳインバータの出力端子を第２の記憶ノードとして前記第１のＣＭＯＳインバータの入力端子に接続した第２のＣＭＯＳインバータと、ゲートを前記第１のワード線に接続し、ドレインを前記第１の正相ビット線に接続し、ソースを前記第１の記憶ノードに接続した第３のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第１のワード線に接続し、ドレインを前記第１の逆相ビット線に接続し、ソースを前記第２の記憶ノードに接続した第４のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第１の記憶ノードに接続した第５のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第２のワード線に接続し、ドレインを前記第２の正相ビット線に接続し、ソースを前記第５のＮチャネル形ＭＯＳトランジスタのドレインに接続した第６のＮチャネル形ＭＯＳトランジスタと、を備え、前記第１および第２のＰチャネル形ＭＯＳトランジスタは、Ｎウエル領域に形成され、前記第１および第３のＮチャネル形ＭＯＳトランジスタは、第１のＰウエル領域に形成され、前記第２、第４、第５および第６のＮチャネル形ＭＯＳトランジスタは、第２のＰウエル領域に形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、さらに、第３のワード線と、第１の正相ビット線と、第２の逆相ビット線と、ゲートを前記第２の記憶ノードに接続した第７のＮチャネル形ＭＯＳトランジスタと、ゲートを前記第３のワード線に接続し、ドレインを前記第２の逆相ビット線に接続し、ソースを前記第７のＮチャネル形ＭＯＳトランジスタのドレインに接続した第８のＮチャネル形ＭＯＳトランジスタと、を備え、前記第７および第８のＮチャネル形ＭＯＳトランジスタは、前記第１のＰウエル領域に形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第２および第３のワード線を共通の一本のワード線としたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２のＰウエル領域は、前記Ｎウエル領域の両側に形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１の正相ビット線、前記第１の逆相ビット線および前記第２の正相ビット線のそれぞれの延伸方向と、前記第１および第２のＰウエル領域と前記Ｎウエル領域との境界線は、平行であることを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２のＰウエル領域と前記Ｎウエル領域との境界線は、前記第１および第２のワード線のそれぞれの延伸方向と直交することを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＰチャネル形ＭＯＳトランジスタと、前記第１、第４および第６のＮチャネル形ＭＯＳトランジスタは、それぞれのゲート領域が同一の直線上に位置し、かつ前記第１のワード線の延伸方向に対して平行に配置するように形成され、前記第２のＰチャネル形ＭＯＳトランジスタと、前記第２、第３および第５のＮチャネル形ＭＯＳトランジスタは、それぞれのゲート領域が同一の直線上に位置し、かつ前記第２のワード線の延伸方向に対して平行に配置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第３のＮチャネル形ＭＯＳトランジスタは、前記第１のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第３のＮチャネル形ＭＯＳトランジスタのソース拡散領域が同一の直線上に位置し、かつ前記第１の正相ビット線の延伸方向に対して平行に配置するように形成され、前記第２および第４のＮチャネル形ＭＯＳトランジスタは、前記第２のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第４のＮチャネル形ＭＯＳトランジスタのソース拡散領域が同一の直線上に位置し、かつ前記第１の逆相ビット線の延伸方向に対して平行に配置するように形成され、前記第５および第６のＮチャネル形ＭＯＳトランジスタは、前記第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第６のＮチャネル形ＭＯＳトランジスタのソース拡散領域が同一の直線上に位置し、かつ前記第２の正相ビット線の延伸方向に対して平行に配置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第３のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第１のｎ＋拡散領域で形成され、前記第２のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第４のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第２のｎ＋拡散領域で形成され、前記第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第６のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第３のｎ＋拡散領域で形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第２のＰチャネル形ＭＯＳトランジスタと前記第２および第５のＮチャネル形ＭＯＳトランジスタとは、それぞれのゲート領域を直線状の共通のポリシリコン配線により接続されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第２の正相ビット線と、前記第１の逆相ビット線と、電源ラインと、ＧＮＤラインのそれぞれの延伸方向は、前記第１および第２のワード線に対して垂直であることを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＰチャネル形ＭＯＳトランジスタと、前記第１、第４、第６および第７のＮチャネル形ＭＯＳトランジスタは、それぞれのゲート領域が前記第１のワード線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成され、前記第２のＰチャネル形ＭＯＳトランジスタと、前記第２、第３、第５および第８のＮチャネル形ＭＯＳトランジスタは、それぞれのゲート領域が前記第２のワード線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１および第３のＮチャネル形ＭＯＳトランジスタは、前記第１のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第３のＮチャネル形ＭＯＳトランジスタのソース拡散領域が前記第１の正相ビット線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成され、前記第２および第４のＮチャネル形ＭＯＳトランジスタは、前記第２のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第４のＮチャネル形ＭＯＳトランジスタのソース拡散領域が前記第１の逆相ビット線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成され、前記第５および第６のＮチャネル形ＭＯＳトランジスタは、前記第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第６のＮチャネル形ＭＯＳトランジスタのソース拡散領域が前記第２の正相ビット線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成され、前記第７および第８のＮチャネル形ＭＯＳトランジスタは、前記第７のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第８のＮチャネル形ＭＯＳトランジスタのソース拡散領域が前記第２の逆相ビット線の延伸方向に対して平行であってかつ同一の直線上に位置するように形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第１のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第３のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第１のｎ＋拡散領域で形成され、前記第２のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第４のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第２のｎ＋拡散領域で形成され、前記第５のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第６のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第３のｎ＋拡散領域で形成され、前記第７のＮチャネル形ＭＯＳトランジスタのドレイン拡散領域と前記第８のＮチャネル形ＭＯＳトランジスタのソース拡散領域は、共通の第４のｎ＋拡散領域で形成されたことを特徴とする。
つぎの発明にかかる半導体記憶装置にあっては、上記発明において、前記第２のＰチャネル形ＭＯＳトランジスタと前記第２および第５のＮチャネル形ＭＯＳトランジスタとは、それぞれのゲート領域を直線状の共通の第１のポリシリコン配線により接続され、前記第１のＰチャネル形ＭＯＳトランジスタと前記第１および第７のＮチャネル形ＭＯＳトランジスタとは、それぞれのゲート領域を直線状の共通の第２のポリシリコン配線により接続されたことを特徴とする。
以上、説明したとおり、この発明によれば、正相ビット線と電気的に接続される第１、第３および第５のＮチャネル形ＭＯＳトランジスタと、逆相ビット線と接続される第２、第４および第６のＮチャネル形ＭＯＳトランジスタと、を分離されたＰウエル領域にそれぞれ形成されるので、特に、これらウエル領域の並置方向を、正相および逆相ビット線方向に対して垂直とすることにより、ビット線の長さを短くするレイアウトを適用することが可能となり、高速なアクセスが可能となるという効果を奏する。
つぎの発明によれば、第１および第２のＰウエル領域を、Ｎウエル領域の両側に配置するので、第１および第２のＰウエル領域にそれぞれ形成されたＮチャネル形ＭＯＳトランジスタと、Ｎウエル領域に形成されたＰチャネル形ＭＯＳトランジスタとの接続配線距離を均一にすることができ、より配線の短い最適なレイアウトを採用することができるという効果を奏する。
つぎの発明によれば、各ビット線の延伸方向が第１および第２のＰウエル領域とＮウエル領域との境界線に対して平行であるので、各ワード線の長さをも短くすることを考慮した場合、各ビット線の長さを最短とするレイアウトが可能となるという効果を奏する。
つぎの発明によれば、各ワード線の延伸方向が第１および第２のＰウエル領域とＮウエル領域との境界線に対して垂直であるので、各ビット線の長さを優先的に短くすることを考慮した場合、各ワード線の長さを最短とするレイアウトが可能となるという効果を奏する。
つぎの発明によれば、第１のＰチャネル形ＭＯＳトランジスタと、第１、第３および第４のＮチャネル形ＭＯＳトランジスタの各ゲート領域が同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、また、第２のＰチャネル形ＭＯＳトランジスタと、第２、第５および第６のＮチャネル形ＭＯＳトランジスタの各ゲート領域についても同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、これにより短い配線を得ることができるという効果を奏する。
つぎの発明によれば、アクセスゲートとして機能する第３および第５のＮチャネル形ＭＯＳトランジスタの各ソースおよびドレインが、同一の直線上に位置するので、これら第３および第５のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、また第４および第６のＮチャネル形ＭＯＳトランジスタについても同様に各ソースおよびドレインが、同一の直線上に位置するので、これら第４および第６のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、メモリセルの集積度を向上させることができるという効果を奏する。
つぎの発明によれば、第３および第５のＮチャネル形ＭＯＳトランジスタと第４および第６のＮチャネル形ＭＯＳトランジスタとにおいて、それぞれドレイン拡散領域が共通のｎ＋拡散領域で形成されているので、ｎ＋拡散領域を小さくすることができ、ｎ＋拡散領域による寄生容量を低減することが可能になるという効果を奏する。
つぎの発明によれば、第１のＮチャネル形ＭＯＳトランジスタと、第３および第５のＮチャネル形ＭＯＳトランジスタとの各ドレイン拡散領域が、上層の第１の金属配線により接続され、第２のＮチャネル形ＭＯＳトランジスタと、第４および第６のＮチャネル形ＭＯＳトランジスタとの各ドレイン拡散領域が、上層の第２の金属配線により接続されるので、これら第１および第２の金属配線を、上記したドレイン拡散領域の配置位置に応じて直線形状にすることができ、これにより短い配線を得ることができるという効果を奏する。
つぎの発明によれば、第１および第２の金属配線の延伸方向が、各ワード線の延伸方向に対して平行であるので、これら金属配線の長さもワード線と同様に最適な長さにすることができるという効果を奏する。
つぎの発明によれば、各ビット線と、電源ラインと、ＧＮＤラインのそれぞれの延伸方向が、各ワード線に対して垂直であるので、これら配線の長さを最短にすることができ、高速アクセスが可能になるという効果を奏する。
つぎの発明によれば、第１、第３および第５のＮチャネル形ＭＯＳトランジスタと第２、第４および第６のＮチャネル形ＭＯＳトランジスタとにおいて、それぞれドレイン拡散領域が共通のｎ＋拡散領域で形成されているので、これらドレイン拡散領域間の金属配線を省略することができるという効果を奏する。
つぎの発明によれば、第１のｎ＋拡散領域と第１のＰチャネル形ＭＯＳトランジスタのドレイン拡散領域と、第２のｎ＋拡散領域と第２のＰチャネル形ＭＯＳトランジスタのドレイン拡散領域とが、それぞれ上層の金属配線により接続されるので、これら金属配線を、上記したドレイン拡散領域とｎ＋拡散領域の配置位置に応じて直線形状にすることができ、これにより短い配線を得ることができるという効果を奏する。
つぎの発明によれば、第５および第６のＮチャネル形ＭＯＳトランジスタを読み出し用のポートとした２ポートＳＲＡＭセルを構成する回路において、正相ビット線と電気的に接続される第１、第３および第５のＮチャネル形ＭＯＳトランジスタと、逆相ビット線と接続される第２および第４のＮチャネル形ＭＯＳトランジスタとが、分離されたＰウエル領域にそれぞれ形成されるので、特に、これらウエル領域の並置方向を、正相および逆相ビット線方向に対して垂直とすることにより、ビット線の長さを短くするレイアウトを適用することが可能となり、高速なアクセスが可能となるという効果を奏する。
つぎの発明によれば、第５および第６のＮチャネル形ＭＯＳトランジスタを第１の読み出し用のポートとするとともに、第７および第８のＮチャネル形ＭＯＳトランジスタを第２の読み出し用のポートした３ポートＳＲＡＭセルを構成する回路において、正相ビット線と電気的に接続される第１、第３および第５のＮチャネル形ＭＯＳトランジスタと、逆相ビット線と接続される第２、第４および第７のＮチャネル形ＭＯＳトランジスタとが、分離されたＰウエル領域にそれぞれ形成されるので、特に、これらウエル領域の並置方向を、正相および逆相ビット線方向に対して垂直とすることにより、ビット線の長さを短くするレイアウトを適用することが可能となり、高速なアクセスが可能となるという効果を奏する。
つぎの発明によれば、第２の正相ビット線と第２の逆ビット線との間の電位の差分で読み出し動作をおこなう差分読み出し型２ポートＳＲＡＭセルを構成する回路において、正相ビット線と電気的に接続される第１、第３および第５のＮチャネル形ＭＯＳトランジスタと、逆相ビット線と接続される第２、第４および第７のＮチャネル形ＭＯＳトランジスタとが、分離されたＰウエル領域にそれぞれ形成されるので、特に、これらウエル領域の並置方向を、正相および逆相ビット線方向に対して垂直とすることにより、ビット線の長さを短くするレイアウトを適用することが可能となり、高速なアクセスが可能となるという効果を奏する。
つぎの発明によれば、第１および第２のＰウエル領域を、Ｎウエル領域の両側に配置するので、第１および第２のＰウエル領域にそれぞれ形成されたＮチャネル形ＭＯＳトランジスタと、Ｎウエル領域に形成されたＰチャネル形ＭＯＳトランジスタとの接続配線距離を均一にすることができ、より配線の短い最適なレイアウトを採用することができるという効果を奏する。
つぎの発明によれば、各ビット線の延伸方向が第１および第２のＰウエル領域とＮウエル領域との境界線に対して平行であるので、各ワード線の長さをも短くすることを考慮した場合、各ビット線の長さを最短とするレイアウトが可能となるという効果を奏する。
つぎの発明によれば、各ワード線の延伸方向が第１および第２のＰウエル領域とＮウエル領域との境界線に対して垂直であるので、各ビット線の長さを優先的に短くすることを考慮した場合、各ワード線の長さを最短とするレイアウトが可能となるという効果を奏する。
つぎの発明によれば、第１のＰチャネル形ＭＯＳトランジスタと、第１、第４および第６のＮチャネル形ＭＯＳトランジスタの各ゲート領域が同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、また、第２のＰチャネル形ＭＯＳトランジスタと、第２、第３および第５のＮチャネル形ＭＯＳトランジスタの各ゲート領域についても同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、これにより短い配線を得ることができるという効果を奏する。
つぎの発明によれば、第２のＮチャネル形ＭＯＳトランジスタのドレインと第４のＮチャネル形ＭＯＳトランジスタのソースが、同一の直線上に位置するので、これら第２および第４のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、また第５のＮチャネル形ＭＯＳトランジスタのドレインと第６のＮチャネル形ＭＯＳトランジスタのソースも同様に同一の直線上に位置するので、これら第５および第６のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、メモリセルの集積度を向上させることができるという効果を奏する。
つぎの発明によれば、第１および第３のＮチャネル形ＭＯＳトランジスタと第５および第６のＮチャネル形ＭＯＳトランジスタとにおいて、それぞれ半導体端子の一方が共通のｎ＋拡散領域で形成されているので、ｎ＋拡散領域を小さくすることができ、ｎ＋拡散領域による寄生容量を低減することが可能になるという効果を奏する。
つぎの発明によれば、第２のＰチャネル形ＭＯＳトランジスタと第２および第５のＮチャネル形ＭＯＳトランジスタとが、互いのゲート領域を直線状の共通のポリシリコン配線により接続しているので、これらＭＯＳトランジスタ間の配置間隔を小さくすることができ、メモリセルの集積度を向上させることができるという効果を奏する。
つぎの発明によれば、各ビット線と、電源ラインと、ＧＮＤラインのそれぞれの延伸方向が、各ワード線に対して垂直であるので、これら配線の長さを最短にすることができ、高速アクセスが可能になるという効果を奏する。
つぎの発明によれば、第１のＰチャネル形ＭＯＳトランジスタと、第１、第４、第６および第７のＮチャネル形ＭＯＳトランジスタの各ゲート領域が同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、また、第２のＰチャネル形ＭＯＳトランジスタと、第２、第３、第５および第８のＮチャネル形ＭＯＳトランジスタの各ゲート領域についても同一の直線上に位置するように形成されるので、これらゲート間を接続するための配線を直線形状にすることができ、これにより短い配線を得ることができるという効果を奏する。
つぎの発明によれば、第２のＮチャネル形ＭＯＳトランジスタのドレインと第４のＮチャネル形ＭＯＳトランジスタのソースが、同一の直線上に位置するので、これら第２および第４のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、また第５のＮチャネル形ＭＯＳトランジスタのドレインと第６のＮチャネル形ＭＯＳトランジスタのソースも同様に同一の直線上に位置するので、これら第５および第６のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、さらに第７のＮチャネル形ＭＯＳトランジスタのドレインと第８のＮチャネル形ＭＯＳトランジスタのソースも同様に同一の直線上に位置するので、これら第７および第８のＮチャネル形ＭＯＳトランジスタの配置間隔を小さくすることができ、メモリセルの集積度を向上させることができるという効果を奏する。
つぎの発明によれば、第１および第３のＮチャネル形ＭＯＳトランジスタと第５および第６のＮチャネル形ＭＯＳトランジスタと第７および第８のＮチャネル形ＭＯＳトランジスタとにおいて、それぞれ半導体端子の一方が共通のｎ＋拡散領域で形成されているので、ｎ＋拡散領域を小さくすることができ、ｎ＋拡散領域による寄生容量を低減することが可能になるという効果を奏する。
つぎの発明によれば、第２のＰチャネル形ＭＯＳトランジスタと第２および第５のＮチャネル形ＭＯＳトランジスタとが、互いのゲート領域を直線状の共通のポリシリコン配線により接続し、さらに第１のＰチャネル形ＭＯＳトランジスタと第１および第７のＮチャネル形ＭＯＳトランジスタとが、互いのゲート領域を直線状の共通のポリシリコン配線により接続しているので、これらＭＯＳトランジスタ間の配置間隔を小さくすることができ、メモリセルの集積度を向上させることができるという効果を奏する。
図１は、実施の形態１にかかる半導体記憶装置の等価回路を示す図である。 図２は、実施の形態１にかかる半導体記憶装置のメモリセルのレイアウト図である。 図３は、実施の形態１にかかる半導体記憶装置のメモリセルのレイアウト図である。 図４は、実施の形態１にかかる半導体記憶装置のメモリセルのレイアウト図である。 図５は、実施の形態１にかかる半導体記憶装置のメモリセルのレイアウト図である。 図６は、コンタクトホールやビアホール等の各種記号を説明するための説明図である。 図７は、実施の形態２にかかる半導体記憶装置のメモリセルのレイアウト図である。 図８は、実施の形態３にかかる半導体記憶装置の等価回路を示す図である。 図９は、実施の形態３にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１０は、実施の形態３にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１１は、実施の形態３にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１２は、実施の形態３にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１３は、実施の形態４にかかる半導体記憶装置の等価回路を示す図である。 図１４は、実施の形態４にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１５は、実施の形態４にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１６は、実施の形態４にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１７は、実施の形態４にかかる半導体記憶装置のメモリセルのレイアウト図である。 図１８は、実施の形態５にかかる半導体記憶装置の等価回路を示す図である。 図１９は、実施の形態５にかかる半導体記憶装置のメモリセルのレイアウト図である。 図２０は、実施の形態５にかかる半導体記憶装置のメモリセルのレイアウト図である。 図２１は、従来の半導体記憶装置において、半導体基板表面に形成された拡散領域と、その上面に形成された多結晶シリコン膜、第１の金属配線層を含む下地を示すレイアウト図である。 図２２は、従来の半導体記憶装置において、上層に形成された第２および第３の金属配線層を含む上地を示すレイアウト図である。 図２３は、従来の記憶セルのレイアウト図である。
以下に、この発明にかかる実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
まず、実施の形態１にかかる半導体記憶装置について説明する。図１は、実施の形態１にかかる半導体記憶装置の等価回路を示す図である。図１において、Ｐチャネル形ＭＯＳトランジスタＰ１とＮチャネル形ＭＯＳトランジスタＮ１（Ｎ１’）は、第１のＣＭＯＳインバータを構成し、また、Ｐチャネル形ＭＯＳトランジスタＰ２とＮチャネル形ＭＯＳトランジスタＮ２（Ｎ２’）は、第２のＣＭＯＳトランジスタを構成しており、これらＣＭＯＳインバータ間において入出力端子が交差接続されている。
すなわち、これらＭＯＳトランジスタＰ１、Ｐ２、Ｎ１、Ｎ１’、Ｎ２およびＮ２’によってフリップフロップ回路が構成され、図１中、上記した第１のＣＭＯＳインバータの出力点でありかつ第２のＣＭＯＳインバータの入力点でもある記憶ノードＭＡと、第２のＣＭＯＳインバータの出力点でありかつ第１のＣＭＯＳインバータの入力点でもある記憶ノードＭＢと、において、論理状態の書き込みおよび読み出しが可能となる。
また、Ｎチャネル形ＭＯＳトランジスタＮ３、Ｎ４、Ｎ５およびＮ６は、それぞれアクセスゲートとして機能し、Ｎチャネル形ＭＯＳトランジスタＮ３は、ゲートを第１のワード線ＷＬ０に接続し、ソースを上記した記憶ノードＭＡに接続するとともにドレインを第１の正相ビット線ＢＬ００に接続している。また、Ｎチャネル形ＭＯＳトランジスタＮ５は、ゲートを第２のワード線ＷＬ１に接続し、ソースを記憶ノードＭＡに接続するとともにドレインを第２の正相ビット線ＢＬ１０に接続している。
また、Ｎチャネル形ＭＯＳトランジスタＮ４は、ゲートを第１のワード線ＷＬ０に接続し、ソースを上記した記憶ノードＭＢに接続するとともにドレインを第１の逆相ビット線ＢＬ０１に接続している。また、Ｎチャネル形ＭＯＳトランジスタＮ６は、ゲートを第２のワード線ＷＬ１に接続し、ソースを記憶ノードＭＢに接続するとともにドレインを第２の逆相ビット線ＢＬ１１に接続している。
すなわち、第１のワード線ＷＬ０、第１の正相ビット線ＢＬ００および第１の逆相ビット線ＢＬ０１の選択により、第１のポートによる記憶値の読み出しを可能とし、第２のワード線ＷＬ１、第２の正相ビット線ＢＬ１０および第２の逆相ビット線ＢＬ１１の選択により、第２のポートによる記憶値の読み出しを可能としている。
ここで、図１に示した等価回路自体は、従来の２ポートＳＲＡＭセルの回路と何ら異なることはないが、実施の形態１にかかる半導体記憶装置では、その構造に特徴がある。図２〜５は、実施の形態１にかかる半導体記憶装置のメモリセルのレイアウト図である。また、図６は、図２〜５に示したコンタクトホールやビアホール等の各種記号を説明するための説明図である。まず、図２は、半導体基板中に形成されたウエル領域と、そのウエル領域に形成された拡散領域と、それらの上面に形成されたポリシリコン配線層とを含むレイヤを示している。
実施の形態１にかかる半導体記憶装置のメモリセルでは、図２に示すように、半導体基板上の平面方向において、第１のＰウエル領域ＰＷ１、Ｎウエル領域ＮＷ、第２のＰウエル領域ＰＷ２がその順に配置されるようにそれぞれ形成されている。すなわち、Ｎウエル領域ＮＷの両側に、二つのＰウエル領域ＰＷ１およびＰＷ２が分割されて配置されている。
特に、これらウエル領域は、第１のＰウエル領域ＰＷ１とＮウエル領域ＮＷとの境界線（以下、第１のウエル境界線と称する）と、第２のＰウエル領域ＰＷ２とＮウエル領域ＮＷとの境界線（以下、第２のウエル境界線と称する）と、が平行となるように形成される。なお、図示していないが、Ｎウエル領域ＮＷと第１のＰウエル領域ＰＷ１の間と、Ｎウエル領域ＮＷと第２のＰウエル領域ＰＷ２の間には、それぞれ分離領域が存在する。
そして、第１のＰウエル領域ＰＷ１には、図１に示したＮチャネル形ＭＯＳトランジスタＮ１、Ｎ１’、Ｎ３およびＮ５が形成され、Ｎウエル領域ＮＷには、図１に示したＰチャネル形ＭＯＳトランジスタＰ１およびＰ２が形成され、第２のＰウエル領域ＰＷ２には、図１に示したＮチャネル形ＭＯＳトランジスタＮ２、Ｎ２’、Ｎ４およびＮ６が形成される。
以下に図２〜５に示した各レイヤの構造について順に説明する。まず、図２に示すレイヤにおいて、第１のＰウエル領域ＰＷ１に、上記した第１のウエル境界線に対して垂直な方向に延伸して並置された二つのポリシリコン配線層ＰＬ２１およびＰＬ２２が形成され、同様に、第２のＰウエル領域ＰＷ２に、上記した第２のウエル境界線に対して垂直な方向に延伸して並置された二つのポリシリコン配線層ＰＬ３１およびＰＬ３２が形成される。
また、Ｎウエル領域ＮＷから第１のＰウエル領域ＰＷ１に亘って、鉤形状のポリシリコン配線層ＰＬ１１が、第１のウエル境界線に垂直な方向にかつその鉤端部が第１のＰウエル領域ＰＷ１に位置するように形成される。特に、その鉤端部は、図２に示すように、ポリシリコン配線層ＰＬ１１の鉤端部を構成する二つの並進軸（主軸と折返し軸）が、それぞれ上記した二つのポリシリコン配線層ＰＬ２１およびＰＬ２２の軸に一致するような形状である。図２においては、ポリシリコン配線層ＰＬ１１の主軸がポリシリコン配線層ＰＬ２１に一致している。一方、ポリシリコン配線層ＰＬ１１の他端部は、上記した第２のウエル境界線上に位置する。
同様に、Ｎウエル領域ＮＷから第２のＰウエル領域ＰＷ２に亘って、鉤形状のポリシリコン配線層ＰＬ１２が、第２のウエル境界線に垂直な方向にかつその鉤端部が第２のＰウエル領域ＰＷ２に位置するように形成される。そして、その鉤端部は、図２に示すように、ポリシリコン配線層ＰＬ１２の鉤端部を構成する二つの並進軸が、それぞれ上記した二つのポリシリコン配線層ＰＬ３１およびＰＬ３２の軸に一致するような形状である。図２においては、ポリシリコン配線層ＰＬ１２の主軸がポリシリコン配線層ＰＬ３１に一致している。一方、ポリシリコン配線層ＰＬ１２の他端部は、上記した第１のウエル境界線上に位置する。
そして、第１のＰウエル領域ＰＷ１において、ポリシリコン配線層ＰＬ２１を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ２１およびＦＬ２２が形成される。これにより、ポリシリコン配線層ＰＬ２１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ３が形成される。また、ポリシリコン配線層ＰＬ２２を挟む位置にｎ＋拡散領域ＦＬ２２およびＦＬ２３が形成される。これにより、ポリシリコン配線層ＰＬ２２をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ５が形成される。
特に、これらＮチャネル形ＭＯＳトランジスタＮ３およびＮ５は、ポリシリコン配線層ＰＬ２１およびＰＬ２２が並置していることから、ｎ＋拡散領域ＦＬ２１〜２３を、第１のウエル境界線に平行な方向にかつ一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ２２を、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５において共有することが可能となっている。このｎ＋拡散領域ＦＬ２２の共有は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ３とＮ５のソース同士の接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５の占有面積の縮小化に寄与している。
また、第１のＰウエル領域ＰＷ１には、ポリシリコン配線層ＰＬ１１の鉤端部の主軸を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ２４およびＦＬ２５が形成される。これにより、ポリシリコン配線層ＰＬ１１の主軸をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１が形成される。また、ポリシリコン配線層ＰＬ１１の鉤端部の折返し軸を挟む位置にｎ＋拡散領域ＦＬ２５およびＦＬ２６が形成されることで、ポリシリコン配線層ＰＬ１１の折返し軸をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１’が形成される。すなわち、ポリシリコン配線層ＰＬ１１の鉤端部は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ１とＮ１’のゲート同士の接続を果たしている。
これらＮチャネル形ＭＯＳトランジスタＮ１およびＮ１’についても、上記したＮチャネル形ＭＯＳトランジスタＮ３およびＮ５と同様に、ポリシリコン配線層ＰＬ１１の鉤端部の主軸と折返し軸とが並置していることから、ｎ＋拡散領域ＦＬ２４〜２６を、第１のウエル境界線に平行な方向にかつ一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ２５を、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１’において共有することが可能となっている。このｎ＋拡散領域ＦＬ２５の共有は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ１とＮ１’のドレイン同士の接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１’の占有面積の縮小化に寄与している。
さらに、図示するように、ポリシリコン配線層ＰＬ２１とポリシリコン配線層ＰＬ１１の主軸とは同一直線上に位置し、ポリシリコン配線層ＰＬ２２とポリシリコン配線層ＰＬ１１の折返し軸も同一直線上に位置しているので、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１’と、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５との配置間隔を小さくすることができ、第１のＰウエル領域ＰＷ１において、これら四つのＮチャネル形ＭＯＳトランジスタの占有面積の縮小化が実現されている。
一方、第２のＰウエル領域ＰＷ２においても、同様に、ポリシリコン配線層ＰＬ３１を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ３１およびＦＬ３２が形成されることで、ポリシリコン配線層ＰＬ３１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ６が形成される。また、ポリシリコン配線層ＰＬ３２を挟む位置にｎ＋拡散領域ＦＬ３２およびＦＬ３３が形成されることで、ポリシリコン配線層ＰＬ３２をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ４が形成される。
これらＮチャネル形ＭＯＳトランジスタＮ４およびＮ６もまた、ポリシリコン配線層ＰＬ３１およびＰＬ３２が並置していることから、ｎ＋拡散領域ＦＬ３１〜３３を、第２のウエル境界線に平行な方向にかつ同一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ３２を、Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６において共有することが可能となっている。このｎ＋拡散領域ＦＬ３２の共有は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ４とＮ６のソース同士の接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６の占有面積の縮小化に寄与している。
また、第２のＰウエル領域ＰＷ２には、ポリシリコン配線層ＰＬ１２の鉤端部の主軸を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ３４およびＦＬ３５が形成される。これにより、ポリシリコン配線層ＰＬ１２の主軸をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ２が形成される。また、ポリシリコン配線層ＰＬ１２の鉤端部の折返し軸を挟む位置にｎ＋拡散領域ＦＬ３５およびＦＬ３６が形成されることで、ポリシリコン配線層ＰＬ１２の折返し軸をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ２’が形成される。すなわち、ポリシリコン配線層ＰＬ１２の鉤端部は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ２とＮ２’のゲート同士の接続を果たしている。
これらＮチャネル形ＭＯＳトランジスタＮ２およびＮ２’についても、上記したＮチャネル形ＭＯＳトランジスタＮ４およびＮ６と同様に、ポリシリコン配線層ＰＬ１２の鉤端部の主軸と折返し軸とが並置していることから、ｎ＋拡散領域ＦＬ３４〜３６を、第２のウエル境界線に平行な方向にかつ同一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ３５を、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’において共有することが可能となっている。このｎ＋拡散領域ＦＬ３５の共有は、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ２とＮ２’のドレイン同士の接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’の占有面積の縮小化に寄与している。
さらに、図示するように、ポリシリコン配線層ＰＬ３１と、ポリシリコン配線層ＰＬ１２の主軸とは同一直線上に位置し、ポリシリコン配線層ＰＬ３２と、ポリシリコン配線層ＰＬ１２の折返し軸も同一直線上に位置しているので、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’と、Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６との配置間隔を小さくすることができ、第２のＰウエル領域ＰＷ２において、これら四つのＮチャネル形ＭＯＳトランジスタの占有面積の縮小化が実現されている。
そして、Ｎウエル領域ＮＷにおいては、ポリシリコン配線層ＰＬ１１の主軸を挟む位置に、Ｐ型不純物の注入によりｐ＋拡散領域ＦＬ１１およびＦＬ１２が形成される。これにより、ポリシリコン配線層ＰＬ１１をゲート電極としたＰチャネル形ＭＯＳトランジスタＰ１が形成される。また、ポリシリコン配線層ＰＬ１２の主軸を挟む位置にｐ＋拡散領域ＦＬ１３およびＦＬ１４が形成されることで、ポリシリコン配線層ＰＬ１２をゲート電極としたＰチャネル形ＭＯＳトランジスタＰ２が形成される。
これらＰチャネル形ＭＯＳトランジスタＰ１およびＰ２の配置位置は、ポリシリコン配線層ＰＬ１１およびＰＬ１２の位置にしたがって定まるが、このポリシリコン配線層ＰＬ１１およびＰＬ１２の位置間隔は、図２に示すように、ｐ＋拡散領域ＦＬ１２およびＦＬ１３の大きさ程度（トランジスタの最小ピッチ）まで狭めることができる。特に、これらｐ＋拡散領域ＦＬ１２およびＦＬ１３の大きさを、第１のＰウエル領域ＰＷ１のｎ＋拡散領域ＦＬ２２およびＦＬ２５と第２のＰウエル領域ＰＷ２のｎ＋拡散領域ＦＬ３２およびＦＬ３５と同程度にすることで、このメモリセルのレイアウトに必要な全占有面積を最小にすることができる。
これは、同時に、ポリシリコン配線層ＰＬ２１、ＰＬ１１の主軸、ＰＬ１２の折返し軸およびＰＬ３２を同一直線上に配置し、かつポリシリコン配線層ＰＬ２２、ＰＬ１２の主軸、ＰＬ１１の折返し軸およびＰＬ３１を同一直線上に配置することができることを意味している。
なお、図２に示すように、ポリシリコン配線層ＰＬ１１、ＰＬ１２、ＰＬ２１、ＰＬ２２、ＰＬ３１およびＰＬ３２と、ｐ＋拡散領域ＦＬ１１〜１４と、ｎ＋拡散領域ＦＬ２１〜２６およびＦＬ３１〜３６と、にはそれぞれ一つずつ、上層との電気的接続を果たすためのコンタクトホールが設けられている。
つぎに、図２に示したレイヤの上層に位置するレイヤについて説明する。図３は、図２に示したレイヤ上に形成される第１の金属配線層を含むレイヤを示している。図３に示すレイヤには、下層のｎ＋拡散領域ＦＬ２２およびＦＬ２５と、ｐ＋拡散領域ＦＬ１２と、ポリシリコン配線層ＰＬ１２と、を電気的に接続するための第１の金属配線層ＡＬ１１が形成される。この第１の金属配線層ＡＬ１１により、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５のソースと、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１’のドレインと、第１のＣＭＯＳインバータの出力端子と、第２のＣＭＯＳインバータの入力端子と、の接続が果たされる。
また、下層のｎ＋拡散領域ＦＬ３２およびＦＬ３５と、ｐ＋拡散領域ＦＬ１３と、ポリシリコン配線層ＰＬ１１と、を電気的に接続するための第１の金属配線層ＡＬ１２が形成される。この第２の金属配線層ＡＬ１２により、図１の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６のソースと、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’のドレインと、第２のＣＭＯＳインバータの出力端子と、第１のＣＭＯＳインバータの入力端子と、の接続が果たされる。
特に、第１の金属配線層ＡＬ１１において、ｎ＋拡散領域ＦＬ３２およびＦＬ３５と、ｐ＋拡散領域ＦＬ１３との接点部分は、上述したように同一直線上に配置されているために、それら３点を接続する配線の形状を直線状にすることができる。また、第１の金属配線層ＡＬ１２についても同様である。
さらに、図３に示すレイヤには、下層のｐ＋拡散領域ＦＬ１１の接続点を移動させるための第１の金属配線層ＡＬ１５と、ｐ＋拡散領域ＦＬ１４の接続点を移動させるための第１の金属配線層ＡＬ１６と、が形成され、下層のｎ＋拡散領域ＦＬ２３の接続点を移動させるための第１の金属配線層ＡＬ１７と、ｎ＋拡散領域ＦＬ３３の接続点を移動させるための第１の金属配線層ＡＬ１８と、が形成される。
つぎに、図３に示したレイヤの上層に位置するレイヤについて説明する。図４は、図３に示したレイヤ上に形成される第２の金属配線層を含むレイヤを示している。図４に示すレイヤには、図３に示した第１の金属配線層ＡＬ１５を経由してｐ＋拡散領域ＦＬ１１に電源電位ＶＤＤを与え、かつ第１の金属配線層ＡＬ１６を経由してｐ＋拡散領域ＦＬ１４に電源電位ＶＤＤを与えるための第２の金属配線層ＡＬ２１が形成される。すなわち、この第２の金属配線層ＡＬ２１は、電源電位ＶＤＤラインとして機能し、図１の等価回路において、Ｐチャネル形ＭＯＳトランジスタＰ１のソースと電源との接続と、Ｐチャネル形ＭＯＳトランジスタＰ２のソースと電源との接続とを果たすものである。
また、図３に示したコンタクトホール＋第１ビアホールを経由して、ｐ＋拡散領域ＦＬ２４およびＦＬ２６と、ｐ＋拡散領域ＦＬ３４およびＦＬ３６とにそれぞれ接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２２およびＡＬ２３が形成される。すなわち、これら第２の金属配線層ＡＬ２２およびＡＬ２３は、接地電位ＧＮＤラインとして機能し、図１の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ１、Ｎ１’、Ｎ２およびＮ２’の各ソースの接地を果たすものである。
特に、図２に示したように、ｎ＋拡散領域ＦＬ２４およびＦＬ２６は、第１のウエル境界線と平行する直線上に配置されるため、それらｎ＋拡散領域上の各コンタクトホールもまた、両コンタクトホールを結ぶ直線が第１のウエル境界線に平行するような位置に形成することができる。すなわち、図４に示す第２の金属配線層ＡＬ２２を、第１のウエル境界線に平行する直線形状として形成することが可能になる。第２の金属配線層ＡＬ２３についても同様である。
さらに、図４に示すレイヤには、図３に示したコンタクトホール＋第１ビアホールを介して、下層のｐ＋拡散領域ＦＬ２１に接続されて第１の正相ビット線ＢＬ００として機能する第２の金属配線層ＡＬ２４と、ｐ＋拡散領域ＦＬ２６に接続されて第２の正相ビット線ＢＬ１０として機能する第２の金属配線層ＡＬ２５と、ｐ＋拡散領域ＦＬ３６に接続されて第１の逆相ビット線ＢＬ０１として機能する第２の金属配線層ＡＬ２６と、ｐ＋拡散領域ＦＬ３１に接続されて第２の逆相ビット線ＢＬ１１として機能する第２の金属配線層ＡＬ２７と、が形成される。
すなわち、これら第２の金属配線層ＡＬ２４〜ＡＬ２７は、図１の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３の半導体端子の他方（ドレイン）と第１の正相ビット線ＢＬ００との接続と、Ｎチャネル形ＭＯＳトランジスタＮ５の半導体端子の他方（ドレイン）と第２の正相ビット線ＢＬ１０との接続と、Ｎチャネル形ＭＯＳトランジスタＮ４の半導体端子の他方（ドレイン）と第１の逆相ビット線ＢＬ０１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ６の半導体端子の他方（ドレイン）と第２の逆相ビット線ＢＬ１１との接続と、を果たすものである。
特に、これら第２の金属配線層ＡＬ２４〜２７は、第１のウエル境界線と平行な方向に延伸する直線形状として形成することができる。これは、一つのメモリセル内において、第１の正相ビット線ＢＬ００、第２の正相ビット線ＢＬ１０、第１の逆相ビット線ＢＬ０１および第２の逆相ビット線ＢＬ１１の各長さをより短くしたことを意味する。
つぎに、図４に示したレイヤの上層に位置するレイヤについて説明する。図５は、図４に示したレイヤ上に形成される第３の金属配線層を含むレイヤを示している。図５に示すレイヤには、第１ビアホールおよび第２ビアホールを経由して、ポリシリコン配線層ＰＬ２１とＰＬ３２とを電気的に接続するとともに第１のワード線ＷＬ０として機能する第３の金属配線層ＡＬ３１が形成される。すなわち、この第３の金属配線層ＡＬ３１は、図１の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ４のゲートと第１のワード線ＷＬ０との接続を果たすものである。
また、第１ビアホールおよび第２ビアホールを経由して、ポリシリコン配線層ＰＬ２２とＰＬ３１とを電気的に接続するとともに第２のワード線ＷＬ１として機能する第３の金属配線層ＡＬ３２が形成される。すなわち、この第３の金属配線層ＡＬ３２は、図１の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ５およびＮ６のゲートと第２のワード線ＷＬ１との接続を果たすものである。
特に、図２に示したように、ポリシリコン配線層ＰＬ２１およびＰＬ３２は、第１のウエル境界線に対して垂直な方向に延伸する同一直線上に配置されるため、それらポリシリコン配線層上の各コンタクトホール等もまた、両コンタクトホール等を結ぶ直線が第１のウエル境界線に対して垂直となるような位置に形成することができる。すなわち、図５に示す第３の金属配線層ＡＬ３１を、第１のウエル境界線に垂直方向に延伸する直線形状として形成することが可能になる。第３の金属配線層ＡＬ３２についても同様である。これは、一つのメモリセル内において、第１のワード線ＷＬ０および第２のワード線ＷＬ１の各長さをより短くしたことを意味する。
以上に説明したとおり、実施の形態１にかかる半導体記憶装置によれば、アクセスゲートとして機能するＮチャネル形ＭＯＳトランジスタＮ３およびＮ５（Ｎ４およびＮ６）が、互いの半導体端子同士の接続点においてｎ＋拡散領域ＦＬ２２（ＦＬ３２）を共有するとともに、各半導体端子となるｎ＋拡散領域ＦＬ２１〜２３（ＦＬ３１〜３３）が第１のウエル境界線に平行な方向に一直線上に配置されるように形成されるので、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５（Ｎ４およびＮ６）の占有面積を小さくすることができる。これにより、メモリセルアレイの集積度を高めることが可能になる。
また、第１の正相ビット線ＢＬ００、第２の正相ビット線ＢＬ１０、第１の逆相ビット線ＢＬ０１および第２の逆相ビット線ＢＬ１１として順に機能する第２の金属配線層ＡＬ２４〜２７が、第１のＰウエル領域ＰＷ１および第２のＰウエル領域ＰＷ２とＮウエル領域ＮＷとの境界線に平行に並置するように形成されることで、これらビット線の長さをより短くすることができるため、ビット線の配線容量を低減することができ、これにより高速なアクセスが可能となる。
また、第１のワード線ＷＬ０および第２のワード線ＷＬ１として順に機能する第３の金属配線層ＡＬ３１およびＡＬ３２が、第１のＰウエル領域ＰＷ１および第２のＰウエル領域ＰＷ２とＮウエル領域ＮＷとの境界線に直交するように形成されることで、これらワード線の長さをより短くすることができるため、ワード線の配線容量をも低減することができ、これにより高速なアクセスが可能となる。
また、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ２（Ｎ１’およびＮ２’）は、二つにＰウエル領域に分割されるため、各トランジスタの幅を大きくすることができ、これによりビット線の引き抜きが早くなり、より高速なアクセスが可能となる。
また、駆動トランジスタとして機能するドライバトランジスタＮ１とＮ１’（またはＮ２とＮ２’）を並列に形成することで、トランジスタの幅Ｗを大きくとることができ、これによりビット線の引き抜きスピードが速くなり、結果的に読み出しアクセスの高速化を図ることが可能になる。
また、上記した分割により、アクセスゲートとして機能するＮチャネル形ＭＯＳトランジスタＮ３およびＮ５と、駆動トランジスタとして機能するＮチャネル形ＭＯＳトランジスタＮ１およびＮ１’とのトランジスタ比を大きくとることができるため、セルの安定性を向上させることができる。Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６と、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’についても同様である。
また、記憶ノードＭＡおよびＭＢを形成するドレイン領域を共通のｎ＋拡散領域としているので、その面積を小さくすることができ、寄生容量が低減されて結果的に書き込み時のアクセスの高速化を図ることができる。
さらに、ポリシリコン配線層を一直線に形成することができるので、半導体製造工程において、レイアウトパターン形成時のマスクずれ等によるプロセスマージンを大きくとることができる。
実施の形態２．
つぎに、実施の形態２にかかる半導体記憶装置について説明する。図７は、実施の形態２にかかる半導体記憶装置のメモリセルのレイアウト図であり、上記した図２に対応する。
図７に示すように、実施の形態２にかかる半導体記憶装置は、Ｐウエル領域ＰＷ１において、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ５の各ドレイン拡散領域と、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１’の各ドレイン拡散領域と、を共通のｎ＋拡散領域ＦＬ４１により形成し、Ｐウエル領域ＰＷ２において、Ｎチャネル形ＭＯＳトランジスタＮ４およびＮ６の各ドレイン拡散領域と、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ２’の各ドレイン拡散領域と、を共通のｎ＋拡散領域ＦＬ４２により形成したことを特徴としている。
また、これに伴い、図２に示したポリシリコン配線層ＰＬ１１およびＰＬ１２に代えて、図７に示すような形状のポリシリコン配線層ＰＬ５１およびＰＬ５２が形成されている。他の上層の金属配線等のレイアウトは、図３〜５に示したものと同様であるのでここではそれらの説明を省略する。
以上に説明したとおり、実施の形態２にかかる半導体記憶装置によれば、上記したような共有のｎ＋拡散領域の形成によっても、実施の形態１による効果を享受することができる。
なお、以上に説明した実施の形態１および２において、Ｎチャネル形ＭＯＳトランジスタＮ１’およびＮ２’は省略することもできる。
実施の形態３．
つぎに、実施の形態３にかかる半導体記憶装置について説明する。実施の形態３は、２ポートＳＲＡＭセルを構成する他の等価回路についてのレイアウト構成について説明するものである。図８は、実施の形態３にかかる半導体記憶装置の等価回路を示す図である。図８において、Ｐチャネル形ＭＯＳトランジスタＰ１とＮチャネル形ＭＯＳトランジスタＮ１は、第１のＣＭＯＳインバータを構成し、Ｐチャネル形ＭＯＳトランジスタＰ２とＮチャネル形ＭＯＳトランジスタＮ２は、第２のＣＭＯＳトランジスタを構成しており、これらＣＭＯＳインバータ間において入出力端子が交差接続されている。
すなわち、これらＭＯＳトランジスタＰ１、Ｐ２、Ｎ１およびＮ２によってフリップフロップ回路が構成され、図８中、上記した第１のＣＭＯＳインバータの出力点でありかつ第２のＣＭＯＳインバータの入力点でもある記憶ノードＭＡと、第２のＣＭＯＳインバータの出力点でありかつ第１のＣＭＯＳインバータの入力点でもある記憶ノードＭＢと、において、論理状態の書き込みおよび読み出しが可能となる。
また、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ４は、それぞれアクセスゲートとして機能し、Ｎチャネル形ＭＯＳトランジスタＮ３は、ゲートを第１のワード線ＷＷＬに接続し、ソースを上記した記憶ノードＭＡに接続するとともにドレインを第１の正相ビット線ＷＢＬ１に接続している。また、Ｎチャネル形ＭＯＳトランジスタＮ４は、ゲートを上記第１のワード線ＷＷＬに接続し、ソースを記憶ノードＭＡに接続するとともにゲートを逆相ビット線ＷＢＬ２に接続している。
また、記憶ノードＭＡには、Ｎチャネル形ＭＯＳトランジスタＮ８のゲートが接続されており、Ｎチャネル形ＭＯＳトランジスタＮ８のソースは接地されている。さらに、Ｎチャネル形ＭＯＳトランジスタＮ８のドレインは、Ｎチャネル形ＭＯＳトランジスタＮ９のソースに接続され、Ｎチャネル形ＭＯＳトランジスタＮ９は、ゲートを第２のワード線ＲＷＬに接続し、ドレインを第２の正相ビット線ＲＢＬに接続している。
すなわち、ワード線ＷＷＬ、第１の正相ビット線ＷＢＬ１および逆相ビット線ＷＢＬ２の選択により、第１のポートによる記憶値の読み出しおよび書き込みを可能とし、第２のワード線ＲＷＬおよび第２の正相ビット線ＲＢＬの選択により、第２のポートによる記憶値の読み出しを可能としている。特に、この第２のポートによる読み出し動作は、メモリセルの記憶ノードＭＡおよびＭＢのデータを破壊することがなく、第１のポートと完全に独立して動作することができるという特徴を有している。
ここで、図８に示した等価回路自体は、従来の２ポートＳＲＡＭセルの回路として既知の構成であるが、実施の形態３にかかる半導体記憶装置では、その構造に特徴がある。図９〜１２は、実施の形態３にかかる半導体記憶装置のメモリセルのレイアウト図である。なお、図中、コンタクトホールやビアホール等の各種記号は、図６に示すとおりである。
まず、図９は、半導体基板中に形成されたウエル領域と、そのウエル領域に形成された拡散領域と、それらの上面に形成されたポリシリコン配線層とを含むレイヤを示している。
実施の形態３にかかる半導体記憶装置のメモリセルでは、図９に示すように、実施の形態１と同様、半導体基板上の平面方向において、Ｎウエル領域ＮＷを挟んで、第１のＰウエル領域ＰＷ１と第２のＰウエル領域ＰＷ２が、配置され、かつそれらウエル領域は上記第１のウエル境界線と上記第２のウエル境界線とが平行となるように形成されている。また、図示していないが、Ｎウエル領域ＮＷと第１のＰウエル領域ＰＷ１の間と、Ｎウエル領域ＮＷと第２のＰウエル領域ＰＷ２の間に、それぞれ分離領域が存在する。
図９において、第１のＰウエル領域ＰＷ１には、図８に示したＮチャネル形ＭＯＳトランジスタＮ１およびＮ３が形成され、Ｎウエル領域ＮＷには、図８に示したＰチャネル形ＭＯＳトランジスタＰ１およびＰ２が形成され、第２のＰウエル領域ＰＷ２には、図８に示したＮチャネル形ＭＯＳトランジスタＮ２、Ｎ４、Ｎ８およびＮ９が形成される。
以下に、図９〜１２に示した各レイヤの構造について順に説明する。まず、図９に示すレイヤにおいて、第１のＰウエル領域ＰＷ１に、上記した第１のウエル境界線に対して垂直な方向に延伸して並置されたポリシリコン配線層ＰＬ２１が形成される。
また、第１のＰウエル領域ＰＷ１からＮウエル領域ＮＷに亘って、第１のウエル境界線に対して垂直な方向に一直線に延伸したポリシリコン配線層ＰＬ１１が形成される。なお、ポリシリコン配線層ＰＬ１１の一端部は、図９に示すように、第２のウエル境界線上に位置する。
そして、第１のＰウエル領域ＰＷ１において、ポリシリコン配線層ＰＬ２１を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ２２およびＦＬ２３が形成される。これにより、ポリシリコン配線層ＰＬ２１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ３が形成される。また、ポリシリコン配線層ＰＬ１１を挟む位置にｎ＋拡散領域ＦＬ２１およびＦＬ２２が形成される。これにより、ポリシリコン配線層ＰＬ１１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１が形成される。
特に、これらＮチャネル形ＭＯＳトランジスタＮ１およびＮ３は、ポリシリコン配線層ＰＬ１１およびＰＬ２１が並置していることから、ｎ＋拡散領域ＦＬ２１〜２３を、第１のウエル境界線に平行な方向にかつ一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ２２を、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ３において共有することが可能となっている。このｎ＋拡散領域ＦＬ２２の共有は、図８の等価回路にしたがうと、Ｎチャネル形ＭＯＳトランジスタＮ１のドレインとＮチャネル形ＭＯＳトランジスタＮ３のソースとの接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ３の占有面積の縮小化に寄与している。
一方、第２のＰウエル領域ＰＷ２には、上記した第２のウエル境界線に対して垂直な方向に延伸して一直線上に並置された二つのポリシリコン配線層ＰＬ３１およびＰＬ３３が形成される。また、第２のＰウエル領域ＰＷ２からＮウエル領域ＮＷに亘って、第２のウエル境界線に対して垂直な方向に一直線に延伸したポリシリコン配線層ＰＬ１２が形成される。なお、ポリシリコン配線層ＰＬ１２の一端部は、図９に示すように、第１のウエル境界線上に位置する。
そして、ポリシリコン配線層ＰＬ３３を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ３６およびＦＬ３５が形成されることで、ポリシリコン配線層ＰＬ３３をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ４が形成される。また、ポリシリコン配線層ＰＬ１２を挟む位置にｎ＋拡散領域ＦＬ３４およびＦＬ３５が形成されることで、ポリシリコン配線層ＰＬ１２をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ２が形成される。
これらＮチャネル形ＭＯＳトランジスタＮ２およびＮ４は、ポリシリコン配線層ＰＬ３３およびＰＬ１２が並置していることから、ｎ＋拡散領域ＦＬ３４〜３６を、第２のウエル境界線に平行な方向にかつ同一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ３５を、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ４において共有することが可能となっている。このｎ＋拡散領域ＦＬ３５の共有は、図８の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ２のドレインとＮチャネル形ＭＯＳトランジスタＮ４のソースとの接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ４の占有面積の縮小化に寄与している。
図９において、さらに、ポリシリコン配線層ＰＬ３１を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ３３およびＦＬ３２が形成されることで、ポリシリコン配線層ＰＬ３１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ９が形成される。また、ポリシリコン配線層ＰＬ１２を挟む位置にｎ＋拡散領域ＦＬ３２およびＦＬ３１が形成されることで、ポリシリコン配線層ＰＬ１２をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ８が形成される。
これらＮチャネル形ＭＯＳトランジスタＮ８およびＮ９は、ポリシリコン配線層ＰＬ３１およびＰＬ１２が並置していることから、ｎ＋拡散領域ＦＬ３１〜３３を、第２のウエル境界線に平行な方向にかつ同一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ３２を、Ｎチャネル形ＭＯＳトランジスタＮ８およびＮ９において共有することが可能となっている。このｎ＋拡散領域ＦＬ３２の共有は、図８の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ８のドレインとＮチャネル形ＭＯＳトランジスタＮ９のソースとの接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ８およびＮ９の占有面積の縮小化に寄与している。
そして、Ｎウエル領域ＮＷにおいては、ポリシリコン配線層ＰＬ１１を挟む位置に、Ｐ型不純物の注入によりｐ＋拡散領域ＦＬ１１およびＦＬ１２が形成される。これにより、ポリシリコン配線層ＰＬ１１をゲート電極としたＰチャネル形ＭＯＳトランジスタＰ１が形成される。また、ポリシリコン配線層ＰＬ１２を挟む位置にｐ＋拡散領域ＦＬ１３およびＦＬ１４が形成されることで、ポリシリコン配線層ＰＬ１２をゲート電極としたＰチャネル形ＭＯＳトランジスタＰ２が形成される。
これらＰチャネル形ＭＯＳトランジスタＰ１およびＰ２の配置位置は、ポリシリコン配線層ＰＬ１１およびＰＬ１２の位置にしたがって定まるが、このポリシリコン配線層ＰＬ１１およびＰＬ１２の位置間隔は、図９に示すように、実施の形態１と同様、ｐ＋拡散領域ＦＬ１２およびＦＬ１３の大きさ程度（トランジスタの最小ピッチ）まで狭めることができる。特に、これらｐ＋拡散領域ＦＬ１２およびＦＬ１３の大きさを、第１のＰウエル領域ＰＷ１のｎ＋拡散領域ＦＬ２２と第２のＰウエル領域ＰＷ２のｎ＋拡散領域ＦＬ３２およびＦＬ３５と同程度にすることで、このメモリセルのレイアウトに必要な全占有面積を最小にすることができる。
これは、同時に、ポリシリコン配線層ＰＬ１１、ＰＬ３３およびＰＬ３１を同一直線上に配置し、かつポリシリコン配線層ＰＬ２１およびＰＬ１２を同一直線上に配置することができることを意味している。
なお、図９に示すように、ポリシリコン配線層ＰＬ１１、ＰＬ１２、ＰＬ２１、ＰＬ３１およびＰＬ３３と、ｐ＋拡散領域ＦＬ１１〜１４と、ｎ＋拡散領域ＦＬ２１〜２３、ＦＬ３３〜３６と、にはそれぞれ一つずつのコンタクトホールが、そしてｎ＋拡散領域ＦＬ３１には二つのコンタクトホールが、上層との電気的接続を果たすために設けられている。
つぎに、図９に示したレイヤの上層に位置するレイヤについて説明する。図１０は、図９に示したレイヤ上に形成される第１の金属配線層を含むレイヤを示している。図１０に示すレイヤには、下層のｎ＋拡散領域ＦＬ２２と、ｐ＋拡散領域ＦＬ１２と、ポリシリコン配線層ＰＬ１２と、を電気的に接続するための第１の金属配線層ＡＬ１１が形成される。図８の等価回路にしたがうと、この第１の金属配線層ＡＬ１１により、Ｎチャネル形ＭＯＳトランジスタＮ１のドレインおよびＮチャネル形ＭＯＳトランジスタＮ３のソースと、Ｐチャネル形ＭＯＳトランジスタＰ１のドレインと、第２のＣＭＯＳインバータの入力端子と、の接続が果たされる。
また、下層のｎ＋拡散領域ＦＬ３５と、ｐ＋拡散領域ＦＬ１３と、ポリシリコン配線層ＰＬ１１と、を電気的に接続するための第１の金属配線層ＡＬ１２が形成される。この第２の金属配線層ＡＬ１２により、図８の等価回路にしたがって、Ｎチャネル形ＭＯＳトランジスタＮ２のドレインおよびＮチャネル形ＭＯＳトランジスタＮ４のソースと、Ｐチャネル形ＭＯＳトランジスタＰ２のドレインと、第１のＣＭＯＳインバータの入力端子と、の接続が果たされる。
特に、第１の金属配線層ＡＬ１１において、ｎ＋拡散領域ＦＬ２２と、ｐ＋拡散領域ＦＬ１２との接点部分は、上述したように同一直線上に配置されているために、それら２点を接続する配線の形状を直線状にすることができる。第１の金属配線層ＡＬ１２についても同様である。
また、図１０に示すレイヤには、下層のｐ＋拡散領域ＦＬ１１の接続点を移動させるための第１の金属配線層ＡＬ１５と、ｐ＋拡散領域ＦＬ１４の接続点を移動させるための第１の金属配線層ＡＬ１６と、が形成され、下層のポリシリコン配線層ＰＬ２１の接続点を移動させるための第１の金属配線層ＡＬ１３と、ポリシリコン配線層ＰＬ３１の接続点を移動させるための第１の金属配線層ＡＬ１４と、ポリシリコン配線層ＰＬ３３の接続点を移動させるための第１の金属配線層ＡＬ１９と、が形成される。
さらに、同レイヤには、下層のｐ＋拡散領域ＦＬ３４およびＦＬ３１を電気的に接続するとともに、上層との接続点を移動させるための第１の金属配線層ＡＬ１８が形成される。図８の等価回路にしたがうと、この第１の金属配線層ＡＬ１８により、Ｎチャネル形ＭＯＳトランジスタＮ２およびＮ８のソース同士の接続が果たされる。
特に、図９に示すように、ｎ＋拡散領域ＦＬ３４およびＦＬ３１は、第２のウエル境界線と垂直な方向の同一直線上に配置されるため、それらｎ＋拡散領域上の各コンタクトホールもまた、それらコンタクトホールを結ぶ直線が第２のウエル境界線に垂直な同一直線上に形成することができる。すなわち、図１０に示す第２の金属配線層ＡＬ１８を、第２のウエル境界線に垂直な直線形状として形成することが可能になる。
つぎに、図１０に示したレイヤの上層に位置するレイヤについて説明する。図１１は、図１０に示したレイヤ上に形成される第２の金属配線層を含むレイヤを示している。図１１に示すレイヤには、図１０に示した第１の金属配線層ＡＬ１５を経由してｐ＋拡散領域ＦＬ１１に電源電位ＶＤＤを与え、かつ第１の金属配線層ＡＬ１６を経由してｐ＋拡散領域ＦＬ１４に電源電位ＶＤＤを与えるための第２の金属配線層ＡＬ２１が形成される。すなわち、この第２の金属配線層ＡＬ２１は、電源電位ＶＤＤラインとして機能し、図８の等価回路において、Ｐチャネル形ＭＯＳトランジスタＰ１のソースと電源との接続と、Ｐチャネル形ＭＯＳトランジスタＰ２のソースと電源との接続とを果たすものである。
また、図１０に示した第１の金属配線層ＡＬ１７を経由して、ｐ＋拡散領域ＦＬ２１に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２２と、第１の金属配線層ＡＬ１８を経由して、ｐ＋拡散領域ＦＬ３１およびＦＬ３４に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２３が形成される。すなわち、これら第２の金属配線層ＡＬ２２およびＡＬ２３は、接地電位ＧＮＤラインとして機能し、図８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ１、Ｎ２およびＮ８の各ソースの接地を果たすものである。
さらに、図１１に示すレイヤには、図１０に示したコンタクトホール＋第１ビアホールを介して、下層のｐ＋拡散領域ＦＬ２３に接続されて第１の正相ビット線ＷＢＬ１として機能する第２の金属配線層ＡＬ２４と、ｐ＋拡散領域ＦＬ３６に接続されて逆相ビット線ＷＢＬ２として機能する第２の金属配線層ＡＬ２５と、ｐ＋拡散領域ＦＬ３３に接続されて第２の正相ビット線ＲＢＬとして機能する第２の金属配線層ＡＬ２６と、が形成される。
すなわち、これら第２の金属配線層ＡＬ２４〜ＡＬ２６は、図８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３の半導体端子の他方（ドレイン）と第１の正相ビット線ＷＢＬ１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ４の半導体端子の他方（ドレイン）と逆相ビット線ＷＢＬ２との接続と、Ｎチャネル形ＭＯＳトランジスタＮ９の半導体端子の他方（ドレイン）と第２の正相ビット線ＲＢＬとの接続と、を果たすものである。
特に、これら第２の金属配線層ＡＬ２４〜２６は、第１のウエル境界線と平行な方向に延伸する直線形状として形成することができる。これは、一つのメモリセル内において、第１の正相ビット線ＷＢＬ１、逆相ビット線ＷＢＬ２および第２の正相ビット線ＲＢＬの各長さをより短くしたことを意味する。
また、図１１に示すレイヤには、下層の第１の金属配線層ＡＬ１３と上層との接続点を移動させるための第２の金属配線層ＡＬ２７と、下層の第１の金属配線層ＡＬ１９と上層との接続点を移動させるための第２の金属配線層ＡＬ２８と、下層の第１の金属配線層ＡＬ１４と上層との接続点を移動させるための第２の金属配線層ＡＬ２９と、が形成される。
つぎに、図１１に示したレイヤの上層に位置するレイヤについて説明する。図１２は、図１１に示したレイヤ上に形成される第３の金属配線層を含むレイヤを示している。図１２に示すレイヤには、第１の金属配線層ＡＬ１３および第２の金属配線層ＡＬ２７を経由して、ポリシリコン配線層ＰＬ２１とＰＬ３３とを電気的に接続するとともにワード線ＷＷＬとして機能する第３の金属配線層ＡＬ３１が形成される。すなわち、この第３の金属配線層ＡＬ３１は、図８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ４のゲートとワード線ＷＷＬとの接続を果たすものである。
また、第１の金属配線層ＡＬ１４および第２の金属配線層ＡＬ２９を経由して、ポリシリコン配線層ＰＬ３１と電気的に接続されるとともに、ワード線ＲＷＬとして機能する第３の金属配線層ＡＬ３２が形成される。すなわち、この第３の金属配線層ＡＬ３２は、図８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ６のゲートとワード線ＲＷＬとの接続を果たすものである。
特に、図１２に示したように、第２の金属配線層ＡＬ２７およびＡＬ２８の位置関係により、両金属配線層間を、第１のウエル境界線に対して垂直な方向に延伸する直線形状の金属配線層で接続することができる。すなわち、図１２に示す第３の金属配線層ＡＬ３１を、第１のウエル境界線に垂直方向に延伸する直線形状として形成することが可能になる。一方、第３の金属配線層ＡＬ３２は、下層との接続が第２の金属配線層ＡＬ２９のみであることから、第３の金属配線層ＡＬ３１と並行に延伸して配置することができる。これは、一つのメモリセル内において、第１のワード線ＷＷＬおよび第２のワード線ＲＷＬの各長さをより短くしたことを意味する。
以上に説明したとおり、実施の形態３にかかる半導体記憶装置によれば、アクセスゲートとして機能するＮチャネル形ＭＯＳトランジスタＮ３とフリップフロップ回路を構成するＮチャネル形ＭＯＳトランジスタＮ１が、一方の半導体端子同士の接続点においてｎ＋拡散領域ＦＬ２２を共有するとともに、各半導体端子となるｎ＋拡散領域ＦＬ２１〜２３が第１のウエル境界線に平行な方向に一直線上に配置されるように形成されるので、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ３の占有面積を小さくすることができる。これにより、メモリセルアレイの集積度を高めることが可能になる。
また、第１の正相ビット線ＷＢＬ１、逆相ビット線ＷＢＬ２、第１の正相ビット線ＷＢＬ２として順に機能する第２の金属配線層ＡＬ２４〜２６が、第１および第２のウエル境界線に平行に並置するように形成されることで、これらビット線の長さをより短くすることができるため、ビット線の配線容量を低減することができ、これにより高速なアクセスが可能となる。特に、これらビット線は、上記配置により、トランジスタの最小ピッチの２倍の長さまで狭めることができる。
また、第１のワード線ＷＷＬおよび第２のワード線ＲＷＬとして順に機能する第３の金属配線層ＡＬ３１およびＡＬ３２が、第１および第２のウエル境界線に直交するように形成されることで、これらワード線の長さをより短くすることができるため、ワード線の配線容量をも低減することができ、これにより高速なアクセスが可能となる。
また、記憶ノードＭＡおよびＭＢを形成するドレイン領域を共通のｎ＋拡散領域としているので、その面積を小さくすることができ、寄生容量が低減されて結果的に書き込み時のアクセスの高速化を図ることができる。
さらに、ポリシリコン配線層を一直線に形成することができるので、半導体製造工程において、レイアウトパターン形成時のマスクずれ等によるプロセスマージンを大きくとることができる。
実施の形態４．
つぎに、実施の形態４にかかる半導体記憶装置について説明する。実施の形態４は、３ポートＳＲＡＭセルを構成する他の等価回路についてのレイアウト構成について説明するものである。図１３は、実施の形態４にかかる半導体記憶装置の等価回路を示す図である。なお、図１３において、第１のワード線ＷＷＬと、第１の正相ビット線ＷＢＬ１と、第１の逆相ビット線ＷＢＬ２と、Ｐチャネル形ＭＯＳトランジスタＰ１およびＰ２と、Ｎチャネル形ＭＯＳトランジスタＮ１〜Ｎ４とからなる構成は、図８に示したとおりであるので、ここではその説明を省略する。
図１３では、上記構成に加え、記憶ノードＭＡに、Ｎチャネル形ＭＯＳトランジスタＮ８のゲートが接続されており、そのＮチャネル形ＭＯＳトランジスタＮ８のソースは接地されている。さらに、Ｎチャネル形ＭＯＳトランジスタＮ８のドレインは、Ｎチャネル形ＭＯＳトランジスタＮ９のソースに接続され、Ｎチャネル形ＭＯＳトランジスタＮ９は、ゲートを第２のワード線ＲＷＬ１に接続し、ドレインを第２の正相ビット線ＲＢＬ１に接続している。
さらに、記憶ノードＭＢに、Ｎチャネル形ＭＯＳトランジスタＮ１０のゲートが接続されており、そのＮチャネル形ＭＯＳトランジスタＮ１０のソースは接地されている。さらに、Ｎチャネル形ＭＯＳトランジスタＮ１０のドレインは、Ｎチャネル形ＭＯＳトランジスタＮ１１のソースに接続され、Ｎチャネル形ＭＯＳトランジスタＮ１１は、ゲートを第３のワード線ＲＷＬ２に接続し、ドレインを第２の逆相ビット線ＲＢＬ２に接続している。
すなわち、ワード線ＷＷＬ、第１の正相ビット線ＷＢＬ１および逆相ビット線ＷＢＬ２の選択により、第１のポートによる記憶値の読み出しおよび書き込みを可能とし、第２のワード線ＲＷＬ１および第２の正相ビット線ＲＢＬ１の選択により、第２のポートによる記憶値の読み出しを可能としている。さらに、第３のワード線ＲＷＬ２および第２の逆相ビット線ＲＢＬ２の選択により、第３のポートによる記憶値の読み出しを可能としている。特に、これら第２および第３のポートによる読み出し動作は、メモリセルの記憶ノードＭＡおよびＭＢのデータを破壊することがなく、第１のポートと完全に独立して動作することができるという特徴を有している。
ここで、図１３に示した等価回路自体は、従来の３ポートＳＲＡＭセルの回路として既知の構成であるが、実施の形態４にかかる半導体記憶装置では、その構造に特徴がある。図１４〜１７は、実施の形態４にかかる半導体記憶装置のメモリセルのレイアウト図である。なお、図中、コンタクトホールやビアホール等の各種記号は、図６に示すとおりである。
まず、図１４は、半導体基板中に形成されたウエル領域と、そのウエル領域に形成された拡散領域と、それらの上面に形成されたポリシリコン配線層とを含むレイヤを示している。
実施の形態４にかかる半導体記憶装置のメモリセルでも、図１４に示すように、実施の形態１と同様、半導体基板上の平面方向において、Ｎウエル領域ＮＷを挟んで、第１のＰウエル領域ＰＷ１と第２のＰウエル領域ＰＷ２が、配置され、かつそれらウエル領域は上記第１のウエル境界線と上記第２のウエル境界線とが平行となるように形成されている。また、図示していないが、Ｎウエル領域ＮＷと第１のＰウエル領域ＰＷ１の間と、Ｎウエル領域ＮＷと第２のＰウエル領域ＰＷ２の間に、それぞれ分離領域が存在する。
図１４において、第１のＰウエル領域ＰＷ１には、図１３に示したＮチャネル形ＭＯＳトランジスタＮ１、Ｎ３、Ｎ１０およびＮ１１が形成され、Ｎウエル領域ＮＷには、Ｐチャネル形ＭＯＳトランジスタＰ１およびＰ２が形成され、第２のＰウエル領域ＰＷ２には、Ｎチャネル形ＭＯＳトランジスタＮ２、Ｎ４、Ｎ８およびＮ９が形成される。
以下に、図１４〜１７に示した各レイヤの構造について順に説明する。まず、図１４に示すレイヤにおいて、第１のＰウエル領域ＰＷ１に、上記した第１のウエル境界線に対して垂直な方向に延伸して一直線上に並置された二つのポリシリコン配線層ＰＬ２１およびＰＬ２２が形成される。
また、第１のＰウエル領域ＰＷ１からＮウエル領域ＮＷに亘って、第１のウエル境界線に対して垂直な方向に一直線に延伸したポリシリコン配線層ＰＬ１１が形成される。なお、ポリシリコン配線層ＰＬ１１の一端部は、図１４に示すように、第２のウエル境界線上に位置する。
そして、ポリシリコン配線層ＰＬ２１を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ２２およびＦＬ２３が形成されることで、ポリシリコン配線層ＰＬ２１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ３が形成される。また、ポリシリコン配線層ＰＬ１１を挟む位置にｎ＋拡散領域ＦＬ２１およびＦＬ２２が形成されることで、ポリシリコン配線層ＰＬ１１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１が形成される。
特に、これらＮチャネル形ＭＯＳトランジスタＮ１およびＮ３は、ポリシリコン配線層ＰＬ１１およびＰＬ２１が並置していることから、ｎ＋拡散領域ＦＬ２１〜２３を、第１のウエル境界線に平行な方向にかつ一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ２２を、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ３において共有することが可能となっている。このｎ＋拡散領域ＦＬ２２の共有は、図１３の等価回路にしたがうと、Ｎチャネル形ＭＯＳトランジスタＮ１のドレインとＮチャネル形ＭＯＳトランジスタＮ３のソースとの接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ３の占有面積の縮小化に寄与している。
図１４においては、さらに、ポリシリコン配線層ＰＬ２２を挟む位置に、Ｎ型不純物の注入によりｎ＋拡散領域ＦＬ２５およびＦＬ２６が形成されることで、ポリシリコン配線層ＰＬ２２をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１１が形成される。また、ポリシリコン配線層ＰＬ１１を挟む位置にｎ＋拡散領域ＦＬ２４およびＦＬ２５が形成されることで、ポリシリコン配線層ＰＬ１１をゲート電極としたＮチャネル形ＭＯＳトランジスタＮ１０が形成される。
これらＮチャネル形ＭＯＳトランジスタＮ１０およびＮ１１は、ポリシリコン配線層ＰＬ２２およびＰＬ１１が並置していることから、ｎ＋拡散領域ＦＬ２４〜２６を、第１のウエル境界線に平行な方向にかつ同一直線上に配置することができ、これによりｎ＋拡散領域ＦＬ２５を、Ｎチャネル形ＭＯＳトランジスタＮ１０およびＮ１１において共有することが可能となっている。このｎ＋拡散領域ＦＬ２５の共有は、図１３の等価回路にしたがうと、Ｎチャネル形ＭＯＳトランジスタＮ１０のドレインとＮチャネル形ＭＯＳトランジスタＮ１１のソースとの接続を果たすとともに、Ｎチャネル形ＭＯＳトランジスタＮ１０およびＮ１１の占有面積の縮小化に寄与している。
一方、第２のＰウエル領域ＰＷ２およびＮウエル領域ＮＷにおける拡散領域およびポリシリコン配線層の形成は、実施の形態３において図９の説明に示したとおりなので、ここではそれらの説明を省略する。
よって、図１４に示すように、ポリシリコン配線層ＰＬ１１、ＰＬ３３およびＰＬ３１が同一直線上に配置され、かつポリシリコン配線層ＰＬ２１、ＰＬ２２およびＰＬ１２が同一直線上に配置される。
なお、図１４に示すように、ポリシリコン配線層ＰＬ１１、ＰＬ１２、ＰＬ２１、ＰＬ２２、ＰＬ３１およびＰＬ３３と、ｐ＋拡散領域ＦＬ１１〜１４と、ｎ＋拡散領域ＦＬ２１〜２３、ＦＬ２６、ＦＬ３３〜３６と、にはそれぞれ一つずつのコンタクトホールが、そしてｎ＋拡散領域ＦＬ２４およびＦＬ３１には二つのコンタクトホールが、上層との電気的接続を果たすために設けられている。
つぎに、図１４に示したレイヤの上層に位置するレイヤについて説明する。図１５は、図１４に示したレイヤ上に形成される第１の金属配線層を含むレイヤを示している。なお、図１５に示すレイヤにおいて、第２のＰウエル領域ＰＷ２およびＮウエル領域ＮＷ上の第２の金属配線層の形成は、実施の形態３において図１０の説明に示したとおりなので、ここではそれらの説明を省略する。
図１５に示すレイヤおいて、第１のＰウエル領域ＰＷ１には、下層のｎ＋拡散領域ＦＬ２２と、ｐ＋拡散領域ＦＬ１２と、ポリシリコン配線層ＰＬ１２と、を電気的に接続するための第１の金属配線層ＡＬ１１が形成される。図１３の等価回路にしたがうと、この第１の金属配線層ＡＬ１１により、Ｎチャネル形ＭＯＳトランジスタＮ１のドレインおよびＮチャネル形ＭＯＳトランジスタＮ３のソースと、Ｐチャネル形ＭＯＳトランジスタＰ１のドレインと、第２のＣＭＯＳインバータの入力端子と、の接続が果たされる。
特に、第１の金属配線層ＡＬ１１において、ｎ＋拡散領域ＦＬ２２と、ｐ＋拡散領域ＦＬ１２との接点部分は、上述したように同一直線上に配置されているために、それら２点を接続する配線の形状を直線状にすることができる。
また、図１５に示すレイヤには、下層のポリシリコン配線層ＰＬ２２の接続点を移動させるための第１の金属配線層ＡＬ１３と、ポリシリコン配線層ＰＬ２１の接続点を移動させるための第１の金属配線層ＡＬ１０と、が形成される。
さらに、同レイヤには、下層のｐ＋拡散領域ＦＬ２４およびＦＬ２１を電気的に接続するとともに、上層との接続点を移動させるための第１の金属配線層ＡＬ１７が形成される。図１３の等価回路にしたがうと、この第１の金属配線層ＡＬ１７により、Ｎチャネル形ＭＯＳトランジスタＮ１およびＮ１０のソース同士の接続が果たされる。
特に、図１４に示すように、ｎ＋拡散領域ＦＬ２４およびＦＬ２１は、第１のウエル境界線と垂直な方向の同一直線上に配置されるため、それらｎ＋拡散領域上の各コンタクトホールもまた、それらコンタクトホールを結ぶ直線が第１のウエル境界線に垂直な同一直線上に形成することができる。すなわち、図１５に示す第２の金属配線層ＡＬ１７を、第１のウエル境界線に垂直な直線形状として形成することが可能になる。
つぎに、図１５に示したレイヤの上層に位置するレイヤについて説明する。図１６は、図１５に示したレイヤ上に形成される第２の金属配線層を含むレイヤを示している。図１６に示すレイヤには、図１５に示した第１の金属配線層ＡＬ１５を経由してｐ＋拡散領域ＦＬ１１に電源電位ＶＤＤを与え、かつ第１の金属配線層ＡＬ１６を経由してｐ＋拡散領域ＦＬ１４に電源電位ＶＤＤを与えるための第２の金属配線層ＡＬ２１が形成される。すなわち、この第２の金属配線層ＡＬ２１は、電源電位ＶＤＤラインとして機能し、図１３の等価回路において、Ｐチャネル形ＭＯＳトランジスタＰ１のソースと電源との接続と、Ｐチャネル形ＭＯＳトランジスタＰ２のソースと電源との接続とを果たすものである。
また、図１５に示した第１の金属配線層ＡＬ１７を経由して、ｐ＋拡散領域ＦＬ２１およびＦＬ２４に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２２と、第１の金属配線層ＡＬ１８を経由して、ｐ＋拡散領域ＦＬ３１およびＦＬ３４に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２３が形成される。すなわち、これら第２の金属配線層ＡＬ２２およびＡＬ２３は、接地電位ＧＮＤラインとして機能し、図１３の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ１、Ｎ２、Ｎ８およびＮ１０の各ソースの接地を果たすものである。
さらに、図１６に示すレイヤには、図１５に示したコンタクトホール＋第１ビアホールを介して、下層のｐ＋拡散領域ＦＬ２３に接続されて第１の正相ビット線ＷＢＬ１として機能する第２の金属配線層ＡＬ２４と、下層のｐ＋拡散領域ＦＬ２６に接続されて第２の逆相ビット線ＲＢＬ２として機能する第２の金属配線層ＡＬ４２と、ｐ＋拡散領域ＦＬ３６に接続されて逆相ビット線ＷＢＬ２として機能する第２の金属配線層ＡＬ２５と、ｐ＋拡散領域ＦＬ３３に接続されて第２の正相ビット線ＲＢＬ１として機能する第２の金属配線層ＡＬ２６と、が形成される。
すなわち、これら第２の金属配線層ＡＬ２４〜ＡＬ２６およびＡＬ４２は、図１３の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３の半導体端子の他方（ドレイン）と第１の正相ビット線ＷＢＬ１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ４の半導体端子の他方（ドレイン）と逆相ビット線ＷＢＬ２との接続と、Ｎチャネル形ＭＯＳトランジスタＮ９の半導体端子の他方（ドレイン）と第２の正相ビット線ＲＢＬ１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ１１の半導体端子の他方（ドレイン）と第２の逆相ビット線ＲＢＬ２との接続と、を果たすものである。
特に、これら第２の金属配線層ＡＬ２４〜２６およびＡＬ４２は、第１のウエル境界線と平行な方向に延伸する直線形状として形成することができる。これは、一つのメモリセル内において、第１の正相ビット線ＷＢＬ１、逆相ビット線ＷＢＬ２、第２の正相ビット線ＲＢＬ１および第２の逆相ビット線ＲＢＬ２の各長さをより短くしたことを意味する。
また、図１６に示すレイヤには、下層の第１の金属配線層ＡＬ１３と上層との接続点を移動させるための第２の金属配線層ＡＬ４１と、下層の第１の金属配線層ＡＬ１９と上層との接続点を移動させるための第２の金属配線層ＡＬ２８と、下層の第１の金属配線層ＡＬ１０と上層との接続点を移動させるための第２の金属配線層ＡＬ２７と、が形成される。さらに、下層の第１の金属配線層ＡＬ１４を介して、ポリシリコン配線層ＰＬ３１と上層とを接続する第２の金属配線層ＡＬ２９が形成される。
つぎに、図１６に示したレイヤの上層に位置するレイヤについて説明する。図１７は、図１６に示したレイヤ上に形成される第３の金属配線層を含むレイヤを示している。図１７に示すレイヤには、第１の金属配線層ＡＬ１０および第２の金属配線層ＡＬ２７を経由して、ポリシリコン配線層ＰＬ２１とＰＬ３３とを電気的に接続するとともに第１のワード線ＷＷＬとして機能する第３の金属配線層ＡＬ３１が形成される。すなわち、この第３の金属配線層ＡＬ３１は、図１３の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ４のゲートと第１のワード線ＷＷＬとの接続を果たすものである。
また、第１の金属配線層ＡＬ１４および第２の金属配線層ＡＬ２９を経由して、ポリシリコン配線層ＰＬ３１と電気的に接続されるとともに、第２のワード線ＲＷＬ１として機能する第３の金属配線層ＡＬ３２が形成される。すなわち、この第３の金属配線層ＡＬ３２は、図１３の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ６のゲートと第２のワード線ＲＷＬ１との接続を果たすものである。
さらに、第１の金属配線層ＡＬ１３および第２の金属配線層ＡＬ４１を経由して、ポリシリコン配線層ＰＬ２２と電気的に接続されるとともに、第３のワード線ＲＷＬ２として機能する第３の金属配線層ＡＬ３３が形成される。すなわち、この第３の金属配線層ＡＬ３３は、図１３の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ１１のゲートと第３のワード線ＲＷＬ２との接続を果たすものである。
特に、図１７に示すように、第２の金属配線層ＡＬ２７およびＡＬ２８の位置関係により、両金属配線層間を、第１のウエル境界線に対して垂直な方向に延伸する直線形状の金属配線層で接続することができる。すなわち、図１７に示す第３の金属配線層ＡＬ３１を、第１のウエル境界線に垂直方向に延伸する直線形状として形成することが可能になる。一方、第３の金属配線層ＡＬ３２は、下層との接続が第２の金属配線層ＡＬ２９のみであり、第３の金属配線層ＡＬ３３は、下層との接続が第２の金属配線層ＡＬ４１のみであることから、それぞれ第３の金属配線層ＡＬ３１と並行に延伸して配置することができる。これは、一つのメモリセル内において、第１のワード線ＷＷＬ、第２のワード線ＲＷＬ１および第３のワード線ＲＷＬ２の各長さをより短くしたことを意味する。
以上に説明したとおり、実施の形態４にかかる半導体記憶装置によれば、３ポートＳＲＡＭセルにおいても、実施の形態３による効果を享受することができる。
実施の形態５．
つぎに、実施の形態５にかかる半導体記憶装置について説明する。実施の形態４は、差分読み出し型２ポートＳＲＡＭセルを構成する他の等価回路についてのレイアウト構成について説明するものである。図１８は、実施の形態５にかかる半導体記憶装置の等価回路を示す図である。
図１８に示す等価回路は、図１３に示した等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ９およびＮ１１のゲート同士を接続し、その接続ラインを共通の第２のワード線ＲＷＬとした点のみが実施の形態４と異なる。その他の構成は、図１３に示したとおりであるので、ここではその説明を省略する。
よって、その動作もまた、読み出し動作を第２の正相ビット線ＲＢＬ１の電位と第２の逆相ビット線ＲＢＬ２の電位との差分でおこなう点以外は、図１３に示した等価回路と同様である。
また、レイアウト構造についても、図１６に対応する第２の金属配線層レイヤと図１７に対応する第３の金属配線層レイヤのみが異なり、他の下層のレイヤは、図１４および図１５に示したとおりであるので、ここではそれらの説明を省略する。
よって以下に、図１５に示したレイヤの上層に位置するレイヤについて説明する。図１９および図２０は、実施の形態５にかかる半導体記憶装置のメモリセルのレイアウト図であり、特に、図１９は、図１６に対応する第２の金属配線層を含むレイヤを示し、図２０は、図１７に対応する第３の金属配線層を含むレイヤを示している。
まず、図１９に示すレイヤには、図１５に示した第１の金属配線層ＡＬ１５を経由してｐ＋拡散領域ＦＬ１１に電源電位ＶＤＤを与え、かつ第１の金属配線層ＡＬ１６を経由してｐ＋拡散領域ＦＬ１４に電源電位ＶＤＤを与えるための第２の金属配線層ＡＬ２１が形成される。すなわち、この第２の金属配線層ＡＬ２１は、電源電位ＶＤＤラインとして機能し、図１８の等価回路において、Ｐチャネル形ＭＯＳトランジスタＰ１のソースと電源との接続と、Ｐチャネル形ＭＯＳトランジスタＰ２のソースと電源との接続とを果たすものである。
また、図１５に示した第１の金属配線層ＡＬ１７を経由して、ｐ＋拡散領域ＦＬ２１およびＦＬ２４に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２２と、第１の金属配線層ＡＬ１８を経由して、ｐ＋拡散領域ＦＬ３１およびＦＬ３４に接地電位ＧＮＤを与えるための第２の金属配線層ＡＬ２３が形成される。すなわち、これら第２の金属配線層ＡＬ２２およびＡＬ２３は、接地電位ＧＮＤラインとして機能し、図１８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ１、Ｎ２、Ｎ８およびＮ１０の各ソースの接地を果たすものである。
さらに、図１９に示すレイヤには、図１５に示したコンタクトホール＋第１ビアホールを介して、下層のｐ＋拡散領域ＦＬ２３に接続されて第１の正相ビット線ＷＢＬ１として機能する第２の金属配線層ＡＬ２４と、下層のｐ＋拡散領域ＦＬ２６に接続されて第２の逆相ビット線ＲＢＬ２として機能する第２の金属配線層ＡＬ４２と、ｐ＋拡散領域ＦＬ３６に接続されて逆相ビット線ＷＢＬ２として機能する第２の金属配線層ＡＬ２５と、ｐ＋拡散領域ＦＬ３３に接続されて第２の正相ビット線ＲＢＬ１として機能する第２の金属配線層ＡＬ２６と、が形成される。
すなわち、これら第２の金属配線層ＡＬ２４〜ＡＬ２６およびＡＬ４２は、図１８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３の半導体端子の他方（ドレイン）と第１の正相ビット線ＷＢＬ１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ４の半導体端子の他方（ドレイン）と逆相ビット線ＷＢＬ２との接続と、Ｎチャネル形ＭＯＳトランジスタＮ９の半導体端子の他方（ドレイン）と第２の正相ビット線ＲＢＬ１との接続と、Ｎチャネル形ＭＯＳトランジスタＮ１１の半導体端子の他方（ドレイン）と第２の逆相ビット線ＲＢＬ２との接続と、を果たすものである。
特に、これら第２の金属配線層ＡＬ２４〜２６およびＡＬ４２は、第１のウエル境界線と平行な方向に延伸する直線形状として形成することができる。これは、一つのメモリセル内において、第１の正相ビット線ＷＢＬ１、逆相ビット線ＷＢＬ２、第２の正相ビット線ＲＢＬ１および第２の逆相ビット線ＲＢＬ２の各長さをより短くしたことを意味する。
また、図１９に示すレイヤには、下層の第１の金属配線層ＡＬ１３と上層との接続点を移動させるための第２の金属配線層ＡＬ４１と、下層の第１の金属配線層ＡＬ１９と上層との接続点を移動させるための第２の金属配線層ＡＬ２８と、下層の第１の金属配線層ＡＬ１０と上層との接続点を移動させるための第２の金属配線層ＡＬ２７と、下層の第１の金属配線層ＡＬ１４を介して、ポリシリコン配線層ＰＬ３１と上層との接続点を移動させるための第２の金属配線層ＡＬ２９が形成される。
つぎに、図１９に示したレイヤの上層に位置するレイヤについて説明する。図２０は、図１９に示したレイヤ上に形成される第３の金属配線層を含むレイヤを示している。図２０に示すレイヤには、第１の金属配線層ＡＬ１０および第２の金属配線層ＡＬ２７を経由して、ポリシリコン配線層ＰＬ２１とＰＬ３３とを電気的に接続するとともに第１のワード線ＷＷＬとして機能する第３の金属配線層ＡＬ３１が形成される。すなわち、この第３の金属配線層ＡＬ３１は、図１８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ３およびＮ４のゲートと第１のワード線ＷＷＬとの接続を果たすものである。
また、第１の金属配線層ＡＬ１４および第２の金属配線層ＡＬ２９を経由して、ポリシリコン配線層ＰＬ２２とＰＬ３１とを電気的に接続するとともに第２のワード線ＲＷＬとして機能する第３の金属配線層ＡＬ３２が形成される。すなわち、この第３の金属配線層ＡＬ３２は、図１８の等価回路において、Ｎチャネル形ＭＯＳトランジスタＮ９およびＮ１１のゲートと第２のワード線ＲＷＬとの接続を果たすものである。
特に、図２０に示すように、第２の金属配線層ＡＬ２７およびＡＬ２８の位置関係により、両金属配線層間を、第１のウエル境界線に対して垂直な方向に延伸する直線形状の金属配線層で接続することができる。すなわち、図２０に示す第３の金属配線層ＡＬ３１を、第１のウエル境界線に垂直方向に延伸する直線形状として形成することが可能になる。第３の金属配線層ＡＬ３２についても同様である。これは、一つのメモリセル内において、第１のワード線ＷＷＬおよび第２のワード線ＲＷＬの各長さをより短くしたことを意味する。
以上に説明したとおり、実施の形態５にかかる半導体記憶装置によれば、より高速で安定した読み出し動作が可能な差分読み出し型２ポートＳＲＡＭセルにおいても、実施の形態３による効果を享受することができる。
ＮＷ Ｎウエル領域、ＰＷ１ 第１のＰウエル領域、ＰＷ２ 第２のＰウエル領域、ＦＬ１１，ＦＬ１２，ＦＬ２１〜２６，ＦＬ３１〜３６ ｎ＋拡散領域、ＦＬ１１，ＦＬ１２ ｐ＋拡散領域、ＡＬ１１，ＡＬ１２，ＡＬ１５〜１８ 第１の金属配線層、ＡＬ２１〜２９，ＡＬ４１，ＡＬ４２ 第２の金属配線層、ＡＬ３１〜３３ 第３の金属配線層、Ｎ１〜６，Ｎ８〜１１ Ｎチャネル形ＭＯＳトランジスタ、Ｐ１，Ｐ２ Ｐチャネル形ＭＯＳトランジスタ

Claims (14)

  1. 第１および第２のワード線と、
    第１ないし第４のビット線と、
    電源ラインと、
    第１のＮチャネル形トランジスタ、第２のＮチャネル形トランジスタおよび第１のＰチャネル形トランジスタを含む第１のインバータと、
    第３のＮチャネル形トランジスタ、第４のＮチャネル形トランジスタおよび第２のＰチャネル形トランジスタを含み、その入力端子を第１の記憶ノードとして前記第１のインバータの出力端子に接続し、その出力端子を第２の記憶ノードとして前記第１のインバータの入力端子に接続する第２のインバータと、
    そのゲートが前記第１のワード線に接続され、前記第１のビット線と前記第１の記憶ノードと間を電気的に接続する第５のＮチャネル形トランジスタと、
    そのゲートが前記第１のワード線に接続され、前記第２のビット線と前記第２の記憶ノードとの間を電気的に接続する第６のＮチャネル形トランジスタと、
    そのゲートが前記第２のワード線に接続され、前記第３のビット線と前記第１の記憶ノードとの間を電気的に接続する第７のＮチャネル形トランジスタと、
    そのゲートが前記第２のワード線に接続され、前記第４のビット線と前記第２の記憶ノードとの間を電気的に接続する第８のＮチャネル形トランジスタと、
    を含み、
    前記第１および第２のＰチャネル形トランジスタはＮウエル領域に形成され、前記第１、第２、第５および第７のＮチャネル形トランジスタは第１のＰウエル領域に形成され、前記第３、第４、第６および第８のＮチャネル形トランジスタは、第２のＰウエル領域に形成され、
    前記第１および第２のワード線は、第１の方向に延伸しており、
    前記第１ないし第４のビット線は、前記第１の方向と交差する第２の方向に延伸しており、
    前記Ｎウエル領域は前記第１および第２のＰウエル領域の間に配置され且つ前記第１のＰウエル領域、前記Ｎウエル領域および前記第２のＰウエル領域は前記第１の方向に沿って並んでおり、
    前記電源ラインは、前記第１および第２のＰチャネル形トランジスタのそれぞれソースに接続され、前記第１および第３のビット線と前記第２および第４のビット線との間に設けられたことを特徴とする半導体装置。
  2. 前記第１のＮチャネル形トランジスタのゲートをなす第１の部分と、前記第２のＮチャネル形トランジスタのゲートをなす第２の部分と、前記第１のＰチャネル形トランジスタのゲートをなす第３の部分とを有する第１の配線層、および、前記第３のＮチャネル形トランジスタのゲートをなす第４の部分と、前記第４のＮチャネル形トランジスタのゲートをなす第５の部分と、前記第２のＰチャネル形トランジスタのゲートをなす第６の部分とを有する第２の配線層が設けられ、
    前記第１のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第２のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第１の部分と前記第２の部分の間に設けられた共通の第１のｎ型不純物領域で構成され、
    前記第３のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第４のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第４の部分と前記第５の部分の間に設けられた共通の第２のｎ型不純物領域で構成された請求項１記載の半導体装置。
  3. 前記第５のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第７のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第５および第７のＮチャネル形トランジスタのそれぞれゲートの間に設けられた共通の第３のｎ型不純物領域で構成され、
    前記第６のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第８のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して、前記第６および第８のＮチャネル形トランジスタのそれぞれゲートの間に設けられた共通の第４のｎ型不純物領域で構成された請求項２記載の半導体装置。
  4. 前記第１のＰチャネル形トランジスタ、前記第１のＮチャネル形トランジスタ、前記第４のＮチャネル形トランジスタ、第５のＮチャネル形トランジスタおよび第６のＮチャネル形トランジスタのそれぞれゲートは、前記第１及び第２のワード線の延伸する方向に沿った直線上に位置するように形成され、
    前記第２のＰチャネル形トランジスタ、前記第２のＮチャネル形トランジスタ、前記第３のＮチャネル形トランジスタ、前記第７のＮチャネル形トランジスタおよび前記第８のＮチャネル形トランジスタのそれぞれゲートは、前記第１及び第２のワード線の延伸する方向に沿った別の直線上に位置するように形成された、請求項３記載の半導体装置。
  5. 前記第１ないし第４のｎ型不純物領域はそれぞれ別個のｎ型不純物領域で構成された、請求項３記載の半導体装置。
  6. 前記第７のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第５のＮチャネル形トランジスタの有する一対の不純物領域の一方とは、共通の第１のｎ型不純物領域で形成され、
    前記第８のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第６のＮチャネル形トランジスタの有する一対の不純物領域の一方とは、共通の第２のｎ型不純物領域で形成され、
    前記第５のＮチャネル形トランジスタの有する前記一対のｎ型不純物領域の他方は、前記第１のビット線に接続され、
    前記第６のＮチャネル形トランジスタの有する前記一対のｎ型不純物領域の他方は、前記第２のビット線に接続され、
    前記第７のＮチャネル形トランジスタの有する前記一対のｎ型不純物領域の他方は、前記第３のビット線に接続され、
    前記第８のＮチャネル形トランジスタの有する前記一対のｎ型不純物領域の他方は、前記第４のビット線に接続されることを特徴とする請求項１に記載の半導体装置。
  7. 第１および第２のＰウエル領域と当該第１及び第２のＰウエル領域の間に位置するＮウエル領域とを有した半導体基板、
    第１および第２のワード線、
    第１ないし第４のビット線、
    第１および第２の接地ライン、および、
    電源ライン、を含み
    第２の記憶ノードに接続されるゲートを有し、前記電源ラインと第１の記憶ノードとの間を電気的に接続する第１のＰチャネル形トランジスタ、
    前記第２の記憶ノードに接続されるゲートを有し、前記第１の接地ラインと前記第１の記憶ノードとの間を電気的に接続する第１のＮチャネル形トランジスタ、
    前記第２の記憶ノードに接続されるゲートを有し、前記第１の接地ラインと前記第１の記憶ノードとの間を電気的に接続する第２のＮチャネル形トランジスタ、
    前記第１の記憶ノードに接続されるゲートを有し、前記電源ノードと前記第２の記憶ノードとの間を電気的に接続する第２のＰチャネル形トランジスタ、
    前記第１の記憶ノードに接続されるゲートを有し、前記第２の接地ラインと前記第２の記憶ノードとの間を電気的に接続する第３のＮチャネル形トランジスタ、
    前記第１の記憶ノードに接続されるゲートを有し、前記第２の接地ラインと前記第２の記憶ノードとの間を電気的に接続する第４のＮチャネル形トランジスタ、
    前記第１のワード線に接続されるゲートを有し、前記第１のビット線と前記第１の記憶ノードと間を電気的に接続する第５のＮチャネル形トランジスタ、
    前記第１のワード線に接続されるゲートを有し、前記第２のビット線と前記第２の記憶ノードとの間を電気的に接続する第６のＮチャネル形トランジスタ、
    前記第２のワード線に接続されるゲートを有し、前記第３のビット線と前記第１の記憶ノードとの間を電気的に接続する第７のＮチャネル形トランジスタ、および、
    前記第２のワード線に接続されるゲートを有し、前記第４のビット線と前記第２の記憶ノードとの間を電気的に接続する第８のＮチャネル形トランジスタ、
    を備え、
    前記第１および第２のＰチャネル形トランジスタは前記Ｎウエル領域に設けられ、前記第１、第２、第５および第７のＮチャネル形トランジスタは前記第１のＰウエル領域に設けられ、前記第３、第４、第６および第８のＮチャネル形トランジスタは前記第２のＰウエル領域に設けられ、
    前記第１および第２のワード線は、同じ方向に延伸しており、
    前記第１のワード線は、平面視して前記第１のＰウエル領域、前記Ｎウエル領域及び前記第２のＰウエル領域と交差するように配置され、前記第２のワード線は、平面視して前記第１のＰウエル領域、前記Ｎウエル領域及び前記第２のＰウエル領域と交差するように配置され、
    前記第１ないし第４のビット線は、同じ方向に延伸しており、平面視して前記第１および第２のワード線と交差するように設けられ、
    前記電源ラインは、前記第１および第３のビット線と前記第２および第４のビット線との間に設けられていることを特徴とする半導体装置。
  8. 前記電源ライン、前記第１の接地ラインおよび前記第２の接地ラインは、平面視して前記第１および第２のワード線と交差していることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１および第２の接地ラインは、前記第１ないし第４のビット線と同じ方向に延伸している、請求項８に記載の半導体装置。
  10. 前記電源ラインは、前記第１および第２の接地ラインの間に設けられている、請求項８に記載の半導体装置。
  11. 前記第１ないし第４のビット線、前記電源ライン並びに前記第１および第２の接地ラインは、前記半導体基板の表面から垂直な方向に同じ高さの配線層により形成される請求項８に記載の半導体装置。
  12. 前記第１のＮチャネル形トランジスタのゲートをなす第１の部分と、前記第２のＮチャネル形トランジスタのゲートをなす第２の部分と、前記第１のＰチャネル形トランジスタのゲートをなす第３の部分とを有する第１の配線層、および、前記第３のＮチャネル形トランジスタのゲートをなす第４の部分と、前記第４のＮチャネル形トランジスタのゲートをなす第５の部分と、前記第２のＰチャネル形トランジスタのゲートをなす第６の部分とを有する第２の配線層が前記半導体基板の上に設けられ、
    前記第１のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第２のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第１の部分と前記第２の部分の間に設けられた共通の第１のｎ型不純物領域で構成され、
    前記第３のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第４のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第４の部分と前記第５の部分の間に設けられた共通の第２のｎ型不純物領域で構成され、
    前記第５のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第７のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して前記第５および第７のＮチャネル形トランジスタのそれぞれゲートの間に設けられた共通の第３のｎ型不純物領域で構成され、
    前記第６のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方と、前記第８のＮチャネル形トランジスタの有する一対のｎ型不純物領域の一方とは、平面視して、前記第６および第８のＮチャネル形トランジスタのそれぞれゲートの間に設けられた共通の第４のｎ型不純物領域で構成された請求項７記載の半導体装置。
  13. 第１および第２のＰウエル領域と、当該第１及び第２のＰウエル領域の間に位置するＮウエル領域とを有した半導体基板、
    前記Ｎウエル領域に設けられた第１ないし第４のｐ型不純物領域、
    前記第１のＰウエル領域に設けられた第１ないし第６のｎ型不純物領域、
    前記第２のＰウエル領域に設けられた第７ないし第１２のｎ型不純物領域、
    第１ないし第６の配線層、
    第１および第２のワード線、
    第１ないし第４のビット線、
    第１および第２の接地ライン、および、
    電源ライン、を含み、
    前記第１の配線層の第１の部分をゲートとし、前記第１及び第２のｐ型不純物領域の間をチャネルとする第１のＰチャネル形トランジスタと、
    前記第１の配線層の第２の部分をゲートとし、前記第１及び第２のｎ型不純物領域の間をチャネルとする第１のＮチャネル形トランジスタと、
    前記第１の配線層の第３の部分をゲートとし、前記第３及び第４のｎ型不純物領域の間をチャネルとする第２のＮチャネル形トランジスタと、
    前記第２の配線層の第１の部分をゲートとし、前記第３及び第４のｐ型不純物領域の間をチャネルとする第２のＰチャネル形トランジスタと、
    前記第２の配線層の第２の部分をゲートとし、前記第７及び第８のｎ型不純物領域の間をチャネルとする第３のＮチャネル形トランジスタと、
    前記第２の配線層の第３の部分をゲートとし、前記第９及び第１０のｎ型不純物領域の間をチャネルとする第４のＮチャネル形トランジスタと、
    前記第３の配線層の第１の部分をゲートとし、前記第２及び第５のｎ型不純物領域の間をチャネルとする第５のＮチャネル形トランジスタと、
    前記第４の配線層の第１の部分をゲートとし、前記第４及び第６のｎ型不純物領域の間をチャネルとする第６のＮチャネル形トランジスタと、
    前記第５の配線層の第１の部分をゲートとし、前記第８及び第１１のｎ型不純物領域の間をチャネルとする第７のＮチャネル形トランジスタと、
    前記第６の配線層の第１の部分をゲートとし、前記第１０及び第１２のｎ型不純物領域の間をチャネルとする第８のＮチャネル形トランジスタと、を有するＳＲＡＭメモリセルが構成されており、
    前記第１および第２のワード線は同じ方向に延伸しており、前記第１のワード線は前記第３および第５の配線層に接続され、前記第２のワード線は前記第４および第６の配線層に接続され、
    前記第１ないし第４のビット線は、同じ方向に延伸し且つ平面視して前記第１および第２のワード線と交差して設けられ、それぞれ前記第５、第６、第１１及び第１２のｎ型不純物領域に接続され、
    前記第１のＰウエル領域、前記Ｎウエル領域及び前記第２のＰウエル領域は、前記第１及び第２のワード線の延伸する方向に沿って並んでおり、
    前記第１の接地ラインは、前記第１および第３のｎ型不純物領域に接続され、
    前記第２の接地ラインは、前記第７および第９のｎ型不純物領域に接続され、
    前記電源ラインは、前記第１および第３のｐ型不純物領域に接続され、前記第１および第２のビット線と前記第３及び第４のビット線との間に設けられる、半導体装置。
  14. 前記１及び第２のＰチャネル形トランジスタ並びに前記第１ないし第８のＮチャネル形トランジスタのそれぞれゲート幅方向が前記第１および第２のワード線の延伸する方向と同じであり、
    前記第２のｎ型不純物領域は、平面視して前記第１の配線層の第２の部分と前記第３の配線層の第１の部分の間に配置され、
    前記第４のｎ型不純物領域は、平面視して前記第１の配線層の第３の部分と前記第４の配線層の第１の部分の間に配置され、
    前記第８のｎ型不純物領域は、平面視して前記第２の配線層の第２の部分と前記第５の配線層の第１の部分の間に配置され、
    前記第１０のｎ型不純物領域は、平面視して前記第２の配線層の第３の部分と前記第６の配線層の第１の部分の間に配置された請求項１３記載の半導体装置。
JP2013149955A 2000-05-16 2013-07-18 半導体装置 Expired - Lifetime JP5654094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013149955A JP5654094B2 (ja) 2000-05-16 2013-07-18 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000143861 2000-05-16
JP2000143861 2000-05-16
JP2013149955A JP5654094B2 (ja) 2000-05-16 2013-07-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011082849A Division JP5420582B2 (ja) 2000-05-16 2011-04-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014213120A Division JP5902784B2 (ja) 2000-05-16 2014-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2013214776A JP2013214776A (ja) 2013-10-17
JP5654094B2 true JP5654094B2 (ja) 2015-01-14

Family

ID=44685469

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011082849A Expired - Lifetime JP5420582B2 (ja) 2000-05-16 2011-04-04 半導体装置
JP2013149955A Expired - Lifetime JP5654094B2 (ja) 2000-05-16 2013-07-18 半導体装置
JP2014213120A Expired - Lifetime JP5902784B2 (ja) 2000-05-16 2014-10-17 半導体装置
JP2015247821A Expired - Lifetime JP6096271B2 (ja) 2000-05-16 2015-12-18 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011082849A Expired - Lifetime JP5420582B2 (ja) 2000-05-16 2011-04-04 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014213120A Expired - Lifetime JP5902784B2 (ja) 2000-05-16 2014-10-17 半導体装置
JP2015247821A Expired - Lifetime JP6096271B2 (ja) 2000-05-16 2015-12-18 半導体装置

Country Status (1)

Country Link
JP (4) JP5420582B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019411A1 (ja) 2013-08-06 2015-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135888A (en) * 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
JP2784271B2 (ja) * 1991-01-21 1998-08-06 三菱電機株式会社 半導体記憶装置
EP0578915A3 (en) * 1992-07-16 1994-05-18 Hewlett Packard Co Two-port ram cell
US5338963A (en) * 1993-04-05 1994-08-16 International Business Machines Corporation Soft error immune CMOS static RAM cell
JPH0897299A (ja) * 1994-09-20 1996-04-12 Harris Corp 多セルメモリ
EP0718847B1 (en) * 1994-12-22 2003-06-25 Cypress Semiconductor Corporation Single ended dual port memory cell
JP3523762B2 (ja) * 1996-12-19 2004-04-26 株式会社東芝 半導体記憶装置
JP3852729B2 (ja) * 1998-10-27 2006-12-06 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP2013214776A (ja) 2013-10-17
JP5902784B2 (ja) 2016-04-13
JP2016086180A (ja) 2016-05-19
JP2015029148A (ja) 2015-02-12
JP6096271B2 (ja) 2017-03-15
JP5420582B2 (ja) 2014-02-19
JP2011171753A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP4885365B2 (ja) 半導体装置
JP6275905B2 (ja) 半導体記憶装置
JP5596335B2 (ja) 半導体装置
US7330392B2 (en) Dual port semiconductor memory device
JP4278338B2 (ja) 半導体記憶装置
US6885609B2 (en) Semiconductor memory device supporting two data ports
KR100438243B1 (ko) 반도체 기억 장치
KR100461888B1 (ko) 반도체 기억 장치
JP2004335535A (ja) 半導体記憶装置
JP2933010B2 (ja) 半導体装置
JP6096271B2 (ja) 半導体装置
JP2002009175A (ja) 半導体記憶装置
TW202349379A (zh) 靜態隨機存取記憶體陣列圖案

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5654094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term