CN116388699B - Doherty功放装置以及功率放大系统 - Google Patents

Abstract

本申请提供了一种Doherty功放装置以及功率放大系统，该Doherty功放装置包括采用LGA封装技术得到的封装件，封装件包括MMIC芯片、第一阻抗匹配电路、至少一个第一晶体管以及至少一个第二晶体管，MMIC芯片为采用LDMOS工艺得到的，第一阻抗匹配电路为采用表面贴装技术制作得到的，第一晶体管以及第二晶体管为分别采用GaN工艺得到的。本申请较好地解决现有技术中无法在保证Doherty功放系统的性能的前提下，提高集成度以及降低成本的问题。

Description

Doherty功放装置以及功率放大系统

技术领域

本申请涉及功率放大器领域，具体而言，涉及一种Doherty功放装置以及功率放大系统。

背景技术

Doherty(多尔蒂)功放作为常见的功放架构，能够针对高峰均比的调制信号提供高效率放大，在大规模MIMO(Multiple Input Multiple Ourput，多进多出)基站应用中得到了广泛的应用。同时，得益于氮化镓(GaN)技术具备的高功率密度，高效率，和大带宽的优势特征，氮化镓也成为大规模MIMO基站应用中的常用工艺，尤其针对高频的应用，如2.6GHz，3.5GHz和4.9GHz。基于现实考量，目前的大规模MIMO基站中普遍采用分立GaNDoherty方案。如图1所示，此种方案使用两个封装去分别实现推动级和末级，在封装内采用MOS电容器和键合线实现预匹配，在PCB板上通过微带线和分立元件实现功率分配、功率合成和阻抗匹配等功能，具备迭代快速，可调性强，效率高等优势。但是总体来看，分立Doherty方案仍然存在一些弊端，如面积大，量产管控复杂，客户不易使用以及成本高等。

目前，如图2所示，已有部分供应商尝试了集成方案，即使用氮化镓技术实现有源器件，使用砷化镓IPD(Integrated Passive Device，集成无源器件)技术实现无源器件，在同一个封装内通过多芯片互联搭建一个Doherty功放系统，并且在PCB板上通过微带线和分立元件合路以最大可能的降低损耗。该方案兼顾了集成度和性能，但是因为引入了过多的芯片(如图2中统计，需要5颗GaAs芯片和3颗GaN芯片)，在加工过程中需要管控的项目数量大幅上升，例如芯片的工艺管控，键合线的线长线高管控，芯片的位置管控等。这些相互独立的管控项目的波动会增大芯片整体性能的波动，导致可量产性受限。另外，砷化镓IPD的成本也不可忽视。

因此，如何在保证Doherty功放系统的性能的前提下，提高集成度，以及降低制作成本，是现有技术中亟需解决的问题。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种Doherty功放装置以及功率放大系统，以解决现有技术中无法在保证Doherty功放系统的性能的前提下，提高集成度以及降低成本的问题。

根据本申请的一个方面，提供了一种Doherty功放装置，包括封装件，所述封装件为采用LGA(Land Grid Array，栅格阵列)封装技术得到的，所述封装件包括MMIC(Monolithic Microwave Integrated Circuit，单片微波集成电路)芯片、第一阻抗匹配电路、至少一个第一晶体管以及至少一个第二晶体管，所述MMIC芯片为采用LDMOS工艺得到的，所述第一阻抗匹配电路为采用表面贴装技术制作得到的，所述第一晶体管以及所述第二晶体管为分别采用GaN工艺得到的，其中，所述第一阻抗匹配电路包括至少一个第一子匹配电路以及至少一个第二子匹配电路，所述第一子匹配电路与所述MMIC芯片的输出端电连接，且所述第一子匹配电路与所述第一晶体管一一对应电连接，所述第二子匹配电路与所述MMIC芯片的输出端电连接，且所述第二子匹配电路与所述第二晶体管一一对应电连接，所述MMIC芯片包括第一功率分配器以及推动电路，所述第一功率分配器用于接收输入信号，将所述输入信号分成多路信号后从各输出端输出；所述推动电路包括至少一个第一子推动电路以及至少一个第二子推动电路，所述第一子推动电路的输入端以及所述第二子推动电路的输入端分别与所述第一功率分配器的输出端一一对应电连接，所述第一子推动电路的输出端与所述第一子匹配电路一一对应电连接，所述第二子推动电路的输出端与所述第二子匹配电路一一对应电连接。

可选地，所述第一子推动电路以及所述第二子推动电路分别包括输入匹配电路以及第三晶体管，其中，所述输入匹配电路的输入端与所述第一功率分配器的输出端电连接；所述第三晶体管的输入端与所述输入匹配电路的输出端电连接，所述第三晶体管的输出端与所述第一子匹配电路或者所述第二子匹配电路电连接。

可选地，所述封装件还包括第二功率分配器以及第二阻抗匹配电路，其中，所述第二功率分配器的输入端分别与所述第一晶体管以及所述第二晶体管电连接，所述第二功率分配器用于将所述第一晶体管以及所述第二晶体管发出的信号组合后输出；所述第二阻抗匹配电路与所述第二功率分配器的输出端电连接。

可选地，所述第二功率分配器以及所述第二阻抗匹配电路为采用表面贴装技术和/或微带线技术制作得到的。

根据本申请的另一方面，还提供了一种功率放大系统，所述功率放大系统包括任一种所述的Doherty功放装置。

可选地，所述功率放大系统还包括偏置馈电网络，所述偏置馈电网络与所述Doherty功放装置电连接，所述偏置馈电网络用于给所述Doherty功放装置提供偏置电压。

可选地，所述偏置馈电网络包括多个电压源以及多个滤波电容，所述电压源通过所述滤波电容与所述Doherty功放装置电连接。

应用本申请的技术方案，所述的Doherty功放装置包括封装件，所述封装件包括采用LDMOS工艺得到的MMIC芯片、采用表面贴装技术制作得到的第一阻抗匹配电路、采用GaN工艺得到的至少一个第一晶体管以及至少一个第二晶体管，所述封装件为采用LGA封装技术得到的。相比现有技术中将Doherty功率放大器的匹配拓扑结构通过多芯片的GaAs IPD工艺实现，造成制作难度较大的问题，本申请中，前级采用LDMOS工艺得到MMIC芯片、中间采用表贴技术得到所述第一阻抗匹配电路、后级采用GaN工艺得到第一晶体管以及第二晶体管，且将LDMOS MMIC芯片、分立的GaN芯片以及所述第一阻抗匹配电路封装在所述封装件内来形成所述Doherty功放装置，在保证Doherty功放装置的性能的前提下，保证了所述Doherty功放装置的集成度较高，保证了Doherty功放装置占用面积较小，保证了封装的可靠性以及可重复性。并且，本申请中通过LDMOS工艺制作所述MMIC芯片，由于LDMOS制作工艺与现有的标准CMOS制作工艺相兼容，使得其制造成本低于现有技术中采用GaAs IPD制作多个芯片的成本，这样保证了所述Doherty功放装置的制作成本较低。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中分立的氮化镓Doherty功放装置的结构图；

图2示出了现有技术中集成的砷化镓IPD以及氮化镓Doherty功放装置的结构图；

图3示出了根据本申请的实施例的Doherty功放装置的结构示意图；

图4和图5分别示出了根据本申请的一种具体的实施例的功率放大系统的结构示意图。

其中，上述附图包括以下附图标记：

100、封装件；101、MMIC芯片；102、第一阻抗匹配电路；103、第一晶体管；104、第二晶体管；105、第一子匹配电路；106、第二子匹配电路；107、第二功率分配器；108、第二阻抗匹配电路；109、第一功率分配器；110、输入匹配电路；111、第三晶体管；112、预留焊盘；113、第一表贴元件；114、第二表贴元件；115、第三表贴元件；116、第四表贴元件；117、第五表贴元件；118、第六表贴元件；119、第七表贴元件；120、第八表贴元件；121、第九表贴元件；122、第十表贴元件；123、第十一表贴元件；124、第十二表贴元件；125、第十三表贴元件；126、第十四表贴元件；127、第十五表贴元件；128、第十六表贴元件；129、第十七表贴元件；130、滤波电容；131、第十八表贴元件；132、第十九表贴元件；133、第二十表贴元件；134、第二十一表贴元件。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中无法在保证Doherty功放系统的性能的前提下，提高集成度以及降低成本，为了解决如上问题，本申请提出了一种Doherty功放装置以及功率放大系统。

根据本申请的一种典型的实施例，提供了一种Doherty功放装置，如图3所示，上述Doherty功放装置包括封装件100，上述封装件100为采用LGA封装技术得到的，上述封装件100包括MMIC芯片101、第一阻抗匹配电路102、至少一个第一晶体管103以及至少一个第二晶体管104，上述MMIC芯片101为采用LDMOS工艺得到的，上述第一阻抗匹配电路102为采用表面贴装技术制作得到的，上述第一晶体管103以及上述第二晶体管104为分别采用GaN工艺得到的，其中，上述第一阻抗匹配电路102包括至少一个第一子匹配电路105以及至少一个第二子匹配电路106，上述第一子匹配电路105与上述MMIC芯片101的输出端电连接，且上述第一子匹配电路105与上述第一晶体管103一一对应电连接，上述第二子匹配电路106与上述MMIC芯片101的输出端电连接，且上述第二子匹配电路106与上述第二晶体管104一一对应电连接，上述MMIC芯片101包括第一功率分配器以及推动电路，上述第一功率分配器用于接收输入信号，将上述输入信号分成多路信号后从各输出端输出，上述推动电路包括至少一个第一子推动电路以及至少一个第二子推动电路，上述第一子推动电路的输入端以及上述第二子推动电路的输入端分别与上述第一功率分配器的输出端一一对应电连接，上述第一子推动电路的输出端与上述第一子匹配电路105一一对应电连接，上述第二子推动电路的输出端与上述第二子匹配电路106一一对应电连接。

上述的Doherty功放装置包括封装件，上述封装件包括采用LDMOS工艺得到的MMIC芯片、采用表面贴装技术制作得到的第一阻抗匹配电路、采用GaN工艺得到的至少一个第一晶体管以及至少一个第二晶体管，上述封装件为采用LGA封装技术得到的。相比现有技术中将Doherty功率放大器的匹配拓扑结构通过多芯片的GaAs IPD工艺实现，造成制作难度较大的问题，本申请中，前级采用LDMOS工艺得到MMIC芯片、中间采用表贴技术得到上述第一阻抗匹配电路、后级采用GaN工艺得到第一晶体管以及第二晶体管，且将LDMOS MMIC芯片、分立的GaN芯片以及上述第一阻抗匹配电路封装在上述封装件内来形成上述Doherty功放装置，在保证Doherty功放装置的性能的前提下，保证了上述Doherty功放装置的集成度较高，保证了Doherty功放装置占用面积较小，保证了封装的可靠性以及可重复性。并且，本申请中通过LDMOS工艺制作上述MMIC芯片，由于LDMOS制作工艺与现有的标准CMOS制作工艺相兼容，使得其制造成本低于现有技术中采用GaAs IPD制作多个芯片的成本，这样保证了上述Doherty功放装置的制作成本较低。

并且，本申请的上述Doherty功放装置中，通过采用LDMOS工艺得到包括上述第一功率分配器、上述第一子推动电路以及上述第二子推动电路的基本匹配拓扑结构，并将上述基本匹配拓扑结构集成在一个MMIC芯片中，这样避免了多芯片的键合线之间的耦合和键合焊盘带来的寄生效应对功放装置的影响，使用单个LDMOS MMIC实现匹配拓扑结构中有源器件和无源器件的匹配，无需精确管控多芯片的位置和键合线的线长以及线高以保证每段键合线的电气性能一致性，保证了上述Doherty功放装置的制作难度较低，可实施性较强，量产管控较为容易。

上述封装件中通过表面贴装技术进行阻抗匹配，保证了整个封装件的可调性较大，从而保证了封装件的灵活性较高；并且，这样实现了输入输出50欧姆全匹配，无需外围匹配电路，从而进一步地保证整个Doherty功放装置的集成度较高。

另外，在实际的应用过程中，上述MMIC芯片并不限于上述的匹配拓扑结构，其还可以包括现有技术中任意可行的匹配拓扑结构，来实现对第一晶体管以及第二晶体管的功率分配以及阻抗匹配等功能。

一种具体的实施例中，上述第一功率分配器为等分功率分配器，也可以为不等分功率分配器。其可以包括威尔金森功分器或者Branch-line定向耦合器。当然，上述第一功率分配器并不限于上的功率分配器，其还可以为其他类型的功分器。

在实际的应用过程中，上述LDMOS工艺为现有技术中任意可行的LDMOS工艺技术，本领域技术人员可以根据实际情况灵活选择合适的LDMOS工艺制作上述MMIC芯片。

本申请的上述实施例中，整个Doherty功放装置集成在一个采用LGA封装技术得到的封装件中，这样进一步地保证了Doherty功放装置的集成度较高。标准化的LGA封装可以大大提升客户友好度，一方面，定版后整体封装，有利于大规模量产，另一方面，便于实施平台化策略，将同一类型的应用做Pin-to-Pin设计，客户只需要更换芯片，无需进行大量针对性的改版。这样进一步地保证了上述Doherty功放装置的可量产性以及可实施性较强。

具体地，上述封装件还包括多个焊盘，通过多个焊盘可以满足MMIC芯片、上述第一晶体管以及上述第二晶体管的馈电需求。

为了进一步地保证上述Doherty功放装置的系统性能较好，本申请的又一种具体的实施例中，上述第一子推动电路以及上述第二子推动电路分别包括输入匹配电路以及第三晶体管，其中，上述输入匹配电路的输入端与上述第一功率分配器的输出端电连接；上述第三晶体管的输入端与上述输入匹配电路的输出端电连接，上述第三晶体管的输出端与上述第一子匹配电路或者上述第二子匹配电路电连接。上述第一子推动电路以及上述第二子推动电路通过上述输入匹配电路以及上述第三晶体管，进一步地保证了发送给上述第一子匹配电路以及上述第二子匹配电路的信号的性能较好。

根据本申请的另一种具体的实施例，如图3所示，上述封装件还包括第二功率分配器107以及第二阻抗匹配电路108，其中，上述第二功率分配器107的输入端分别与上述第一晶体管103以及上述第二晶体管104电连接，上述第二功率分配器107用于将上述上述第一晶体管以及上述第二晶体管发出的信号组合后输出；上述第二阻抗匹配电路108与上述第二功率分配器107的输出端电连接。通过上述第二功率分配器以及上述第二阻抗匹配电路，进一步地实现了对上述第一晶体管以及上述第二晶体管的功率合成以及阻抗匹配功能。

上述的推动电路可以包括现有技术中任意可行的阻抗匹配电路结构，如混合匹配电路、单分支匹配电路或者双分支匹配电路等，也可以为I形匹配电路、T形匹配电路、π形匹配电路或者多级匹配电路等。一种具体的实施例中，上述第二阻抗匹配电路包括一阶LC匹配电路。更为具体的一种实施例中，上述第二阻抗匹配电路为一阶LC匹配电路，上述第二功率分配器为π型网络的合路器。

本申请的再一种具体的实施例中，上述第二功率分配器以及上述第二阻抗匹配电路为采用表面贴装技术和/或微带线技术制作得到的。当然，上述第二功率分配器以及上述第二阻抗匹配电路也可以根据实际使用场景或便利性拓展至其他形式得到。这样保证了可以较为灵活地在上述封装件中设置上述第二功率分配器以及上述第二阻抗匹配电路。

根据本申请的另一种典型的实施例，还提供了一种功率放大系统，上述功率放大系统包括任一种上述的Doherty功放装置。

上述的功率放大系统包括任一种上述的Doherty功放装置，上述Doherty功放装置中，前级采用LDMOS工艺得到MMIC芯片、中间采用表贴技术得到上述第一阻抗匹配电路、后级采用GaN工艺得到第一晶体管以及第二晶体管，且将LDMOS MMIC芯片、分立的GaN芯片以及上述第一阻抗匹配电路封装在上述封装件内来形成上述Doherty功放装置，在保证Doherty功放装置的性能的前提下，保证了上述Doherty功放装置的集成度较高，保证了Doherty功放装置占用面积较小，保证了封装的可靠性以及可重复性。并且，本申请中通过LDMOS工艺制作上述MMIC芯片，由于LDMOS制作工艺与现有的标准CMOS制作工艺相兼容，使得其制造成本低于现有技术中采用GaAs IPD制作多个芯片的成本，这样保证了上述Doherty功放装置的制作成本较低，从而在保证了上述功率放大系统的性能的前提下，保证了上述功率放大系统的集成度较高，制作成本较低。

在实际的应用过程中，上述功率放大系统还包括偏置馈电网络，上述偏置馈电网络与与上述Doherty功放装置电连接，上述偏置馈电网络用于给上述Doherty功放装置提供偏置电压。上述偏置馈电网络包括多个电压源以及多个滤波电容，上述电压源通过上述滤波电容与上述Doherty功放装置电连接。上述馈电网络也是采用表面贴装技术在上述封装件中制作得到。这样保证了可以较为灵活地在上述封装件中设置上述偏置馈电网络。

图4为根据本申请的一种具体实施例的功率放大系统的布版示意图。如图4所示，MMIC芯片101、第一阻抗匹配电路、第一晶体管103、第二晶体管104、第二功率分配器以及第二阻抗匹配电路封装在一个LGA封装件100内，MMIC芯片101包括第一功率分配器109，第一晶体管103的输入匹配电路110，第二晶体管104的输入匹配电路110，以及第一晶体管103和第二晶体管104各自的第三晶体管111。上述封装件100包括多个焊盘，MMIC芯片101通过上述焊盘以及键合线连接输入信号、电压源以及上述第一阻抗匹配电路。上述第一晶体管103以及上述第二晶体管104通过上述焊盘以及键合线向前连接上述第一阻抗匹配电路，向后连接上述第二功率分配器以及上述第二阻抗匹配电路。上述第一阻抗匹配电路中还具有两个预留焊盘112，上述预留焊盘112供上述第一晶体管103以及上述第二晶体管104的输入二次谐波控制使用。

在图4中，上述第一阻抗匹配电路在封装件100上通过多个表贴元件实现。第一子匹配电路中，第一表贴元件113和第二表贴元件114形成第一晶体管的栅极偏置馈电网络中的并联电感和并联电阻，第三表贴元件115提供该偏置馈电网络的射频地，第四表贴元件116作为串联电容，起到隔离MMIC芯片漏压和第一晶体管栅压的作用，并且参与阻抗匹配。第二子匹配电路中，第五表贴元件117、第六表贴元件118、第七表贴元件119以及第八表贴元件120分别起到与上述第一表贴元件113、上述第二表贴元件114、上述第三表贴元件115以及上述第四表贴元件116相同的作用。上述第九表贴元件121以及第十表贴元件122分别用于第一晶体管103和第二晶体管104的二次谐波控制。上述第二功率分配器和上述第二阻抗匹配电路在上述封装件100上通过表贴元件实现，上述第二功率分配器为π型的合路器，上述第二阻抗匹配电路为一阶LC阻抗匹配电路，其中，第十一表贴元件123、第十二表贴元件124、第十三表贴元件125、第十四表贴元件126以及第十五表贴元件127用于实现π型的合路器，具体的元件类型和数值需要根据应用的具体频率和功率来确定。上述第十六表贴元件128以及第十七表贴元件129用于实现一阶LC阻抗匹配电路。

如图4所示，该功率放大系统中，Doherty功放装置实现了输入端输出端的50欧姆全匹配，外围仅需要通过多个滤波电容130对电压源进行滤波。其中推动栅压、推动漏压、第一晶体管栅压以及第一晶体管漏压经过多个滤波电容130、焊盘、键合线或LGA封装件中的走线供应到对应的晶体管；推动栅压、推动漏压，第二晶体管栅压，第二晶体管漏压经过多个滤波电容130、焊盘、键合线或LGA封装件中的走线供应到对应的晶体管。

图5展示了一个本申请的功率放大系统的另一种具体布版示意图。其与图4的区别在于第三晶体管的推动漏压不再通过键合线由MMIC芯片101直接引到LGA封装件100的焊盘上，而是通过第一阻抗匹配电路中的第十八表贴元件131、第十九表贴元件132、第二十表贴元件133以及第二十一表贴元件134来实现偏置馈电网络，这样做可以进一步增强级间网络的可调性。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请上述的Doherty功放装置包括封装件，上述封装件包括采用LDMOS工艺得到的MMIC芯片、采用表面贴装技术制作得到的第一阻抗匹配电路、采用GaN工艺得到的至少一个第一晶体管以及至少一个第二晶体管，上述封装件为采用LGA封装技术得到的。相比现有技术中将Doherty功率放大器的匹配拓扑结构通过多芯片的GaAs IPD工艺实现，造成制作难度较大的问题，本申请中，前级采用LDMOS工艺得到MMIC芯片、中间采用表贴技术得到上述第一阻抗匹配电路、后级采用GaN工艺得到第一晶体管以及第二晶体管，且将LDMOSMMIC芯片、分立的GaN芯片以及上述第一阻抗匹配电路封装在上述封装件内来形成上述Doherty功放装置，在保证Doherty功放装置的性能的前提下，保证了上述Doherty功放装置的集成度较高，保证了Doherty功放装置占用面积较小，保证了封装的可靠性以及可重复性。并且，本申请中通过LDMOS工艺制作上述MMIC芯片，由于LDMOS制作工艺与现有的标准CMOS制作工艺相兼容，使得其制造成本低于现有技术中采用GaAs IPD制作多个芯片的成本，这样保证了上述Doherty功放装置的制作成本较低。

2)、本申请上述的功率放大系统包括任一种上述的Doherty功放装置，上述Doherty功放装置中，前级采用LDMOS工艺得到MMIC芯片、中间采用表贴技术得到上述第一阻抗匹配电路、后级采用GaN工艺得到第一晶体管以及第二晶体管，且将LDMOS MMIC芯片、分立的GaN芯片以及上述第一阻抗匹配电路封装在上述封装件内来形成上述Doherty功放装置，在保证Doherty功放装置的性能的前提下，保证了上述Doherty功放装置的集成度较高，保证了Doherty功放装置占用面积较小，保证了封装的可靠性以及可重复性。并且，本申请中通过LDMOS工艺制作上述MMIC芯片，由于LDMOS制作工艺与现有的标准CMOS制作工艺相兼容，使得其制造成本低于现有技术中采用GaAs IPD制作多个芯片的成本，这样保证了上述Doherty功放装置的制作成本较低，从而在保证了上述功率放大系统的性能的前提下，保证了上述功率放大系统的集成度较高，制作成本较低。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种Doherty功放装置，其特征在于，包括：

封装件，所述封装件为采用LGA封装技术得到的，所述封装件包括MMIC芯片、第一阻抗匹配电路、至少一个第一晶体管以及至少一个第二晶体管，所述MMIC芯片为采用LDMOS工艺得到的，所述第一阻抗匹配电路为采用表面贴装技术制作得到的，所述第一晶体管以及所述第二晶体管为分别采用GaN工艺得到的，其中，所述第一阻抗匹配电路包括至少一个第一子匹配电路以及至少一个第二子匹配电路，所述第一子匹配电路与所述MMIC芯片的输出端电连接，且所述第一子匹配电路与所述第一晶体管一一对应电连接，所述第二子匹配电路与所述MMIC芯片的输出端电连接，且所述第二子匹配电路与所述第二晶体管一一对应电连接，所述MMIC芯片包括第一功率分配器以及推动电路，所述第一功率分配器用于接收输入信号，将所述输入信号分成多路信号后从各输出端输出，所述推动电路包括至少一个第一子推动电路以及至少一个第二子推动电路，所述第一子推动电路的输入端以及所述第二子推动电路的输入端分别与所述第一功率分配器的输出端一一对应电连接，所述第一子推动电路的输出端与所述第一子匹配电路一一对应电连接，所述第二子推动电路的输出端与所述第二子匹配电路一一对应电连接，所述第一子推动电路以及所述第二子推动电路分别包括：

输入匹配电路，所述输入匹配电路的输入端与所述第一功率分配器的输出端电连接；

第三晶体管，所述第三晶体管的输入端与所述输入匹配电路的输出端电连接，所述第三晶体管的输出端与所述第一子匹配电路或者所述第二子匹配电路电连接。

2.根据权利要求1所述的Doherty功放装置，其特征在于，所述封装件还包括：

第二功率分配器，所述第二功率分配器的输入端分别与所述第一晶体管以及所述第二晶体管电连接，所述第二功率分配器用于将所述第一晶体管以及所述第二晶体管发出的信号组合后输出；

第二阻抗匹配电路，与所述第二功率分配器的输出端电连接。

3.根据权利要求2所述的Doherty功放装置，其特征在于，所述第二功率分配器以及所述第二阻抗匹配电路为采用表面贴装技术和/或微带线技术制作得到的。

4.一种功率放大系统，其特征在于，包括：

权利要求1至3中任一项所述的Doherty功放装置。

5.根据权利要求4所述的功率放大系统，其特征在于，所述功率放大系统还包括：

偏置馈电网络，与所述Doherty功放装置电连接，所述偏置馈电网络用于给所述Doherty功放装置提供偏置电压。

6.根据权利要求5所述的功率放大系统，其特征在于，所述偏置馈电网络包括多个电压源以及多个滤波电容，所述电压源通过所述滤波电容与所述Doherty功放装置电连接。