CN116368614A - 晶片级集成微结构化散热器 - Google Patents

晶片级集成微结构化散热器 Download PDF

Info

Publication number
CN116368614A
CN116368614A CN202180064131.4A CN202180064131A CN116368614A CN 116368614 A CN116368614 A CN 116368614A CN 202180064131 A CN202180064131 A CN 202180064131A CN 116368614 A CN116368614 A CN 116368614A
Authority
CN
China
Prior art keywords
chip
cavity
assembly
metal
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180064131.4A
Other languages
English (en)
Other versions
CN116368614B (zh
Inventor
弗洛里安·G·赫劳特
张家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN116368614A publication Critical patent/CN116368614A/zh
Application granted granted Critical
Publication of CN116368614B publication Critical patent/CN116368614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Abstract

一种电子组件，包括：(a)限定至少一个腔的晶片；(b)设置在所述腔中的芯片；以及(c)设置在所述腔中的金属散热器，所述芯片嵌入在所述金属散热器中；其中所述金属散热器具有至少一个细长微结构，其通过至少一个通道与所述金属散热器的其余部分隔开；其中所述金属散热器占据所述腔内未被所述芯片占据的区域；以及其中所述至少一个细长微结构配置并布置在所述腔中，以便与其中由所述金属制成并且占据所述腔内的所述区域的散热器是没有通道的实心体的配置和布置相比，通过减小所述芯片上的应力来改善所述芯片的热管理。此外，提供用于形成电子组件的方法。

Description

晶片级集成微结构化散热器
政府许可权利
本发明依据美国政府合同号FA8650-13-C-7324在政府支持下进行。政府在本发明中具有一定权利。
相关申请的交叉引用
本申请要求2020年9月24日提交的美国临时专利申请第63/082,654号的权益，其公开内容特此通过引用纳入本文中。
技术领域
本发明涉及散热器，具体涉及通过在维持高的热管理功效的同时对散热器进行微结构化来减小嵌入式散热器中的峰值应力的器件架构。
背景技术
金属嵌入式芯片组装(MECA)技术是本领域已知的。MECA技术依赖于在半导体芯片背面上直接电镀具有高导热率的散热器，优选铜散热器。该技术实现了热管理和多芯片模块集成能力的显著改进。
特别地，MECA是晶片级封装技术，其将金属散热器直接集成在集成芯片的背面上。MECA模块可以由具有高性能互连的一个或多个芯片组成。通常，MECA晶片由1)主体晶片(例如，硅、碳化硅、氧化铝或玻璃)、2)嵌入式芯片(例如，Si、CMOS、III-V族、氧化铝钝化)、3)嵌入式散热器(例如，电镀铜)和4)芯片到芯片(chip-to-chip)和芯片到晶片(chip-to-wafer)互连(例如，电镀金)组成。
通过引用纳入本文的以下专利描述了MECA技术的各个方面(包括在嵌入式散热器中嵌入芯片所展示的优点)：美国专利8617927；美国专利9214404；美国专利9337124；美国专利9508652；美国专利9842814；美国专利10026672和美国专利10483184。这些专利没有解决嵌入材料(包括作为优选的嵌入材料的铜)与已嵌入的半导体材料(包括作为优选的已嵌入的半导体材料的碳化硅)之间的热膨胀系数(CTE)失配。
迄今为止，在依赖于在半导体芯片背面上直接电镀具有高热导率的散热器时，MECA散热器技术已经使用了厚金属集成散热器；实心且没有空隙的散热器。发明人已经认识到，铜散热器和半导体材料之间的CTE失配为热应力下的可靠性故障的来源。基于该认识，本发明通过微结构化技术定制散热器的有效CTE来解决嵌入和已嵌入材料之间的临界CTE挑战。这种微结构化维持高的热管理性能——用于MECA的显著指标。
发明内容
铜的热膨胀系数是大多数半导体衬底(例如，硅和碳化硅)的热膨胀系数的四倍。为了解决CTE之间的失配并且抑制这种失配成为在具有高热梯度的操作期间的模块可靠性故障的来源，发明人发明了一种散热器架构，其可以使用例如传统的MECA制造工艺的变体来共同集成，但是局部地解决了热膨胀系数的失配，同时维持高的散热性能。本发明提供一种集成且微结构的散热器，其能够实现高热效率，同时应对热膨胀系数失配的挑战。
根据本发明的一个实施例，提供一种电子组件，包括：
(a)限定至少一个腔的晶片；
(b)设置在所述腔中的芯片；以及
(c)设置在所述腔中的金属散热器，所述芯片嵌入在所述金属散热器中；
其中所述金属散热器包括至少一个细长微结构，该至少一个细长微结构通过至少一个通道与所述金属散热器的其余部分隔开；
其中，所述金属散热器占据所述腔内未被所述芯片占据的区域；以及
其中，所述至少一个细长微结构配置并布置在所述腔中，以便与其中由所述金属制成并且占据所述腔内的所述区域的散热器是没有通道的实心体的配置和布置相比，通过减小所述芯片上的应力来改善所述芯片的热管理。
根据本实施例的优选方面，具有所述至少一个细长微结构和所述至少一个通道的所述金属散热器的配置通过以下方式改善了热管理：与其中所述散热器的所述金属填充所述至少一个腔内的所述空间而没有任何通道的配置相比，将所述芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
根据本发明的优选实施例，提供一种电子组件，包括：
a.限定至少一个腔的晶片；
b.至少一个芯片组件，其嵌入在所述至少一个腔内，所述至少一个芯片组件具有前面和背面并且包括半导体材料；以及
c.由金属制成的散热器，所述散热器嵌入在所述至少一个腔内并且配置和布置成：所述金属散热器的第一部分附接到所述晶片的壁并且围绕所述至少一个芯片组件，并且所述金属散热器的第二部分设置在所述至少一个芯片组件的背面下方并且形成由至少一个通道围绕的至少一个细长微结构。
所述至少一个细长微结构或者(i)直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上，或者(ii)形成在所述金属散热器的基层上，所述基层直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上。
所述金属散热器和所述至少一个通道占据所述至少一个腔内未被所述至少一个芯片组件占据的空间。与其中由所述金属制成并且占据所述空间的散热器是没有通道的实心配置的配置相比，具有被所述至少一个通道围绕的所述至少一个细长微结构的所述金属散热器的第二部分的配置通过减小所述电子组件上的应力来改善热管理。
根据本发明的另一优选实施例，所述至少一个细长微结构为圆柱形形状，至少一个芯片组件的半导体材料具有第一热膨胀系数，散热器的金属具有第二热膨胀系数，并且第二热膨胀系数比第一热膨胀系数大数倍。在本发明的最优选的实施例中，金属散热器包括铜，并且所述芯片组件的所述半导体材料是硅、碳化硅，优选碳化硅。
在又一优选实施例中，围绕所述芯片组件的所述金属散热器的所述第一部分具有从所述芯片组件的端部到所述至少一个腔的壁测得的1至100微米的宽度，并且具有从所述至少一个腔的顶部至所述至少一个腔的底部测得的50微米至1mm的厚度，优选100微米至1mm。
在一个实施例中，其中，所述至少一个细长微结构直接形成在所述至少一个芯片组件的背面上或形成在连接到所述至少一个芯片组件的背面的金属层上，并且延伸到所述至少一个腔的边缘，所述至少一个细长微结构具有约10微米至500微米的长度。在一个实施例中，其中，所述至少一个细长微结构形成在所述基层或基板上，并且所述细长微结构的长度从所述基层或基板延伸到所述至少一个腔的边缘，所述基层具有约1至150微米的厚度，并且所述至少一个细长微结构具有约0至500微米的长度。
在本发明的另一个优选实施例中，晶片是由选自硅、石英、聚氯联苯(PCB)、玻璃纤维增强的环氧树脂层压板、碳化硅(SiC)和聚合物组成的组的材料制成。
在本发明的又一实施例中，所述金属散热器配置和布置成在所述至少一个腔内形成多个细长微结构，所述多个细长微结构中的每一者均由通道围绕，并且其中，所述多个细长微结构中的每个细长微结构或者(i)直接附接在所述芯片组件的背面上或附接在连接到所述芯片组件的背面的金属层上，或者(ii)附接在所述金属散热器的基层上，所述基层直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上。在本实施例的一个优选方面中，所述多个细长微结构中的每一者均具有约10微米至500微米的直径，并且所述多个细长微结构之间的所述通道中的每一者的宽度均为约10微米至500微米。在本实施例的又一方面中，所述多个细长微结构在所述至少一个芯片组件的背面上均匀地间隔开。
在本发明的再一实施例中，所述晶片还限定至少第二腔，其中，至少第二芯片组件设置在所述至少第二腔中，其中，所述第二芯片包括半导体材料、前面和背面，其中，包括所述金属的第二散热器嵌入在所述至少第二腔中。所述第二散热器包括被至少一个通道围绕的第二多个细长微结构，所述第二多个细长微结构中的每一个或者(i)直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上，或者(ii)形成在所述金属散热器的基层上，所述基层直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上。在本实施例中，所述第二热源比所述第一热源具有更高的功率密度，并且所述第二多个细长微结构配置为向所述第二散热器提供比嵌入在所述至少一个腔中的所述散热器的热膨胀系数更低的热膨胀系数。所述的电子组件可以包括将所述至少第一芯片组件联接到所述至少第二芯片组件的至少一个互连。
在本发明的又一优选实施例中，具有所述至少一个细长微结构和所述至少一个通道的所述金属散热器的所述配置通过以下方式改善了热管理：与其中所述散热器的所述金属填充所述至少一个腔内的所述空间而没有任何通道的配置相比，将所述芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
在另一实施例中，提供一种形成所述的其中至少一个细长微结构形成在基层上的电子组件的方法，包括以下步骤：
i.将所述至少一个芯片组件嵌入在具有至少一个腔的晶片中；
ii.金属化所述至少一个芯片组件的背面；
iii.在所述至少一个芯片组件的背面上电铸金属散热器的基层；
iv.通过抗蚀剂模具将至少一个细长微结构电铸到所述基层上；以及
v.去除所述抗蚀剂模具以形成所述电子组件。
附图说明
图1A是优选实施例中本发明的电子组件的剖面，该电子组件包括具有限定腔的晶片的模块，该腔中嵌入有散热器和芯片，其中散热器的基层(“基板”)形成在芯片的背面上，并且散热器的微结构形成在基层上。
图1B是图1A的电子组件的俯视图。
图1C是图1A的电子组件的仰视图。
图2A是在优选实施例中本发明的电子组件的剖面，其中散热器的微结构直接形成在芯片背面的金属层上。
图2B是另一优选实施例，其中散热器的微结构形成在基板上，该基板形成在芯片背面的金属层上。
图3是用于本发明的电子组件的有限元分析的模型的立体图。
图4是将具有本发明的嵌入式铜散热器的电子组件的芯片模块上的温度和冯米塞斯(von Mises)应力与具有现有技术的嵌入式铜散热器的电子组件相比较的模拟结果的绘图。
图5A是示出随着散热器的基板厚度增加，包括碳化硅衬底和本发明的嵌入式铜散热器的芯片模块上的冯米塞斯应力的曲线图。图5B是示出随着散热器的基板的厚度增加，对芯片模块的温度之影响的曲线图。
图6A是示出随着基板的厚度和热源的功率增加，对芯片模块的温度之影响的曲线图，该芯片模块具有嵌入本发明的散热器中的热源。图6B是示出随着基板的厚度和热源的功率增加对芯片模块的冯米塞斯应力之影响的曲线图。
图7A是用于制备图2A所示的本发明的电子组件的优选方法的绘图，其中散热器的微结构直接形成在芯片的背面上。图7B是用于制备图2B所示的本发明的电子组件的优选方法的绘图，其中散热器的微结构形成在芯片背面上形成的基板上。
图8和图9示出了用于金属嵌入式芯片组装(MECA)的传统工艺的详细步骤。
具体实施方式
本发明提供了一种电子组件，该电子组件包括具有新颖架构的嵌入式散热器，该架构减小散热器的有效热膨胀系数(CTE)同时维持散热器的优良有效热导率(Tc)。该新颖架构包括与接下来描述的传统MECA晶片级制造工艺兼容的微结构化散热器。
MECA技术呈现了用于来自不同器件技术的多个裸片(die)的异构集成的递归技术。该集成技术的“递归(recursive)”方面使得能够集成日益复杂的子系统，同时桥接不同尺度的器件、互连和部件。此外，通过该技术的多个递归级、对数字、模拟混合信号和RF子系统的高性能异构集成的关键要求来维持高的热管理性能。
MECA技术有效地用新的裸片到封装以及裸片到裸片互连替换现有技术的引线接合技术，这种互连可以方便地悬置在导电表面上，包括集成散热片(或散热器)，其可以包括在封装中。该技术特别适用于晶片级集成和晶片级处理，其能够实现晶片级的多个芯片的并行互连。
传统的MECA工艺流程关于图8和图9描述。MECA工艺中的第一步骤110是将需要放置在一起并且在MECA工艺中互连的IC芯片或IP块或宏(macros)进行切块。IC芯片或IP块或宏可以来自一种或多种不同的技术或来自相同的技术系列。
在图8的图示中，111表示来自IC芯片的裸片，而112是来自不同技术的另一个裸片，并且113是IP宏。在步骤110中首先将其切块。接下来的步骤120包括若干子步骤120A和120B。在步骤120中，将IC芯片和网状晶片(封装形式122)临时面朝下地接合在涂覆有粘合剂的载体晶片上。在步骤120A中，使用裸片接合机利用粘合剂123将芯片和宏的裸片面朝下装设在载体衬底并临时接合。接下来(在步骤120B中)，安装具有预制贯穿衬底孔的预制封装形式122，将其对准并临时接合到载体衬底121上。衬底上的该芯片组装可以在室温下用裸片接合机进行。封装形式122可以由衬底或其他合适的材料制成。
图9示出了传统的MECA工艺中的接下来的两个步骤130和140。在步骤130中，在晶片级，高导热率(例如，铜)散热器电铸在芯片的背面上，从而实现高密度芯片集成以及由于散热器与芯片之间的紧密接触而引起的高性能热管理。步骤130包括三个子步骤。在步骤130A中，在来自步骤120B的组件上溅射一层导电材料。导电材料优选为具有良好粘附性能的材料(例如Ti、Cr、TaN、Ta或TiN)和用于做种子的低电阻材料(例如Au或Cu)的组合。在下一步骤130B中，用诸如铜之类的金属填充封装衬底122中的孔。在优选实施例中，将步骤130A中的金属溅射用作种子层，然后在该种子层的顶部电铸选择的材料。平坦化(步骤130C)发生在电铸之后，以去除任何突出的金属。替代地或另选地，在步骤130C中可以使用抛光来从封装中去除突出金属的边缘并获得光洁度。接下来的步骤140A涉及通过任何已知的方法从临时载体释放衬底122，随后翻转衬底(步骤140B)以使IC芯片和宏面朝上并嵌入金属散热器131中。
如在图9中可见，传统的MECA散热器技术已经产生了厚的金属集成散热器；是实心的并且没有空隙的散热器。相反，本发明的散热器包括其间具有空间、通道或空隙的细长微结构。这些术语在本文中可互换使用以指代细长微结构之间的空间。
图1A至1C提供了在优选实施例中本发明的电子组件的新颖架构的呈现。这些图示出了限定腔的晶片或封装形式208，该腔中设置有芯片或芯片组件202。举例而言，如在传统的MECA技术中(参见图8)那样，芯片或芯片组件可以包括来自IC芯片的裸片、来自不同技术的另一个裸片和IP宏中的一个或多个。包括金或另一材料(诸如铜)的板204和溅射材料层206可选地依次设置在芯片或芯片组件202的背面上，以帮助启动散热器的电铸。举例而言，溅射材料206可包括单独的或与导电层(例如Au或Cu)组合的Ti、Ta、TaN、TiN或Cr。溅射材料层232也可以沉积在晶片208上。
如图1A至1C所示，散热器230设置在由晶片208限定的腔中。散热器的第一部分210设置在芯片202的相对两侧上，位于芯片和晶片之间。散热器的第二部分设置在芯片202下方并且包括借助通道220彼此隔开的多个细长微结构212。在第一实施例中，散热器的第二部分包括：基层或“基板”216，该基层或“基板”216形成在芯片202的背面上或形成在金板204上，或形成在溅射金属层206上，该溅射金属层形成在芯片202的背面上。在该实施例中，细长微结构212形成在基层216上。参见图1A和2B。在第二实施例中，细长微结构直接形成在芯片组件202的背面上或在金板204上或在形成在芯片组件202的背面上的溅射金属层206上。参见图2A。
在图1A至1C中，仅示出了具有单个芯片组件的单个MECA模块，但是该架构以晶片级制造，具有基于热点来修改散热器微结构几何形状的能力。尽管下面呈现的热模型依赖于具有单个热源的单个芯片模块，但是对于本领域技术人员可获得的知识和工具，包括但不限于有限元分析(FEA)(参见上文的实施例)，本领域技术人员将能够基于热源的数量和位置以及芯片尺寸来例行地改变几何形状，并且应用本文中的描述以制造多芯片MECA模块配置。
术语“微结构”和“微柱”在本文中可互换使用。细长微结构相对于微结构及其之间的空间的几何形状可以具有不同配置。例如，一些微结构可以是圆柱形形状的柱，而其它微结构可以具有矩形棱柱的形状。一些微结构可以在它们之间具有窄的空间，而其它微结构在它们之间具有更宽的空间，或者微结构可以在它们之间具有宽的空间以及窄的空间。一些微结构可具有直的、光滑的表面，而其它微结构可以具有带有脊、翅片或其它微尺寸突起的表面，并且在本文中被称为“微结构化”。在本发明的优选实施例中，细长微结构的长度在约10微米至500微米的范围内，并且多个细长微结构之间的通道中的每一个通道的宽度为约10微米至500微米。
如上所述，散热微柱优选位于MECA模块或芯片下方的其它腔内。图2A示出了一种配置，其中散热微结构可以直接接触芯片背面。举例而言，可以如图7A所示制备本发明的该实施例。
如图7A所示，该工艺包括首先利用粘合剂层300将芯片组件202临时接合到载体衬底310上(图7A，步骤1)，然后将具有蚀刻的腔的晶片208对准并临时接合到载体衬底上(图7A，步骤2)。之后是将膜片或膜206溅射到芯片组件的背面上的步骤(图7A，步骤3)，以提供用于在后续步骤中将散热器电铸到芯片组件的背面上的连续电路径。芯片组件的背面可选地包括金或其它材料的板204，并且如果存在该板，则在其上溅射膜片206(图7A，步骤3)。可选的金板优选具有约1至10微米之间的厚度，并且最优选具有约5微米的厚度。膜片包括Ti/Au的材料，该材料的厚度优选为约200/1000A，范围为100-500A到500A至10000A。晶片还可以涂覆有膜，该膜可以是厚度在相同范围内的Ti/Au(图7A，步骤3)。这些步骤与传统的MECA工艺中的步骤相同，并且可以使用相同的材料并且以相同的方式进行。
接下来的步骤(图7A、步骤4和5)与传统的MECA工艺步骤的不同之处在于，在将散热器电铸到腔中以嵌入芯片之前，厚的光致抗蚀剂320，优选是可去除的抗蚀剂，例如由Westborough，MA的MicroChem Corp制造的
Figure BDA0004133625650000101
抗蚀剂，以大于300微米的厚度浇铸在芯片的顶上(图7A，步骤4)。然后，使用发射例如紫外光的光源通过光掩模曝光抗蚀剂，使得曝光的光致抗蚀剂可以用化学显影剂溶解(图7A，步骤5)。随后，如在传统的MECA工艺中，使用溅射的金属层作为种子，将诸如铜的散热器230电铸到腔中(图7A，步骤6)，然后也如在传统的MECA工艺中，通过机械或化学和机械手段将散热器平坦化回晶片的顶表面(图7A，步骤7)。然后通过根据已知方法的化学清洁去除其余的抗蚀剂以在其间形成具有通道的微结构(图7A，步骤8)。
然后，可以通过粘合剂层的热释放从载体衬底去除具有散热器微结构212和嵌入式芯片的晶片(图7A，步骤9)，并且可以翻转晶片(图7A，步骤10)。如图7A和图2A的步骤10所示，在图7A所描绘的工艺中翻转晶片之后形成的芯片组件的背面包括其上形成有散热器的细长微结构212的膜片材料206。
图2B示出了电子组件的另选配置，其中微结构212与嵌入在晶片的体积中的散热器的金属层或“基板”216对接。举例而言，本发明的该实施例可以如图7B所示制备。图7B中描述的工艺步骤与图7A中描述的工艺的步骤相同，只是图7B的工艺包括在将光致抗蚀剂浇铸到芯片顶上的腔中的步骤之前将基板216电铸到腔中的附加步骤(图7B，步骤4)。其余步骤相同。如图7B的步骤11和图2B所示，在晶片被翻转之后使用图7B描绘的工艺形成的芯片组件的背面包括基板216，其上形成有散热器的细长微结构212。
在翻转图7A和7B中的每一者所示的工艺中形成的相应晶片之后，可以进行另外的传统MECA工艺。可以进行芯片去层以暴露用于互连的焊盘并形成互连，可以进行前面处理以形成多层互连，包括使用标准IC工艺技术和标准微制造技术来实现高分辨率前面芯片到芯片和芯片到封装互连。然后，可以根据需要对各个MECA模块进行切块，并且可以使用相同的集成方法以更大的尺度进一步封装各个MECA模块。
在递归MECA工艺中，每个部件模块均可以包括使用金属嵌入式芯片组件(MECA)工艺制备的组件、集成电路(IC)芯片、宏单元和裸片中的至少一者。例如，可以使用上述工艺来制造两个或更多个MECA模块。然后可以使用递归MECA方法来集成特征不同IP块以及通常不同的裸片和互连尺度的模块，递归MECA方法是上述工艺的结构化重复。
晶片或封装形式材料的示例包括硅、石英、多氯联苯(PCB)、FR4、SiC、金属板和各种聚合物。优选的衬底厚度为约200μm厚。衬底厚度通常在50至3000μm的范围内，并且优选比将要集成的最厚芯片厚至少约10μm。衬底腔尺寸通常比芯片阵列尺寸大至少1μm。递归封装衬底的厚度必须比最厚的MECA子模块的厚度厚至少1μm。
散热器材料的示例包括铜、金、银、铜合金、铜-金刚石、铜-CNT以及本领域的专家已知的其它高导热率材料或复合材料。散热器的厚度类似于前面所述的封装衬底。通常使用诸如电镀/电铸之类的沉积技术来沉积散热器。
互联材料是具有高导电性的材料，如用于导体的金、铜或银或其组合合金，用于电介质层的BCB、SU-8、聚酰亚胺、空气、SiO2、SiN和Al2O3或其组合，具有低介电损耗角。用于导体和电介质的互连材料的厚度可以从0.1到500微米不等，导体的优选厚度为5微米，电介质的优选厚度为3微米。宽度/间距可以从0.5到500微米(优选25微米)不等。可以使用用于金属导体的沉积技术(如电镀、溅射或蒸发)。对于电介质，可以使用旋涂、PECVD或ALD工艺来沉积电介质。
载体衬底材料可以是硅、玻璃或具有低表面粗糙度的其它材料。IC芯片或宏可以由SiC、Si、SiGe、GaAs、InP、氧化铝、PCB或本领域已知的其它材料制成。衬底可以具有范围从0.025mm到25mm的宽度或长度和范围从1um到1000um的厚度。
用于芯片到芯片或芯片到板互连的互连工艺的实施例可以使用以下工艺步骤和技术或其变体：(1)溅射金属种子层或膜片(实施例为厚度优选为200/1000A，范围为100-500A到500至10000A的Ti/Au)；(2)旋涂和图案化光致抗蚀剂层；(3)镀金(优选为3um，范围为1到10um)以形成金属1层互连；(4)剥离抗蚀剂和蚀刻金属种子层(例如：离子研磨或湿法蚀刻)；(5)旋涂或沉积电介质层(例如BCB、SU-8、SiCh、SiN)，其厚度为0.1到10um(优选为3μm)；(6)使用光定义或干法蚀刻技术对层进行图案化，以在镀的金上开出从金属1层互连接触到金属2层互连的区域；(7)溅射新的金属种子层；(8)旋涂和图案化处理光致抗蚀剂层，以产生金属2层；(9)镀金(优选5μm)，厚度范围为0.5μm到500μm以形成“金属2层”互连；(10)剥离抗蚀剂并蚀刻金属种子层。
本公开中的技术提供开发用于包含RF子系统的各种系统的低成本且可制造的晶片级集成技术的方法。其解决了以诸如GaN器件和GaN RF MMIC电路之类的高功率密度有源器件为特征的高频子系统中的热管理和其它限制。
本文所述和要求保护的微结构化散热器具有低有效CTE和高有效Tc。这使得它们能够通过传统的MECA方法提供性能增强。制造方法与晶片级集成兼容，类似于MECA。可以基于模块设计定制架构以最大化热和机械性能。特别地，可以优化芯片上热源下方的高导热率微柱的位置。在接下来的示例中例示了本文所述的本发明的用途和优点。
示例
图3提供了根据本发明的可以用于具有微柱的嵌入式芯片的有限元建模的3D模型的示例。在图3中，描绘了具有微柱212的模型400对组件410建模。组件410包括嵌入式芯片202、散热器210和晶片208。由于对称性，仅需要对结构410的四分之一进行建模。在该实施例中，热源420被施加在2mm x 3mm的50-um芯片202的中心。散热器210围绕芯片，在每侧上附加100μm，并且厚度为300μm。散热器210的厚度范围为100μm至1mm。
根据本发明，微柱优选地电铸有金属散热器并且在10μm直径至500μm直径的范围内，柱之间的间距为10μm至500μm。基板的厚度可以在从0μm到1mm的范围内。当基板的厚度为0微米时，如图2A所示，微柱直接形成在嵌入式芯片的背面上。当基板的厚度为1mm时，散热器的金属占据腔的未被嵌入式芯片占据的整个空间，使得不存在微柱。
图4示出了将现有技术的基线MECA模型(100％铜)与本发明的微柱配置进行比较的模拟结果。该图示出了在该示例中具有300MW/m2或大约6W的热源功率密度的建模。在该模拟中，底板保持65℃的恒温，并且空气围绕模型。如图4所示，所选择的微柱配置显著地减小了峰值和平均冯米塞斯应力，而峰值温度上升了大约17℃。
图5A示出了沿着1/4模型的轴向长度的应力，其中零是模块(热源)的中心，并且0.0018是模块的边缘。图5B示出关于芯片下方不同厚度的基板进行的峰值温度模拟。整个模块厚度保持恒定。因此，微柱高度等于模块厚度减去嵌入式芯片厚度减去基板厚度。
从图5A和5B所示的结果可以看出，基于热性能和平均应力存在设计权衡。根据应用的可靠性约束，可以优化峰值性能或延长的性能。将结果与基线情况(100％Cu基板，无微柱)进行比较。
图6A和6B示出了热源耗散功率的影响，并且示出了模型保持增大功率，从而导致更高的温度和更高的应力。
至此已根据专利法规的要求对本发明进行了描述，本领域技术人员将理解如何对本发明做出改变和修改以满足他们的具体要求或条件。在不脱离本文所公开的本发明的范围和精神的情况下，可以进行这些改变和修改。
出于例示和公开的目的，根据法律要求呈现了示例性和优选实施例的以上详细描述。以上详细描述并非旨在穷举或者将本发明限定于先前描述的形式，而只是为了使得本领域的技术人员能够理解本发明是如何适用于特定用途或特定实施的。修改和变化的可能性将对本领域从业者是显而易见的。通过示例性实施例的描述并非意图进行限制，这包括公差、特征尺寸、具体操作条件、工程规范等，并且这些在实施例之间可变化或者随着技术发展水平的变化而变化，因此这些不隐含任何限制。申请人已经关于领域的当前状态做出了本公开，但是同样预期了进步，并且未来的修正可以考虑那些进步，即根据领域的当前状态。本发明的范围限定旨在限定为如权利要求所写以及能够实施的等效物。除非明确地说明，否则对所声明的元件的单数形式的提及并非旨在表示“一个且仅为一个”。此外，无论元件、部件或步骤是否在权利要求中明确列出，在本公开中没有任何元件、部分、方法或工艺步骤意图贡献给公众。本文中的权利要求要素不应在35U.S.C.第112部分、第六段的规定下进行解释，除非使用短语“用于……的装置”来明确地叙述了要素，并且本文中的方法或过程步骤不应在这些规定下进行解释，除非使用短语“包括…的步骤”来明确地叙述步骤或步骤。
广义上，本申请至少公开了以下方面，
一种电子组件，包括：
(a)限定至少一个腔的晶片；
(b)设置在腔中的芯片；以及
(c)设置在腔中的金属散热器，芯片嵌入金属散热器中；
其中金属散热器具有至少一个细长微结构，该至少一个细长微结构通过至少一个通道与金属散热器的其余部分隔开；
其中，金属散热器占据腔内未被芯片占据的区域；以及
其中，至少一个细长微结构配置并布置在腔中，以便与其中由金属制成并且占据腔内的区域的散热器是没有通道的实心体的配置和布置相比，通过减小芯片上的应力来改善芯片的热管理。此外，提供用于形成电子组件的方法。
此外，呈现至少以下实施方式。
作为第一种实施方式，本文呈现一种电子组件，包括：
(a)限定至少一个腔的晶片；
(b)设置在至少一个腔中的芯片；以及
(c)设置在至少一个腔中的金属散热器，芯片嵌入金属散热器中；
其中金属散热器包括至少一个细长微结构，该至少一个细长微结构通过至少一个通道与金属散热器的其余部分隔开；
其中，金属散热器占据腔内未被芯片占据的区域；以及
其中，至少一个细长微结构配置并布置在腔中，以便与其中由金属制成并且占据腔内的区域的散热器是没有通道的实心体的配置和布置相比，通过减小芯片上的应力来改善芯片的热管理。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及具有至少一个细长微结构和至少一个通道的金属散热器的配置通过以下方式改善了热管理：与其中散热器的金属填充至少一个腔内的空间而没有任何通道的配置相比，将芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
本文呈现的另一种实施方式是一种电子组件，包括：
a.限定至少一个腔的晶片；
b.至少一个芯片组件，其嵌入在至少一个腔内，至少一个芯片组件具有前面和背面并且包括半导体材料；以及
c.由金属制成的散热器，散热器嵌入在至少一个腔内并且配置和布置成：金属散热器的第一部分附接到晶片的壁并且围绕至少一个芯片组件，并且金属散热器的第二部分设置在至少一个芯片组件的背面下方并且形成由至少一个通道围绕的至少一个细长微结构；
其中至少一个细长微结构或者(i)直接形成在芯片组件的背面上或形成在连接到芯片组件的背面的金属层上，或(ii)形成在金属散热器的基层上，基层直接形成在芯片组件的背面上或形成在连接到芯片组件的背面的金属层上；其中，金属散热器和至少一个通道占据至少一个腔内未被至少一个芯片组件占据的空间；以及其中，与其中由金属制成并且占据空间的散热器是没有通道的实心配置的配置相比，具有被至少一个通道围绕的至少一个细长微结构的金属散热器的配置通过减小电子组件上的应力来改善热管理。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：至少一个细长微结构为圆柱形形状。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：金属散热器包括铜。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：芯片组件的半导体材料包括硅、碳化硅、GaN、GaAs、InP或SiGe。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：芯片组件的半导体材料包括碳化硅。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：围绕芯片组件的金属散热器的第一部分具有从芯片组件的端部到至少一个腔的壁测得的1至100微米的宽度，并且具有从至少一个腔的顶部至至少一个腔的底部测得的100微米至1mm的厚度。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：至少一个细长微结构直接形成在至少一个芯片组件的背面上或形成在连接到至少一个芯片组件的背面的金属层上，并且延伸到至少一个腔的边缘。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：至少一个细长微结构具有约10微米至500微米的长度。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：至少一个细长微结构形成在基层或基板上，并且细长微结构的长度从基层或基板延伸到至少一个腔的边缘。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：基层或基板具有约1至150微米的厚度，并且至少一个细长微结构具有约1至500微米的长度。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：金属散热器配置和布置成在至少一个腔内形成多个细长微结构，多个细长微结构中的每一者均由通道围绕。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：多个细长微结构中的每一者均具有约10微米至500微米的直径，并且多个细长微结构之间的通道中的每一者的宽度均为约10微米至500微米。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：多个细长微结构在至少一个芯片组件的背面上均匀地间隔开。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：晶片还限定至少第二腔，其中，至少第二芯片组件设置在至少第二腔中，其中，第二芯片组件包括半导体材料、前面和背面，其中，包括金属的第二散热器嵌入在至少第二腔中，第二散热器包括被至少一个通道围绕的第二多个细长微结构，其中，第二多个细长微结构中的每个细长微结构或者(i)直接附接在第二芯片组件的背面上或附接在连接到第二芯片组件的背面的金属层上，或者(ii)附接在金属散热器的基层上，基层直接形成在第二芯片组件的背面上或连接到第二芯片组件的背面的金属层上，并且其中，第二多个细长微结构配置为向第二散热器提供比嵌入在至少一个腔中的散热器的热膨胀系数更低的热膨胀系数。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：所述电子组件包括将至少第一芯片组件联接到至少第二芯片组件的至少一个互连。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：具有至少一个细长微结构和至少一个通道的金属散热器的配置通过以下方式改善了热管理：与其中散热器的金属填充至少一个腔内的空间而没有任何通道的配置相比，将芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：晶片由选自硅、石英、氯化联苯(PCB)、玻璃纤维增强环氧层压板、碳化硅(SiC)和聚合物的材料构成的组中的材料制成。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：芯片组件包括来自IC芯片的裸片、来自不同技术的另一裸片和IP宏中的一个或多个。
作为另一种实施方式，本文呈现了一种电极组件，包括：
限定至少一个腔的晶片；
位于至少一个腔中的芯片，芯片在一侧具有电铸金属散热器，电铸金属散热器包括至少一个微柱，微柱促进组件的热和应力管理。
前面或以下实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：一种形成电子组件的方法，包括以下步骤：
a.将至少一个芯片组件和晶片装设在载体衬底上，其中至少一个芯片组件与晶片中的至少一个腔对准；
b.金属化至少一个芯片组件的背面；
c.在至少一个芯片组件的背面上电铸金属散热器的基层；
d.通过抗蚀剂模具将至少一个细长微结构电铸到基层上；以及
e.去除抗蚀剂模具以形成电子组件。
前面实施方式中的任一者的进一步的实施方式在兼容的情况下涉及：形成的电子组件的方法，包括以下步骤：
i.在具有至少一个腔的晶片中嵌入至少一个芯片组件；
ii.金属化至少一个芯片组件的背面；
iii.将金属散热器的基层电铸在至少一个芯片组件的背面上；
iv.通过抗蚀剂模具将至少一个细长微结构电铸到基层上；以及
v.去除抗蚀剂模具以形成电子组件。
已经出于说明和描述之目的呈现了本文呈现的技术的以上描述，并且不旨在穷举或将该技术限于所公开的精确形式。鉴于以上教导，很多修改和变化都是可能的。公开的实施例仅用于解释本发明的原理及其实际应用，以由此使得本领域其他技术人员能够更好地在各种实施例中使用本发明，且这些实施例可进行各种修改以适应特定用途。本技术的范围由所附权利要求限定。
优选地包括本文所述的所有元件、部件和步骤。应当理解，这些元件、部件和步骤中的任何一个可以被其他元件、部件和步骤替换或完全删除，这对于本领域技术人员是显而易见的。
在审查和最终批准这项专利的过程中，有可能根据审查这项专利的管辖区的要求，省略了一些文字。在解释本文件时，应使用没有删除的原始文本。
为了加快授权而进行的修正、修改或定性，应被视为没有任何偏见、放弃、免责或禁止反言，也没有放弃或奉献给公众任何最初提出的主题。
本著作或任何相关著作的审查者不得合理地推断出对最初包含在这里的任何主题的任何免责声明或否认。如果在本著作或任何相关著作中就任何艺术(以前的或其它的)所做的任何修正、修改、定性或其他断言可被理解为对本文原始著作所支持的任何主题的放弃，任何此类放弃在此被撤销和收回。

Claims (24)

1.一种电子组件，包括：
(a)限定至少一个腔的晶片；
(b)设置在所述至少一个腔中的芯片；以及
(c)设置在所述至少一个腔中的金属散热器，所述芯片嵌入在所述金属散热器中；
其中所述金属散热器包括至少一个细长微结构，该至少一个细长微结构通过至少一个通道与所述金属散热器的其余部分隔开；
其中，所述金属散热器占据所述腔内未被所述芯片占据的区域；以及
其中，所述至少一个细长微结构配置并布置在所述腔中，以便与其中由金属制成并且占据所述腔内的所述区域的散热器是没有通道的实心体的配置和布置相比，通过减小所述芯片上的应力来改善所述芯片的热管理。
2.根据权利要求1所述的电子组件，其中，具有所述至少一个细长微结构和所述至少一个通道的所述金属散热器的配置通过以下方式改善了热管理：与其中所述散热器的金属填充所述至少一个腔内的所述空间而没有任何通道的配置相比，将所述芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
3.一种电子组件，包括：
a.限定至少一个腔的晶片；
b.至少一个芯片组件，其嵌入在所述至少一个腔内，所述至少一个芯片组件具有前面和背面并且包括半导体材料；以及
c.由金属制成的散热器，所述散热器嵌入在所述至少一个腔内并且配置和布置成：所述金属散热器的第一部分附接到所述晶片的壁并且围绕所述至少一个芯片组件，并且所述金属散热器的第二部分设置在所述至少一个芯片组件的背面下方并且形成由至少一个通道围绕的至少一个细长微结构；
其中所述至少一个细长微结构或者(i)直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上，或者(ii)形成在所述金属散热器的基层上，所述基层直接形成在所述芯片组件的背面上或形成在连接到所述芯片组件的背面的金属层上；
其中，所述金属散热器和所述至少一个通道占据所述至少一个腔内未被所述至少一个芯片组件占据的空间；以及
其中，与其中由所述金属制成并且占据所述空间的散热器是没有通道的实心配置的配置相比，具有被所述至少一个通道围绕的所述至少一个细长微结构的所述金属散热器的配置通过减小所述电子组件上的应力来改善热管理。
4.根据权利要求3所述的电子组件，其中所述至少一个细长微结构为圆柱形形状。
5.根据权利要求4所述的电子组件，其中，所述金属散热器包括铜。
6.根据权利要求4所述的电子组件，其中，所述芯片组件的所述半导体材料包括硅、碳化硅、GaN、GaAs、InP或SiGe。
7.根据权利要求6所述的电子组件，其中所述芯片组件的所述半导体材料包括碳化硅。
8.根据权利要求3所述的电子组件，其中围绕所述芯片组件的所述金属散热器的所述第一部分具有从所述芯片组件的端部到所述至少一个腔的壁测得的1至100微米的宽度，并且具有从所述至少一个腔的顶部至所述至少一个腔的底部测得的100微米至1mm的厚度。
9.根据权利要求3所述的电子组件，其中，所述至少一个细长微结构直接形成在所述至少一个芯片组件的背面上或形成在连接到所述至少一个芯片组件的背面的金属层上，并且延伸到所述至少一个腔的边缘。
10.根据权利要求9所述的电子组件，其中所述至少一个细长微结构具有约10微米至500微米的长度。
11.根据权利要求3所述的电子组件，其中，所述至少一个细长微结构形成在所述基层或基板上，并且所述细长微结构的长度从所述基层或基板延伸到所述至少一个腔的边缘。
12.根据权利要求11所述的电子组件，其中所述基层或基板具有约1至150微米的厚度，并且所述至少一个细长微结构具有约1至500微米的长度。
13.根据权利要求3所述的电子组件，其中所述金属散热器配置和布置成在所述至少一个腔内形成多个细长微结构，所述多个细长微结构中的每一者均由通道围绕。
14.根据权利要求13所述的电子组件，其中所述多个细长微结构中的每一者均具有约10微米至500微米的直径，并且所述多个细长微结构之间的所述通道中的每一者的宽度均为约10微米至500微米。
15.根据权利要求14所述的电子组件，其中所述多个细长微结构在所述至少一个芯片组件的背面上均匀地间隔开。
16.根据权利要求3所述的电子组件，其中，所述晶片还限定至少第二腔，其中，至少第二芯片组件设置在所述至少第二腔中，其中，所述第二芯片组件包括半导体材料、前面和背面，其中，包括所述金属的第二散热器嵌入在所述至少第二腔中，所述第二散热器包括被至少一个通道围绕的第二多个细长微结构，其中，所述第二多个细长微结构中的每一个或者(i)直接附接在所述第二芯片组件的背面上或附接在连接到所述第二芯片组件的背面的金属层上，或者(ii)附接在所述金属散热器的基层上，所述基层直接形成在所述第二芯片组件的背面上或形成在连接到所述第二芯片组件的背面的金属层上，并且其中，所述第二多个细长微结构配置为向所述第二散热器提供比嵌入在所述至少一个腔中的所述散热器的热膨胀系数更低的热膨胀系数。
17.根据权利要求16所述的电子组件，包括将所述至少第一芯片组件联接到所述至少第二芯片组件的至少一个互连。
18.根据权利要求3所述的电子组件，其中具有所述至少一个细长微结构和所述至少一个通道的所述金属散热器的所述配置通过以下方式改善了热管理：与其中所述散热器的所述金属填充所述至少一个腔内的所述空间而没有任何通道的配置相比，将所述芯片上的峰值冯米塞斯应力减少至少2倍而不使峰值温度升高超过10％。
19.根据权利要求3所述的电子组件，其中，所述晶片由选自硅、石英、氯化联苯(PCB)、玻璃纤维增强环氧层压板、碳化硅(SiC)和聚合物的材料组成的组中的材料制成。
20.根据权利要求2所述的电子组件，其中，所述芯片组件包括来自IC芯片的裸片、来自不同技术的另一裸片以及IP宏中的一个或多个。
21.一种形成根据权利要求3所述的电子组件的方法，包括以下步骤：
a.将所述至少一个芯片组件和晶片装设在载体衬底上，其中所述至少一个芯片组件与所述晶片中的至少一个腔对准；
b.金属化所述至少一个芯片组件的背面；
c.在所述至少一个芯片组件的背面上电铸金属散热器的基层；
d.通过抗蚀剂模具将至少一个细长微结构电铸到所述基层上；以及
e.去除所述抗蚀剂模具以形成所述电子组件。
22.一种形成根据权利要求3所述的电子组件的方法，包括以下步骤：
i.在具有至少一个腔的晶片中嵌入至少一个芯片组件；
ii.金属化所述至少一个芯片组件的背面；
iii.将金属散热器的基层电铸在所述至少一个芯片组件的背面上；
iv.通过抗蚀剂模具将至少一个细长微结构电铸到所述基层上；以及
v.去除所述抗蚀剂模具以形成所述电子组件。
23.一种电子组件，包括：
限定至少一个腔的晶片；
位于所述至少一个腔中的芯片，所述芯片在一侧具有电铸金属散热器，所述电铸金属散热器包括至少一个微柱，所述微柱促进所述组件的热和应力管理。
24.根据权利要求23所述的组件，其中，所述至少一个微柱是微结构化的。
CN202180064131.4A 2020-09-24 2021-06-11 晶片级集成微结构化散热器 Active CN116368614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063082654P 2020-09-24 2020-09-24
US63/082,654 2020-09-24
PCT/US2021/036962 WO2022066250A1 (en) 2020-09-24 2021-06-11 Wafer-level integrated micro-structured heat spreaders

Publications (2)

Publication Number Publication Date
CN116368614A true CN116368614A (zh) 2023-06-30
CN116368614B CN116368614B (zh) 2024-05-03

Family

ID=80741665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180064131.4A Active CN116368614B (zh) 2020-09-24 2021-06-11 晶片级集成微结构化散热器

Country Status (4)

Country Link
US (1) US11721605B2 (zh)
EP (1) EP4218049A1 (zh)
CN (1) CN116368614B (zh)
WO (1) WO2022066250A1 (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856871A (zh) * 2003-08-25 2006-11-01 纳米传导公司 在集成电路微冷却器的设计和制造中使用自组装纳米结构的系统和方法
US20070262387A1 (en) * 2006-05-12 2007-11-15 Honda Motor Co., Ltd. Power semiconductor module
US20080191236A1 (en) * 2005-04-27 2008-08-14 Koninklijke Philips Electronics N.V. Cooling Device for a Light-Emitting Semiconductor Device and a Method of Manufacturing Such a Cooling Device
US20080315398A1 (en) * 2007-06-22 2008-12-25 Hsing-Lun Lo Packaging substrate with embedded chip and buried heatsink
US20100128441A1 (en) * 2007-05-18 2010-05-27 Sansha Electric Manufacturing Co., Ltd Arc discharge device
US20110241195A1 (en) * 2010-04-06 2011-10-06 Nalla Ravi K Forming in-situ micro-feature structures with coreless packages
US20120171814A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
CN102569227A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 集成电路散热系统及制作方法
US20150118794A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
US20150348865A1 (en) * 2014-05-30 2015-12-03 Michael B. Vincent Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
US9214404B1 (en) * 2011-11-29 2015-12-15 Hrl Laboratories, Llc Apparatus for mounting microelectronic chips
US9508652B1 (en) * 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US20170125318A1 (en) * 2015-11-03 2017-05-04 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9825116B1 (en) * 2015-03-11 2017-11-21 Hrl Laboratories, Llc Formation of high-resolution patterns inside deep cavities and applications to RF SI-embedded inductors
US9842814B1 (en) * 2016-04-22 2017-12-12 Hrl Laboratories, Llc Integrated RF subsystem
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
KR20200079898A (ko) * 2018-12-26 2020-07-06 삼성전자주식회사 반도체 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2866539T3 (en) * 2013-10-24 2018-07-30 Abb Oy Electronic device with waterproof enclosure
US9337124B1 (en) 2014-11-04 2016-05-10 Hrl Laboratories, Llc Method of integration of wafer level heat spreaders and backside interconnects on microelectronics wafers

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856871A (zh) * 2003-08-25 2006-11-01 纳米传导公司 在集成电路微冷却器的设计和制造中使用自组装纳米结构的系统和方法
US20080191236A1 (en) * 2005-04-27 2008-08-14 Koninklijke Philips Electronics N.V. Cooling Device for a Light-Emitting Semiconductor Device and a Method of Manufacturing Such a Cooling Device
US20070262387A1 (en) * 2006-05-12 2007-11-15 Honda Motor Co., Ltd. Power semiconductor module
US20100128441A1 (en) * 2007-05-18 2010-05-27 Sansha Electric Manufacturing Co., Ltd Arc discharge device
US20080315398A1 (en) * 2007-06-22 2008-12-25 Hsing-Lun Lo Packaging substrate with embedded chip and buried heatsink
US20110241195A1 (en) * 2010-04-06 2011-10-06 Nalla Ravi K Forming in-situ micro-feature structures with coreless packages
CN102569227A (zh) * 2010-12-24 2012-07-11 中国科学院微电子研究所 集成电路散热系统及制作方法
US20120171814A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
US9214404B1 (en) * 2011-11-29 2015-12-15 Hrl Laboratories, Llc Apparatus for mounting microelectronic chips
US20150118794A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
US20150348865A1 (en) * 2014-05-30 2015-12-03 Michael B. Vincent Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
US9825116B1 (en) * 2015-03-11 2017-11-21 Hrl Laboratories, Llc Formation of high-resolution patterns inside deep cavities and applications to RF SI-embedded inductors
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US10483184B1 (en) * 2015-10-21 2019-11-19 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US20170125318A1 (en) * 2015-11-03 2017-05-04 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9508652B1 (en) * 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US9842814B1 (en) * 2016-04-22 2017-12-12 Hrl Laboratories, Llc Integrated RF subsystem
KR20200079898A (ko) * 2018-12-26 2020-07-06 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
EP4218049A1 (en) 2023-08-02
WO2022066250A1 (en) 2022-03-31
US11721605B2 (en) 2023-08-08
US20220093484A1 (en) 2022-03-24
CN116368614B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US9780014B1 (en) Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
CN110491856B (zh) 基板结构和制造方法
US10998273B2 (en) Hybrid integrated circuit architecture
KR101636967B1 (ko) 솔더 확산 보호물을 갖는 반도체 칩 디바이스 및 그 제조 방법
US10483184B1 (en) Recursive metal embedded chip assembly
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
US8557700B2 (en) Method for manufacturing a chip-size double side connection package
CN103380496A (zh) 中介层、电子模块及其形成方法
US11158520B2 (en) Method to protect die during metal-embedded chip assembly (MECA) process
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
TW201515169A (zh) 具備冷卻特徵之低輪廓感測器封裝體及其製造方法
US9385075B2 (en) Glass carrier with embedded semiconductor device and metal layers on the top surface
US11527482B2 (en) Hybrid integrated circuit architecture
US8546190B2 (en) Method for positioning chips during the production of a reconstituted wafer
CN116368614B (zh) 晶片级集成微结构化散热器
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
TW201836113A (zh) 扇出型封裝中的半導體結構
TW202412117A (zh) 無捕獲墊的模製直接接觸互連結構及其方法
KR20230166942A (ko) 캡처 패드가 없는 몰딩된 직접 접촉 상호 연결 구조체 및 그 형성 방법
CN117153808A (zh) 没有定位焊盘的模制直接接触互连结构及用于没有定位焊盘的模制直接接触互连结构的方法
CN112635415A (zh) 一种用于三维封装系统散热的装置
EP4315409A1 (en) Hybrid integrated circuit architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant