CN116364688A - 具有不同密度的内连接件的半导体元件 - Google Patents

具有不同密度的内连接件的半导体元件 Download PDF

Info

Publication number
CN116364688A
CN116364688A CN202210877377.XA CN202210877377A CN116364688A CN 116364688 A CN116364688 A CN 116364688A CN 202210877377 A CN202210877377 A CN 202210877377A CN 116364688 A CN116364688 A CN 116364688A
Authority
CN
China
Prior art keywords
layer
die
interposer
package
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210877377.XA
Other languages
English (en)
Inventor
周良宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116364688A publication Critical patent/CN116364688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本公开提供一种半导体元件。该半导体元件具有一封装结构，具有一第一侧以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个中间内连接件，设置在该封装结构的该第一侧与该第二晶粒之间。该多个中间内连接件在形貌上对准包括一第一密度的该第一晶粒。该多个中间内连接件在形貌上对准包括一第二密度的该第二晶粒，该第二密度不同于该第一密度。

Description

具有不同密度的内连接件的半导体元件
交叉引用
本申请案主张美国第17/560,562号专利申请案的优先权(即优先权日为“2021年12月23日”)，其内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体元件。特别涉及一种具有不同密度的多个内连接件的半导体元件。
背景技术
半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的工艺期间，增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
上文“的“现有技术”说明仅提供背景技术，并未承认上文“的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文“的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，包括一封装结构，包括一第一侧一以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个中间内连接件，设置在该封装结构的该第一侧与该第一晶粒之间，以及在该封装结构的该第一侧与该第二晶粒之间。该多个中间内连接件在形貌上对准包括一第一密度的该第一晶粒。该多个中间内连接件在形貌上对准包括一第二密度的该第二晶粒，该第二密度不同于该第一密度。
本公开的另一实施例提供一种半导体元件，包括一封装结构，包括一第一侧以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个下连接件，设置在该封装结构的该第二侧上，且分别包括：一下外部层，设置在该封装结构的该第二侧上；以及一腔室，被该下外部层所包围。
本公开的另一实施例提供一种半导体元件，包括一封装结构，包括一第一侧以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个下内连接件，设置在该封装结构的该第二侧上，且分别包括：一下外部层，设置在该封装结构的该第二侧上；一下内部层，被该下外部层所包围；以及一腔室，被该下内部层所包围。
由于本公开该半导体元件的设计，该等中间内连接件的不同密度可允许更弹性的设计规则。此外，该等中间内连接件以及下内连接件的该等腔室可中和并减少在制造或操作该半导体元件期间所潜在的破坏性应力。因此，可改善该半导体元件的良率以及效能。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员也应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
图1是流程示意图，例示本公开一实施例的半导体元件的制备方法。
图2是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图3是图2的放大剖视示意图。
图4及图5是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图6是图5的放大剖视示意图。
图7是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图8是图7的放大剖视示意图。
图9到图14是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图15是图14的放大剖视示意图。
图16是剖视示意图，例示沿图15的剖线A-A’、B-B’以及C-C’的剖面。
图17是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图18是图17的放大剖视示意图。
图19是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图20是图19的放大剖视示意图。
图21是剖视示意图，例示沿图20的剖线A-A’、B-B’以及C-C’的剖面。
图22是剖视示意图，例示本公开一实施例制备半导体元件的流程的一部分。
图23是图22的放大剖视示意图。
图24是放大剖视示意图，例示本公开另一实施例的半导体元件。
图25是剖视示意图，例示沿图24的剖线A-A’、B-B’以及C-C’的剖面。
图26是放大剖视示意图，例示本公开另一实施例的半导体元件。
图27是剖视示意图，例示沿图26的剖线A-A’、B-B’以及C-C’的剖面。
图28是放大剖视示意图，例示本公开另一实施例的半导体元件。
图29是剖视示意图，例示沿图28的剖线A-A’、B-B’以及C-C’的剖面。
图30是放大剖视示意图，例示本公开另一实施例的半导体元件。
图31是剖视示意图，例示沿图30的剖线A-A’、B-B’以及C-C’的剖面。
图32是放大剖视示意图，例示本公开另一实施例的半导体元件。
图33是剖视示意图，例示沿图32的剖线A-A’、B-B’以及C-C’的剖面。
附图标记说明：
10：制备方法
1A：半导体元件
1B：半导体元件
1C：半导体元件
1D：半导体元件
1E：半导体元件
1F：半导体元件
100：中介结构
101：中介基底
101L：下部
101U：上部
103：中介隔离层
105：中介布线图案
107：贯穿中介通孔
109：中介下焊垫
111：中介上焊垫
210：第一晶粒
211：第一基底
213：第一介电层
215：第一装置元件
217：第一导电垫
220：第二晶粒
221：第二基底
223：第二介电层
225：第二装置元件
227：第二导电垫
230：第三晶粒
231：第三基底
233：第三介电层
235：第三装置元件
237：第三导电垫
300：封装结构
300FS：第一侧
300SS：第二侧
301：封装基底
303：上封装隔离层
305：下封装隔离层
307：上封装导电垫
309：下封装导电垫
311：贯穿封装通孔
313：绝缘层
400：基座结构
401：基座导电垫
501：上内连接件
501E：上外部层
503：下接合垫
505：上接合垫
507：第三下环状垫
509：第三上环状垫
511：第三腔室
601：中间内连接件
601E：中间外部层
601I：中间内部层
603：第一下环状垫
605：第一上环状垫
607：第一光刻胶层
609：第二光刻胶层
611：第一腔室
613：第一下圆形垫
615：第一上圆形垫
701：下内连接件
701E：下外部层
701I：下内部层
703：第二下环状垫
705：第二上环状垫
711：第二腔室
713：第二下圆形垫
715：第二上圆形垫
801：上底部填充层
803：上模塑层
805：中间底部填充层
807：下模塑层
809：下底部填充层
901：贴合层
903：辅助基底
AL：粘着层
BL：阻障层
D1：水平距离
D2：水平距离
D3：距离
D4：距离
FL：填充层
IL：绝缘层
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
SL：晶种层
X：方向
Y：方向
Z：方向
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外也囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。
在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，均包括在半导体元件的范围中。
应当理解，在本公开的描述中，上方(above)(或之上(up))对应Z方向箭头的该方向，而下方(below)(或之下(down))对应Z方向箭头的相对方向。
图1是流程示意图，例示本公开一实施例的半导体元件1A的制备方法10。图2是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图3是图2的放大剖视示意图。
请参考图1到图3，在步骤S11，可提供一中介结构100。
请参考图2及图3，在一些实施例中，可提供晶圆级的中介结构100。然后，提供晶圆级的中介结构100可切割成多个晶粒，以形成多个中介晶粒。替代地，在本实施例中，可提供芯片级的中介结构100。
请参考图2，中介结构100可包括一中介基底101、一中介隔离层103、一中介布线图案105以及多个贯穿中介通孔107。
在一些实施例中，中介基底101可包含一半导体，例如硅(其可为结晶硅)、锗、硅锗、砷化镓、玻璃、陶瓷或是绝缘体结构上覆半导体(例如绝缘体上覆硅，其可为形成在玻璃上的非晶硅、多晶硅或是结晶硅)。中介基底101可包含未掺杂材料。替代地，中介基底101可包含一坚硬材料，其具有一杨氏模数，该杨氏模数为100GPa或是更多。中介基底101可具有一平滑及/或平坦表面。举例来说，中介结构100的均方根(root mean square)表面粗糙度可为1.5nm或是更小。
在一些实施例中，中介基底101可包括一下部101L以及一上部101U，而上部101U形成在下部101L上。上部101U可包括多个贯穿中介通孔107，该等贯穿中介通孔埋置进入上部101U。该等贯穿中介通孔107并未延伸进入下部101L。在一接下来的半导体工艺期间，可移除下部101L，例如一薄化工艺。随着下部101L的移除，该等贯穿中介通孔107可经由上部101U而延伸。
请参考图2，中介隔离层103可形成在中介基底101上。中介布线图案105可形成在中介隔离层102中。中介布线图案105可电性连接到该等贯穿中介通孔107(如图3所示)。在一些实施例中，中介隔离层103可包括氧化物、氮化物或是氮氧化物，例如氧化硅、氮化硅、氮氧化硅或是氧化氮化硅。在一些实施例中，举例来说，中介布线图案105可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钛镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或是其组合。在一些实施例中，中介布线图案105可为一重布线图案。在一些实施例中，可形成一些或全部的贯穿中介通孔107以穿过中介隔离层103，以使该等贯穿中介通孔107可从中介隔离层103的上表面(图未示)而暴露。
请参考图2及图3，中介结构100可包括多个中介下焊垫109以及多个中介上焊垫111。应当理解，为了清楚起见，仅显示一些中介下焊垫109以及一些中介上焊垫111。该等中介下焊垫109可设置在中介隔离层103中、大致齐平于中介隔离层103的下表面，且电性连接到中介布线图案105。该等中介上焊垫111可设置在中介隔离层103中、大致齐平于中介隔离层103的上表面，且电性连接到中介布线图案105。
在一些实施例中，该等中介上焊垫111可比该等贯穿中介通孔107更密集地设置。举例来说，在该等上焊垫111之间的一水平距离D1可小于在该等贯穿中介通孔107之间的一水平距离D2。在此情况下，中介布线图案105可当成重布线图案。
在一些实施例中，举例来说，该等中介下焊垫109与该等中介上焊垫111可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或是其组合。
为了简洁、清楚以及便于描述，仅描述一个贯穿中介通孔107。在一些实施例中，贯穿中介通孔107可包括一填充层FL、一晶种层SL、一粘着层AL、一阻障层BL以及一绝缘层IL。
在一些实施例中，填充层FL可形成而埋入中介基底101的上部101U中。举例来说，填充层FL可包含掺杂多晶硅、钨、铜、纳米碳管或是焊料合金。
在一些实施例中，绝缘层IL可形成在填充层FL与中介基底101之间。绝缘层IL可具有一U形剖面轮廓。在一些实施例中，举例来说，绝缘层IL可包含氧化硅、氮化硅、氮氧化硅或是四乙氧基硅烷(tetra-ethyl ortho-silicate)。绝缘层IL具有一厚度，介于大约50nm到大约200nm之间。在一些实施例中，举例来说，绝缘层IL可包含氧化硅、氮化硅、氮氧化硅或是四乙基硅酸盐(tetra-ethyl ortho-silicate)。绝缘层IL可具有一厚度，其介于大约50nm到大约200nm之间。在一些实施例中，举例来说，绝缘层IL可包含聚对二甲苯(parylene，商品名为帕里纶)、环氧树脂(epoxy)或是聚对二甲苯(poly(p-xylene))。绝缘层IL可具有一厚度，其介于大约1μm到大约5μm之间。绝缘层IL可保证填充层FL在中介基底101中是电性绝缘的。
在一些实施例中，晶种层SL可具有一U形剖面轮廓。晶种层SL可形成在填充层FL与绝缘层IL之间。在一些实施例中，晶种层SL可具有一厚度，其介于大约10nm到大约40nm之间。在一些实施例中，举例来说，晶种层SL可包含下列群组其中至少一个：铝、金、铍、铋、钴、铜、铪、铟、锰、钼、镍、铅、钯、铂、铑、铼、镏、钽、碲、钛、钨、锌以及锆。晶种层SL可降低在填充层FL形成期间的一开口的一电阻率(resistivity)。
在一些实施例中，粘着层AL可具有一U形剖面轮廓。粘着层AL可形成在晶种层SL与绝缘层IL之间。举例来说，晶种层SL可包含钛、钽、钛钨或氮化锰(manganese nitride)。晶种层SL可改善在晶种层SL与阻障层BL之间的粘性。
在一些实施例中，阻障层BL可具有一U形剖面轮廓。阻障层BL可在粘着层AL与绝缘层IL之间。举例来说，阻障层BL可包含钽、氮化钽、钛、氮化钛、铼(rhenium)、硼化镍(nickelboride)或是氮化钽/钽层。阻障层BL可禁止填充层FL的导电材料扩散进入中介基底101中。
在一些实施例中，举例来说，填充层FL、晶种层SL、粘着层AL、阻障层BL以及绝缘层IL的制作技术可包含化学气相沉积、等离子体加强化学气相沉积、高密度等离子体化学气相沉积、金属有机化学气相沉积、原子层沉积或其他可应用的沉积工艺。
在一些实施例中，该等中介下焊垫109可为选择性的。意即，中介布线图案105可直接设置在贯穿中介通孔107上，且电性连接到贯穿中介通孔107。
图4及图5是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图6是图5的放大剖视示意图。图7是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图8是图7的放大剖视示意图。
请参考图1及图4到图8，在步骤S13，可提供一第一晶粒210、一第二晶粒220以及一第三晶粒230，且第一晶粒210、第二晶粒220以及第三晶粒230可接合到中介结构100上。
请参考图4，第一晶粒210可包括一第一基底211、一第一介电层213、多个第一装置元件215以及多个第一导电特征。
在一些实施例中，第一基底211可为一块状半导体基底。举例来说，块状半导体基底可包含一元素半导体、一化合物半导体或其组合；而元素半导体例如硅或锗；化合物半导体例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟或其他III-V族化合物半导体或是II-VI化合物半导体。
在一些实施例中，多个第一装置元件215可形成在第一基底211上。该等第一装置元件215可形成在第一基底211中。该等装置元件215可为晶体管，例如互补式金属氧化物半导体晶体管、金属氧化物半导以场效晶体管、鳍式场效半导体、类似物或是其组合。
在一些实施例中，第一介电层213可形成在第一基底211上。第一介电层213可为一堆叠层结构。第一介电层213可包括多个隔离子层。每一个隔离子层可具有一厚度，介于大约0.5μm到大约3.0μm之间。举例来说，该等隔离子层可包含氧化硅、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数的介电材料、类似物或其组合。该等隔离子层可包含不同材料，但并不以此为限。
低介电常数的介电材料可具有一介电材料，其小于3.0或甚至小于2.5。在一些实施例中，低介电常数的介电材料可具有一介电常数，其小于2.0。该等隔离子层的制作技术可包含多个沉积工艺，例如化学气相沉积、等离子体加强化学气相沉积或是类似工艺。在该等沉积工艺之后，可执行多个平坦化工艺，以移除多余材料并提供一大致平坦表面给接下来的处理步骤。
在一些实施例中，该等第一导电特征可形成在第一介电层213中。该等第一导电特征可包括多个第一导电线(图未示)、多个第一导电通孔(图未示)以及多个第一导电垫217。该等第一导电线可相互分隔开并可沿着方向Z而水平设置在第一介电层213中。在本实施例中，最上面的该等第一导电线可指定为该等第一导电垫217。该等第一导电垫217的各上表面与第一介电层213的上表面可大致呈共面。该等第一导电通孔可连接沿着方向Z而相邻的该等第一导电特征，以及连接相邻的第一导电垫217与第一导电线。在一些实施例中，举例来说，该等第一导电特征可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钛镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或是其组合。在第一介电层213形成期间，可形成该等第一导电特征。
在一些实施例中，该等第一装置元件215与该等导电特征可一起配置成第一晶粒210的多个功能单元。在本公开的描述中，一功能单元通常表示功能相关的电路，其已经针对多个功能目的而分割成一单独单元(distinct unit)。在一些实施例中，举例来说，第一晶粒210的该等功能电路可包括多个高度复杂电路，例如处理器核心、存储器控制器或是加速器单元。在一些实施例中，第一晶粒210的该等功能单元可包括与第二晶粒220相关联的控制电路以及高速电路，而第二晶粒220将于后详述。在一些实施例中，第一晶粒210可经配置而成一逻辑晶粒。
请参考图4，第二晶粒220可包括一第二基底221、一第二介电层223、多个第二装置元件225以及多个第二导电特征，而该等第二导电特征包括多个第二导电垫227。第二基底221、第二介电层223、该等第二装置元件225以及该等第二导电特征的制作技术，可分别且对应包含类似于第一基底211、第一介电层213、该等第一装置元件215以及该等第一导电特征的结构/材料，且在文中不再重复其描述。
在一些实施例中，该等第二导电特征可包括多个存储单元(图未示)，其形成在第二介电层223中。每一个存储单元可包括一绝缘体-导体-绝缘体结构，并可分别且对应地电性耦接到相对应的第二导电垫227以及相对应的第二装置元件225。在一些实施例中，该等第二装置元件225、该等第二导电特征可一起配置成第二晶粒220的多个功能单元。在一些实施例中，第二晶粒220的该等功能单元可包括存储电路、控制电路以及高速电路。在一些实施例中，第二晶粒220可经配置而成一存储器晶粒。在一些实施例中，第二晶粒220可经配置而成一逻辑晶粒。
在一些实施例中，第二晶粒220的该等功能单元可仅包括核心存储电路，例如输入/输出(I/O)以及时钟电路(clocking circuit)。第二晶粒220的该等功能单元可能不包括任何控制电路或是高速电路。在此情况下，第二晶粒220可与包括控制电路及/或高速电路的第一晶粒210配合协作。
请参考图4，第三晶粒230可包括一第三基底231、一第三介电层233、多个第三装置元件235以及多个第三导电特征，而该等第三导电特征包括多个第三导电垫237。第三基底231、第三介电层233、该等第三装置元件235以及该等第三导电特征的制作技术，可分别且对应包含类似于第一基底211、第一介电层213、该等第一装置元件215以及该等第一导电特征的结构/材料，且在文中不再重复其描述。在一些实施例中，第三晶粒230可经配置以执行模拟相关处理(analog related processing)。在一些实施例中，第三晶粒230可经配置而成一逻辑晶粒或是一存储器晶粒。
请参考图5，第一晶粒210、第二晶粒220以及第三晶粒230可通过覆晶接合(flipchip bonding)工艺以经由多个上内连接件501而依序接合到中介结构100上。为了简洁、清楚以及便于描述，仅描述一个上内连接件501。在一些实施例中，上内连接件501可为一微凸块，并可包括铅、锡、铟、铋、锑、银、金、铜、镍或其合金。
请参考图5及图6，一下接合垫503可形成在相对应的中介上焊垫111上，且电性连接到相对应的中介上焊垫111。一上接合垫505可形成在相对应的第一导电垫217下方，且电性连接到相对应的第一导电垫217。上内连接件501可形成在下接合垫503与上接合垫505之间。在一些实施例中，上内连接件501可为一锡球，并可通过使用一热压工艺及/或一回焊(reflow)工艺而贴合到下接合垫503及/或上接合垫505。
请参考图5及图6，第一晶粒210的该等功能单元、第一晶粒210以及第三晶粒可经由上内连接件501与中介布线图案105而电性耦接到贯穿中介通孔107。因此，第一晶粒210、第二晶粒220以及第三晶粒230可相互配合协作。
请参考图7及图8，多个上底部填充层801可填充在第一晶粒210与中介隔离层103之间、在第二晶粒220与中介隔离层103之间，以及在第三晶粒230与中介隔离层103之间。该等上底部填充层801可围绕该等上内连接件501。在一些实施例中，该等上底部填充层801也可密封晶粒210、220、230的各侧向表面(例如侧表面)的一部分。
在一些实施例中，该等上底部填充层801的制作技术可包含固化一底部填充材料，而该底部填充材料是由一交联有机树脂以及低的热膨胀系数(CTE)非有机粒子(例如75重量百分比)所制。在一些实施例中，固化之前的该底部填充材料可与例如环氧树脂的一液态树脂、例如酸酐(anhydride)或胺(amines)的一硬化剂、用于便坚韧的一弹性体、用于促进交联(cross-linking)的一催化剂以及用于流动改良与粘着的其他添加剂一起配制。
该等上底部填充层801可紧密地粘着到晶粒210、220、230、该等上内连接件501以及中介结构100，以便该等上底部填充层801可在晶粒210、220、230上重新分配来自CTE的不匹配与机械冲击的应力(stresses)及应变(strains)。因此，可以防止或显著减少该等上内连接单元501中的裂纹萌生与生长。此外，该等上底部填充层801可对该等上内连接单元501提供保护，以改善中介结构100与晶粒210、220、230的配置的的机械完整性(mechanicalintegrity)。再者，该等上底部填充层801可提供部分保护以防止水分进入以及其他形式的污染。
请参考图7及图8，可形成上模塑层803以覆盖晶粒210、220、230以及中介隔离层103的上表面。上模塑层803可包含一模塑化合物，例如聚对二唑苯(polybenzoxazole)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene)、环氧层压板(epoxy laminate)或是氟化氢铵(ammonium bifluoride)。上模塑层803的制作技术可包含压缩成型(compressivemolding)、移转成型(transfer molding)、液态包封成型(liquid encapsulent molding)或类似成型方法。举例来说，一模塑化合物以液体形式进行分配。接下来，可执行一固化工艺以将模塑化合物固体化。该模塑化合物的形成可能溢出晶粒210、220、230，以使该模塑化合物覆盖晶粒210、220、230。
图9到图14是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图15是图14的放大剖视示意图。图16是剖视示意图，例示沿图15的剖线A-A’、B-B’以及C-C’的剖面。图17是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图18是图17的放大剖视示意图。
请参考图1及图9到图12，在步骤S15，可薄化中介结构100以暴露中介结构100的该多个贯穿中介通孔107。
请参考图9，可利用一平坦化工艺以移除上模塑层803的多余部分并提供一大致平坦表面，该平坦化工艺例如机械抛光、化学机械研磨或其他回蚀技术。在平坦化工艺之后，可暴露晶粒210、220、230。
请参考图10，一辅助基底(auxiliary substrate)903可以一贴合层901的辅助而贴合到上模塑层803以及晶粒210、220、230。在一些实施例中，该贴合包括形成该贴合层901在晶粒210、220、230的各上表面上的一步骤，以及将辅助基底903贴合到贴合层901上的一步骤。辅助基底903可具有一尺寸，其在晶粒210、220、230上方延伸。
在一些实施例中，辅助基底903可包含一坚硬材料，并包括金属、玻璃、陶瓷或类似物。贴合层901可为一粘着贴布或一粘着溶液。在一些实施例中，贴合层901可为晶粒贴合膜、银胶或类似物。在一些实施例中，贴合层901还可包括金、银、氧化铝(alumina)或氮化硼粒子。
请参考图11，可移除中介基底101的下部101L，以使贯穿中介通孔107在中介基底101的下表面处暴露。该移除可通过使用晶圆研磨(wafer grinding)、机械磨损(mechanical abrasion)、抛光(polishing)或类似工艺，或是使用化学移除，例如一湿蚀刻而实现。在本步骤中，辅助基底903可具有如此一足够的厚度，其为该中介结构100并未变形，而中介结构100可当作一载体基底，用以移动到接下来的一处理设备。
请参考图12，可移除贴合到晶粒210、220、230的辅助基底903。此时，也可移除贴合层901。
请参考图1及图13，在步骤S17，可提供一封装结构300。
请参考图13，封装结构300可包括一封装基底301、一上封装隔离层303、一下封装隔离层305、多个上封装导电垫307、多个下封装导电垫309以及多个贯穿封装通孔311。
请参考图13，封装基底301可为一层压片(laminate sheet)，但并不以此为限。在一些实施例中，封装基底301可包括一环氧树脂基材料或是双马来酰亚胺三嗪(bismaleimide triazine)。在一些实施例中，封装基底301可为一印刷电路板。
请参考图13，上封装隔离层303可形成在封装基底301上，且下封装隔离层305可形成在封装基底301下方。举例来说，上封装隔离层303与下封装隔离层305可包含氧化硅、氮化硅、氮氧化硅、氧化氮化硅、聚苯恶唑(polybenzoxazole)、聚酰亚胺(polyimide)、苯基环丁烯(benzocyclobutene)、味之素增层膜(ajinomoto buildup film)、阻焊膜(solderresist film)、类似物或是其组合。
请参考图14，该等上封装导电垫307可形成在上封装隔离层303中。该等上封装导电垫307的各上表面以及上封装隔离层303的上表面可大致呈共面。该等下封装导电垫309可形成在下封装隔离层305中。上封装隔离层303的上表面可表示成第一侧300FS。该等下封装导电垫309的各下表面以及下封装隔离层305的下表面可大致呈共面。下封装隔离层305的下表面可表示成第二侧300SS。
在一些实施例中，该等上封装导电垫307的焊垫密度可大于该等下封装导电垫309的焊垫密度，而该等上封装导电垫307的焊垫密度是由该封装隔离层的表面积所分隔的该等焊垫数量所界定。意即，在相邻上封装导电垫307之间的距离D3可小于在相邻下封装导电垫309之间的距离D4。
在一些实施例中，举例来说，该等上封装导电垫307与该等下封装导电垫309可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钛镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或是其组合。
为了简洁、清楚以及便于描述，因此仅描述一个贯穿封装通孔311。
请参考图13，贯穿封装通孔311可穿过上封装隔离层303、封装基底301以及下封装隔离层305而形成。贯穿封装通孔311可分别对应电性连接上封装导电垫307与下封装导电垫309。举例来说，贯穿封装通孔311包含铜或其他可应用的导电材料。在一些实施例中，一绝缘层313可覆盖贯穿封装通孔311的侧壁(如图15所示)。举例来说，绝缘层313可包含氧化硅或其他可应用的隔离材料。
请参考图1及图14到图16，在步骤S19，中介结构100与封装结构300可经由多个中间内连接件601而接合。
请参考图14，该等中间内连接件601可形成在封装结构300的第一侧300FS与中介结构100之间。该等中间内连接件601可分别且对应电性连接到该等贯穿中介通孔107与该等上封装导电垫307。在一些实施例中，该等中间内连接件601可包括铅、锡、铟、铋、锑、银、金、铜、镍或其合金。在一些实施例中，该等中间内连接件601可为焊料锡球。该等焊料锡球的制作技术可包含经由蒸镀、电镀、印刷、焊料转移或是球置放而形成一层锡，直到大约10μm到大约100μm的一厚度为止。一旦该层锡已经形成在封装结构300的第一侧300FS上，则可执行一回焊工艺以将该层锡塑形成期望的形状并形成该等焊料锡球。
应当理解，在本公开的描述中，假设一个X-Y-Z坐标系统，其X与Y表示平行该结构的主表面的该平面内的各维度(方向)，且Z表示垂直该平面的一维度(方向)，当两个特征具有大致相同X、Y坐标时，那些特征则为在形貌上对准。
在一些实施例中，在顶视图(图未示)中，第一晶粒210与第二晶粒220可具有相同的一表面积。在形貌上对准第一晶粒210的中间内连接件601数量(以虚线圈起来并标示为A1处)可大于在形貌上对准第二晶粒220的中间内连接件601数量(以虚线圈起来并标示为A2处)。换言之，在形貌上对准(或直接设置在其下方)第一晶粒210的中间内连接件601可具有一第一密度，其大于在形貌上对准(或植些设置在其下方)第二晶粒220的中间内连接件601的一第二密度。
为了简洁、清楚以及便于描述，因此仅描述一个中间内连接件601。
请参考图14到图16，在一些实施例中，一第一下环状垫603可形成在上封装导电垫307上。一第一上环状垫605可形成在贯穿中介通孔107下方。在一些实施例中，举例来说，第一下环状垫603以及第一上环状垫605可包含铜或其他可应用的金属或金属合金。
中间内连接件601可包括一中间外部层601E以及一第一腔室611。中间外部层601E可形成在第一下环状垫603与第一上环状垫605之间。中间外部层601E、第一下环状垫603以及第一上环状垫605可分别且对应具有环形剖面轮廓。被上封装导电垫307、第一下环状垫603、中间外部层601E、第一上环状垫605以及贯穿中介通孔107所包围的空间可表示成第一腔室611。
在一些实施例中，经由在上封装导电垫307上的第一下环状垫603的使用，创建一第一“晶种”点以用于在环状物的非导电/非润湿中心处积累汽化通量(vaporized flux)。随着蒸汽在焊料加热与液化期间膨胀，形成第一内部腔室(图未示)，而该内部腔室被熔融焊料的表面张力以及粘度所包含。通过在贯穿中介通孔107下方的第一上环状垫605中包括第二晶种点，开始一第二内部腔室(图未示)，该第二内部腔室与该第一内部腔室邻接以产生所得到的第一腔室611。表面张力特性迫使该液化结构上形成一外凸形状，当冷却时，其固化成中间外部层601E的一桶型形式，因为外壳在内部的汽化助焊剂收缩之前固化。
在一些实施例中，第一腔室611的一相对体积可介于中间内连接件601的总体积的1％到90％之间。第一腔室611的体积可通过控制在焊料加热期间的温度与时间而进行控制。焊料的成分应平衡焊料与焊料合金的特性以及一助焊蒸气的特性。一例示的焊料化合物可以由任何一般焊料材料以及一助焊剂的一些部分所组成，而一般焊料材料例如焊料、银与锡，助焊剂例如选自松香、树脂、活化剂、触变剂(thixotropic agent)以及一高温沸腾溶剂的群组中的一种或多种。
在制造或操作半导体元件1A期间，潜在的破坏性应力可通过包括第一腔室611的中间内连接件601而中和并减小或移除。因此，可改善半导体元件1A的良率以及可靠度。
请参考图17及图18，一第一光刻胶层607可形成在封装结构300的第一侧300FS上，并围绕第一下环状垫603。第一光刻胶层607也可覆盖中间外部层301E的外部表面的一部分。一第二光刻胶层609可形成在中介基底101的下表面上，并围绕第一上环状垫605。第二光刻胶层609也可覆盖中间外部层601E的外部表面的一部分。第一光刻胶层607以及第二光刻胶层609可分别包括聚对二唑苯(polybenzoxazole)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene)、环氧层压板(epoxy laminate)或是氟化氢铵(ammoniumbifluoride)。
请参考图17及图18，中间底部填充层805可充填在中介结构100与封装结构300之间。中间底部填充层805可围绕该等中间内连接件601。在一些实施例中，中间底部填充层805也可密封中介结构100的侧向表面(例如侧表面)的一部分。
在一些实施例中，中间底部填充层805的制作技术可包含固化一底部填充材料，而该底部填充材料是由一交联有机树脂以及低的热膨胀系数(CTE)非有机粒子(例如75重量百分比)所制。在一些实施例中，固化之前的该底部填充材料可与例如环氧树脂的一液态树脂、例如酸酐(anhydride)或胺(amines)的一硬化剂、用于便坚韧的一弹性体、用于促进交联(cross-linking)的一催化剂以及用于流动改良与粘着的其他添加剂一起配制。
中间底部填充层805可紧密地粘着到中介结构100与封装结构300，以便中间底部填充层805可在中介结构100上重新分配来自CTE的不匹配与机械冲击的应力(stresses)及应变(strains)。因此，可以防止或显著减少该等中间内连接件601中的裂纹萌生与生长。此外，中间底部填充层805可对该等中间内连接件601提供保护，以改善中介结构100与封装结构300的配置的机械完整性(mechanical integrity)。再者，中间底部填充层805可提供部分保护以防止水分进入以及其他形式的污染。
请参考图17及图18，可形成下模塑层807以完全覆盖中介结构100。下模塑层807可包含一模塑化合物，例如聚对二唑苯(polybenzoxazole)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene)、环氧层压板(epoxy laminate)或是氟化氢铵(ammoniumbifluoride)。下模塑层807的制作技术可包含压缩成型(compressive molding)、移转成型(transfer molding)、液态包封成型(liquid encapsulent molding)或类似成型方法。举例来说，一模塑化合物以液体形式进行分配。接下来，可执行一固化工艺以将模塑化合物固体化。该模塑化合物的形成可能溢出中介结构100，以使该模塑化合物覆盖中介结构100。
图19是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图20是图19的放大剖视示意图。图21是剖视示意图，例示沿图20的剖线A-A’、B-B’以及C-C’的剖面。图22是剖视示意图，例示本公开一实施例制备半导体元件1A的流程的一部分。图23是图22的放大剖视示意图。
请参考图1及图19到图23，在步骤S21，封装结构300与一基座结构400可经由多个下内连接件701而进行接合。
请参考图19及图20，可提供基座结构400。基座结构400可包括一环氧树脂基材料或是双马来酰亚胺三嗪(bismaleimide triazine)。在一些实施例中，基座结构400可为一层压片(laminate sheet)，但并不以此为限。在一些实施例中，基座结构400可为一印刷电路板。应当理解，为了清楚起见，并未显示基座结构400的布线图案。基座结构400的布线图案可经由该等下内连接件701而电性耦接到该等下封装导电垫309。
请参考图19到图21，该等下内连接件701可形成在封装结构300的第二侧300SS与基座结构400之间。该等下内连接件701可分别且对应电性连接到该等下导电垫309与基座结构400的多个基座导电垫401。在一些实施例中，该等中间内连接件601可包括铅、锡、铟、铋、锑、银、金、铜、镍或其合金。在一些实施例中，该等下内连接件701可为焊料锡球。该等焊料锡球的制作技术可包含经由蒸镀、电镀、印刷、焊料转移或是球置放而形成一层锡，直到大约10μm到大约100μm的一厚度为止。一旦该层锡已经形成在封装结构300的第二侧300SS上，则可执行一回焊工艺以将该层锡塑形成期望的形状并形成该等焊料锡球。
为了简洁、清楚以及便于描述，因此仅描述一个下内连接件701。
请参考图19到图21，在一些实施例中，一第二下环状垫703可形成在基座导电垫401上。一第二上环状垫705可形成在下封装导电垫309下方。在一些实施例中，举例来说，第二下环状垫703与第二上环状垫705可包含铜或其他适合的金属或是金属合金。
下内连接件701可包括一下外部层701E以及一第二腔室711。下外部层701E可形成在第二下环状垫703与第二上环状垫705之间。下外部层701E、第二下环状垫703以及第二上环状垫705可分别且对应具有环形剖面轮廓。被下封装导电垫309、第二下环状垫703、下外部层701E、第二上环状垫705以及基座导电垫401所包围的空间可表示成第二腔室711。
在一些实施例中，经由在该等基座导电垫401上的第二下环状垫703的使用，创建一第一“晶种”点以用于在环状物的非导电/非润湿中心处积累汽化通量(vaporizedflux)。随着蒸汽在焊料加热与液化期间膨胀，形成第一内部腔室(图未示)，而该内部腔室被熔融焊料的表面张力以及粘度所包含。通过在下封装导电垫309上的第二上环状垫705中包括第二晶种点，开始一第二内部腔室(图未示)，该第二内部腔室与该第一内部腔室邻接以产生所得到的第二腔室711。表面张力特性迫使该液化结构上形成一外凸形状，当冷却时，其固化成下外部层701E的一桶型形式，因为外壳在内部的汽化助焊剂收缩之前固化。
在一些实施例中，第二腔室711的一相对体积可介于下内连接件701的总体积的1％到90％之间。第二腔室711的体积可通过控制在焊料加热期间的温度与时间而进行控制。焊料的成分应平衡焊料与焊料合金的特性以及一助焊蒸气的特性。一例示的焊料化合物可以由任何一般焊料材料以及一助焊剂的一些部分所组成，而一般焊料材料例如焊料、银与锡，助焊剂例如选自松香、树脂、活化剂、触变剂(thixotropic agent)以及一高温沸腾溶剂的群组中的一种或多种。
在制造或操作半导体元件1A期间，潜在的破坏性应力可通过包括第二腔室711的下内连接件701而中和并减小或移除。因此，可改善半导体元件1A的良率以及可靠度。
请参考图22及图23，下底部填充层809可充填在封装结构300与基座结构400之间。下底部填充层809可围绕该等下内连接件701。在一些实施例中，该等下内连接件701也可密封封装结构300的侧向表面(例如侧表面)的一部分。
在一些实施例中，下底部填充层809的制作技术可包含固化一底部填充材料，而该底部填充材料是由一交联有机树脂以及低的热膨胀系数(CTE)非有机粒子(例如75重量百分比)所制。在一些实施例中，固化之前的该底部填充材料可与例如环氧树脂的一液态树脂、例如酸酐(anhydride)或胺(amines)的一硬化剂、用于便坚韧的一弹性体、用于促进交联(cross-linking)的一催化剂以及用于流动改良与粘着的其他添加剂一起配制。
下底部填充层809可紧密地粘着到封装结构300与基座结构400，以便下底部填充层809可在封装结构300上重新分配来自CTE的不匹配与机械冲击的应力(stresses)及应变(strains)。因此，可以防止或显著减少该等下内连接件701中的裂纹萌生与生长。此外，下底部填充层809可对该等下内连接件701提供保护，以改善封装结构300与基座结构400的配置的机械完整性(mechanical integrity)。再者，下底部填充层809可提供部分保护以防止水分进入以及其他形式的污染。
图24是放大剖视示意图，例示本公开另一实施例的半导体元件1B。图25是剖视示意图，例示沿图24的剖线A-A’、B-B’以及C-C’的剖面。
请参考图24，半导体元件1B可具有类似于如图18所描述的一结构。在图24中相同于或类似于如图18的元件已经以类似的元件编号进行标示，且已经省略其重复描述。
请参考图24及图25，一第一下圆形垫613可形成在上封装导电垫307上。一第一上圆形垫615可形成在贯穿中介通孔107下方。在一些实施例中，举例来说，第一下圆形垫613与第一上圆形垫615可包含铜或其他适合的金属或金属合金。中间外部层601E可形成在第一下圆形垫613与第一上圆形垫615之间。中间外部层601E可具有一环形剖面轮廓。第一下圆形垫613与第一上圆形垫615可分别且对应具有圆形剖面轮廓。被上封装导电垫307、第一下圆形垫613、中间外部层301E、第一上圆形垫615以及贯穿中介通孔107所包围的空间可表示成第一腔室611。
图26是放大剖视示意图，例示本公开另一实施例的半导体元件1C。图27是剖视示意图，例示沿图26的剖线A-A’、B-B’以及C-C’的剖面。
请参考图26，半导体元件1C可具有类似于如图23所描述的一结构。在图26中相同于或类似于如图23的元件已经以类似的元件编号进行标示，且已经省略其重复描述。
请参考图26及图27，一第二下圆形垫713可形成在基座导电垫401上。一第二上圆形垫715可形成在下封装导电垫309下方。在一些实施例中，举例来说，第二下圆形垫713与第二上圆形垫715可包含铜或其他适合的金属或金属合金。下外部层701E可形成在第二下圆形垫713与第二上圆形垫715之间。下外部层701E可具有一环形剖面轮廓。第二下圆形垫713与第二上圆形垫715可分别且对应具有圆形剖面轮廓。被下封装导电垫309、第二下圆形垫713、下外部层701E、第二上圆形垫715以及基座导电垫401所包围的空间可表示成第二腔室711。
图28是放大剖视示意图，例示本公开另一实施例的半导体元件1D。图29是剖视示意图，例示沿图28的剖线A-A’、B-B’以及C-C’的剖面。
请参考图28，半导体元件1D可具有类似于如图24所描述的一结构。在图28中相同于或类似于如图24的元件已经以类似的元件编号进行标示，且已经省略其重复描述。
请参考图28及图29，一中间内部层601I可形成在第一下圆形垫613与第一上圆形垫615之间，以及形成在中间外部层601E的内部表面上。中间外部层601E与中间内部层601I可分别且对应具有环形剖面轮廓。第一下圆形垫613与第一上圆形垫615可分别且对应具有圆形剖面轮廓。被上封装导电垫307、第一下圆形垫613、中间内部层601I、第一上圆形垫615以及贯穿中介通孔107所包围的空间可表示成第一腔室611。
图30是放大剖视示意图，例示本公开另一实施例的半导体元件1E。图31是剖视示意图，例示沿图30的剖线A-A’、B-B’以及C-C’的剖面。
请参考图30，半导体元件1E可具有类似于如图26所描述的一结构。在图30中相同于或类似于如图26的元件已经以类似的元件编号进行标示，且已经省略其重复描述。
请参考图30及图31，下内部层701I可形成在第二下圆形垫713与第二上圆形垫715之间。下外部层701E与下内部层701I可分别且对应具有环形剖面轮廓。第二下圆形垫713与第二上圆形垫715可分别且对应具有圆形剖面轮廓。被下封装导电垫309、第二下圆形垫713、下内部层701I、第二上圆形垫715以及基座导电垫401所包围的空间可表示成第二腔室711。
图32是放大剖视示意图，例示本公开另一实施例的半导体元件1F。图33是剖视示意图，例示沿图32的剖线A-A’、B-B’以及C-C’的剖面。
请参考图32，半导体元件1F可具有类似于如图18所描述的一结构。在图32中相同于或类似于如图18的元件已经以类似的元件编号进行标示，且已经省略其重复描述。
请参考图32及图33，一第三下环状垫507可形成在中介上焊垫111上。一第三上环状垫509可形成在第一导电垫217下方。在一些实施例中，举例来说，第三下环状垫507与第三上环状垫509可包含铜或是其他适合的金属或金属合金。
上内连接件501可包括一上外部层501E以及一第三腔室511。上外部层501E可形成在第三下环状垫507与第三上环状垫509之间。上外部层501E、第三下环状垫507以及第三上环状垫509可分别且对应具有环形剖面轮廓。被中介上焊垫111、第三下环状垫507、上外部层501E、第三上环状垫509以及第一导电垫217所包围的空间可表示成第三腔室511。
在一些实施例中，经由在中介上焊垫111上的第三下环状垫507的使用，创建一第一“晶种”点以用于在环状物的非导电/非润湿中心处积累汽化通量(vaporized flux)。随着蒸汽在焊料加热与液化期间膨胀，形成第一内部腔室(图未示)，而该内部腔室被熔融焊料的表面张力以及粘度所包含。通过在第三上环状垫509上的第一导电垫207中包括第二晶种点，开始一第二内部腔室(图未示)，该第二内部腔室与该第一内部腔室邻接以产生所得到的第三腔室511。表面张力特性迫使该液化结构上形成一外凸形状，当冷却时，其固化成上外部层501E的一桶型形式，因为外壳在内部的汽化助焊剂收缩之前固化。
在一些实施例中，第三腔室511的一相对体积可介于上内连接件501的总体积的1％到90％之间。第三腔室511的体积可通过控制在焊料加热期间的温度与时间而进行控制。焊料的成分应平衡焊料与焊料合金的特性以及一助焊蒸气的特性。一例示的焊料化合物可以由任何一般焊料材料以及一助焊剂的一些部分所组成，而一般焊料材料例如焊料、银与锡，助焊剂例如选自松香、树脂、活化剂、触变剂(thixotropic agent)以及一高温沸腾溶剂的群组中的一种或多种。
在制造或操作半导体元件1F期间，潜在的破坏性应力可通过包括第三腔室511的上内连接件501而中和并减小或移除。因此，可改善半导体元件1F的良率以及可靠度。
本公开的一实施例提供一种半导体元件，包括一封装结构，包括一第一侧一以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个中间内连接件，设置在该封装结构的该第一侧与该第一晶粒之间，以及在该封装结构的该第一侧与该第二晶粒之间。该多个中间内连接件在形貌上对准包括一第一密度的该第一晶粒。该多个中间内连接件在形貌上对准包括一第二密度的该第二晶粒，该第二密度不同于该第一密度。
本公开的另一实施例提供一种半导体元件，包括一封装结构，包括一第一侧以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个下连接件，设置在该封装结构的该第二侧上，且分别包括：一下外部层，设置在该封装结构的该第二侧上；以及一腔室，被该下外部层所包围。
本公开的另一实施例提供一种半导体元件，包括一封装结构，包括一第一侧以及一第二侧，该第二侧相对该第一侧设置；一中介结构，设置在该封装结构的该第一侧上；一第一晶粒，设置在该中介结构上；一第二晶粒，设置在该中介结构上；以及多个下内连接件，设置在该封装结构的该第二侧上，且分别包括：一下外部层，设置在该封装结构的该第二侧上；一下内部层，被该下外部层所包围；以及一腔室，被该下内部层所包围。
由于本公开该半导体元件的设计，该等中间内连接件601的不同密度可允许更弹性的设计规则。此外，该等中间内连接件601以及下内连接件701的该等腔室611、711可中和并减少在制造或操作半导体元件1A期间所潜在的破坏性应力。因此，可改善半导体元件1A的良率以及效能。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (10)

1.一种半导体元件，包括：
一封装结构，包括一第一侧以及一第二侧，该第二侧相对该第一侧设置；
一中介结构，设置在该封装结构的该第一侧上；
一第一晶粒，设置在该中介结构上；
一第二晶粒，设置在该中介结构上；以及
多个中间内连接件，设置在该封装结构的该第一侧与该第一晶粒之间，以及在该封装结构的该第一侧与该第二晶粒之间；
其中该多个中间内连接件在形貌上对准包括一第一密度的该第一晶粒；
其中该多个中间内连接件在形貌上对准包括一第二密度的该第二晶粒，该第二密度不同于该第一密度。
2.如权利要求1所述的半导体元件，其中该第一晶粒晶经配置而成一逻辑晶粒。
3.如权利要求2所述的半导体元件，其中该第二晶粒经配置而成一存储器晶粒。
4.如权利要求3所述的半导体元件，还包括一基座结构,设置在该封装结构的该第二侧下方。
5.如权利要求4所述的半导体元件，其中该中介结构包括多个贯穿中介结构通孔，以电性耦接到该多个中间内连接件。
6.如权利要求5所述的半导体元件，还包括一中间底部填充层，设置在该封装结构的该第一侧与该中介结构之间，并围绕该多个中间内连接件设置。
7.如权利要求6所述的半导体元件，还包括多个下内连接件，设置在该封装结构的该第二侧与该基座结构之间。
8.如权利要求7所述的半导体元件，还包括多个贯穿封装通孔，沿着该封装结构设置，其中该多个中间内连接件与该多个下连接件经由该多个贯穿封装通孔而电性耦接。
9.如权利要求8所述的半导体元件，还包括一下底部填充层，设置在该封装结构与该基座结构之间，并围绕该多个下内连接件。
10.如权利要求9所述的半导体元件，其中该多个中间连接件为锡球。
CN202210877377.XA 2021-12-23 2022-07-25 具有不同密度的内连接件的半导体元件 Pending CN116364688A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/560,562 2021-12-23
US17/560,562 US20230207438A1 (en) 2021-12-23 2021-12-23 Semiconductor device with interconnectors of different density

Publications (1)

Publication Number Publication Date
CN116364688A true CN116364688A (zh) 2023-06-30

Family

ID=86897140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210877377.XA Pending CN116364688A (zh) 2021-12-23 2022-07-25 具有不同密度的内连接件的半导体元件

Country Status (3)

Country Link
US (1) US20230207438A1 (zh)
CN (1) CN116364688A (zh)
TW (1) TWI809789B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876075B2 (en) * 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with composite bottom interconnectors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180331061A1 (en) * 2017-05-11 2018-11-15 Qualcomm Incorporated Integrated device comprising bump on exposed redistribution interconnect
KR20210110008A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 반도체 패키지
KR20210150658A (ko) * 2020-06-03 2021-12-13 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TW202326996A (zh) 2023-07-01
US20230207438A1 (en) 2023-06-29
TWI809789B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
TWI710072B (zh) 半導體裝置封裝體及其製造方法
US9735129B2 (en) Semiconductor packages and methods of forming the same
US20240063176A1 (en) Semiconductor device with hollow interconnectors
US20230361013A1 (en) Semiconductor device with composite middle interconnectors
CN116364688A (zh) 具有不同密度的内连接件的半导体元件
CN110660752A (zh) 半导体装置封装体及其制造方法
TWI825642B (zh) 具有複合式下內連接件的半導體元件
US11901350B2 (en) Method for fabricating semiconductor device with stacking structure
CN116419580A (zh) 具有堆叠结构的半导体元件
US11996390B2 (en) Semiconductor device with stacking structure
TWI809607B (zh) 具有堆疊晶片的半導體元件及其製備方法
TWI841351B (zh) 具有重分佈結構的半導體元件及其製備方法
CN118016658A (zh) 具有重分布结构的半导体元件
CN117276243A (zh) 半导体封装体及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination